JP2019205215A - アクチュエータ駆動装置 - Google Patents

Abstract

【課題】 昇圧回路の入力ラインに接続されるコンデンサの残留電荷による、起動時における故障誤検知を防止できるアクチュエータ駆動装置を提供する。【解決手段】 電磁アクチュエータ２に接続されるアクチュエータ駆動回路（１８、１１）と、電源４から供給される電源電圧ＶＩＧＳＯＬを昇圧し、昇圧された電圧ＶＢＯＯＳＴをアクチュエータ駆動回路１８に出力すると共に、電源電圧が入力される入力ラインＬ１にコンデンサＣＨが接続された昇圧回路１２と、アクチュエータ駆動回路（１８、１１）及び昇圧回路１２の動作を制御する制御装置（ＣＰＵ）２０と、を有し、制御装置２０は、昇圧回路１２の入力ラインＬ１への電源電圧の供給が開始される前に、昇圧回路１２に対して昇圧許可信号を出力し、コンデンサＣＨの残留電荷を抜く処理を実行させる。【選択図】図２

Description

本発明は、アクチュエータ駆動装置等に関する。

例えば自動車等の車両に搭載されたエンジン（特に、可変シリンダ機構を備えたエンジン）の振動を抑制する技術として、クランクパルス信号及びＴＤＣパルス信号を基にエンジン振動を推定し、そのエンジン振動に対して同位相且つ同周期でエンジンマウントの下部に設けられたソレノイドアクチュエータを開放、吸引動作させることによりエンジン振動を抑制するアクティブコントロールエンジンマウント（ＡＣＭ）が知られている。

例えば、特許文献１には、前回の運転サイクル時に、昇圧回路の出力コンデンサ（昇圧回路の出力ラインに接続される出力コンデンサ）が、電磁アクチュエータのソレノイドコイルの逆起電圧に起因する回生電流によって充電されて電荷が蓄積された状態となり、その状態のまま今回の運転サイクルを開始した場合であっても、アクチュエータ駆動回路の制御を開始する前に昇圧回路の出力電圧を測定し、電圧測定値が上限値以上であったときには昇圧コンデンサの放電処理を実行し、昇圧コンデンサの残留電荷を抜くことによって、昇圧回路の後段の回路の故障（過電圧による素子の破損等）を未然に防止する技術が開示されている。

特開２０１３−１０２６４６号公報

上記の特許文献１では、前回の運転サイクルでの、電磁アクチュエータを構成するソレノイドコイルの回生電流による出力コンデンサに蓄積される残留電荷による問題点に着目しているが、本発明者の検討によると、昇圧コンデンサの入力ライン（言い換えれば、入力線、又は入力端、又は電源ライン、又は電源入力ライン等）に設けられるコンデンサ（例えば、昇圧回路の入力ラインに接続される電圧の揺れを抑制する安定化コンデンサ等）においても、前回の運転サイクル時に電荷が蓄積され、その残留電荷によって、新たな問題が生じ得ることが明らかとなった。

言い換えれば、安定化コンデンサの残留電荷によって、昇圧回路の入力ライン（例えば外部電源からの電源が供給される電源ライン（電源入力ライン））の電圧が、例えば電源電圧が供給されていないにもかかわらず、高い電圧となり、今回の運転サイクルにおける起動時の故障診断処理において、故障が発生したと誤検知（誤検出）される可能性があることが、本発明者によって明らかとされた。

残留電荷に起因する高電圧の状態は、今回の運転サイクルを開始してから、ある程度の時間が経過すると電荷が抜けて解消されるものであるが、一旦、故障が誤検知（誤検出）されると、例えば、昇圧回路の動作が禁止され、回路動作が中断される、といった事態が生じ得る。

本発明は、上述する問題点に鑑みてなされたものであり、本発明の１つの目的は、昇圧回路の入力ラインに接続されるコンデンサの蓄積電荷（残留電荷）による、例えば起動時における故障誤検知（誤検出）を防止できるアクチュエータ駆動装置を提供することである。本発明の他の目的は、以下に例示する態様及び最良の実施形態、並びに添付の図面を参照することによって、当業者に明らかになるであろう。

以下に、本発明の概要を容易に理解するために、本発明に従う態様を例示する。

本発明のアクチュエータ駆動装置の第１の態様では、電磁アクチュエータに接続されるアクチュエータ駆動回路と、電源から供給される電源電圧を昇圧し、昇圧された電圧を前記アクチュエータ駆動回路に出力すると共に、前記電源電圧が入力される入力ラインにコンデンサが接続された昇圧回路と、前記アクチュエータ駆動回路、及び前記昇圧回路の動作を制御する制御装置と、を有し、前記昇圧回路は、前記入力ラインに、回路動作に必要な電圧が発生している状態で、前記制御装置からの昇圧許可信号を受けると昇圧動作を開始し、前記制御装置は、前記昇圧回路の前記入力ラインへの前記電源電圧の供給が開始される前に、前記昇圧回路に対して前記昇圧許可信号を出力する。

また、第１の態様に従属する第２の態様では、前記昇圧回路の出力ラインに出力コンデンサが接続されており、前記出力コンデンサの容量は、前記入力ラインに接続される前記コンデンサの容量よりも大きくしてもよい。

また、第２の態様に従属する第３の態様では、前記電磁アクチュエータにて発生する逆起電圧により流れる電流を、回生電流として前記昇圧回路の前記出力ラインへと戻す回生経路を有し、前記制御装置は、前記昇圧回路に対する前記昇圧許可信号の出力の後、かつ前記アクチュエータ駆動回路の制御を開始する前に、前記昇圧回路による昇圧動作を禁止した状態で前記昇圧回路の出力電圧を測定し、その電圧測定値が上限値より低い場合、前記昇圧回路に対して前記昇圧許可信号を出力し、前記電圧測定値が上限値以上の場合、前記昇圧回路による昇圧動作を禁止した状態で前記アクチュエータ駆動回路を制御して、前記電磁アクチュエータに駆動電流を流すことで、前記昇圧回路の前記出力コンデンサに蓄積されている電荷を放電させてもよい。

また、第２又は第３の態様に従属する第４の態様では、前記昇圧回路は、前記入力ラインに一端が接続されるチョークコイルと、前記チョークコイルを流れる電流のチョッピング用のスイッチング素子と、前記昇圧回路の出力ラインに接続される前記出力コンデンサと、を含む昇圧本体部と、前記スイッチング素子のオン／オフを制御する昇圧制御部と、前記昇圧回路の前記入力ラインに接続された前記コンデンサを含み、前記入力ラインの電圧に基づいて前記昇圧制御部用の電源電圧を生成する昇圧制御用電源部と、を有する昇圧チョッパ回路であってもよい。

また、第１乃至第４の何れか１つの態様に従属する第５の態様では、前記制御装置は、前記昇圧回路の前記入力ラインへの前記電源電圧の供給が開始される前に、前記入力ラインに接続される前記コンデンサにおける蓄積電荷の有無を判定し、蓄積電荷有りと判定される場合に、前記昇圧回路に対して前記昇圧許可信号を出力するようにしてもよい。

本発明のアクチュエータ駆動装置の第１の態様によれば、アクチュエータ駆動装置の起動時において、昇圧回路の入力ラインに接続されるコンデンサ（例えば電圧安定化用の電解コンデンサ）に電荷が蓄積されている場合（例えば、先の運転サイクルでコンデンサに電荷が蓄積され、その状態のまま、アクチュエータ駆動装置の電源がオフされて制御装置（例えばＣＰＵやＭＰＵ等）がリセットされ、その後、電源が再投入されて起動状態となり、そのとき、そのコンデンサに電荷が残留している場合等）であっても、制御装置は、例えば、起動時のシーケンスにおいて、昇圧許可信号を発出するコマンドをセットするだけで、特別な放電回路を用いることなく、コンデンサの蓄積電荷（残留電荷）を抜くことができる。言い換えれば、昇圧回路の入力ラインに電源電圧が供給されていない状態で、所定期間のみ、昇圧許可信号を発出することで、仮に、その入力ラインに、昇圧回路が動作可能な電圧が発生していた場合は、昇圧回路を短期間においては動作させることが可能であり、その動作によって、そのコンデンサの蓄積電荷（残留電荷）が消費され、あるいは、一部の電荷が回路の後段へと移動して、そのコンデンサの電荷が正常値（例えばゼロ、又はその近傍値）に戻る。従って、起動時の故障診断処理時において、昇圧回路の入力ラインに電源電圧が実際には供給されていない（言い換えれば、正常な状態である）にもかかわらず、コンデンサの残留電荷に起因して、電源関連の異常の誤判定（誤検出）がなされることが確実に防止される。

また、第１の態様に従属する第２の態様によれば、前記昇圧回路の出力ラインに接続される出力コンデンサの容量は、入力ラインに接続されるコンデンサの容量よりも大きい（好ましくは十分に大きい）ことから、仮に、入力ラインに接続されるコンデンサの蓄積電荷（残留電荷）の一部が、後段の出力コンデンサに移ったとしても、その出力コンデンサに生じる電圧変動は、例えば無視できるほど小さく、よって回路の安全上の問題は生じない。

また、第２の態様に従属する第３の態様によれば、アクチュエータ駆動装置において、電磁アクチュエータ（例えば、ソレノイドコイル）の逆起電圧に起因する電流を、回生電流として昇圧回路（の出力ライン）へと戻す回生経路が設けられている場合に、前回の運転サイクルでの回生電流によって、昇圧回路の出力ラインに接続される出力コンデンサが充電されて残留電荷が発生している場合があり、この状態で、上記の入力ラインに接続されるコンデンサの電荷抜きが行われ、残留電荷の一部が、出力コンデンサに移されるような場合が仮に生じ、その結果として、万一、出力コンデンサの電圧が、後段の回路の故障原因となり得るレベルに到達するような事態が生じた場合であっても、アクチュエータ駆動回路の制御を開始する前に、電磁アクチュエータを例外的に駆動させて駆動電流を流し、昇圧回路の出力コンデンサの残留電荷を放電させて消滅させる（最終的にアースへと流す）放電処理が実行されることから、回路上の安全は確実に担保される。言い換えれば、アクチュエータ駆動装置において、上記の、電源供給前の昇圧回路に例外的に昇圧を許可することは、安全が確実に保証されているシステム上で安全に行われるものであり、特に問題は生じない。

また、第２又は第３の態様に従属する第４の態様によれば、昇圧チョッパ（本来、部品点数が少なくシンプルな構成の昇圧回路である）に、特別な放電回路（例えば、コンデンサの電荷を引き抜くためのプルダウン回路等）を設けることなく、入力ラインのコンデンサの電荷の引き抜きが可能となる。

また、第１乃至第４の何れか１つの態様に従属する第５の態様によれば、上記の、電源供給前の昇圧回路に例外的に昇圧を許可する処理は、入力ラインに接続されるコンデンサにおいて、蓄積電荷が有る、と判定された場合のみに行われることから、蓄積電荷が無いと判断される場合に、シーケンス上、無駄な昇圧許可信号の発出コマンドが生成されることがなく、例えばソフトウエア上の負担が軽減される。

当業者は、例示した本発明に従う態様が、本発明の精神を逸脱することなく、さらに変更され得ることを容易に理解できるであろう。

図１は、アクチュエータ駆動装置の回路の全体構成例を示す回路図である。 図２は、図１のアクチュエータ駆動装置の回路の要部の、より詳細な構成を示す回路である。 図３（Ａ）は、図１のアクチュエータ駆動装置の起動シーケンス（制御手順）を示すフローチャート、図３（Ｂ）は、昇圧回路の入力ラインに接続されるコンデンサの電荷抜き処理の手順例を示すフローチャート、図３（Ｃ）は、起動時昇圧故障診断処理（昇圧回路の出力ラインに接続される出力コンデンサにおける残留電荷の放電処理を含む）の手順例を示すフローチャートである。 図１のアクチュエータ駆動装置における、制御装置（ＣＰＵ）の動作手順、及び、各部の時間軸上での電圧レベルの変化を示す図である。

以下に説明する最良の実施形態は、本発明を容易に理解するために用いられている。従って、当業者は、本発明が、以下に説明される実施形態によって不当に限定されないことを留意すべきである。以下、本発明の一実施形態について、図面を参照して説明する。

図１は、アクチュエータ駆動装置の回路の全体構成例を示す回路図である。本実施形態に係るアクチュエータ駆動装置１は、不図示の、例えば自動車等の車両（広義には、乗り物）用のエンジン制御装置から入力されるクランクパルス信号ＰＣＬＫ及びＴＤＣパルス信号ＰＴＤＣを基にエンジン振動を推定し、そのエンジン振動が抑制されるようにＡＣＭのソレノイドアクチュエータ（電磁アクチュエータ）を駆動する（詳細にはソレノイドコイル２に流れる駆動電流を制御する）ものである。

このアクチュエータ駆動装置１は、図１に示すように、ハーフブリッジ回路１１、昇圧回路１２、電源回路１３、ドライバ電源回路１４、抵抗分圧回路１５、第１のＡＮＤ回路１６、第２のＡＮＤ回路１７、ハーフブリッジドライバ１８、リレー出力回路１９及びＣＰＵ(Central Processing Unit：制御装置)２０、ソレノイド接続端子２１、２２、ＩＧ電源端子２３、ソレノイド電源端子２４、リレー出力端子２５、クランクパルス入力端子２６及びＴＤＣパルス入力端子２７を備えている。

ハーフブリッジドライバ１８（及びハーフブリッジ回路１１）は、アクチュエータ駆動回路を構成する。

なお、ソレノイド接続端子２１、２２は、ソレノイドアクチュエータに組み込まれたソレノイドコイル２の両端に接続されている。ＩＧ電源端子２３は、イグニションスイッチ３を介してバッテリ４の正極端子に接続されている。ソレノイド電源端子２４は、ソレノイド電源リレー５のスイッチ部を介してバッテリ４の正極端子に接続されている。リレー出力端子２５は、ソレノイド電源リレー５のコイル部を介してＩＧ電源端子２３に接続されている。また、クランクパルス入力端子２６及びＴＤＣパルス入力端子２７は、前述のように、エンジン制御装置からクランクパルス信号ＰＣＬＫ及びＴＤＣパルス信号ＰＴＤＣを入力するための端子である。

ハーフブリッジ回路１１は、ＣＰＵ２０による制御の下、昇圧回路１２からソレノイド駆動電圧ＶＢＯＯＳＴの供給を受けてソレノイドコイル２に駆動電流を出力するアクチュエータ駆動回路であり、例えばｎ型ＭＯＳ−ＦＥＴである第１のスイッチング素子１１ａ、第２のスイッチング素子１１ｂ及び第３のスイッチング素子１１ｃと、ソレノイドコイル２にて発生した逆起電流を昇圧回路１２に回生させるための回生ダイオード１１ｄとから構成されている。

第１のスイッチング素子１１ａは、ドレイン端子が昇圧回路１２の出力端子（出力コンデンサ１２ｃの高圧側端子）に接続され、ソース端子がソレノイド接続端子２１を介してソレノイドコイル２の一端に接続され、ゲート端子がハーフブリッジドライバ１８に接続されている。この第１のスイッチング素子１１ａは、ハーフブリッジドライバ１８からゲート端子に入力される第１の制御信号（パルス幅変調された信号）ＳＯＬ１に応じてオン／オフ状態が切替わる。

第２のスイッチング素子１１ｂは、ドレイン端子がソレノイド接続端子２２を介してソレノイドコイル２の他端に接続され、ソース端子がアースに接続され、ゲート端子がハーフブリッジドライバ１８に接続されている。この第２のスイッチング素子１１ｂは、ハーフブリッジドライバ１８からゲート端子に入力される第２の制御信号ＳＯＬ２に応じてオン／オフ状態が切替わる。

第３のスイッチング素子１１ｃは、第１のスイッチング素子１１ａに対してオンオフ状態が反転するように制御されるスイッチング素子であり、ドレイン端子がソレノイド接続端子２１を介してソレノイドコイル２の一端に接続され、ソース端子がアースに接続され、ゲート端子がハーフブリッジドライバ１８に接続されている。この第３のスイッチング素子１１ｃは、ハーフブリッジドライバ１８からゲート端子に入力される第３の制御信号ＳＯＬ３（第１の制御信号ＳＯＬ１に対してレベルが反転する信号）に応じてオン／オフ状態が切替わる。

回生ダイオード１１ｄは、アノード端子がソレノイド接続端子２２を介してソレノイドコイル２の他端に接続され、カソード端子が昇圧回路１２の出力端子に接続されている。この回生ダイオード１１ｄは、第１及び第２のスイッチング素子１１ａ、１１ｂの両方がオフの時にソレノイドコイル２に逆起電圧が誘起されると、順バイアス時にオンして回生回路として機能し、ソレノイドコイル２の他端から出力される逆起電流（逆起電圧による電流）を、回生経路（回生ダイオード１１ｄが介在する配線経路）を介して、昇圧回路１２（の入力ラインＬ２）に回生させる（言い換えれば、回生電流を、昇圧回路１２の、コンデンサ１２ｃが接続されている入力ラインＬ２へと戻す）。

昇圧回路１２は、チョッパ方式のブーストコンバータ（昇圧チョッパ回路）であり、ソレノイド電源端子２４を介して入力される外部電源電圧、つまりソレノイド電源リレー５がオンの時にバッテリ４から入力される電圧（例えば１２Ｖ）をソレノイド駆動電圧ＶＢＯＯＳＴ（例えば３０Ｖ）まで昇圧して上記のハーフブリッジ回路１１に出力する回路であり、昇圧用コイル（チョークコイル）１２ａ、ダイオード（逆流阻止ダイオード）１２ｂ、出力コンデンサ１２ｃ、チョッピング素子として機能するスイッチング素子１２ｄ、抵抗素子（フィードバック用分圧抵抗素子）１２ｅ、１２ｆ、昇圧制御用電源回路（昇圧制御用電源部と称することもある）１２ｇ及び昇圧制御回路（昇圧制御部と称することもある）１２ｈから構成されている。

昇圧制御用電源回路（昇圧制御用電源部）１２ｇには、昇圧回路１２の入力ライン（入力線、電源供給ライン、電源入力ライン等と称されることもある）Ｌ１に接続される、例えば、外部電源であるバッテリ４から供給される外部電源電圧を安定化させる機能をもつ安定化コンデンサ（電解コンデンサ等）が含まれる（この点については、後述する）。

なお、以下の説明では、ソレノイド電源端子２４を介して入力されるバッテリ４の出力電圧をソレノイド電源電圧ＶＩＧＳＯＬと称する。

昇圧用コイル（チョークコイル）１２ａは、一端がソレノイド電源端子２４に接続され、他端がダイオード１２ｂのアノード端子に接続されている。ダイオード１２ｂは、アノード端子が昇圧用コイル１２ａの他端に接続され、カソード端子が出力コンデンサ１２ｃの高圧側端子（昇圧回路１２の出力端子）に接続されている。出力コンデンサ１２ｃは、高圧側端子がハーフブリッジ回路１１（第１のスイッチング素子１１ａのドレイン端子及び回生ダイオード１１ｄのカソード端子）に接続され、低圧側端子がアースに接続されている。

チョッピング素子として機能するスイッチング素子１２ｄは、例えばｎ型ＭＯＳ−ＦＥＴであり、ドレイン端子がダイオード１２ｂのアノード端子に接続され、ソース端子がアースに接続され、ゲート端子が昇圧制御回路１２ｈに接続されている。このスイッチング素子１２ｄは、昇圧制御回路１２ｈからゲート端子に入力される昇圧制御信号ｃｎｔに応じてオンオフ状態が切替わる。

抵抗素子１２ｅは、一端が出力コンデンサ１２ｃの高圧側端子に接続され、他端が抵抗素子１２ｆの一端に接続されている。抵抗素子１２ｆは、一端が昇圧制御回路１２ｈ及びＣＰＵ２０に接続され、他端がアースに接続されている。これら抵抗素子１２ｅ、１２ｆは、ソレノイド駆動電圧ＶＢＯＯＳＴを５Ｖ以下に分圧して昇圧制御回路１２ｈ及びＣＰＵ２０に出力する抵抗分圧回路を構成している。

なお、昇圧用コイル（チョークコイル）１２ａ、チョッピング素子としてのスイッチング素子１２ｄ、逆流阻止機能を有するダイオード１２ｂ、平滑及び電圧保持機能を有する出力コンデンサ１２ｃで構成される部分を、便宜上、昇圧チョッパ回路の昇圧本体部と称する場合がある。

昇圧制御用電源回路（昇圧制御用電源部）１２ｇは、入力端子がソレノイド電源端子２４に接続され、出力端子が昇圧制御回路（昇圧制御部）１２ｈ、ドライバ電源回路１４及びＣＰＵ２０に接続されており、ソレノイド電源端子２４から入力されるソレノイド電源電圧ＶＩＧＳＯＬを降圧して昇圧制御用電源電圧ＶＣＣ−ＢＯ（例えば５Ｖ）を生成し、その昇圧制御用電源電圧ＶＣＣ−ＢＯを昇圧制御回路１２ｈ、ドライバ電源回路１４及びＣＰＵ２０に出力する。

昇圧制御回路１２ｈは、昇圧制御用電源回路（昇圧制御用電源部）１２ｇから供給される昇圧制御用電源電圧ＶＣＣ−ＢＯによって動作する制御ＩＣであり、抵抗素子１２ｅ、１２ｆによって構成された抵抗分圧回路の出力電圧（ソレノイド駆動電圧ＶＢＯＯＳＴの抵抗分圧値）に基づいてソレノイド駆動電圧ＶＢＯＯＳＴの現在値を求め、その現在値が目標値（例えば３０Ｖ）と一致するようにスイッチング素子１２ｄをＰＷＭ制御する（昇圧制御信号ｃｎｔのデューティ比を制御する）。

また、この昇圧制御回路（昇圧制御部）１２ｈは、ＣＰＵ２０から入力される昇圧イネーブル信号ＶＣＨＧ−ＥＮがＯＮ（例えばハイレベル）の場合に、スイッチング素子１２ｄのＰＷＭ制御を実施する一方、昇圧イネーブル信号ＶＣＨＧ−ＥＮがＯＦＦ（例えばローレベル）の場合に、スイッチング素子１２ｄのＰＷＭ制御を停止する（昇圧制御信号ｃｎｔの出力を停止する）機能を有している。

電源回路１３は、入力端子がＩＧ電源端子２３に接続され、出力端子がＣＰＵ２０に接続されており、ＩＧ電源端子２３を介して入力される外部電源電圧、つまりイグニションスイッチ３がオンの時にバッテリ４から入力される電圧（以下、この電圧をイグニション電源電圧ＶＩＧと呼ぶ）を降圧して低電圧回路用電源電圧ＶＣＣ（例えば５Ｖ）を生成し、その低電圧回路用電源電圧ＶＣＣをＣＰＵ２０やその他の低電圧回路（第１のＡＮＤ回路１６、第２のＡＮＤ回路１７も含む）に出力する。

ドライバ電源回路１４は、一方の入力端子が昇圧回路１２の出力端子に接続され、他方の入力端子が昇圧制御用電源回路１２ｇの出力端子に接続され、出力端子がハーフブリッジドライバ１８に接続されたチャージポンプ回路であり、昇圧回路１２から入力されるソレノイド駆動電圧ＶＢＯＯＳＴと、昇圧制御用電源回路１２ｇから入力される昇圧制御用電源電圧ＶＣＣ−ＢＯとを利用してドライバ電源電圧ＶＣＨＰ（例えばＶＢＯＯＳＴ＋Ｖｃｃ−ＢＯ＊２＝４０Ｖ）を生成し、そのドライバ電源電圧ＶＣＨＰをハーフブリッジドライバ１８に出力する。

抵抗分圧回路１５は、ドライバ電源回路１４から出力されるドライバ電源電圧ＶＣＨＰを５Ｖ以下に分圧してＣＰＵ２０に出力する回路であり、ドライバ電源回路１４の出力端子とアースとの間に直列接続された２つの抵抗素子１５ａ、１５ｂから構成されている。

第１のＡＮＤ回路１６は、ＣＰＵ２０から入力されるソレノイド出力イネーブル信号ＳＯＬ−ＥＮと第１のタイミング信号Ｔ１との論理積を演算し、その演算結果に応じた信号をハーフブリッジドライバ１８に出力する。第２のＡＮＤ回路１７は、ＣＰＵ２０から入力されるソレノイド出力イネーブル信号ＳＯＬ−ＥＮと第２のタイミング信号Ｔ２との論理積を演算し、その演算結果に応じた信号をハーフブリッジドライバ１８に出力する。

ハーフブリッジドライバ１８は、ソレノイド電源電圧ＶＩＧＳＯＬとドライバ電源回路１４から供給されるドライバ電源電圧ＶＣＨＰとによって動作するドライバＩＣであり、第１のＡＮＤ回路１６及び第２のＡＮＤ回路１７から入力される信号のタイミング調整及びレベル調整等を行うことにより、第１のスイッチング素子１１ａに出力する第１の制御信号ＳＯＬ１と、第２のスイッチング素子１１ｂに出力する第２の制御信号ＳＯＬ２と、第３のスイッチング素子１１ｃに出力する第３の制御信号ＳＯＬ３（第１の制御信号ＳＯＬ１に対してレベルが反転した信号）を生成する。

リレー出力回路１９は、リレー出力端子２５を介してソレノイド電源リレー５のコイル部に接続されており、ＣＰＵ２０から入力されるリレー制御信号ＳＯＬＲＬＹに応じてソレノイド電源リレー５のオンオフ状態を切替える回路である。このリレー出力回路１９は、リレー制御信号ＳＯＬＲＬＹがＯＦＦ（例えばローレベル）からＯＮ（例えばハイレベル）に遷移した時に、ソレノイド電源リレー５のコイル部を通電させてソレノイド電源リレー５をオンに切替える。

ＣＰＵ２０は、クランクパルス入力端子２６を介して入力されるクランクパルス信号ＰＣＬＫと、ＴＤＣパルス入力端子２７を介して入力されるＴＤＣパルス信号ＰＴＤＣを基にエンジン振動を推定し、そのエンジン振動が抑制されるようにＡＣＭのソレノイドアクチュエータを駆動する（ソレノイドコイル２に流れる駆動電流を制御する）プロセッサである。

具体的には、ＣＰＵ２０は、不図示の駆動電流検出回路から入力される駆動電流検出値が目標値と一致するように、第１、第２及び第３のスイッチング素子１１ａ、１１ｂ、１１ｃをＰＷＭ制御する（第１のＡＮＤ回路１６に出力する第１のタイミング信号Ｔ１と第２のＡＮＤ回路１７に出力する第２のタイミング信号Ｔ２のデューティ比を制御する）。

また、詳細は後述するが、このＣＰＵ２０は、電源回路１３から低電圧回路用電源電圧ＶＣＣの供給を受けて起動した後、ハーフブリッジ回路１１の制御を開始する前（ソレノイド出力イネーブル信号ＳＯＬ−ＥＮをＯＦＦ（例えばローレベル）からＯＮ（例えばハイレベル）にセットする前）に、昇圧回路１２による昇圧動作を禁止した状態（昇圧イネーブル信号ＶＣＨＧ−ＥＮをＯＦＦ（例えばローレベル）にセットした状態）で昇圧回路１２の出力電圧（つまりソレノイド駆動電圧ＶＢＯＯＳＴ）を測定し、その電圧測定値が上限値より低い場合、昇圧回路１２による昇圧動作を許可し（昇圧イネーブル信号ＶＣＨＧ−ＥＮをＯＮ（例えばハイレベル）にセットし）、上記電圧測定値が上限値以上の場合、昇圧回路１２に設けられた出力コンデンサ１２ｃの放電処理を実行する機能を有している。

次に、図２を参照する。図２は、図１のアクチュエータ駆動装置の回路の要部の、より詳細な構成を示す回路である。図２において、図１と共通する部分には同じ参照符号を示している（この点は、以下の図面においても同様である）。

図２において、昇圧制御用電源回路（昇圧制御用電源部）１２ｇは、昇圧回路１２の入力ラインＬ１に接続された、電圧安定化の機能を有するコンデンサ（例えば、電圧安定化電解コンデンサ）ＣＨと、レギュレータ（ＲＥＧ）１２ｉ（但し、省略される場合も有り得る）と、を有している。なお、レギュレータ１２ｉとしては、例えば、少数の部品からなる三端子レギュレータ（リニアレギュレータ）を使用することができ、また、少なくとも１つのダイオードからなるレベルシフト機能を有する回路も、広義のレギュレータとして使用することが可能である。

また、ＣＰＵ（制御装置（又は制御部））２０は、ソレノイド電源電圧ＶＩＧＳＯＬをＡ／Ｄ変換器２８によってＡ／Ｄ変換してデジタルデータ（測定値）として取得することができ、また、同様に、イグニション電源電ＶＩＧをＡ／Ｄ変換器２９によってＡ／Ｄ変換してデジタルデータ（測定値）として取得することができる。

また、イグニションスイッチ３がオンされると、外部電源であるバッテリ４の電源電圧（外部電源電圧）が、ＩＧ電源端子２３、ダイオードＤ１（逆流阻止機能を有する）を介して、イグニション電源電圧ＶＩＧとして電源回路１３へと供給され、これによって、電源回路１３は、ＣＰＵ２０等の電源電圧である低電圧回路用電源電圧ＶＣＣを生成する。

また、イグニションスイッチ３がオフした後、ＣＰＵ２０がリレー制御信号ＳＯＬＲＬＹをオンする（アクティブレベルとする）ことで、ソレノイド電源リレー５がオンし、この場合は、外部電源であるバッテリ４の電源電圧（外部電源電圧）は、ソレノイド電源リレー５、ソレノイド電源端子２４、ダイオードＤ２を経由して、イグニション電源電圧ＶＩＧとして電源回路１３に供給される。

また、昇圧回路１２の入力ラインＬ１に接続されるコンデンサであるコンデンサＣＨは、上述したように、前回の運転サイクル時に充電され、その結果として、今回の運転サイクルの起動時においても電荷が残留していることがある。

言い換えれば、例えば、前回の運転サイクルが終了して、その後、今回の運転サイクルが開始される（ＣＰＵ２０がリセットされたことになる）と、アクチュエータ駆動装置１の起動時に、コンデンサＣＨの残留電荷（蓄積電荷）によって、ソレノイド電源電圧ＶＩＧＳＯＬが供給されていないにもかかわらず、昇圧回路１２の入力ラインＬ１に、ある程度の電圧が発生しているようにみえてしまうことが有り得る。従って、例えば、イグニションスイッチ３のオン毎に実施される起動時の故障診断の際に、電源関連の異常として誤検知される場合が有り得る。

なお、上記のＣＰＵ２０のリセットは、電源の再投入の場合の他、ＥＣＵ等からリセットコマンドが入力された場合、あるいは、プログラムの書き換えが終了した場合、あるいは、ＣＰＵ２０に異常が発生した場合等においても生じ得る。

本実施形態では、上記の誤検知（誤検出）を防止するために、制御装置としてのＣＰＵ２０は、昇圧回路１２の入力ラインＬ１へのソレノイド電源電圧ＶＩＧＳＯＬの供給が開始される前に、昇圧許可コマンドを発出して、好ましくは所定時間のみ、昇圧回路１２に対して昇圧許可信号を出力する、という動作を実行する。図２に示されるように、本実施形態におけるＣＰＵ２０は、機能ブロックとして、電源供給前昇圧許可部３０と、ソレノイド駆動制御開始前放電処理部３２と、を有している。これらは、昇圧回路の入力ラインに接続されるコンデンサの残留電荷（蓄積電荷）を抜く経路を構築するという機能を有する。

ここで、ソレノイド電源電圧ＶＩＧＳＯＬの供給がなされていない状態では、昇圧制御用電源電圧ＶＣＣ−ＢＯが発生しないことから、昇圧回路１２を構成する昇圧制御回路（昇圧制御部）１２ｈは動作できない。但し、図２の回路図から明らかなように、ＶＣＣ−ＢＯは、昇圧回路１２の入力ラインＬ１の電圧に基づいて生成されるものであり、上記のコンデンサＣＨの残留電荷によって、入力ラインＬ１に、昇圧制御回路（昇圧制御部）１２ｈが動作可能な電圧（最小動作電圧以上の電圧）が発生している場合は、見かけ上、その電圧がＶＣＣ−ＢＯとなり、短い期間ではあるが、昇圧制御回路１２ｈは動作可能である。

従って、その状態で、ＣＰＵ２０から昇圧許可信号が出力され、昇圧制御回路（昇圧制御部）１２ｈが、その昇圧許可信号を受けると、昇圧制御回路（昇圧制御部）１２ｈは、スイッチング素子１２ｄをオンオフさせてチョッピング動作を行う。このとき、コンデンサＣＨに蓄積（残留）していた電荷の一部は、スイッチング素子１２ｄ（のドレイン・ソース）を経由してアースへと放電され（この場合は、スイッチング素子１２ｄが、電荷引き抜き用のアクティブプルダウン素子として機能していることになる）、また、他の電荷は、チョークコイル１２ａに蓄えられたエネルギーが、出力コンデンサ１２ｃへと放出されることに伴って、コンデンサＣＨから、後段の出力コンデンサ１２ｃへと移動する（移される）ことになる。なお、図２において、このような動作による残留電荷の放電、及び移動は、破線の矢印で示されている。

このように、制御装置としてのＣＰＵ２０は、起動時のシーケンスにおいて、昇圧許可信号を発出するコマンドをセットするだけで（言い換えれば、ソフトウエア的な処理のみで）、特別な放電回路を用いることなく、コンデンサＣＨの蓄積電荷（残留電荷）を抜くことができる。

言い換えれば、昇圧回路１２の入力ラインＬ１に電源電圧（ソレノイド電源電圧ＶＩＧＳＯＬ）が供給されていない状態で、好ましくは所定期間のみ、昇圧許可信号を発出することで、残留電荷によって、その入力ラインＬ１に、昇圧回路１２が動作可能な電圧が発生していた場合は、昇圧回路１２を例えば瞬時的に動作させることが可能であり、その動作によって、コンデンサＣＨの蓄積電荷（残留電荷）が消費され、あるいは、一部の電荷が回路の後段へと移動して、そのコンデンサＣＨの電荷が正常値（例えばゼロ、又はその近傍値）に戻る。

従って、起動時の故障診断処理時において、昇圧回路１２の入力ラインＬ１に電源電圧（ソレノイド電源電圧ＶＩＧＳＯＬ）が実際には供給されていない（言い換えれば、正常な状態である）にもかかわらず、コンデンサＣＨの残留電荷に起因して、電源関連の異常の誤判定（誤検出）がなされることが確実に防止される。

また、図２のアクチュエータ駆動装置１において、昇圧回路１２の出力ラインＬ２に接続される出力コンデンサ１２ｃの容量は、入力ラインＬ１に接続されるコンデンサＣＨの容量よりも大きく設定する（好ましくは、十分に大きく設定する：具体的には少なくとも２倍以上の容量とする）ことが好ましい。

上記のとおり、電荷抜き処理が実行されると、入力ラインＬ１に接続されるコンデンサＣＨの蓄積電荷（残留電荷）の一部は、後段の出力コンデンサ１２ｈへと移動することが想定されるが、例えば、出力コンデンサ１２ｈの容量が十分に大きければ、その電荷の移動に伴って出力コンデンサ１２ｈに生じる電圧変動は、例えば無視できるほど小さくなり、よって回路の安全上の問題は生じない。

また、図１にて説明したとおり、電磁アクチュエータ（例えば、ソレノイドコイル２）の逆起電圧に起因する電流を、回生電流として昇圧回路１２（の出力ラインＬ２）へと戻す回生経路が設けられている場合に、前回の運転サイクルでの回生電流によって、昇圧回路１２の出力ラインＬ２に接続される出力コンデンサ１２ｃが充電されて残留電荷が発生している場合があり、この状態で、上記の入力ラインＬ１に接続されるコンデンサＣＨの電荷抜きが行われ、残留電荷の一部が、出力コンデンサＣＨに移されるような場合が仮に生じ、その結果として、万一、出力コンデンサ１２ｃの電圧が、後段の回路の故障原因となり得るレベルに到達するような事態が生じる場合であっても、アクチュエータ駆動回路（ハーフブリッジドライバ１８及びハーフブリッジ回路１１）の制御を開始する前に、電磁アクチュエータ（ソレノイドコイル２）を好ましくは短期間のみ、例外的に駆動させて駆動電流を流し、昇圧回路１２の出力コンデンサ１２ｃの残留電荷を放電させて消滅させる（最終的にアースへと流す）放電処理が実行される（この点は後述する）ことから、回路上の安全は確実に担保される。言い換えれば、アクチュエータ駆動装置１において、上記の、電源供給前の昇圧回路１２に例外的に昇圧を許可することは、安全が確実に保証（担保）されているシステム上で安全に行われるものであり、特に問題は生じない。

図２において、上記の放電処理による電荷の移動は、一点鎖線の矢印で示されている。図２から明らかなように、本実施形態では、昇圧回路１２の入力段のコンデンサＣＨの蓄積電荷（残留電荷）の一部を、昇圧回路１２を動作させて、チョッピング素子１２ｄを経由してアース（安定した直流電位）へと逃がす放電経路と、他の電荷を後段の出力コンデンサ１２ｃに移動させて引き抜く経路と、さらに、必要に応じて、出力コンデンサＣＨに移動された電荷を、例えば回生電流によって蓄積された電荷と共に、ソレノイド２の駆動電流として最終的にアースへと流す経路、という、従来にない新規な「電荷引き抜き経路」が構築されており、これらの経路は、特別なハードウエアの追加なく実現されるものであって実現が容易である。

また、上記のとおり、電源電圧が無い状態では、本来、昇圧回路１２は動作できないが、入力ラインＬ１に最小動作電圧以上の電圧が発生している場合は、その電圧に基づいて、昇圧制御回路（昇圧制御部）１２ｈを動作させることができる、という新規な知見に基づき、制御装置としてのＣＰＵ２０が、昇圧制御回路（昇圧制御部）１２ｈに、昇圧許可信号を発出させるコマンドをセットするだけで、上記のような電荷抜き処理を実現するものであり、制御シーケンスの若干の変更のみで、アクチュエータ駆動装置１の信頼性や使い勝手を格段に高めることができる、という効果を得ることができる。

また、図２に示されるように、昇圧チョッパ（本来、部品点数が少なくシンプルな構成の昇圧回路である）に本発明を適用することで、特別な放電回路（例えば、コンデンサの電荷を引き抜くためのプルダウン回路等）を設けることなく、入力ラインＬ１に接続されるコンデンサＣＨの電荷の引き抜きが可能となる。

また、上記の、電源供給前の昇圧回路１２に例外的に昇圧を許可する処理は、入力ラインＬ１に接続されるコンデンサＣＨにおいて、蓄積電荷（残留電荷）が有る、と判定された場合のみに行うこともできる。この場合、ＣＰＵ２０は、昇圧許可処理の前に、ソレノイド電源電圧ＶＩＧＳＯＬをＡ／Ｄ変換器２８でＡ／Ｄ変換して得られるデジタルデータ（測定値）を取り込み、電荷抜きが必要となる蓄積電荷（残留電荷）が有るか否かを判定することになる。

蓄積電荷の有無を事前にチェックすることから、蓄積電荷が無いと判断される場合に、シーケンス上、無駄な昇圧許可信号の発出コマンドが生成されることがなく、例えばソフトウエア上の負担が軽減される。

次に、図３を参照する。図３（Ａ）は、図１のアクチュエータ駆動装置の起動シーケンス（制御手順）を示すフローチャート、図３（Ｂ）は、昇圧回路の入力ラインに接続されるコンデンサの電荷抜き処理の手順例を示すフローチャート、図３（Ｃ）は、起動時昇圧故障診断処理（昇圧回路１２の出力ラインＬ１に接続される出力コンデンサＣＨにおける残留電荷の放電処理を含む）の手順例を示すフローチャートである。

図３（Ａ）において、まず、イニシャル処理が実施され（ステップＳ１）、続いて、先に説明した、コンデンサＣＨについての電荷抜き処理（ここでは、ＶＩＧＳＯＬ電荷抜き処理と称する）が実施される（ステップＳ２）。次に、リレー制御信号ＳＯＬＲＬＹをオンする処理（ＳＯＬＲＬＹ ＯＮ処理）が実施される（ステップＳ３）。これによって、ＳＯＬＲＬＹがオンし、また、ソレノイド電源電圧ＶＩＧＳＯＬの供給が開始される。

次に、昇圧許可処理が実施される（ステップＳ４）。昇圧許可処理では、例えば、ＳＯＬＲＬＹのハイレベル判定処理（ステップＳ５）、昇圧制御用電源電圧ＶＣＣ−ＢＯの正常／異常判定（ステップＳ６）、先に説明した出力コンデンサ１２ｃの放電処理を含む起動時昇圧故障診断処理（ステップＳ７）、昇圧イネーブル信号ＶＣＨＧ−ＥＮオを、例えばハイレベルとする昇圧許可処理（ステップＳ８）等が実施される。

次に、図３（Ｂ）を参照する。図３（Ｂ）に示されるＶＩＧＳＯＬ電荷抜き処理の処理手順では、まず、ソレノイド電源電圧ＶＩＧＳＯＬが、閾値（残留電荷判定用の閾値電圧）を超えているかが判定され（ステップＳ２１）、Ｙの場合（残留電荷有りと判定される場合）は、好ましくは所定時間（短時間）のみ、昇圧イネーブル信号ＶＣＨＧ−ＥＮをオンして、昇圧動作可能状態とした上で、昇圧動作を実行させて残留電荷の放電、移動を行わせる（ステップＳ２２）。

ステップＳ２１でＮの場合（残留電荷無しと判定される場合）は、昇圧イネーブル信号ＶＣＨＧ−ＥＮのオフ状態を維持する（ステップＳ２３）。

次に、図３（Ｃ）を参照する。起動時昇圧故障診断処理において、まず、昇圧禁止状態であることが確認される（ステップＳ６１）。続いて、ソレノイド駆動電圧ＶＢＯＯＳＴ、及びドライバ電源電圧ＶＣＨＰの各電圧レベルが測定される（ステップＳ６２）。

次に、ドライバ電源電圧ＶＣＨＰが正常の範囲内にあるか否かの判定が行われ（ステップＳ６３）、続いて、ソレノイド駆動電圧ＶＢＯＯＳＴが上限値を超えているかが判定される（ステップＳ６４）。

ステップＳ６４で、Ｙの場合は、昇圧イネーブル信号ＶＣＨＣ−ＥＮをオフした状態で、ソレノイド出力イネーブル信号ＳＯＬ−ＥＮをオンし、スイッチング素子Ｔ１〜Ｔ３をＰＷＭ制御して、電磁アクチュエータであるソレノイドコイル２に駆動電流を流して、電荷の放電を行う(ステップＳ６５)。

ステップＳ６４で、Ｎの場合は、昇圧イネーブル信号ＶＣＨＣ−ＥＮ、及びソレノイド出力イネーブル信号ＳＯＬ−ＥＮのオフ状態が維持される（ステップＳ６６）。

次に、図４を参照する。図４は、図１のアクチュエータ駆動装置における、制御装置（ＣＰＵ）の動作手順、及び、各部の時間軸上での電圧レベルの変化を示す図である。

時刻ｔ１では、ＣＰＵ２０は動作停止状態である。時刻ｔ２に、イグニションスイッチがオンされる。これに伴い、イグニション電源電圧ＶＩＧが立ち上がり（例えば１２Ｖ）、少し遅れて、低電圧回路用電源電圧ＶＣＣが立ち上がる（例えば５Ｖ）。

時刻ｔ３において、ＣＰＵ２０によるＩＧＳＯＬ電荷抜き処理が開始される。例えば、時刻ｔ３〜ｔ４の期間において、コンデンサＣ３の残留電荷の有無が判定される。（但し、これは省略される場合もあり得る）。

図４のシーケンスにおいては、ソレノイド電源電圧ＶＩＧＳＯＬは、電源の供給前であるにもかかわらず、時刻ｔ１からＨ（ここでは１２Ｖ）となっており、コンデンサＣＨの残留電荷の影響により、見かけ上、電源電圧が発生したようにみえる状態となっている。この状態で、故障診断が実施されると、電源関連の異常有りと誤検知（誤検出）される可能性があることから、これを防止するために、時刻ｔ４〜ｔ５の、ごく短い期間のみにおいて、昇圧イネーブル信号ＶＣＨＧ−ＥＮがオンされる（ＬからＨへと変化する）。

すると、昇圧回路１２内の昇圧制御回路（昇圧制御部）１２ｈが動作し、これによって、コンデンサＣＨの残留電荷（蓄積電荷）が放電、移動されて電荷が抜かれる。これによって、時刻ｔ５以降は、コンデンサＣＨは、電荷が無い状態（ほぼ０Ｖの状態）となり、正常な状態となる。

時刻ｔ６に、ＣＰＵ２０は、リレー制御信号ＳＯＬＲＬＹをオンするためのＳＯＬＲＬＹ ＯＮ処理（例えば、ＶＢＯＯＳＴオン故障診断等が含まれる）を開始する。

時刻ｔ７から、ＣＰＵ２０は、ＳＯＬＲＬＹ ＯＮ処理、及びＶＩＧＳＯＬの供給を開始し、これと併行して、昇圧許可処理を実施する。

これによって、時刻ｔ７に、リレー制御信号ＳＯＬＲＬＹがオンされる（ここでは、ＬからＨへと変化する）。これによって、時刻ｔ８に、ソレノイド電源リレー５がオンし、外部電源電圧の供給が開始されて、ソレノイド電源電圧ＶＩＧＳＯＬが立ち上がる（例えば、１２Ｖ）。時刻ｔ９において、昇圧イネーブル信号ＶＣＨＧ−ＥＮがオンして、昇圧回路１２は昇圧可能状態となる。

以上説明したように、本発明によれば、昇圧回路の入力ラインに接続されるコンデンサの蓄積電荷（残留電荷）による、例えば起動時における故障誤検知（誤検出）を防止できるアクチュエータ駆動装置を提供することができる。上記のとおり、本発明は、特別な回路を設ける必要がなく、ソフトウエア的な変更で実現が可能であり、実現が容易である。

以上、本発明の実施形態について説明したが、本発明は、上記の実施形態に限定されるものではなく、種々、変形、応用が可能である。例えば、本発明は、直流チョッパを備える電力変換回路等にも適用可能である。

また、アクチュエータ駆動装置は、電動車両や、いわゆるハイブリッド車両に搭載される他、船舶用や一般産業用に供することもできる。

本発明は、例えば、車両に搭載されるアクチュエータ駆動装置として好適である。

１・・・アクチュエータ駆動装置、２・・・ソレノイドコイル（電磁アクチュエータ）、３・・・イグニションスイッチ、４・・・外部電源（バッテリ）、５・・・ソレノイド電源リレー、１１・・・ハーフブリッジ回路、１２・・・昇圧回路、１２ａ・・・昇圧用コイル（チョークコイル）、１２ｂ・・・逆流阻止ダイオード、１２ｃ・・・出力コンデンサ（昇圧回路の出力ラインに接続されるコンデンサ）、１２ｇ・・・昇圧制御回路（昇圧制御部）、１２ｈ・・・昇圧制御回路（昇圧制御部）、１３・・・電源回路（低電圧回路用電源電圧の発生回路）、１４・・・ドライバ電源回路、１５・抵抗分圧回路、１６・・・第１のＡＮＤ回路、１７・・・第２のＡＮＤ回路、１８・・・ハーフブリッジドライバ、１９・・・リレー出力回路、２０・・・ＣＰＵ（制御装置）。

Claims (5)

1. 電磁アクチュエータに接続されるアクチュエータ駆動回路と、
   電源から供給される電源電圧を昇圧し、昇圧された電圧を前記アクチュエータ駆動回路に出力すると共に、前記電源電圧が入力される入力ラインにコンデンサが接続された昇圧回路と、
   前記アクチュエータ駆動回路、及び前記昇圧回路の動作を制御する制御装置と、
   を有し、
   前記昇圧回路は、前記入力ラインに、回路動作に必要な電圧が発生している状態で、
   前記制御装置からの昇圧許可信号を受けると昇圧動作を開始し、
   前記制御装置は、前記昇圧回路の前記入力ラインへの前記電源電圧の供給が開始される前に、前記昇圧回路に対して前記昇圧許可信号を出力することを特徴とするアクチュエータ駆動装置。
2. 前記昇圧回路の出力ラインに出力コンデンサが接続されており、
   前記出力コンデンサの容量は、前記入力ラインに接続される前記コンデンサの容量よりも大きいことを特徴とする、請求項１に記載のアクチュエータ駆動装置。
3. 前記電磁アクチュエータにて発生する逆起電圧により流れる電流を、回生電流として前記昇圧回路の前記出力ラインへと戻す回生経路を有し、
   前記制御装置は、前記昇圧回路に対する前記昇圧許可信号の出力の後、かつ前記アクチュエータ駆動回路の制御を開始する前に、前記昇圧回路による昇圧動作を禁止した状態で前記昇圧回路の出力電圧を測定し、その電圧測定値が上限値より低い場合、前記昇圧回路に対して前記昇圧許可信号を出力し、前記電圧測定値が上限値以上の場合、前記昇圧回路による昇圧動作を禁止した状態で前記アクチュエータ駆動回路を制御して、前記電磁アクチュエータに駆動電流を流すことで、前記昇圧回路の前記出力コンデンサに蓄積されている電荷を放電させることを特徴とする、請求項２に記載のアクチュエータ駆動装置。
4. 前記昇圧回路は、
   前記入力ラインに一端が接続されるチョークコイルと、前記チョークコイルを流れる電流のチョッピング用のスイッチング素子と、前記昇圧回路の出力ラインに接続される前記出力コンデンサと、を含む昇圧本体部と、
   前記スイッチング素子のオン／オフを制御する昇圧制御部と、
   前記昇圧回路の前記入力ラインに接続された前記コンデンサを含み、前記入力ラインの電圧に基づいて前記昇圧制御部用の電源電圧を生成する昇圧制御用電源部と、
   を有する昇圧チョッパ回路であることを特徴とする、請求項２又は３に記載のアクチュエータ駆動装置。
5. 前記制御装置は、前記昇圧回路の前記入力ラインへの前記電源電圧の供給が開始される前に、前記入力ラインに接続される前記コンデンサにおける蓄積電荷の有無を判定し、蓄積電荷有りと判定される場合に、前記昇圧回路に対して前記昇圧許可信号を出力することを特徴とする、請求項１乃至４の何れか１項に記載のアクチュエータ駆動装置。

Images