JP2019193412A - 直流電源装置 - Google Patents

Abstract

【課題】力率改善回路を備えた直流電源装置において力率改善制御回路が動作する際に回路がオン、オフを繰り返すチャタリング現象を起こすのを防止すると共に力率改善制御回路を設定値に応じてオフさせることで軽負荷の効率改善を行えるようにする。【解決手段】力率改善回路（１４）を備えた直流電源装置において、第１制御回路（１３）及び第２制御回路（４３）はトランス（１２）の補助巻線に誘起された電圧で動作するように構成し、補助巻線の一方の端子と第２制御回路の電源端子との間に第２制御回路のオンオフ切換え回路（１５）を設け、オンオフ切換え回路は、補助巻線に誘起された電圧に基いて軽負荷状態を検出する検出手段（５１）と、該検出手段によって軽負荷状態が検出されると第２制御回路の動作を停止させる動作制御手段（５２）と、負荷状態検出手段の動作にヒステリシス特性を付与するヒステリシス付与手段（５３）とを備えるようにした。【選択図】図２

Description

本発明は、電圧変換用トランスを備えた直流電源装置に関し、特に力率改善回路を有するスイッチング制御方式の絶縁型直流電源装置に利用して有効な技術に関する。

直流電源装置には、交流電源を整流するダイオード・ブリッジ回路と、該回路で整流された直流電圧を降圧して所望の電位の直流電圧に変換するＤＣ−ＤＣコンバータなどで構成された絶縁型ＡＣ−ＤＣコンバータがある。絶縁型のＡＣ−ＤＣコンバータとしては、例えば電圧変換用トランスの一次側巻線と直列に接続されたスイッチング素子をＰＷＭ（パルス幅変調）制御方式やＰＦＭ（パルス周波数変調）制御方式等でオン、オフ駆動して一次側巻線に流れる電流を制御し、二次側巻線に誘起される電圧を制御するようにしたスイッチング電源装置が知られている。

また、スイッチング電源装置においては、電源で発生する高調波電流を低減するために力率改善回路（以下、ＰＦＣ回路と称する）を一次側に設けることがある。さらに、ＰＦＣ回路を設けたスイッチング電源装置においては、軽負荷時における電力損失を低減するため、ＰＦＣ回路をオフさせる機能を有することが求められることがある。従来、ＰＦＣ回路をオフさせる機能を有するようにした電源装置に関する発明としては例えば特許文献１や２に記載されているものがある。

特許第３５１７８４９号公報 特許第４２２９０６８号公報

特許文献１に記載されているスイッチング電源装置は、軽負荷時に、トランスの１次巻線に接続されているスイッチング手段を駆動する制御回路から出力される制御パルス信号のパルス幅が狭くなって、トランスの１次巻線の両端の電圧が減少することに応じて、トランスの３次巻線（補助巻線）に誘起される電圧が低下するのを検出する負荷状態検出手段をＰＦＣ回路に設け、負荷状態検出手段が３次巻線の両端電圧の減少を検出したときにＰＦＣ回路をオン、オフする制御回路の動作を停止させるようにしたもので、軽負荷時における電力損失を低減することができるとしている。

しかしながら、特許文献１に記載されているスイッチング電源装置は、実際の動作としてはパルス幅が狭くなってもトランスに電圧が印加される時間が短くなるのみであり、印加される電圧自体は変わらない。また、軽負荷時にスイッチング一周期におけるパルスの幅が狭くなり、かつスイッチ素子のターンオフ時に発生するリンギング電圧が低下するため、補助巻き線電圧の平滑コンデンサに充電される直流電圧が低下するが、補助巻き線に誘起される電圧自体に変化はない。さらに、特許文献１のスイッチング電源装置においては、制御回路のオン、オフにヒステリシスを設けていないため、負荷の大きさが制御回路のオン、オフの切替えレベルの近傍にある場合、制御回路がオンとオフを繰り返すチャタリング現象を起こすおそれがあるという課題がある。

一方、特許文献２には、トランスの１次巻線に接続されているスイッチング手段を駆動する制御回路およびＰＦＣ回路と、負荷状態検出回路および該負荷状態検出回路が軽負荷状態であることを検出して出力する信号を入力とし予め設定された時間が経過したことを示す信号を出力する期間設定回路と、該期間設定回路から出力される信号に応じてＰＦＣ回路をオン、オフ制御するＰＦＣオンオフ切換え回路とを設けたスイッチング電源装置において、ＰＦＣオンオフ切換え回路にシュミットトリガ回路を使用することで、ＰＦＣ回路のオン、オフ切換え制御にヒステリシスを持たせるようにしてものが記載されている。

しかしながら、特許文献２に記載されているスイッチング電源装置においては、ＰＦＣ回路をオンからオフに切り換える際の出力電流値または切換え負荷率（定格負荷に対する割合）とＰＦＣ回路をオフからオンに切り換える際の出力電流値または負荷率をそれぞれ独立に設定することができないため、新たな効率規制があった場合に速やかに対応することが困難であるという課題がある。

本発明は上記のような課題に着目してなされたもので、その目的とするところは、力率改善回路を備えた直流電源装置において、軽負荷時に力率改善回路をオフさせ効率改善を行うとともに、力率改善制御回路が動作する際に回路がオンとオフを繰り返すチャタリング現象を起こすのを防止することができる上、力率改善回路をオンからオフに切り換える際の負荷率もしくは出力電流値と力率改善回路をオフからオンに切り換える際の負荷率もしくは出力電流値を、それぞれ独立して自由に設定することができるようにするための技術を提供することにある。
本発明の他の目的は、新たな効率規制があった場合に、容易かつ速やかに対応可能な直流電源装置を提供することにある。

上記目的を達成するため本発明は、
補助巻線を備えた電圧変換用のトランスと、該トランスの一次側巻線の一方の端子と接地点との間に接続された第１スイッチング素子と、該第１スイッチング素子をオン、オフ制御する駆動パルスを生成し出力する第１制御回路と、直流入力端子と前記トランスの一次側巻線の一方の端子との間に接続された昇圧コイルおよび該昇圧コイルの前記トランス側の端子と接地点との間に接続された第２スイッチング素子と該第２スイッチング素子をオン、オフ制御する第２制御回路を有する力率改善回路と、を備えた直流電源装置であって、
前記第１制御回路および前記第２制御回路は、前記トランスの補助巻線に誘起された電圧で動作するように構成され、
前記補助巻線の一方の端子と前記第２制御回路の電源端子との間に、前記第２制御回路のオンオフ切換え回路が設けられ、
前記オンオフ切換え回路は、前記補助巻線に誘起された電圧に基づいて軽負荷状態を検出する負荷状態検出手段と、該負荷状態検出手段によって軽負荷状態が検出されると前記第２制御回路の動作を停止させる動作制御手段と、前記負荷状態検出手段の動作にヒステリシス特性を付与するヒステリシス付与手段とを備えているように構成したものである。

上記した構成を有する直流電源装置によれば、力率改善回路（ＰＦＣ回路）のオン、オフ切換え制御にヒステリシスを持たせることができるため、制御回路（ＰＦＣ制御回路）がオンとオフを繰り返すチャタリング現象を起こすのを防止できるとともに、力率改善回路をオンからオフに切り換える際の負荷率もしくは出力電流値と力率改善回路をオフからオンに切り換える際の負荷率もしくは出力電流値を、それぞれ独立して自由に設定することができる。また、新たな効率規制があった場合に、負荷率もしくは出力電流値を変更することによって、容易かつ速やかに対応可能な直流電源装置を実現することができる。

ここで、望ましくは、前記トランスの補助巻線の一方の端子には、整流素子と容量素子とからなり前記補助巻線に誘起された電圧を整流し平滑する第１整流平滑回路が接続され、
前記動作制御手段は、
前記第１整流平滑回路の出力ノードと前記第２制御回路の電源端子との間に接続されたスイッチ手段を備え、
前記負荷状態検出手段によって軽負荷状態が検出されると、前記スイッチ手段をオフ状態にして、前記第２制御回路への電圧の供給を遮断可能に構成する。

上記した構成によれば、軽負荷時に力率改善回路を構成する第２制御回路（ＰＦＣ制御回路）への電源電圧の供給を遮断することで力率改善回路の動作を停止させる構成であるため、制御信号を送って動作を停止させる構成に比べて、軽負荷時における電力損失を一層低減することができる。

さらに、望ましくは、前記補助巻線の一方の端子に接続され、前記補助巻線に誘起された電圧を整流し平滑する整流素子と容量素子とからなる第２整流平滑回路を備え、
前記第２整流平滑回路を構成する容量素子の容量値は、前記第１整流平滑回路を構成する容量素子の容量値の１／１００以下に設定され、
前記負荷状態検出手段は、前記第２整流平滑回路により整流平滑された電位に基づいて軽負荷状態を検出するように構成する。

かかる構成によれば、容量値の小さな容量素子を有する第２整流平滑回路で整流平滑された電位に基づいて軽負荷状態を検出する構成であるため、補助巻線の誘起電圧の変動を容易かつ確実に検出することができ、それによって軽負荷の状態を速やかに検出して力率改善回路の動作を停止させ、電力損失を低減することができる。また、第２制御回路（ＰＦＣ制御回路）へ容量値の大きな容量素子を有する第１整流平滑回路で整流平滑された電圧が電源電圧として供給される構成であるため、第２制御回路を安定して動作させることができる。

また、望ましくは、前記負荷状態検出手段はシャントレギュレータ素子を備え、
前記シャントレギュレータ素子のリファレンス端子に、前記ヒステリシス付与手段より生成される第１電圧または該第１電圧と異なる第２電圧が印加され、
前記動作制御手段は、前記シャントレギュレータ素子のカソード端子の電圧に応じて前記スイッチ手段をオン状態またはオフ状態にするように構成する。
かかる構成によれば、シャントレギュレータ素子（ＩＣ）を使用しているため、力率改善回路のオン、オフ切換え回路を少ない部品点数でコンパクトに構成することができる。

本発明によれば、力率改善回路を備えた直流電源装置において、軽負荷時に力率改善回路をオフさせ効率改善を行うとともに、力率改善制御回路が動作する際に回路がオンとオフを繰り返すチャタリング現象を起こすのを防止することができる上、力率改善回路をオンからオフに切り換える際の負荷率もしくは出力電流値と力率改善回路をオフからオンに切り換える際の負荷率もしくは出力電流値を、それぞれ独立して自由に設定することができる。また、新たな効率規制があった場合に、容易かつ速やかに対応可能な直流電源装置を実現することができるという効果がある。

本発明に係るスイッチング電源装置としてのＡＣ−ＤＣコンバータの一実施形態を示す回路構成図である。 図１のＡＣ−ＤＣコンバータにおけるトランスの一次側に設けられる力率改善回路のオンオフ切換え回路の具体例を示す回路構成図である。 力率改善回路のオン、オフ切換え負荷率の設定例を示すもので、（Ａ）は７５％を切換え負荷率と設定したときのオフ範囲とオン範囲の関係を示す図、（Ｂ）は２５％を切換え負荷率と設定したときのオフ範囲とオン範囲の関係を示す図、（Ｃ）は切換え負荷率５０％でヒステリシス幅を小さく設定したときのオフ範囲とオン範囲の関係を示す図、（Ｄ）は切換え負荷率５０％でヒステリシス幅を大きく設定したときのオフ範囲とオン範囲の関係を示す図である。

以下、本発明の好適な実施形態を、図面を参照しながら説明する。
図１は、本発明を適用したスイッチング電源装置としてのＡＣ−ＤＣコンバータの一実施形態を示す回路構成図である。

本実施形態のＡＣ−ＤＣコンバータは、ＡＣ電源１０からの交流電圧（ＡＣ）を整流するダイオード・ブリッジ回路１１と、力率改善回路において発生する高周波電流をカットする平滑用コンデンサＣ１と、一次側巻線Ｎｐと二次側巻線Ｎｓおよび補助巻線Ｎｂとを有する電圧変換用のトランス１２と、このトランス１２の一次側巻線Ｎｐと直列に接続されたスイッチングトランジスタＳＷ１と、該スイッチングトランジスタＳＷ１をオン、オフ駆動する電源制御回路１３と、ダイオード・ブリッジ回路１１とトランス１２との間に設けられた力率改善回路（ＰＦＣ回路）１４と、力率改善回路１４を動作状態（オン）または非動作状態（オフ）にするＰＦＣオンオフ切換え回路１５を有する。

本実施形態では、上記スイッチングトランジスタＳＷ１は、ＮチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ、以下ＭＯＳトランジスタと称する）により、ディスクリートの部品として構成されている。後述のスイッチングトランジスタＳＷ２も同様である。
また、本実施形態のＡＣ−ＤＣコンバータでは、トランス１２の一次側に、上記補助巻線Ｎｂと直列に接続された整流用ダイオードＤ０と、このダイオードＤ０のカソード端子と接地点ＧＮＤとの間に接続された平滑用コンデンサＣ０とからなる整流平滑回路が設けられ、該整流平滑回路で整流、平滑された電圧Ｖ０が上記電源制御用ＩＣ１３の電源電圧端子に印加されている。

力率改善回路１４は、ダイオード・ブリッジ回路１１の一方の端子（直流入力端子）とトランス１２の一方の端子との間に直列に接続された昇圧用のインダクタ（チョークコイル）４１および整流ダイオードＤ１と、トランス１２の一方の端子と接地点ＧＮＤとの間に接続されたコンデンサ４２と、コンデンサ４２と並列に接続されたスイッチングトランジスタＳＷ２と、該スイッチングトランジスタＳＷ２をオン、オフ駆動するＰＦＣ制御回路４３とから構成され、ＰＦＣ制御回路４３は上記整流平滑回路（Ｄ０，Ｃ０）で整流、平滑された電圧Ｖ０が、ＰＦＣオンオフ切換え回路１５を介して電源電圧として供給されることによって動作される。なお、ＰＦＣ制御回路４３には、例えば特許文献１や２に記載されているものと同様な構成および機能を有する公知の回路を使用することができるので、具体的な回路構成と動作については説明を省略する。

ＰＦＣオンオフ切換え回路１５は、補助巻線Ｎｂに誘起される電圧Ｖｂを入力とする。ここで、補助巻線Ｎｂに誘起される電圧Ｖｂは巻線比で決まるが、出力電圧Ｖｏｕｔを一定にする制御のため補助巻線電圧自体は変化しない。しかし、軽負荷時にはスイッチング一周期におけるパルスの幅が狭くなり、かつスイッチ素子のターンオフ時に発生するリンギング電圧が低下するため、補助巻き線電圧の平滑コンデンサに充電される直流電圧が低下する。従って、ダイオードＤ４とコンデンサＣ４で整流、平滑された電圧を監視することで出力端子ＯＵＴに接続されている負荷の状態を検出することができる。そして、検出した負荷状態に応じてＰＦＣ制御回路４３へ平滑電圧Ｖ０を供給したり遮断したりすることで、力率改善回路１４をオン、オフ制御する。具体的には、ＰＦＣオンオフ切換え回路１５が軽負荷状態を検出すると、ＰＦＣ制御回路４３への電圧の供給を遮断してその動作を停止させる。なお、ＰＦＣオンオフ切換え回路１５の具体的な回路例については、図２を用いて後に説明する。

電源制御回路１３とＰＦＣ制御回路４３は、それぞれ単結晶シリコンのような半導体チップ上に半導体集積回路（ＩＣ）として形成されている。
このうち、電源制御回路（電源制御用ＩＣ）１３は、上記スイッチングトランジスタＳＷ１をオン、オフ制御する信号をＳＷ１のゲート端子へ出力するための外部端子を備える。また、電源制御用ＩＣ１３には、二次側の出力検出信号をフィードバック電圧ＶFBとして一次側へ伝達するためのフォトカプラを構成するフォトトランジスタＰＴが接続される外部端子が設けられている。

さらに、電源制御用ＩＣ１３は、スイッチングトランジスタＳＷ１のソース端子と接地点ＧＮＤとの間に接続された電流検出用の抵抗Ｒｓにより電流−電圧変換された電圧Ｖcsが入力される電流検出端子としての外部端子が設けられ、例えばこの外部端子に入力されている電圧Ｖcsが二次側からのフィードバック電圧ＶFBに比例した電圧に到達するとスイッチングトランジスタＳＷ１をオフさせる制御方式の制御用ＩＣとして構成されている。なお、電源制御用ＩＣ１３は、フィードバック電圧ＶFBを使用せずに、電流検出端子に入力されている電圧Ｖcsに応じてスイッチングトランジスタＳＷ１を制御するものであっても良い。また、フォトカプラレス回路に使用する場合は、電圧Ｖcsおよび補助巻線Ｎｂの電圧を読み取りスイッチングトランジスタＳＷ１を制御するものであっても良い。

上記トランス１２の二次側には、二次側巻線Ｎｓと直列に接続された整流用ダイオードＤ２と、このダイオードＤ２のカソード端子と二次側巻線Ｎｓの他方の端子との間に接続された平滑用コンデンサＣ２とが設けられ、一次側巻線Ｎｐに間歇的に電流を流すことで二次側巻線Ｎｓに誘起される交流電圧を整流し平滑することによって直流電圧Ｖoutを生成し出力する。

さらに、トランス１２の二次側には、出力電圧Ｖoutを検出するための出力電圧検出回路１６と、該出力電圧検出回路１６の検出電圧に応じた出力電圧検出信号を一次側へ伝達するためのフォトカプラを構成するフォトダイオードＰＤとが設けられている。フォトダイオードＰＤには、出力電圧検出回路１６によって検出電圧に応じた電流が流され、検出電圧の高低に応じた強度を有する光信号として一次側へ伝達され、フォトトランジスタＰＴに光強度に応じた電流が流れ電源制御用ＩＣ１３内部のプルアップ抵抗等で電圧ＶFBに変換されて入力される。

次に、本実施形態における上記ＰＦＣオンオフ切換え回路１５の具体的な回路構成例およびその機能について、図２および図３を用いて説明する。なお、特に限定されるものでないが、ＰＦＣオンオフ切換え回路１５はディスクリートの電子部品で構成される。
図２に示すように、本実施形態のＰＦＣオンオフ切換え回路１５は、補助巻線Ｎｂの一方の端子に回路の第１の入力ノードＮin1が、また補助巻線Ｎｂの誘起電圧を整流、平滑する整流平滑回路を構成するダイオードＤ０と平滑用コンデンサＣ０との接続ノードＮ０に第２の入力ノードＮin2がそれぞれ接続されている。

また、入力ノードＮin2と、ＰＦＣ制御ＩＣ４３が接続される出力ノードＮ３との間にＰチャネルＭＯＳトランジスタからなるスイッチ用のトランジスタＱ１とダイオードＤ３が直列に接続されており、出力ノードＮ３と接地点ＧＮＤとの間には、出力ノードＮ３の電位を安定化させるための平滑コンデンサＣ３が接続されている。
また、出力ノードＮ３はＰＦＣ制御ＩＣ４３の電源電圧端子ＶＤＤに接続されており、トランジスタＱ１はＰＦＣ制御ＩＣ４３へ電源電圧を供給したり遮断したりするスイッチ手段として機能するように構成されている。

上記スイッチ用のトランジスタＱ１のドレイン端子とゲート端子との間には抵抗Ｒ１が、またＱ１のゲート端子と接地点ＧＮＤとの間には抵抗Ｒ２およびＮＰＮバイポーラトランジスタＴｒ１が直列に接続されている。
また、ＰＦＣオンオフ切換え回路１５は、第１の入力ノードＮin1と接地点ＧＮＤとの間に直列に接続されたダイオードＤ４と抵抗Ｒ４とコンデンサＣ４とを備え、抵抗Ｒ４とコンデンサＣ４との接続ノードＮ５と接地点ＧＮＤとの間には、抵抗Ｒ５，Ｒ６およびＮＰＮバイポーラトランジスタＴｒ２が直列に接続されている。さらに、接続ノードＮ５と接地点ＧＮＤとの間には、ＰチャネルＭＯＳトランジスタＱ２と抵抗Ｒ７およびコンデンサＣ５が、Ｒ５−Ｒ６−Ｔｒ２と並列に接続され、ＭＯＳトランジスタＱ２のゲート端子に抵抗Ｒ５，Ｒ６の接続ノードＮ５が結合されている。また、トランジスタＴｒ２のベース端子は、トランジスタＱ１とダイオードＤ３との接続ノードＮ４が結合されている。

さらに、上記接続ノードＮ５と接地点ＧＮＤとの間には、直列抵抗Ｒ８，Ｒ９が、Ｑ２−Ｒ７−Ｃ５と並列に接続されているとともに、該直列抵抗Ｒ８，Ｒ９と並列に、抵抗Ｒ１０およびシャントレギュレータＳＲが直列形態で接続され、直列抵抗Ｒ８，Ｒ９の接続ノードＮ６と抵抗Ｒ１０およびＳＲの接続ノードＮ７との間にコンデンサＣ６が接続されている。そして、直列抵抗Ｒ８，Ｒ９の接続ノードＮ６の電位がシャントレギュレータＳＲのリファレンス端子に印加され、シャントレギュレータＳＲはノードＮ６の電位が所定の電位（例えば２．５Ｖ）以上になるとトランジスタＴｒ３のベースに電流を流してＴｒ３をオンさせる働きを有する。

なお、コンデンサＣ５は、シャントレギュレータＳＲのリファレンス端子の急な変化を抑え、出力ノードＮ５の瞬間的な変化による、シャントレギュレータＳＲの瞬間的な出力電流の変化でトランジスタＴｒ３がオンしないようにするとともに、コンデンサＣ４で整流しき切れないリップル電圧成分を抑えて直流電圧とし、リファレンス端子を安定させる働きを有する。また、コンデンサＣ６は、フィードバック系を有するＰＦＣオンオフ切換え回路１５の発振動作を防止する位相補償の機能を有する。

また、上記接続ノードＮ５とバイポーラトランジスタＴｒ１のベース端子との間には、抵抗Ｒ１１およびＰＮＰバイポーラトランジスタＴｒ３が直列に接続され、該トランジスタＴｒ３のベース端子に上記抵抗Ｒ１０とシャントレギュレータＳＲとの接続ノードＮ７が結合されている。なお、シャントレギュレータＳＲの代わりにオペアンプを使用するようにしても良い。シャントレギュレータＳＲには、カソード端子とアノード端子とリファレンス端子の３個の外部端子を有しリファレンス端子が所定の電圧（例えば２．５Ｖ）になると電流を流す動作をするＩＣが電子部品（素子）として提供されているので、そのような素子を使用することができる。

次に、上記のような構成を有するＰＦＣオンオフ切換え回路１５の動作について説明する。
ＡＣ電源１０からの交流電圧（ＡＣ）が投入された直後はトランジスタＱ１，Ｑ２およびＴｒ１〜Ｔｒ３はすべてオフ状態にされており、電源制御用ＩＣ１３が動作を開始して補助巻線Ｎｂに電圧が誘起され、入力ノードＮin1，Ｎin2の電位が高くなると、抵抗Ｒ８，Ｒ９の接続ノードＮ６の電位も高くなり、シャントレギュレータＳＲのリファレンス端子の電位が基準電圧（２．５Ｖ）よりも高くなると、シャントレギュレータＳＲに電流が流れて定電圧を出力する（このときＱ２はオフであるためノードＮ６の電位は抵抗Ｒ８，Ｒ９の抵抗比で決まる値となる）。すると、それによってトランジスタＴｒ３がオンされ、続いてＴｒ１がオン、さらにトランジスタＱ１がオンされるため、ダイオードＤ３に電流が流れてコンデンサＣ３が充電されてノードＮ３の電位が高くなり、ＰＦＣ制御ＩＣ４３が力率改善のためのスイッチング素子ＳＷ２のオン、オフ駆動を開始する。

また、トランジスタＱ１がオンされるとノードＮ４の電位が高くなってトランジスタＴｒ２がオンされる。すると、抵抗Ｒ５，Ｒ６に電流が流れてトランジスタＱ２がオンされるため、ノードＮ６の電位は抵抗Ｒ７およびＲ８，Ｒ９の抵抗比で決まる値となる。具体的には、抵抗Ｒ７とＲ８の合成抵抗値はＲ７・Ｒ８／（Ｒ７＋Ｒ８）であり、例えばＲ７＝Ｒ８のときは元の抵抗値Ｒ７の１／２となる。これにより、ノードＮ６の電位は高い方へシフトされるため、シャントレギュレータＳＲに電流が流れ続けることになる。

ここで、シャントレギュレータＳＲは、リファレンス端子の電位が基準電圧（２．５Ｖ）よりも低くならないとオフしないため、ノードＮ６の電位すなわち入力ノードＮin1の電位が、シャントレギュレータＳＲがオンした際の電位よりも低くならないとオフしなくなる。つまり、しきい値が下がり、回路はヒステリシス特性を有するようになる。その結果、負荷が軽くなって補助巻線Ｎｂの誘起電圧が下がった場合に、シャントレギュレータＳＲがオフして、トランジスタＴｒ３がオフされ、続いてＴｒ１がオフ、さらにトランジスタＱ１がオフされるため、ＰＦＣ制御ＩＣ４３への電源電圧の供給が遮断されて、ＰＦＣ制御ＩＣ４３がスイッチング素子ＳＷ２のオン、オフ駆動を停止する。

上記の説明から、本実施例のＰＦＣオンオフ切換え回路１５は、軽負荷状態を検出する負荷状態検出手段５１と、所定の負荷率以上ではＰＦＣ制御ＩＣ４３を動作させ軽負荷状態を検出するとＰＦＣ制御ＩＣ４３の動作を停止させるＰＦＣ動作制御手段５２と、負荷状態検出手段の動作にヒステリシス特性を付与するヒステリシス付与手段５３を有することが分かる。そして、このように、本実施例のＰＦＣオンオフ切換え回路１５は、ヒステリシス特性を有するため、ＰＦＣ制御ＩＣ４３が動作状態と非動作状態を繰り返すチャタリング現象を起こすのを回避することができる。
また、本実施例のＰＦＣオンオフ切換え回路１５においては、抵抗Ｒ７およびＲ８，Ｒ９の抵抗値を適宜設定することで、ＰＦＣオン、オフ切換えの負荷率を自由に設定することができる。

例えば抵抗Ｒ９の抵抗値を抵抗Ｒ７，Ｒ８に比べて小さく設定することで、図３（Ａ）に示すように、負荷率が例えば７５％のような大きい領域でＰＦＣのオン、オフを切換えたり、抵抗Ｒ９の抵抗値を抵抗Ｒ７，Ｒ８の値に近づけるまたは大きく設定することで、図３（Ｂ）に示すように、負荷率が例えば２５％のような小さい領域でＰＦＣのオン、オフを切換えたりするなど、抵抗値の調整のみでＰＦＣ回路のオン、オフ切換えの負荷率を自由に設定することができる。なお、図３（Ａ），（Ｂ）において、Ｈはヒステリシスの幅を表わしている。さらに、例えば抵抗Ｒ７とＲ８の抵抗値の比率が大きくなるように設定することで、図３（Ｃ）に示すように、ヒステリシスの幅Ｈを小さくしたり、抵抗Ｒ７とＲ８の抵抗値の比率が小さくなるように設定することで、図３（Ｄ）に示すように、ヒステリシスの幅Ｈを大きくしたりすることができる。

また、本実施例のＰＦＣオンオフ切換え回路１５においては、入力ノードＮin1とＮin2とを設け、入力ノードＮin1と接地点との間にはダイオードＤ４と直列にコンデンサＣ４を接続するとともに、このコンデンサＣ４の容量値を、補助巻線Ｎｂの誘起電圧を平滑するコンデンサＣ０の容量値に比べて大幅に小さな値（１００分の１以下）に設定している。具体的には、コンデンサＣ０の容量値を４０〜５０μＦのような値にした場合、コンデンサＣ４の容量値は０.０２〜０.０３μＦのような値にすることが考えられる。
上記のような構成にしているのは、コンデンサＣ４の容量値が大きいと補助巻線Ｎｂの誘起電圧すなわち負荷の変動を検出することができないためである。さらに、電源制御用ＩＣ１３へ流れる駆動電流の影響をＰＦＣオンオフ切換え回路１５が受ける可能性があるので、Ｎin1とＮin2のノードを分ける必要がある。従って、入力ノードＮin1とＮin2とを共通化してノードＮin1をノードＮ０に接続するような構成を採用することはできない。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態では、ＰＦＣオンオフ切換え回路１５を構成するトランジスタとしてＭＯＳトランジスタとバイポーラトランジスタを併用しているが、ＭＯＳトランジスタのみあるいはバイポーラトランジスタのみで構成することも可能である。また、前記実施形態では、スイッチングトランジスタＳＷ１．ＳＷ２を、電源制御用ＩＣ１３やＰＦＣ制御ＩＣ４３とは別個の素子としているが、これらのスイッチングトランジスタを電源制御用ＩＣ１３やＰＦＣ制御ＩＣ４３に取り込んで、それぞれ１つの半導体集積回路として構成してもよい。

また、前記実施形態のＰＦＣオンオフ切換え回路１５は、図２に示すような回路に限定されるものでなく、軽負荷状態を検出する負荷状態検出手段と、軽負荷状態を検出するとＰＦＣ制御用ＩＣ４３の動作を停止させる動作制御手段と、負荷状態検出手段の動作（しきい値）にヒステリシス特性を付与するヒステリシス付与手段の機能を有するものであれば、どのような構成であってもよい。例えば、動作制御手段はＰＦＣ制御用ＩＣ４３への電源電圧の供給を遮断する代わりに、動作を停止させる制御信号を生成して出力するものであっても良い。
さらに、前記実施形態では、本発明をフライバック方式のＡＣ−ＤＣコンバータを構成する電源制御用ＩＣに適用した場合について説明したが、本発明はフォワード型や疑似共振型のＡＣ−ＤＣコンバータを構成する電源制御用ＩＣにも適用することができる。

１１…ダイオード・ブリッジ回路（整流回路）、１２…トランス、１３…電源制御回路（第１制御回路：電源制御用ＩＣ）、１４…力率改善回路（ＰＦＣ回路）、１５…ＰＦＣオンオフ切換え回路、１６…二次側回路（出力電圧検出回路）、４３…ＰＦＣ制御回路（第２制御回路：ＰＦＣ制御用ＩＣ）、５１…負荷状態検出手段、５２…ＰＦＣ動作制御手段、５３…ヒステリシス付与手段

Claims (4)

1. 補助巻線を備えた電圧変換用のトランスと、該トランスの一次側巻線の一方の端子と接地点との間に接続された第１スイッチング素子と、
   該第１スイッチング素子をオン、オフ制御する駆動パルスを生成し出力する第１制御回路と、直流入力端子と前記トランスの一次側巻線の一方の端子との間に接続された昇圧コイルおよび該昇圧コイルの前記トランス側の端子と接地点との間に接続された第２スイッチング素子と該第２スイッチング素子をオン、オフ制御する第２制御回路を有する力率改善回路と、を備えた直流電源装置であって、
   前記第１制御回路および前記第２制御回路は、前記トランスの補助巻線に誘起された電圧で動作するように構成され、
   前記補助巻線の一方の端子と前記第２制御回路の電源端子との間に、前記第２制御回路のオンオフ切換え回路が設けられ、
   前記オンオフ切換え回路は、前記補助巻線に誘起された電圧に基づいて軽負荷状態を検出する負荷状態検出手段と、該負荷状態検出手段によって軽負荷状態が検出されると前記第２制御回路の動作を停止させる動作制御手段と、前記負荷状態検出手段の動作にヒステリシス特性を付与するヒステリシス付与手段とを備えていることを特徴とする直流電源装置。
2. 前記トランスの補助巻線の一方の端子には、整流素子と容量素子とからなり前記補助巻線に誘起された電圧を整流し平滑する第１整流平滑回路が接続され、
   前記動作制御手段は、
   前記第１整流平滑回路の出力ノードと前記第２制御回路の電源端子との間に接続されたスイッチ手段を備え、
   前記負荷状態検出手段によって軽負荷状態が検出されると、前記スイッチ手段をオフ状態にして、前記第２制御回路への電圧の供給を遮断可能に構成されていることを特徴とする請求項１に記載の直流電源装置。
3. 前記補助巻線の一方の端子に接続され、前記補助巻線に誘起された電圧を整流し平滑する整流素子と容量素子とからなる第２整流平滑回路を備え、
   前記第２整流平滑回路を構成する容量素子の容量値は、前記第１整流平滑回路を構成する容量素子の容量値の１／１００以下に設定され、
   前記負荷状態検出手段は、前記第２整流平滑回路により整流平滑された電位に基づいて軽負荷状態を検出するように構成されていることを特徴とする請求項２に記載の直流電源装置。
4. 前記負荷状態検出手段はシャントレギュレータ素子を備え、
   前記シャントレギュレータ素子のリファレンス端子に、前記ヒステリシス付与手段より生成される第１電圧または該第１電圧と異なる第２電圧が印加され、
   前記動作制御手段は、前記シャントレギュレータ素子のカソード端子の電圧に応じて前記スイッチ手段をオン状態またはオフ状態にするように構成されていることを特徴とする請求項１〜３のいずれかに記載の直流電源装置。

Images