JP2019192467A - 有機el表示パネル - Google Patents

有機el表示パネル Download PDF

Info

Publication number
JP2019192467A
JP2019192467A JP2018083298A JP2018083298A JP2019192467A JP 2019192467 A JP2019192467 A JP 2019192467A JP 2018083298 A JP2018083298 A JP 2018083298A JP 2018083298 A JP2018083298 A JP 2018083298A JP 2019192467 A JP2019192467 A JP 2019192467A
Authority
JP
Japan
Prior art keywords
layer
organic
conductor
electrode layer
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018083298A
Other languages
English (en)
Other versions
JP6754798B2 (ja
Inventor
哲郎 山本
Tetsuo Yamamoto
哲郎 山本
泰信 廣升
Yasunobu Hiromasu
泰信 廣升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2018083298A priority Critical patent/JP6754798B2/ja
Priority to US16/384,424 priority patent/US10749134B2/en
Publication of JP2019192467A publication Critical patent/JP2019192467A/ja
Application granted granted Critical
Publication of JP6754798B2 publication Critical patent/JP6754798B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80521Cathodes characterised by their shape

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】カソード電極層が複数の画素にて共通化されている有機EL表示パネルにおいて、カソード部の電位変動に起因する画質不良を抑制する。【解決手段】有機EL表示パネル10の各画素10aは、アノード電極層116と、有機層118と、カソード電極層119とを備えている。有機層118およびカソード電極層119のそれぞれは、複数の画素10a間において繋がるように共通化されている。各画素10aの有機EL素子90は、アノード部ANと、カソード部CAと、発光部EMとを有している。有機EL素子90の光出射方向Zから見た場合に、有機EL素子90が形成されている領域の外側の領域に、凹部51を有する導体層50が設けられている。凹部51は、有機層118で覆われている被覆部52と、導体層50が露出している導体露出部53とを有している。カソード電極層119は、導体露出部53の一部に接続されている。【選択図】図5

Description

本発明は、複数の有機EL素子を備える有機EL表示パネルに関する。
デジタルテレビ等の表示装置に用いられる表示パネルとして、複数の画素がマトリクス状に配置された有機EL(electro luminescence)表示パネルが知られている。カラー表示用の有機EL表示パネルでは、例えば、RGB各色に対応する3つの有機EL素子によって3つの副画素が形成され、この3つの副画素が組み合わされることで1つの画素が形成される。
有機EL素子は、アノード部と、カソード部と、アノード部およびカソード部の間に設けられた有機材料を含む発光部とを備える。有機EL素子は、アノード部およびカソード部に電圧が印加されることで、発光部にホールおよび電子が注入され、注入されたホールと電子とが再結合することで発光する。
トップエミッション構造を有する有機EL表示パネルは、基板上にアノード電極層、有機層およびカソード電極層が順に積層された構造を有している。有機EL素子を構成するアノード部は、アノード電極層の一部によって形成され、カソード部は、カソード電極層の一部によって形成され、発光部は、有機層の一部によって形成される。
例えば、カソード電極層が基板の全面に形成され複数の画素にて共通化されている有機EL表示パネルでは、給電部から離れて位置する画素への電力供給が不十分となり、当該画素における発光量が低下し、輝度むら等の画質不良が発生することがある。給電部から離れて位置する画素に十分な電力を供給するための方策として、カソード電極層を低抵抗化することが考えられる。その一例として、特許文献1には、カソード電極層に補助電極を接続し、カソード電極層を低抵抗化する技術が開示されている。
特開2002−318556号公報
しかしながら、特許文献1に開示された有機EL表示パネルでは、カソード電極層と補助電極との接続が不十分となり、カソード電極層の一部であるカソード部にて電位変動が起き、画質不良が発生することがある。
本発明は、上記問題を解決するためになされたものであり、カソード電極層が複数の画素にて共通化されている有機EL表示パネルにおいて、カソード電極層の一部であるカソード部の電位変動に起因する画質不良を抑制することを目的とする。
上記目的を達成するために、本発明に係る有機EL表示パネルの一態様は、複数の画素を有する有機EL表示パネルであって、前記複数の画素のそれぞれは、アノード電極層と、前記アノード電極層よりも面積が大きく、少なくとも一部が前記アノード電極層を覆うように配置されている有機層と、少なくとも一部が前記有機層を覆うように配置されているカソード電極層とを備え、前記有機層および前記カソード電極層のそれぞれは、前記複数の画素間において繋がるように共通化され、前記複数の画素のそれぞれには、1以上の有機EL素子が含まれ、前記有機EL素子は、前記アノード電極層の一部であるアノード部と、前記カソード電極層の一部であるカソード部と、前記有機層の一部であり、前記アノード部および前記カソード部の間に設けられた発光部とを有し、前記有機EL素子の光出射方向から見た場合に、前記有機EL素子が形成されている領域の外側の領域に、凹部を有する導体層が設けられ、前記導体層の前記凹部は、前記有機層で覆われている被覆部と、前記有機層で覆われずに前記導体層が露出している導体露出部とを有し、前記カソード電極層は、前記導体露出部の少なくとも一部に接続されている。
また、上記目的を達成するために、本発明に係る有機EL表示パネルの一態様は、第1方向および前記第1方向と交差する第2方向に沿ってマトリクス状に配置された複数の画素を有する有機EL表示パネルであって、前記複数の画素のそれぞれは、前記第1方向に沿って配置され互いに異なる色の光を出射する複数の副画素を有し、前記複数の副画素のそれぞれは、アノード電極層と、少なくとも一部が前記アノード電極層を覆うように配置されてる有機層と、前記アノード電極層および前記有機層よりも面積が大きく少なくとも一部が前記有機層を覆うように配置されている有機共通層と、前記アノード電極層および前記有機層よりも面積が大きく前記有機共通層を覆うように配置されているカソード電極層とを備え、前記有機共通層および前記カソード電極層は、前記第1方向に隣り合う前記複数の副画素間において繋がるように共通化され、前記複数の副画素のそれぞれには、有機EL素子が含まれ、前記有機EL素子は、前記アノード電極層の一部であるアノード部と、前記カソード電極層の一部であるカソード部と、前記有機層の一部であり、前記アノード部および前記カソード部の間に設けられた発光部と、前記有機共通層の一部であり、前記発光部および前記カソード部の間に設けられた層間有機部と、を有し、前記第1方向に配置された前記複数の画素の間に、凹部を有する導体層が設けられ、前記導体層の前記凹部は、前記有機共通層で覆われている被覆部と、前記有機共通層で覆われずに前記導体層が露出している導体露出部とを有し、前記カソード電極層は、前記導体露出部の少なくとも一部に接続されている。
本発明によれば、カソード電極層が複数の画素にて共通化されている有機EL表示パネルにおいて、カソード電極層の一部であるカソード部の電位変動に起因する画質不良を抑制することができる。
実施の形態1に係る有機EL表示パネルを含む表示装置を示す模式図である。 実施の形態1に係る有機EL表示パネルの画素の回路図である。 実施の形態1に係る有機EL表示パネルの回路構成を示す図である。 実施の形態1に係る有機EL表示パネルを光出射方向から見た場合の模式図である。 実施の形態1に係る有機EL表示パネルを図4に示すV−V線で切断した場合の断面図である。 実施の形態1に係る有機EL表示パネルを図4に示すVA−VA線で切断した場合の断面図である。 図5に示す有機EL表示パネルの導体層の凹部を拡大した図である。 図6に示す導体層の凹部をVII−VII線で切断した場合の図である。 比較例における有機EL表示パネルの断面図である。 実施の形態2に係る有機EL表示パネルの断面図である。 図9に示す有機EL表示パネルの導体層の凹部を拡大した図である。 実施の形態3に係る有機EL表示パネルの画素を光出射方向から見た場合の模式図である。 実施の形態3に係る有機EL表示パネルを図11に示すXII−XII線で切断した場合の断面図である。
以下、本発明に係る有機EL表示パネルの実施の形態について、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。したがって、以下の実施の形態で示される数値、構成要素、構成要素の配置位置および接続形態などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
各図において、実質的に同一の構成要素については同一の符号を付している。また、各図は、模式図であり、膜厚および各部の大きさの比などは、必ずしも厳密に表したものではない。
(実施の形態1)
[1−1.表示装置の構成]
本実施の形態に係る有機EL表示パネル10を含む表示装置1について、図1および図2を参照しながら説明する。図1は、有機EL表示パネル10を含む表示装置1を示す模式図である。図2は、表示パネル10の画素10aの回路図である。
表示装置1は、有機EL表示パネル10(以下、表示パネル10と呼ぶ)と、表示パネル10に接続された駆動制御回路部20とを備えている。
表示パネル10は、複数の画素10aがマトリクス状に配置された表示部10cを有している。カラー表示用の有機EL表示パネルでは、例えば、RGB(赤緑青)各色に対応する3つの有機EL(electro luminescence)素子によって3つの副画素が形成され、この3つの副画素が組み合わされることで1つの画素10aが形成されている。なお、各画素10aは、3つの副画素に限られず、W(白)による1つの副画素、または、RGBWによる4つの副画素によって形成されていてもよい。
駆動制御回路部20は、例えば、4つの駆動回路21、22、23、24と制御回路25とを備えている。
[1−2.各画素および表示パネルの回路構成]
次に、図2を参照しながら、各画素10aおよび表示パネル10の回路構成について説明する。
各画素10aは、例えば、駆動トランジスタTr1と、スイッチングトランジスタTr2と、キャパシタCと、有機EL素子90とを備えている。駆動トランジスタTr1およびスイッチングトランジスタTr2のそれぞれは、例えば、電界効果トランジスタである。
スイッチングトランジスタTr2のゲートG2は、走査ラインVscnに接続され、ソースS2は、データラインVdatに接続され、ドレインD2は、駆動トランジスタTr1のゲートG1に接続されている。駆動トランジスタTr1のドレインD1は、電源ラインVaに接続され、ソースS1は、有機EL素子90のアノード部に接続されている。有機EL素子90のカソード部は、電源ラインVcatに接続されている。キャパシタCの一方端は、スイッチングトランジスタTr2のドレインD2および駆動トランジスタTr1のゲートG1に接続され、他方端は、電源ラインVaに接続されている。
この回路では、駆動トランジスタTr1のゲートG1に印加する電圧を変えることで、有機EL素子90に流れる電流値をコントロールし、各画素10aの明るさを変えることができる。
図3は、表示パネル10の回路構成を示す図である。表示パネル10では、複数の画素10aが、m行n列に配置されている。
各画素10aのゲートG2からは、ゲートラインGL−1〜nが引き出されている。ゲートラインGL−1〜nは、表示部10cの外側の接続部10bにおいて、配線接続部CNscn−1〜nを介して外部接続端子TMscn−1〜nに接続され、さらに走査ラインVscn−1〜nに接続されている。
各画素10aのソースS2からは、ソースラインSL−1〜mが引き出されている。ソースラインSL−1〜mは、接続部10bにおいて、配線接続部CNdat−1〜mを介して外部接続端子TMdat−1〜mに接続され、さらにデータラインVdat−1〜mに接続されている。
各画素10aの電源ラインVaは結線され、接続部10bにおいて、配線接続部CNaを介して外部接続端子TMaに接続されている。各画素10aの電源ラインVcatは結線され、接続部10bにおいて、配線接続部CNcatを介して外部接続端子TMcatに接続されている。
[1−3.表示パネルの構造]
次に、表示パネル10の構造について、図4および図5を参照しながら説明する。図4は、表示パネル10を光出射方向から見た場合の模式図である。図5は、表示パネル10を図4に示すV−V線で切断した場合の断面図である。
以下、図4に示すように、複数の画素10aの列並び方向を第1方向X、第1方向Xに交差する方向であって、複数の画素10aの行並び方向を第2方向Yと呼ぶ。また、第1方向Xおよび第2方向Yの両方に直交する方向であって、有機EL素子90から光が出射される方向を光出射方向Zと呼ぶ。なお、光出射方向Zのプラス側を上側と呼び、光出射方向Zのマイナス側を下側と呼ぶ場合がある。また、図3および図4を対比した場合、図3における紙面右方向がY方向であり、紙面下方向がX方向である。
表示パネル10は、トップエミッション構造を有する有機EL表示パネルである。図5に示すように、表示パネル10では、TFT(Thin Film Transistor)基板100上にTFT層t1が形成され、TFT層t1の上側に層間絶縁層i1が形成され、層間絶縁層i1の上側にEL層e1が形成されている。EL層e1上には、保護膜122、封止樹脂121および封止基板120がこの順で積層されている。
同様に各画素10aは、TFT基板100に、TFT層t1、層間絶縁層i1およびEL層e1が順に積層された構造を有している。各画素10aには、後述する有機EL素子90が含まれている。
TFT基板100は、例えば、ガラス基板、石英基板、シリコン基板、金属基板、ガリウム砒素基板またはプラスチック基板である。
TFT層t1は、図5に示すように、チャネル101、ゲート絶縁層103、ゲート電極104、保護層106、ソース電極107、ドレイン電極108、パッシベーション層112を有する。
チャネル101は、TFT基板100上に設けられている。ゲート絶縁層103は、チャネル101およびTFT基板100の表面を覆うように設けられている。ゲート電極104は、ゲート絶縁層103上に設けられている。保護層106は、ゲート電極104およびゲート絶縁層103を覆うように設けられている。
ゲート電極104は、例えば、モリブデン−タングステン合金、または、チタンとアルミニウムとの積層体である。ゲート絶縁層103は、例えば、酸化シリコンと窒化シリコンとの積層体である。チャネル101は、例えば、アモルファス酸化インジウムガリウム亜鉛(IGZO)である。保護層106は、例えば、酸化シリコンである。
チャネル101およびゲート電極104よりも上側に位置する保護層106上には、ソース電極107およびドレイン電極108が互いに間隔をあけて設けられている。ソース電極107は、保護層106およびゲート絶縁層103に設けられた層間導体によってチャネル101に接続されている。ドレイン電極108は、保護層106およびゲート絶縁層103に設けられた、上記層間導体と異なる層間導体によって、チャネル101に接続されている。ソース電極107およびドレイン電極108のそれぞれは、例えば、チタンとアルミニウムとの積層体である。
パッシベーション層112は、ソース電極107、ドレイン電極108および保護層106を覆うように設けられている。パッシベーション層112は、例えば、酸化シリコンである。
図5と図2との対応関係について説明すると、図2におけるゲートG1がゲート電極104に対応し、ソースS1がソース電極107に対応し、ドレインD1がドレイン電極108に対応している。なお、図2に示すトランジスタTr2およびキャパシタCは、図5とは異なる断面に存在するので、図5には表されていない。
TFT層t1上には、層間絶縁層i1が形成されている。層間絶縁層i1は、絶縁層113および絶縁層115を有する。具体的には、絶縁層113がパッシベーション層112上に設けられ、絶縁層115が絶縁層113上に設けられている。絶縁層113、115のそれぞれは、例えば、ポリイミド、ポリアミドまたはアクリル系樹脂材料などの有機材料を含む有機層である。
層間絶縁層i1上には、EL層e1が形成されている。EL層e1は、アノード電極層116、バンク(隔壁)117、有機層118およびカソード電極層119を備える。これらのうち、アノード電極層116、有機層118およびカソード電極層119が積層されて重なっている領域に、有機EL素子90が形成される。
有機EL素子90は、アノード部ANと、カソード部CAと、アノード部ANとカソード部CAとの間に設けられた発光部EMとを有する。有機EL素子90は、アノード部ANおよびカソード部CAに電圧が印加されることで、発光部EMにホールおよび電子が注入され、注入されたホールと電子とが再結合することで発光する。本実施の形態において、アノード部ANはアノード電極層116の一部であり、カソード部CAはカソード電極層119の一部であり、発光部EMは有機層118の一部である。
アノード電極層116は、光反射性を有する層であり、絶縁層115上に設けられている。アノード部ANは、絶縁層115、113およびパッシベーション層112の貫通孔内に形成されたアノード電極層116を介してソース電極107に接続されている。アノード電極層116は、例えば、タングステンと、アルミニウムまたはアルミニウム合金との積層体であり、スパッタリング法または真空蒸着法によって形成される。
バンク117は、アノード部ANの外縁を囲むように枠状に設けられている。バンク117は、例えば、絶縁性を有する樹脂材料または有機材料によって形成される。
有機層118は、発光性を有する有機材料を含む層であり、アノード電極層116上およびバンク117上に形成されている。有機層118は、アノード電極層116よりも面積が大きく、少なくとも一部はアノード電極層116を覆うように配置されている。有機層118は、高分子材料のホストと、電子および正孔が結合する際に発光中心として機能するドーパントとを含み、例えば、インクジェット法または真空蒸着法によって形成される。
カソード電極層119は、光透過性を有する層である。カソード電極層119は、アノード電極層116よりも面積が大きく、少なくとも一部が有機層118を覆うように配置されている。カソード電極層119は、例えば、酸化インジウムスズ(ITO)または酸化インジウム亜鉛(IZO)であり、スパッタリング法または真空蒸着法によって形成される。
図5Aは、表示パネル10を図4に示すVA−VA線で切断した場合の断面図である。なお、図5Aでは、簡易的に電源ラインおよびソースラインを割愛している。図5Aに示すように、複数の画素10aの間の領域を上記VA−VA線で切断した場合、有機層118の少なくとも一部およびカソード電極層119のそれぞれは、複数の画素10aの間において繋がっている。すなわち、有機層118の少なくとも一部およびカソード電極層119は、複数の画素10a間において共通化されている。
図4および図5に示すように、表示パネル10には、導体層50が設けられている。導体層50は、光出射方向Zから見た場合に、画素10a内の領域に設けられ、さらに詳細には、有機EL素子90が形成されている領域の外側の領域に設けられている。
本実施の形態の導体層50は、電源ラインVaと同層の金属である(図3参照)。導体層50は、TFT基板100に設けられた半導体材料層102上に形成されている。なお、導体層50は、導体層50とは異なる他の導体層上に設けられていてもよい。導体層50は、ゲート絶縁層103の一部、および、保護層106を貫通し、半導体材料層102に接続されている。導体層50は、低抵抗材料を含み、例えば、チタンとアルミニウムとの積層体、または、アルミニウム合金によって形成される。導体層50上には、開口を有するパッシベーション層112が形成されている。
また、導体層50には、窪み形状を有する凹部51が形成されている。凹部51は、パッシベーション層112の開口の内側に形成されている。凹部51内には、絶縁層113、有機層118、カソード電極層119および保護膜122が形成されている。カソード電極層119の一方端119aは、凹部51内において導体層50に接続されている。なお、カソード電極層119の他方端119bは、導体層50に接続されていない。
ここで導体層50の凹部51の構造について説明する。図6は、図5に示す導体層50の凹部51(図5に示すVI部)を拡大した図である。図7は、図6に示す導体層50の凹部51をVII−VII線で切断した場合の図である。
図6に示すように、導体層50の凹部51は、被覆部52と導体露出部53とを有している。被覆部52は、絶縁層113および有機層118で覆われている部分である。導体露出部53は、絶縁層113および有機層118で覆われずに導体層50が露出している部分である。なお、絶縁層113は、有機材料を含む層であり、有機層118とは異なるもう一つの有機層である。被覆部52は、凹部51の側面51aの一部を覆う有機層である絶縁層113および有機層118と、側面51aの一部に繋がる底面51bを覆う有機層118とによって形成されている。
凹部51の形状は、光出射方向Zから見た場合に、矩形状であってもよいし、円形状、多角形状または長穴状であってもよい。本実施の形態では図7に示すように、凹部51は、光出射方向Zから見た場合に矩形状であり、4つの側面51aを有している。
導体露出部53は、4つの側面51aのうち1以上3以下の側面51aに設けられている。被覆部52は、4つの側面51aのうち、導体露出部53である領域を除く1以上の側面51aに設けられている。図6では、導体露出部53は、凹部51の2つの側面51aのうち一方の側面51aに設けられ、被覆部52は、上記一方の側面51aとは異なる他方の側面51a側、および、底面51bに設けられている。
カソード電極層119は、被覆部52を形成する絶縁層(有機層)113および有機層118上に設けられている。カソード電極層119の一方端119aは、導体露出部53に接続されている。なお、カソード電極層119は、導体露出部53の少なくとも一部に接触していればよい。
凹部51は、例えば、あらかじめエッチングされたゲート絶縁層103および保護層106上に導体層50を成膜して形成される。導体層50の材料は金属であり、エッチング後の凹部51の一方の側面51aおよび他方の側面51aは、光出射方向Zに平行に形成される。被覆部52は、例えばフォトリソグラフィー法で形成される。具体的に被覆部52は、凹部51の上側に一旦形成された絶縁層113に、所定形状のマスクを用いて露光した後、絶縁層113の一部を残すようにエッチングすることで形成される。この製法により、凹部51の他方の側面51aに、スロープ状の絶縁層113が形成される。そして、凹部51内に設けられたスロープ状の絶縁層113上および底面51b上に、前述した有機層118が形成される。
図6に示すように、凹部51を、光出射方向Zに平行な断面で断面視した場合に、被覆部52における有機層118の表面118aの傾斜は、導体露出部53における凹部51の側面51a(導体層50の表面50a)の傾斜よりも緩やかである。例えば、上記側面51aの傾斜は90°であるのに対し、有機層の表面118aの傾斜は75°以上85°以下である。
カソード電極層119は、スロープ状の有機層118上に形成される。有機層118がスロープ状であるため、カソード電極層119をスパッタリング法または真空蒸着法で形成する場合に、カソード電極層119は有機層118上にて途切れることなく、連続性を有するように形成される。
このように、表示パネル10では、カソード電極層119が、スロープ状の有機層118上に設けられ、カソード電極層119の一方端119aが導体露出部53に接続されている。カソード電極層119が、導体露出部53を介して低抵抗である導体層50に接続されることで、カソード電極層119を低抵抗化することができる。これにより、表示パネル10における各有機EL素子90のカソード部CAの電位変動に起因する画質不良を抑制することができる。
なお、凹部51の深さ寸法は、有機層118とカソード電極層119とを合計した厚み寸法よりも大きい。例えば、凹部51の深さは500nmであり、有機層118の厚みは100nmであり、カソード電極層119の厚みは100nmである。この寸法関係により、カソード電極層119の一方端119aは、導体露出部53に確実に接続できる構造となっている。
また、図6および図7に示すように、導体層50は、導体層本体55と、導体層本体55の表面を覆う導体層表面部56とによって構成されている。導体層表面部56は、被覆膜であり、凹部51を有する導体層本体55の表面に沿って形成されている。例えば、導体層本体55はアルミニウムから形成され、導体層表面部56はチタンから形成されている。すなわち導体層表面部56は、導体層本体55よりも酸化しにくい材料によって形成されている。カソード電極層119の一方端119aは、導体層表面部56を介して導体層本体55に導通される。本実施の形態では、カソード電極層119を、酸化しにくい導体層表面部56に接続しているため、酸化しやすい導体層本体55に直接接続する場合に比べて、接触抵抗が大きくなることを抑制することができる。
[1−4.効果等]
上記構成を有する表示パネル10の効果を示すため、比較例における有機EL表示パネル510の構成を説明する。図8は、比較例における表示パネル510の断面図である。
比較例における表示パネル510は、アノード電極層116と同じ層に、カソード電極層119を低抵抗化するための補助電極516が設けられている。この表示パネル510では、カソード電極層119を補助電極516に接続するため、有機層118が2つの段に分かれ、途中で分断された構造となっている(図8のVIII部参照)。そのためカソード電極層119は、補助電極516の側面の一部にしか接触せず、カソード電極層119と補助電極516との接続が不十分となっている。
それに対し本実施の形態に係る有機EL表示パネル10は、複数の画素を有する有機EL表示パネル10であって、複数の画素10aのそれぞれは、アノード電極層116と、アノード電極層116よりも面積が大きく、少なくとも一部がアノード電極層116を覆うように配置されている有機層118と、少なくとも一部が有機層118を覆うように配置されているカソード電極層119とを備えている。有機層118およびカソード電極層119のそれぞれは、複数の画素10a間において繋がるように共通化されている。複数の画素10aのそれぞれには、1以上の有機EL素子90が含まれている。有機EL素子90は、アノード電極層116の一部であるアノード部ANと、カソード電極層119の一部であるカソード部CAと、有機層118の一部であり、アノード部ANおよびカソード部CAの間に設けられた発光部EMとを有している。有機EL素子90の光出射方向Zから見た場合に、有機EL素子90が形成されている領域の外側の領域に、凹部51を有する導体層50が設けられている。導体層50の凹部51は、有機層118で覆われている被覆部52と、有機層118で覆われずに導体層50が露出している導体露出部53とを有している。カソード電極層119は、導体露出部53の少なくとも一部に接続されている。
このように、カソード電極層119を凹部51の導体露出部53に接続することで、カソード電極層119を導体層50に確実に接続することができる。これにより、カソード電極層119を低抵抗化することができ、表示パネル10における各有機EL素子90のカソード部CAの電位変動に起因する画質不良を抑制することができる。
また、被覆部52は、凹部51の側面51aの一部、および、側面51aの一部に繋がる底面51bを覆う有機層118によって形成され、カソード電極層119は、被覆部52を形成する有機層118上に設けられ、導体露出部53に接続されていてもよい。
このようにカソード電極層119を凹部51内の有機層118上に設けることで、カソード電極層119を導体層50の導体露出部53に確実に接続することができる。これにより、カソード電極層119を低抵抗化することができ、表示パネル10における各有機EL素子90のカソード部CAの電位変動に起因する画質不良を抑制することができる。
また、凹部51は、光出射方向Zから見た場合に矩形状であり、4つの側面51aを有し、導体露出部53は、4つの側面51aのうち1以上3以下の側面51aに設けられ、被覆部52は、4つの側面51aのうち、導体露出部53である領域を除く1以上の側面51aに設けられていてもよい。
これによれば、カソード電極層119を凹部51の側面51aの導体露出部53に確実に接続することができる。これにより、カソード電極層119を低抵抗化することができ、表示パネル10における各有機EL素子90のカソード部CAの電位変動に起因する画質不良を抑制することができる。
また、凹部51を、光出射方向Zに平行な断面で断面視した場合に、被覆部52における有機層118の表面118aの傾斜は、導体露出部53における凹部51の側面51aの傾斜よりも緩やかであってもよい。
これによれば、有機層118上に設けられるカソード電極層119を連続性を有する形状に形成することができ、カソード電極層119を導体層50に確実に接続することができる。これにより、カソード電極層119を低抵抗化することができ、表示パネル10における各有機EL素子90のカソード部CAの電位変動に起因する画質不良を抑制することができる。
また、有機EL表示パネル10は、TFT基板100上に設けられたTFT層t1と、アノード電極層116、有機層118およびカソード電極層119を含むEL層e1と、TFT層t1とEL層e1との間に設けられた層間絶縁層i1とを備え、導体層50は、TFT層t1内に設けられた電源ラインVaと同一の金属層であり、被覆部52は、層間絶縁層i1の一部および有機層118の一部によって形成されていてもよい。
このように導体層50を電源ラインVaと同一の金属層とすることで、導体層50を低抵抗化することができる。これにより、カソード電極層119をさらに低抵抗化することができ、表示パネル10における各有機EL素子90のカソード部CAの電位変動に起因する画質不良を抑制することができる。
また、導体層50とTFT基板100との間に、半導体材料層102、または、導体層50とは異なる他の導体層が設けられていてもよい。
これによれば、導体層50を形成する前の工程で凹部51を形成する際に、エッチング等によりTFT基板100がエッチングされるのを防ぐことができる。
また、導体層50とTFT基板100との間に、導体層50と異なる他の導体層が設けられ、導体層50は、他の導体層に接続されていてもよい。
これによれば、導体層50の抵抗値を小さくすることができる。これにより、カソード電極層119をさらに低抵抗化することができ、表示パネル10における各有機EL素子90のカソード部CAの電位変動に起因する画質不良を抑制することができる。
(実施の形態2)
次に、実施の形態2に係る有機EL表示パネル10Aについて、図9および図10を参照しながら説明する。実施の形態2の有機EL表示パネル10A(以下、表示パネル10Aと呼ぶ)は、導体層50がアノード電極層116と同じ材料を含む層によって形成されている点で、実施の形態1と異なる。
図9は、表示パネル10Aの断面図である。
実施の形態2の導体層50は、アノード電極層116が形成される工程と同時に形成される。導体層50は、カソード電極層119を低抵抗化するための補助電極であり、アノード電極層116と電気的に接続されていない。導体層50は、絶縁層115、113、を貫通するように形成されている。導体層50は、低抵抗材料を含み、例えば、タングステンと、アルミニウムまたはアルミニウム合金との積層体である。なお、導体層50は、図示していない電源ラインVaと同一の層に接続される。
導体層50は、断面がV字状またはU字状の凹部51を有するように形成される。凹部51内には、有機層118、カソード電極層119および保護膜122が形成されている。カソード電極層119の一方端119aは、凹部51内において導体層50に接続されている。
ここで導体層50の凹部51の構造について説明する。図10は、表示パネル10Aの導体層50の凹部51(図9に示すX部)を拡大した図である。
図10に示すように、導体層50の凹部51は、被覆部52と導体露出部53とを有している。被覆部52は、有機層118で覆われている部分である。導体露出部53は、有機層118で覆われずに導体層50が露出している部分である。すなわち被覆部52は、凹部51の側面51aの一部、および、側面51aの一部に繋がる底面51bを覆う有機層によって形成されている。
凹部51の形状は、光出射方向Zから見た場合に、矩形状であってもよいし、円形状、多角形状または長穴状であってもよい。
カソード電極層119は、被覆部52を形成する絶縁層(有機層)113および有機層118上に設けられている。カソード電極層119の一方端119aは、導体露出部53に接続されている。なお、カソード電極層119は、導体露出部53の少なくとも一部に接触していればよい。
図10に示すように、凹部51を、光出射方向Zに平行な断面で断面視した場合に、被覆部52における有機層118の表面118aの傾斜は、導体露出部53における凹部51の側面51aの傾斜よりも緩やかである。
カソード電極層119は、スロープ状の有機層118上に形成される。有機層118がスロープ状であるため、カソード電極層119をスパッタリング法または真空蒸着法で形成する場合に、カソード電極層119は有機層118上にて途切れることなく、連続性を有するように形成される。
このように、実施の形態2の表示パネル10Aでは、カソード電極層119が、スロープ状の有機層118上に設けられ、導体露出部53に接続されている。カソード電極層119が、導体露出部53を介して低抵抗である導体層50に接続されることで、カソード電極層119を低抵抗化することができる。これにより、表示パネル10Aにおける各有機EL素子90のカソード部CAの電位変動に起因する画質不良を抑制することができる。
また、実施の形態2の導体層50は、アノード電極層116と同じ材料を含む層であり、アノード電極層116に接続されていない。
このように、アノード電極層116に接続されていない導体層50を補助電極として用いることで、導体層50に接続されるカソード電極層119を低抵抗化することができる。これにより、表示パネル10Aにおける各有機EL素子90のカソード部CAの電位変動に起因する画質不良を抑制することができる。
(実施の形態3)
次に、実施の形態3に係る有機EL表示パネル10Bについて、図11および図12を参照しながら説明する。実施の形態3の有機EL表示パネル10B(以下、表示パネル10Bと呼ぶ)は、各画素10aが、複数の副画素によって構成されている。
図11は、表示パネル10Bの画素10aを光出射方向から見た場合の模式図である。図12は、表示パネル10Bを図11に示すXII−XII線で切断した場合の断面図である。なお、図12では、有機層118および有機共通層130のみにハッチングを施している。
複数の画素10aは、第1方向Xおよび第2方向Yに沿ってマトリクス状に配置されている。各画素10aのそれぞれは、第1方向Xに沿って配置され互いに異なる色の光を出射する複数の副画素10aa、10ab、10acを有している。例えば、副画素10aaはR(赤)であり、副画素10abはG(緑)であり、副画素10acはB(青)である。また、複数の画素10aは、同色の光を出射する複数の同色の副画素10aa〜10acが第2方向Yに沿って並ぶように配置されている。
複数の副画素10aa〜10acのそれぞれは、アノード電極層116と、少なくとも一部がアノード電極層116を覆うように配置されている有機層118と、アノード電極層116および有機層118よりも面積が大きく少なくとも一部が有機層118を覆うように配置されている有機共通層130と、アノード電極層116および有機層118よりも面積が大きく、有機共通層130を覆うように配置されているカソード電極層119とを備えている。
有機共通層130は、有機材料を含む層であり、例えば、電子輸送層および電子注入層である。なお、アノード電極層116と有機層118との間には、正孔注入層および正孔輸送層が設けられている(図示省略)。
有機共通層130およびカソード電極層119は、第1方向Xに隣り合う複数の副画素10aa〜10ac間において繋がるように共通化されている。有機層118は、第2方向Yに並ぶ同色の副画素10aa〜10ac間において繋がっている。
複数の副画素10aa〜10acのそれぞれには、有機EL素子90が含まれている。有機EL素子90は、アノード電極層116の一部であるアノード部ANと、カソード電極層119の一部であるカソード部CAと、有機層118の一部であり、アノード部ANおよびカソード部CAの間に設けられた発光部EMと、有機共通層130の一部(電子輸送層の一部および電子注入層の一部)であり、発光部EMおよびカソード部CAの間に設けられた層間有機部SOとを有している。なお、アノード部ANと発光部EMとの間には、正孔注入層の一部である正孔注入部、および、正孔輸送層の一部である正孔輸送部が設けられている(図示省略)。
第1方向Xに配置された複数の画素10aのうちの所定の画素10aの領域内には、凹部51を有する導体層50が設けられている。導体層50の凹部51は、有機共通層130で覆われている被覆部52と、有機共通層130で覆われずに導体層50が露出している導体露出部53とを有している。カソード電極層119は、導体露出部53の少なくとも一部に接続されている。また、被覆部52は、凹部51の側面の一部、および、側面の一部に繋がる底面を覆う有機共通層130によって形成され、カソード電極層119は、被覆部52を形成する有機共通層130上に設けられ、導体露出部53に接続されている。
実施の形態3に係る有機EL表示パネル10Bは、第1方向Xおよび第1方向Xと交差する第2方向Yに沿ってマトリクス状に配置された複数の画素10aを有する有機EL表示パネル10Bであって、複数の画素10aのそれぞれは、第1方向Xに沿って配置され互いに異なる色の光を出射する複数の副画素10aa〜10acを有している。複数の副画素10aa〜10acのそれぞれは、アノード電極層116と、少なくとも一部がアノード電極層116を覆うように配置されてる有機層118と、アノード電極層116および有機層118よりも面積が大きく少なくとも一部が有機層118を覆うように配置されている有機共通層130と、アノード電極層116および有機層118よりも面積が大きく有機共通層130を覆うように配置されているカソード電極層119とを備えている。有機共通層130およびカソード電極層119は、第1方向Xに隣り合う複数の副画素10aa〜10ac間において繋がるように共通化されている。複数の副画素10aa〜10acのそれぞれには、有機EL素子90が含まれている。有機EL素子90は、アノード電極層116の一部であるアノード部ANと、カソード電極層119の一部であるカソード部CAと、有機層118の一部であり、アノード部ANおよびカソード部CAの間に設けられた発光部EMと、有機共通層130の一部であり、発光部EMおよびカソード部CAの間に設けられた層間有機部SOと、を有している。第1方向Xに配置された複数の画素10aの間に、凹部51を有する導体層50が設けられ、導体層50の凹部51は、有機共通層130で覆われている被覆部52と、有機共通層130で覆われずに導体層50が露出している導体露出部53とを有している。カソード電極層119は、導体露出部53の少なくとも一部に接続されている。
このように表示パネル10Bにおいても、カソード電極層119を凹部51の導体露出部53に接続することで、カソード電極層119を導体層50に確実に接続することができる。これにより、カソード電極層119を低抵抗化することができ、表示パネル10Bにおける各有機EL素子90のカソード部CAの電位変動に起因する画質不良を抑制することができる。
また、表示パネル10Bは、第1方向Xおよび第2方向Yの両方に垂直な方向から見た場合、第2方向Yに平行で凹部51を通る軸線L1上には、有機EL素子90が存在していない。
例えば図8に示す比較例では、カソード電極層119を補助電極516に接続するために、有機層118を2つの段に分断して形成する必要がある。それに対し、本実施の形態の表示パネル10Bのように、有機EL素子90が存在しない領域に凹部51を設けることで、導体層50とカソード電極層119との接続を容易に行うことができる。なお、有機共通層130は、有機共通層130の一部が、軸線L1上に設けられていても構わない。
また、表示パネル10Bにおける複数の画素10aは、同色の光を出射する複数の同色の副画素10aa〜10acが第2方向Yに沿って並ぶように配置され、有機共通層130は、第2方向Yに並ぶ同色の副画素(例えば10aa、10aa)間において繋がっていてもよい。
このように第2方向Yに並ぶ同色の副画素10aa〜10acのそれぞれが、共通化されている場合であっても、カソード電極層119を凹部51の導体露出部53に接続することで、カソード電極層119を導体層50に確実に接続することができる。これにより、カソード電極層119を低抵抗化することができ、表示パネル10Bにおける各有機EL素子90のカソード部CAの電位変動に起因する画質不良を抑制することができる。
(その他の形態)
以上、本発明に係る表示パネル10、10A、10Bについて、実施の形態に基づいて説明したが、本発明は上記の実施の形態に限定されるものではない。上述した実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示パネル10〜10Bを内蔵した各種機器も本発明に含まれる。
例えば、有機EL素子90は、アノード電極層、正孔注入層、有機層、電子注入層およびカソード電極層が順に積層されることで形成されていてもよい。また、正孔注入層と有機層との間に正孔輸送層が形成されていてもよい。有機層と電子注入層の間に電子輸送層が形成されていてもよい。正孔輸送層への電子の到達を抑制するため、正孔輸送層と有機層との間に電子ブロック層が形成されていてもよい。
例えば、上記実施の形態では、各画素10aが2つのトランジスタTr1、Tr2と1つのキャパシタCとを有する構成について説明したが、それに限らず、例えば、3つのトランジスタと1つのキャパシタとを有する構成であってもよい。また、トランジスタTr1、Tr2は、nチャネル型の電界効果トランジスタであってもよいし、pチャネル型の電界効果トランジスタであってもよい。
例えば、実施の形態3では、各画素10aが複数の副画素10aa〜10acによって構成されている例を示したが、実施の形態1においても、各画素10aが複数の副画素(例えば副画素10aa〜10ac)によって構成されていてもよい。
本発明に係る有機EL表示パネルは、高い表示品位が要求されるディスプレイ装置等に有用である。
1 表示装置
10、10A、10B 有機EL表示パネル
10a 画素
10aa、10ab、10ac 副画素
10b 接続部
10c 表示部
20 駆動制御回路部
21、22、23、24 駆動回路
25 制御回路
50 導体層
50a 表面
51 凹部
51a 側面
51b 底面
52 被覆部
53 導体露出部
55 導体層本体
56 導体層表面部
90 有機EL素子
100 TFT基板
101 チャネル
102 半導体材料層
103 ゲート絶縁層
104 ゲート電極
106 保護層
107 ソース電極
108 ドレイン電極
112 パッシベーション層
113、115 絶縁層
116 アノード電極層
117 バンク
118 有機層
118a 表面
119 カソード電極層
119a 一方端
119b 他方端
120 封止基板
121 封止樹脂
122 保護膜
130 有機共通層
AN アノード部
CA カソード部
EM 発光部
SO 層間有機部
e1 EL層
i1 層間絶縁層
L1 軸線
t1 TFT層
Tr1 駆動トランジスタ
Tr2 スイッチングトランジスタ
Va、Vcat 電源ライン
Vdat データライン
Vscn 走査ライン
X 第1方向
Y 第2方向
Z 光出射方向

Claims (11)

  1. 複数の画素を有する有機EL(electro luminescence)表示パネルであって、
    前記複数の画素のそれぞれは、アノード電極層と、前記アノード電極層よりも面積が大きく、少なくとも一部が前記アノード電極層を覆うように配置されている有機層と、少なくとも一部が前記有機層を覆うように配置されているカソード電極層とを備え、
    前記有機層および前記カソード電極層のそれぞれは、前記複数の画素間において繋がるように共通化され、
    前記複数の画素のそれぞれには、1以上の有機EL素子が含まれ、
    前記有機EL素子は、前記アノード電極層の一部であるアノード部と、前記カソード電極層の一部であるカソード部と、前記有機層の一部であり、前記アノード部および前記カソード部の間に設けられた発光部とを有し、
    前記有機EL素子の光出射方向から見た場合に、前記有機EL素子が形成されている領域の外側の領域に、凹部を有する導体層が設けられ、
    前記導体層の前記凹部は、前記有機層で覆われている被覆部と、前記有機層で覆われずに前記導体層が露出している導体露出部とを有し、
    前記カソード電極層は、前記導体露出部の少なくとも一部に接続されている
    有機EL表示パネル。
  2. 前記被覆部は、前記凹部の側面の一部、および、前記側面の一部に繋がる底面を覆う前記有機層によって形成され、
    前記カソード電極層は、前記被覆部を形成する前記有機層上に設けられ、前記導体露出部に接続されている
    請求項1に記載の有機EL表示パネル。
  3. 前記凹部は、前記光出射方向から見た場合に矩形状であり、4つの側面を有し、
    前記導体露出部は、前記4つの側面のうち1以上3以下の側面に設けられ、
    前記被覆部は、前記4つの側面のうち、前記導体露出部である領域を除く1以上の側面に設けられている
    請求項1または2に記載の有機EL表示パネル。
  4. 前記凹部を、前記光出射方向に平行な断面で断面視した場合に、
    前記被覆部における前記有機層の表面の傾斜は、前記導体露出部における前記凹部の側面の傾斜よりも緩やかである
    請求項3に記載の有機EL表示パネル。
  5. 前記有機EL表示パネルは、
    TFT基板上に設けられたTFT層と、
    前記アノード電極層、前記有機層および前記カソード電極層を含むEL層と、
    前記TFT層と前記EL層との間に設けられた層間絶縁層と
    を備え、
    前記導体層は、TFT層内に設けられた電源ラインと同一の金属層であり、
    前記被覆部は、前記層間絶縁層の一部および前記有機層の一部によって形成されている
    請求項1〜4のいずれか1項に記載の有機EL表示パネル。
  6. 前記導体層と前記TFT基板との間に、半導体材料層、または、前記導体層とは異なる他の導体層が設けられている
    請求項5に記載の有機EL表示パネル。
  7. 前記導体層と前記TFT基板との間に、前記導体層と異なる他の導体層が設けられ、
    前記導体層は、前記他の導体層に接続されている
    請求項5に記載の有機EL表示パネル。
  8. 前記導体層は、前記アノード電極層と同じ材料を含む層であり、前記アノード電極層に接続されていない
    請求項1〜4のいずれか1項に記載の有機EL表示パネル。
  9. 第1方向および前記第1方向と交差する第2方向に沿ってマトリクス状に配置された複数の画素を有する有機EL(electro luminescence)表示パネルであって、
    前記複数の画素のそれぞれは、前記第1方向に沿って配置され互いに異なる色の光を出射する複数の副画素を有し、
    前記複数の副画素のそれぞれは、アノード電極層と、少なくとも一部が前記アノード電極層を覆うように配置されてる有機層と、前記アノード電極層および前記有機層よりも面積が大きく少なくとも一部が前記有機層を覆うように配置されている有機共通層と、前記アノード電極層および前記有機層よりも面積が大きく前記有機共通層を覆うように配置されているカソード電極層とを備え、
    前記有機共通層および前記カソード電極層は、前記第1方向に隣り合う前記複数の副画素間において繋がるように共通化され、
    前記複数の副画素のそれぞれには、有機EL素子が含まれ、
    前記有機EL素子は、前記アノード電極層の一部であるアノード部と、前記カソード電極層の一部であるカソード部と、前記有機層の一部であり、前記アノード部および前記カソード部の間に設けられた発光部と、前記有機共通層の一部であり、前記発光部および前記カソード部の間に設けられた層間有機部と、を有し、
    前記第1方向に配置された前記複数の画素の間に、凹部を有する導体層が設けられ、
    前記導体層の前記凹部は、前記有機共通層で覆われている被覆部と、前記有機共通層で覆われずに前記導体層が露出している導体露出部とを有し、
    前記カソード電極層は、前記導体露出部の少なくとも一部に接続されている
    有機EL表示パネル。
  10. 前記第1方向および前記第2方向の両方に垂直な方向から見た場合、前記第2方向に平行で前記凹部を通る軸線上には、前記有機EL素子が存在していない
    請求項9に記載の有機EL表示パネル。
  11. 前記複数の画素は、同色の光を出射する複数の同色の前記副画素が前記第2方向に沿って並ぶように配置され、
    前記有機共通層は、前記第2方向に並ぶ同色の前記副画素間において繋がっている
    請求項9または10に記載の有機EL表示パネル。
JP2018083298A 2018-04-24 2018-04-24 有機el表示パネル Active JP6754798B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018083298A JP6754798B2 (ja) 2018-04-24 2018-04-24 有機el表示パネル
US16/384,424 US10749134B2 (en) 2018-04-24 2019-04-15 Organic EL display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018083298A JP6754798B2 (ja) 2018-04-24 2018-04-24 有機el表示パネル

Publications (2)

Publication Number Publication Date
JP2019192467A true JP2019192467A (ja) 2019-10-31
JP6754798B2 JP6754798B2 (ja) 2020-09-16

Family

ID=68237450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018083298A Active JP6754798B2 (ja) 2018-04-24 2018-04-24 有機el表示パネル

Country Status (2)

Country Link
US (1) US10749134B2 (ja)
JP (1) JP6754798B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021196510A (ja) * 2020-06-15 2021-12-27 株式会社ジャパンディスプレイ 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006171745A (ja) * 2004-12-14 2006-06-29 Samsung Sdi Co Ltd 有機電界発光素子及びその製造方法
JP2010033838A (ja) * 2008-07-28 2010-02-12 Sony Corp 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス表示装置
US20150144922A1 (en) * 2013-11-28 2015-05-28 Lg Display Co., Ltd. Large area organic light emitting diode display
US20160013438A1 (en) * 2014-07-08 2016-01-14 Lg Display Co., Ltd. Organic light emitting display device and manufacturing method thereof
US20160149155A1 (en) * 2014-11-25 2016-05-26 Lg Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
JP2017199675A (ja) * 2016-04-29 2017-11-02 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002318556A (ja) 2001-04-20 2002-10-31 Toshiba Corp アクティブマトリクス型平面表示装置およびその製造方法
TWI257496B (en) * 2001-04-20 2006-07-01 Toshiba Corp Display device and method of manufacturing the same
JP5056265B2 (ja) * 2007-08-15 2012-10-24 ソニー株式会社 表示装置および電子機器
JP2016143585A (ja) * 2015-02-03 2016-08-08 ソニー株式会社 表示装置及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006171745A (ja) * 2004-12-14 2006-06-29 Samsung Sdi Co Ltd 有機電界発光素子及びその製造方法
JP2010033838A (ja) * 2008-07-28 2010-02-12 Sony Corp 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス表示装置
US20150144922A1 (en) * 2013-11-28 2015-05-28 Lg Display Co., Ltd. Large area organic light emitting diode display
US20160013438A1 (en) * 2014-07-08 2016-01-14 Lg Display Co., Ltd. Organic light emitting display device and manufacturing method thereof
US20160149155A1 (en) * 2014-11-25 2016-05-26 Lg Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
JP2017199675A (ja) * 2016-04-29 2017-11-02 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置及びその製造方法

Also Published As

Publication number Publication date
US10749134B2 (en) 2020-08-18
US20190326547A1 (en) 2019-10-24
JP6754798B2 (ja) 2020-09-16

Similar Documents

Publication Publication Date Title
US10861918B2 (en) Organic light emitting diode display device
US11800767B2 (en) Organic light emitting diode display device
TWI567969B (zh) 有機發光顯示裝置
CN106981499B (zh) 有机发光二极管显示装置
KR101158873B1 (ko) 유기전계발광 표시장치
US11903285B2 (en) Display device and electronic device with peripheral connection to cathode electrode
KR20090111634A (ko) 유기 발광 표시 장치
KR20060053228A (ko) 표시 장치 및 어레이 기판
KR20030057018A (ko) 능동행렬 유기전기발광소자
KR20150079227A (ko) 유기전계 발광표시소자 및 이의 제조방법
JP2015069830A (ja) 有機el表示装置
KR100739065B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
CN111326673B (zh) 显示装置
KR20200031194A (ko) 유기 발광 표시 장치
US20110241036A1 (en) Light-emitting apparatus
KR20200087912A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20200141548A (ko) 유기 발광 표시 장치
US20210296407A1 (en) Organic light emitting diode display device
KR102577043B1 (ko) 전계발광 표시장치
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자
KR20210018591A (ko) 표시 장치
JP6754798B2 (ja) 有機el表示パネル
KR102191823B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
KR100739649B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
US11869421B2 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200824

R151 Written notification of patent or utility model registration

Ref document number: 6754798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113