JP2019184715A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2019184715A
JP2019184715A JP2018072749A JP2018072749A JP2019184715A JP 2019184715 A JP2019184715 A JP 2019184715A JP 2018072749 A JP2018072749 A JP 2018072749A JP 2018072749 A JP2018072749 A JP 2018072749A JP 2019184715 A JP2019184715 A JP 2019184715A
Authority
JP
Japan
Prior art keywords
subpixel
signal line
pixel
display device
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018072749A
Other languages
English (en)
Other versions
JP7109968B2 (ja
Inventor
優次 前出
Yuji Maede
優次 前出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2018072749A priority Critical patent/JP7109968B2/ja
Priority to PCT/JP2019/007947 priority patent/WO2019193883A1/ja
Publication of JP2019184715A publication Critical patent/JP2019184715A/ja
Application granted granted Critical
Publication of JP7109968B2 publication Critical patent/JP7109968B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00Optical elements other than lenses
    • G02B5/20Filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Filters (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】輝度のロスを抑制しつつも良好な色度を実現可能な表示装置を提供する。【解決手段】表示領域は、画素PX1〜PX4を含む。画素PX1は、赤色の副画素SPr1と、緑色の副画素SPg1とを含む。画素PX2は、青色の副画素SPb1と、白色の副画素SPw1とを含む。画素PX3は、青色の副画素SPb2と、白色の副画素SPw2とを含む。画素PX4は、赤色の副画素SPr2と、緑色の副画素SPg2とを含む。副画素SPr1と副画素SPb1、副画素SPg1と副画素SPw1、副画素SPb2と副画素SPr2、副画素SPw2と副画素SPg2は、それぞれ第1方向D1に並ぶ。副画素SPr1,SPg1,SPb2,SPw2は、この順で第2方向D2に並ぶ。副画素SPb1,SPw1,SPr2,SPg2は、この順で第2方向D2に並ぶ。【選択図】図3

Description

本発明の実施形態は、表示装置に関する。
表示装置の一例として、液晶表示装置や有機エレクトロルミネッセンス表示装置が知られている。これらの表示装置においては、例えば赤色、緑色および青色を含む複数の副画素の光を合成することでカラー表示を可能としている。
各副画素の光の合成により得られる色度は、例えば副画素の境界に配置される遮光層(ブラックマトリクス)の開口率や、各副画素に配置されるカラーフィルタの明度によって調整することができる。しかしながら、開口率やカラーフィルタの明度を下げた副画素においては輝度のロスが発生するので、省電力化の観点からは望ましくない。
米国特許出願公開第2016/0178981号明細書
本開示は、輝度のロスを抑制しつつも良好な色度を実現可能な表示装置を提供することを目的の一つとする。
一実施形態に係る表示装置は、第1方向に延び第1信号が供給される第1A信号線および第1B信号線と、前記第1方向と交差する第2方向に延び第2信号が供給される第2A信号線および第2B信号線と、前記第1A、第1B、第2Aおよび第2B信号線と重畳する遮光層と、平面視において前記遮光層によって規定される第1副画素、第2副画素、第3副画素および第4副画素と、を備えている。前記第1副画素および前記第3副画素は、前記第1A信号線により制御される。前記第2副画素および前記第4副画素は、前記第1B信号線により制御される。前記第1副画素および前記第2副画素は、前記第2A信号線により制御される。前記第3副画素および前記第4副画素は、前記第2B信号線により制御される。前記第1副画素および前記第4副画素は、第1色の副画素である。前記第2副画素および前記第3副画素は、第2色の副画素である。前記第1方向において、前記第2副画素の幅は、前記第1副画素の幅よりも小さい。前記第1方向における一方向を第1A方向とし、他方向を第1B方向とした場合に、前記第1副画素は、前記第1A方向側において第1A端部を有し、前記第2副画素は、前記第1A方向側において第2A端部を有し、前記第1A端部と前記第2A端部は、前記第1方向においてずれている。
図1は、第1実施形態における表示装置の概略的な構成を示す図である。 図2は、第1実施形態における表示パネルの概略的な断面図である。 図3は、第1実施形態における画素レイアウトの一例を示す図である。 図4は、図3に示した画素レイアウトに適用し得る具体的な構造の一例を示す平面図である。 図5は、図3に示した画素レイアウトに適用し得る具体的な構造の一例を示す平面図である。 図6は、第2実施形態における画素レイアウトの一例を示す図である。 図7は、図6に示した画素レイアウトに適用し得る具体的な構造の一例を示す平面図である。 図8は、図6に示した画素レイアウトに適用し得る具体的な構造の一例を示す平面図である。 図9は、第3実施形態における画素レイアウトの一例を示す図である。 図10は、第3実施形態における画素レイアウトの他の一例を示す図である。 図11は、第3実施形態における画素レイアウトのさらに他の一例を示す図である。 図12は、図9ないし図11に示した不整合点における映像信号線の形状の第1調整方法を示す平面図である。 図13は、図9ないし図11に示した不整合点における映像信号線の形状の第2調整方法を示す平面図である。 図14は、図9ないし図11に示した不整合点における映像信号線の形状の第3調整方法を示す平面図である。 図15は、第4実施形態における画素レイアウトの一例を示す図である。 図16は、図15に示した画素レイアウトに適用し得る具体的な構造の一例を示す平面図である。 図17は、図15に示した画素レイアウトに適用し得る具体的な構造の一例を示す平面図である。 図18は、第5実施形態における画素レイアウトの一例を示す図である。 図19は、第5実施形態における画素レイアウトの他の一例を示す図である。
一実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
本明細書において「αはA,B又はCを含む」、「αはA,B及びCのいずれかを含む」、「αはA,B及びCからなる群から選択される一つを含む」といった表現は、特に明示がない限り、αがA〜Cの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
本明細書における「第1α、第2α、第3α」という表現の「第1、第2、第3」は、要素を説明のために用いる便宜的な数字に過ぎない。つまり、特に明示が無い限り、「Aが第3αを備える」という表現は、第3αの他の第1α及び第2αを、Aが備えていない場合も含む。
各実施形態においては、表示装置の一例として液晶表示装置を開示する。ただし、各実施形態は、他種の表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。他種の表示装置としては、例えば、有機エレクトロルミネッセンス(EL)表示素子を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、MEMS(Micro Electro Mechanical System)を応用した表示装置、エレクトロクロミズムを応用した表示装置等が想定される。
[第1実施形態]
図1は、第1実施形態に係る液晶表示装置DSP(以下、単に表示装置DSPと呼ぶ)の概略的な構成を示す図である。表示装置DSPは、表示パネルPNLと、フレキシブル回路基板FPCと、コントローラCTと、バックライトBLとを備えている。表示パネルPNLは、第1基板SUB1と、第2基板SUB2と、これら基板SUB1,SUB2の間に配置された液晶層LCとを備えている。
表示パネルPNLは、複数の副画素SPを含む表示領域DAと、表示領域DAの周辺の周辺領域PAとを有している。周辺領域PAには端子Tが設けられており、この端子Tにフレキシブル回路基板FPCが接続されている。図示した例では、コントローラCTがフレキシブル回路基板FPCに設けられている。コントローラCTは、例えば第1基板SUB1など他の部材に設けられてもよい。バックライトBLは、表示パネルPNLの背面に対向しており、表示に用いる光を供給する。
第1基板SUB1は、複数の映像信号線Sと、複数の走査信号線Gと、各映像信号線Sが接続されたソースドライバSDと、各走査信号線Gが接続されたゲートドライバGDとを備えている。複数の映像信号線Sは、第1方向D1に延びるとともに第2方向D2に並んでいる。複数の走査信号線Gは、第2方向D2に延びるとともに第1方向D1に並んでいる。ソースドライバSDは、各映像信号線Sに映像信号を供給する。ゲートドライバGDは、各走査信号線Gに走査信号を供給する。映像信号は第1信号の一例であり、走査信号は第2信号の一例である。
副画素SPは、例えば2本の映像信号線Sと2本の走査信号線Gで区画された領域に相当する。第1基板SUB1は、各副画素SPに配置された画素電極PEおよびトランジスタTRを備えている。さらに、第1基板SUB1は、複数の副画素SPにわたって延在する共通電極CEを備えている。
図2は、表示領域DAにおける表示パネルPNLの概略的な断面図である。第1基板SUB1は、第1基材10と、絶縁層11〜14と、第1配向膜15とを備えている。トランジスタTRは、半導体層SCと、中継電極REとを備えている。
半導体層SCは、第1基材10の上面に形成されている。絶縁層11は、半導体層SCおよび第1基材10の上面を覆っている。走査信号線Gは、絶縁層11の上に形成されている。絶縁層12は、走査信号線Gおよび絶縁層11を覆っている。映像信号線Sおよび中継電極REは、絶縁層12の上に形成されている。絶縁層13は、映像信号線S、中継電極REおよび絶縁層12を覆っている。共通電極CEは、絶縁層13の上に形成されている。絶縁層14は、共通電極CEを覆っている。画素電極PEは、絶縁層14の上に形成され、スリットSLを有している。第1配向膜15は、画素電極PEおよび絶縁層14を覆っている。
第2基板SUB2は、第2基材20と、遮光層21(ブラックマトリクス)と、カラーフィルタ層22と、オーバーコート層23と、第2配向膜24とを備えている。遮光層21は、第2基材20の下面に形成され、走査信号線G、映像信号線Sおよび中継電極REと対向している。カラーフィルタ層22は、遮光層21および第2基材20の下面を覆っている。オーバーコート層23は、カラーフィルタ層22を覆っている。第2配向膜24は、オーバーコート層23を覆っている。
液晶層LCは、配向膜15,24の間に配置されている。第1基材10の下面には第1偏光板PL1が配置され、第2基材20の上面には第2偏光板PL2が配置されている。表示パネルPNLの構造は図2の例に限られず、種々の構成を適用できる。
図3は、本実施形態における画素レイアウトの一例を示す図である。上述の表示領域DAは、画素PX1〜PX4を含む。画素PX1は、赤色の副画素SPr1と、緑色の副画素SPg1とを含む。画素PX2は、青色の副画素SPb1と、白色の副画素SPw1とを含む。画素PX3は、青色の副画素SPb2と、白色の副画素SPw2とを含む。画素PX4は、赤色の副画素SPr2と、緑色の副画素SPg2とを含む。
副画素SPr1と副画素SPb1、副画素SPg1と副画素SPw1、副画素SPb2と副画素SPr2、副画素SPw2と副画素SPg2は、それぞれ第1方向D1に並ぶ。副画素SPr1,SPg1,SPb2,SPw2は、この順で第2方向D2に並ぶ。副画素SPb1,SPw1,SPr2,SPg2は、この順で第2方向D2に並ぶ。
表示領域DAの全体においては、画素PX1〜PX4にて構成される画素ユニットが、第1方向D1および第2方向D2にマトリクス状に配列されている。このような画素レイアウトにおいては、例えばサブピクセルレンダリング(SPR)により、2色の副画素SPしか含まない各画素PX1〜PX4をそれぞれフルカラー表示の1画素として利用し、高解像度の画像を表示することができる。
副画素SPr1,SPg1,SPb2,SPw2と副画素SPb1,SPw1,SPr2,SPg2は、第1方向D1に対して異なる方向に傾斜している。これにより、疑似的なマルチドメインの画素レイアウトを実現できる。
副画素SPr1,SPg1,SPr2,SPg2の第1方向D1における幅は、W11である。副画素SPb1,SPw1,SPb2,SPw2の第1方向D1における幅は、W11よりも小さいW12である(W12<W11)。副画素SPr1,SPb1,SPb2,SPr2の第2方向D2における幅は、W21である。副画素SPg1,SPw1,SPw2,SPg2の第2方向D2における幅は、W21よりも小さいW22である(W22<W21)。
このように、図3に示した画素レイアウトは、形状が異なる副画素SPを含む。図3に示した破線は、副画素W11=W12かつW21=W22の場合における副画素SPの境界である。画素PX1,PX2の中心C1は、白丸で示した位置から黒丸で示した位置に変位している。また、画素PX3,PX4の中心C2は、白丸で示した位置から黒丸で示した位置に変位している。
ここで、図3に示したように、第1方向D1の一方向を第1A方向D1aと定義し、第1方向D1の他方向を第1B方向D1bと定義する。中心C1,C2の第1方向D1における変位距離は、いずれもδ1である。ただし、中心C1は第1A方向D1aに変位し、中心C2は第1B方向D1bに変位している。中心C1,C2の第2方向D2における変位距離は、いずれもδ2である。この例に限られず、中心C1,C2の第1方向D1における変位距離が互いに異なってもよいし、中心C1,C2の第2方向D2における変位距離が互いに異なってもよい。
副画素SPr1は、第1A方向D1a側において第1A端部E1aを有し、第1B方向D1b側において第1B端部E1bを有している。副画素SPb2は、第1A方向D1a側において第2A端部E2aを有し、第1B方向D1b側において第2B端部E2bを有している。副画素SPb1は、第1A方向D1a側において第3A端部E3aを有し、第1B方向D1b側において第3B端部E3bを有している。副画素SPr2は、第1A方向D1a側において第4A端部E4aを有し、第1B方向D1b側において第4B端部E4bを有している。
図3の例において、第1A端部E1aと第2A端部E2aは、第1方向D1において2×δ1ずれている。一方、第1B端部E1bと第2B端部E2bは、第1方向D1においてずれていない。副画素SPg1,SPw2に着目した場合でも、副画素SPr1,SPb2と同様の関係が成り立つ。
第3A端部E3aと第4A端部E4aは、第1方向D1においてずれていない。一方、第3B端部E3bと第4B端部E4bは、第1方向D1において2×δ1ずれている。副画素SPw1,SPg2に着目した場合でも、副画素SPb1,SPr2と同様の関係が成り立つ。
図4および図5は、図3に示した画素レイアウトに適用し得る具体的な構造の一例を示す平面図である。図4においては映像信号線S、走査信号線G、画素電極PEおよびトランジスタTR(半導体層SC)を示し、図5においては映像信号線S、走査信号線Gおよび遮光層21を示している。
図4に示すように、画素電極PEは、複数の枝部BRと、隣り合う枝部BRの間の複数のスリットSLとを有している。ここでは3本の枝部BRと2本のスリットSLを各画素電極PEが有しているが、この例に限られない。
半導体層SCは、接続位置P1において映像信号線Sに接続され、接続位置P2において画素電極PEに接続されている。接続位置P2においては図2に示した中継電極REが画素電極PEと半導体層SCの間に介在するが、図4においては中継電極REの図示を省略している。各副画素SPは、半導体層SCが接続された映像信号線Sおよび走査信号線Gによって制御される。
各副画素SPのいずれにおいても、接続位置P1,P2は、トランジスタTRを制御する走査信号線Gよりも第1B方向D1b側にある。半導体層SCは、接続位置P1,P2の間で走査信号線Gと2回交差している。ただし、半導体層SCは、走査信号線Gと1回のみ交差してもよい。この場合においては、例えば接続位置P1を走査信号線Gよりも第1A方向D1a側に設けてもよい。
画素電極PEの電位は、当該画素電極PEに接続された半導体層SCと交差する走査信号線Gの電位の影響を受けて変動する。このように変動する電位差は、フィードスルー電圧と呼ばれる。フィードスルー電圧は、半導体層SCと走査信号線Gとが交差する領域のチャネル幅が大きいほど大きくなり、チャネル幅が小さいほど小さくなる。また、フィードスルー電圧は、画素電極PEのサイズが大きいほど小さくなり、画素電極PEのサイズが小さいほど大きくなる。
各副画素SPのフィードスルー電圧が異なると、同じ階調の映像信号が供給されても画素電位にばらつきが生じ得る。そこで、各副画素SPのチャネル幅を調整することにより、フィードスルー電圧のばらつきを抑制してもよい。例えば、画素電極PEのサイズが大きい副画素SPr1,SPr2のチャネル幅を他の副画素SPより大きくしてもよい。
ここで、第1方向D1に対して反時計回りに回転する方向を第1回転方向R1と定義し、第1方向D1に対して第1回転方向とは逆に回転する方向を第2回転方向R2と定義する。映像信号線Sは、第1方向D1に対して第1回転方向R1に鋭角を成して傾斜する第1傾斜部Sa1と、第1方向D1に対して第2回転方向R2に鋭角を成して傾斜する第2傾斜部Sa2と、第1方向D1に延びる非傾斜部Sbとを有している。映像信号線Sは、第1傾斜部Sa1と第2傾斜部Sa2とが非傾斜部Sbを間に挟んで交互に繰り返す形状で第1方向D1に延びている。
副画素SPr1,SPg1,SPb2,SPw2の画素電極PEは、いずれも第1傾斜部Sa1と同様に傾斜している。副画素SPb1,SPw1,SPr2,SPg2の画素電極PEは、いずれも第2傾斜部Sa2と同様に傾斜している。図4の例においては、副画素SPg1,SPw1,SPw2,SPg2の画素電極PEの枝部BRおよびスリットSLの幅が、副画素SPr1,SPb1,SPb2,SPr2の画素電極PEに比べて小さい。副画素SPb1,SPw1,SPb2,SPw2の画素電極PEの第1方向D1における幅が、副画素SPr1,SPg1,SPr2,SPg2の第1方向D1における幅よりも小さいためである。
図4中の中央の走査信号線Gは、複数の第1直線部Gaと、複数の第1屈曲部Gbとを有している。一方、隣接する2つの走査信号線Gは、第1屈曲部Gbを有しておらず、中央の走査信号線Gよりも配線長が短くなっている。第1直線部Gaは、2つの第1屈曲部Gbの間に位置し、これら第1屈曲部Gbに接続されている。複数の第1直線部Gaは、副画素SPr1,SPg1と副画素SPb1,SPw1の間、および、副画素SPb2,SPw2と副画素SPr2,SPg2の間にそれぞれに延在している。第1屈曲部Gbは、映像信号線Sと重畳しており、各方向D1,D2のいずれとも交差する方向に延びている。図中の上方および下方の走査信号線Gは、屈曲することなく全体的に第2方向D2に延びている。
図5に示すように、遮光層21は、走査信号線Gと重畳する第2直線部21aを有している。副画素SPr1,SPg1と副画素SPb1,SPw1の間の第2直線部21a、および、副画素SPb2,SPw2と副画素SPr2,SPg2の間の第2直線部21aは、第1方向D1において互いにずれている。すなわち、これら第2直線部21aの間には、第2屈曲部21cが形成されている。他の観点からいえば、第2直線部21aは、2つの第2屈曲部21cの間に位置している。図中の上方および下方の走査信号線Gと重畳する第2直線部21aは、屈曲することなく全体的に第2方向D2に延びている。
さらに、遮光層21は、映像信号線Sと重畳する延在部21bを有している。第2直線部21aと延在部21bとで囲われた領域には開口Aが形成されている。すなわち、遮光層21は、副画素SPr1,SPg1,SPb1,SPw1,SPr2,SPg2,SPb2,SPw2において、それぞれ開口Ar1,Ag1,Ab1,Aw1,Ar2,Ag2,Ab2,Aw2を有している。例えば、開口Ar1,Ar2は同じサイズであり、開口Ag1,Ag2は同じサイズであり、開口Ab1,Ab2は同じサイズであり、開口Aw1,Aw2は同じサイズである。
それぞれの開口Aは、副画素SPに対応する色のカラーフィルタ層22と重畳する。ただし、白色の副画素SPw1,SPw2にはカラーフィルタ層22が配置されなくてもよい。
以上の本実施形態によれば、赤色、青色、緑色および白色の副画素SPの合成色度を任意に調整することが可能である。例えば、図3に示したように中心C1,C2を移動することで、副画素SPw1,SPw2が放つ白色を他の副画素SPに比べて弱めることができる。
図3に破線で示したように各色の副画素SPが同じサイズである場合には、特定の副画素SPで遮光層21の開口Aの面積やカラーフィルタ層22の明度を意図的に下げることで合成色度を調整する必要がある。この方法では、上記特定の副画素SPにてバックライトBLからの光の輝度のロスが生じる。これに対し、本実施形態のように各副画素SPのサイズによって合成色度を調整する場合、遮光層21の開口Aの面積やカラーフィルタ層22の明度を下げることなく合成色度の調整が可能である。したがって、輝度のロスを抑制して、表示装置DSPの省電力化や表示品位の向上を実現できる。
[第2実施形態]
第2実施形態について説明する。特に言及しない構成は、第1実施形態と同様である。図6は、本実施形態における画素レイアウトの一例を示す図である。この画素レイアウトは、図3の例と同じく、画素PX1〜PX4を有している。副画素SPr1,SPg1,SPb1,SPw1,SPb2,SPw2,SPr2,SPg2の形状は、図3の例と同様である。
図6の画素レイアウトは、図3に示した画素レイアウトにおいて、画素PX3,PX4を矢印Qの方向(第1A方向D1a)にδ1ずらしたものに相当する。これにより、第1A端部E1aと第2A端部E2aの第1方向D1におけるずれは、図3の例におけるずれ量(2×δ1)よりも小さいδ1に軽減される。また、第1B端部E1bと第2B端部E2bは、第1方向D1においてδ1ずれている。第3A端部E3aと第4A端部E4aは、第1方向D1においてδ1ずれている。
図7および図8は、図6に示した画素レイアウトに適用し得る具体的な構造の一例を示す平面図である。図7においては映像信号線S、走査信号線Gおよび画素電極PEを示している。図8においては映像信号線S、走査信号線Gおよび遮光層21を示している。
図7の中央を通る走査信号線Gは、図4の例と同じく、複数の第1直線部Gaと、複数の第1屈曲部Gbとを有している。ただし、上述の通り第1A端部E1aと第2A端部E2aの第1方向D1におけるずれが本実施形態では小さいため、第1屈曲部Gbの長さが図4の例に比べて小さい。
さらに、図7の例においては、図中の上方および下方の走査信号線Gも複数の第1直線部Gaと複数の第1屈曲部Gbとを有している。これにより、各走査信号線Gの配線長が実質的に同じとなるので、各走査信号線Gの抵抗が均一化される。
図8において、遮光層21は、図5の例と同じく、中央を通る走査信号線Gと重畳する第2直線部21aが第2屈曲部Gbで屈曲している。さらに、図8の例においては、図中の上方および下方の走査信号線Gと重畳する第2直線部21aも第2屈曲部Gbで屈曲している。
ここで、再び図6を参照する。画素PX3,PX4を矢印Qの方向にずらすと、副画素SPg1と副画素SPb2の境界領域X1でこれら副画素の重なりが生じる。さらに、副画素SPw1と副画素SPr2の境界領域X2でこれら副画素の間に隙間が生じる。境界領域X1における重なりを解消すべく副画素SPb2の形状を調整すると、副画素SPb2の第2方向D2における幅は、図3に示した幅W21よりも小さいW21aとなる(W21a<W21)。また、境界領域X2における隙間を解消すべく副画素SPr2の形状を調整すると、副画素SPr2の第2方向D2における幅は、幅W21よりも大きいW21bとなる(W21b>W21)。よって、幅W21bは幅W21aよりも大きくなっている。
図7においては、副画素SPb2,SPr2の幅の変更に伴い、副画素SPb2,SPr2の画素電極PEの形状が調整されている。副画素SPr1,SPb1,SPr2,SPb2の画素電極PEの枝部BRは、第2方向D2においてそれぞれ幅W41,42,41a,42aを有している。幅W41aは、幅W41よりも大きい(W41a>W41)。幅W42aは、幅W42よりも小さい(W42a<W42)。このように、図7の例においては、副画素SPr2,SPb2の画素電極PEの形状が、同じ色の他の副画素SPr1,SPb1の画素電極PEの形状と異なる。なお、枝部BRの幅の調整に代えて、スリットSLの幅を調整してもよい。また、枝部BRおよびスリットSLの双方の幅を調整してもよい。
画素電極PEの形状の調整に代えて、あるいは画素電極PEの形状の調整とともに、遮光層21の形状を調整してもよい。例えば図8に示すように、副画素SPg1,SPb2の間の延在部21bの第2方向D2における幅W51を、他の延在部21bの幅W50より小さくしてもよい(W51<W50)。これにより、例えば副画素SPb2の開口Ab2のサイズを、同じ色の副画素SPb1の開口Ab1のサイズと同じにすることができる。また、副画素SPw1,SPr2の間の延在部21bの第2方向D2における幅W52を、他の延在部21bの幅W50より大きくしてもよい。(W52>W50)。これにより、例えば副画素SPr2の開口Ar2のサイズを、同じ色の副画素SPr1の開口Ar1のサイズと同じにすることができる。
[第3実施形態]
第3実施形態について説明する。第2実施形態においては、青色の副画素SPb2が同じく青色の副画素SPb1よりも小さい幅W21aを有し、赤色の副画素SPr2が同じく赤色の副画素SPr1よりも大きい幅W21bを有する画素レイアウトを開示した。本実施形態においては、副画素SPr1,SPb1,SPr2,SPb2の幅がいずれも同じW21である画素レイアウトを開示する。特に言及しない構成は、他の実施形態と同様である。
図9は、本実施形態に係る画素レイアウトの一例を示す図である。この画素レイアウトは、図6に示した画素レイアウトにおいて、画素PX3を矢印Q1の方向にずらすとともに画素PX4を矢印Q2の方向にずらしている。画素PX3,PX4をずらす距離は、例えばδ1×tanθである。このθは、図9に示すように、各副画素SPを第1方向D1に対して傾ける角度(シェブロン角)である。これにより、副画素SPr1,SPb1,SPr2,SPb2の幅が、第1方向D1に対し傾斜した部分においていずれもW21となる。
図10は、本実施形態に係る画素レイアウトの他の一例を示す図である。この画素レイアウトは、図6に示した画素レイアウトにおいて、画素PX1を矢印Q2の方向にずらすとともに画素PX2を矢印Q1の方向にずらしている。画素PX1,PX2をずらす距離は、例えばδ1×tanθである。これにより、副画素SPr1,SPb1,SPr2,SPb2の幅が、第1方向D1に対し傾斜した部分においていずれもW21となる。
図11は、本実施形態に係る画素レイアウトのさらに他の一例を示す図である。この画素レイアウトは、図6に示した画素レイアウトにおいて、画素PX1,PX4を矢印Q2の方向にずらしている。画素PX1,PX4をずらす距離は、例えばδ1×tanθである。このように画素PX1,PX4をずらすことで、副画素SPr1,SPb1,SPr2,SPb2の幅が、第1方向D1に対し傾斜した部分においていずれもW21となる。
図9の例においては、副画素SPw2,SPg2が第2方向D2にずれるため、図示したように副画素SPw2,SPg2の第2方向D2における両側辺が整合しない複数の不整合点Nが生じる。図10および図11の例においても同様に、複数の不整合点Nが生じる。
不整合点Nにおいては、映像信号線Sを屈曲させるなどの調整が必要である。図9および図10の例においては、不整合点Nにおけるずれの距離が大きい。したがって、映像信号線Sの形状を大きく変形させる必要がある。さらに、図9および図10の例においては、不整合点Nを通らない映像信号線Sも存在するため、それぞれの映像信号線Sで長さが揃わない。これにより、映像信号線Sの抵抗にばらつきが生じるため、表示品位が低下し得る。
一方、図11の例においては、不整合点Nにおけるずれの距離が小さい。さらに、全ての映像信号線Sが不整合点Nを通るので、これら映像信号線Sの長さが揃う。これにより、映像信号線Sの抵抗も均一となり、良好な表示品位を得ることができる。
図12ないし図14は、不整合点Nにおける映像信号線Sの形状の第1ないし第3調整方法を示す平面図である。これらの図においては、図11における副画素SPg1,SPw1,SPb2,SPr2の境界に生じる不整合点Nに着目している。
図12に示す第1調整方法においては、映像信号線Sを不整合点Nにおいて屈曲させている。具体的には、映像信号線Sは、第1傾斜部Sa1と第2傾斜部Sa2の間に、第1非傾斜部Sb1と、第2非傾斜部Sb2と、これら非傾斜部Sb1,Sb2の間の屈曲部Scとを有している。
図12中の鎖線は、屈曲部Scを有さない場合の映像信号線Sの形状である。この鎖線との比較から分かるように、第2傾斜部Sa2は、屈曲部Scを有することで副画素SPw1側に移動している。第1傾斜部Sa1の傾斜終了点Pa(第1傾斜部Sa1と第1非傾斜部Sb1の接続位置)と、第2傾斜部Sa2の傾斜開始点Pb(第2傾斜部Sa2と第2非傾斜部Sb2の接続位置)とは、第2方向D2にずれている。
屈曲部Scは、走査信号線Gと重畳している。ただし、走査信号線Gと重畳しない位置に屈曲部Scを設けてもよい。屈曲部Scは、各非傾斜部Sb1,Sb2を曲線状に滑らかに接続する形状であってもよい。
図13に示す第2調整方法においては、映像信号線Sが屈曲部Scを有していない。また、傾斜終了点Paと傾斜開始点Pbが第2方向D2においてずれていない。ただし、傾斜終了点Paは、鎖線で示す形状調整前の映像信号線Sよりも、傾斜開始点Pbに近づく方向に移動している。これにより、非傾斜部Sbおよび第2傾斜部Sa2は、形状調整前に比べて副画素SPw1側に移動している。
傾斜終了点Paの位置を変更したことにより、非傾斜部Sbの第1方向D1における幅W6が、鎖線で示す調整前の形状よりも小さくなる。一例として、形状調整前の非傾斜部Sbの第1方向D1における幅W6は、遮光層21の第2直線部21aの第1方向D1における幅W7と同じである。一方、形状調整後の幅W6は、幅W7よりも小さい(W6<W7)。
図14に示す第3調整方法においては、第2調整方法と同じく映像信号線Sが屈曲部Scを有していない。また、傾斜終了点Paと傾斜開始点Pbが第2方向D2においてずれていない。ただし、傾斜開始点Pbは、鎖線で示す形状調整前の映像信号線Sよりも、傾斜終了点Paから離れる方向に移動している。これにより、第2傾斜部Sa2は、形状調整前に比べて副画素SPw1側に移動している。
傾斜開始点Pbの位置を変更したことにより、非傾斜部Sbの幅W6が、鎖線で示す調整前の形状よりも大きくなる。例えば、幅W6は、幅W7よりも大きい(W6>W7)。
なお、図12ないし図14においては図中の右側に第2傾斜部Sa2を移動させる場合を想定したが、同様の方法により第2傾斜部Sa2を図中の左方向に移動させることもできる。図11に示した複数の不整合点Nには、第1ないし第3調整方法のいずれかを統一的に適用してもよいし、第1ないし第3調整方法のうちの2つ以上を適用してもよい。図9および図10に示した不整合点Nにも第1ないし第3調整方法を適用できる。
[第4実施形態]
第4実施形態について説明する。特に言及しない構成は、他の実施形態と同様である。図15は、本実施形態における画素レイアウトの一例を示す図である。この画素レイアウトは、図6の例と同じく、画素PX1〜PX4を有している。副画素SPr1,SPg1,SPb1,SPw1,SPb2,SPw2,SPr2,SPg2の形状は、図6の例と同様である。
図15の画素レイアウトは、図6に示した画素レイアウトにおいて、緑色の副画素SPg1,SPg2を拡大し、白色の副画素SPw1,SPw2を縮小したものに相当する。すなわち、副画素SPg1は、隣の副画素SPr1よりも第1A方向D1aに突出する拡大部分EX1を有している。また、副画素SPg2は、隣の副画素SPr1よりも第1A方向D1aに突出する拡大部分EX2を有している。
図16および図17は、図15に示した画素レイアウトに適用し得る具体的な構造の一例を示す平面図である。図16においては映像信号線S、走査信号線G、画素電極PEおよびトランジスタTR(半導体層SC)を示している。図17においては映像信号線S、走査信号線Gおよび遮光層21を示している。
両図において、映像信号線Sおよび走査信号線Gの形状は、図7と同様である。また、副画素SPr1,SPb1,SPb2,SPr2における画素電極PEおよび半導体層SCの形状も、図7と同様である。
図16の例において、副画素SPg1の画素電極PEは、中央の走査信号線Gを超えて延在している。このように画素電極PEが拡大した部分が、上述の拡大部分EX1に相当する。副画素SPg1の半導体層SCと映像信号線Sの接続位置P1は、中央の走査信号線Gより第1A方向D1a側にある。副画素SPg1の半導体層SCと画素電極PEの接続位置P2も、中央の走査信号線Gより第1A方向D1a側にある。
同様に、副画素SPg2の画素電極PEは、走査信号線Gと重畳し、下方の走査信号線Gを超えて延在している。このように画素電極PEが拡大した部分が、上述の拡大部分EX2に相当する。副画素SPg1の半導体層SCの接続位置P1,P2は、下方の走査信号線Gより第1A方向D1a側にある。
副画素SPw1においては、副画素SPg1の画素電極PEが拡大することに伴い、画素電極PEの第1方向D1における幅が減少している。同様に、副画素SPw2においては、その上方に配置される図示せぬ副画素SPg2の画素電極PEが拡大することに伴い、画素電極PEの第1方向D1における幅が減少している。
このように副画素SPg1,SPg2の画素電極PEの形状や接続位置P1,P2を調整したことにより、図17に示すように開口Ag1,Ag2を拡大することができる。すなわち、開口Ag1,Ag2の第1方向D1における幅W8aは、開口Ar1,Ar2の第1方向D1における幅W8よりも大きい(W8a>W8)。一方で、開口Aw1,Aw2の第1方向D1における幅W9aは、開口Ab1,Ab2の第1方向D1における幅W9よりも小さい(W9a<W9)。
なお、本実施形態においては緑色の副画素SPg1,SPg2を拡大し、白色の副画素SPw1,SPw2を縮小する場合を例示したが、同様の方法により他の色の副画素SPを拡大または縮小することもできる。このように、本実施形態によれば、各色の副画素SPの合成色度の調整幅を上述の各実施形態よりもさらに広げることができる。図9ないし図11に示した画素レイアウトにおいても、本実施形態と同様の方法で特定の色の副画素SPを拡大または縮小することが可能である。
[第5実施形態]
第5実施形態について説明する。特に言及しない構成は、他の実施形態と同様である。図18は、本実施形態における画素レイアウトの一例を示す図である。この画素レイアウトは、図3の例と同じく、画素PX1〜PX4を有している。ただし、副画素SPr1,SPg1,SPb1,SPw1,SPb2,SPw2,SPr2,SPg2は、図3の例のように第1方向D1に対して傾斜していない。
このような画素レイアウトにおいても、画素PX1,PX2の中心C1と画素PX3,PX4の中心C2を図3と同様に移動させることで、各副画素SPの形状を調整することができる。
図19は、図18に示した画素レイアウトにおいて、画素PX3,PX4を矢印Qの方向(第1A方向D1a)にδ1ずらしたものに相当する。このような画素レイアウトにおいては、第2実施形態と同様の効果を得ることができる。
以上の第1ないし第5実施形態においては、赤色、緑色、青色および白色の副画素SPを含む画素レイアウトを開示した。しかしながら、各実施形態にて開示した手法は、種々の画素レイアウトに適用できる。例えば、画素レイアウトは、赤色、緑色、青色および白色以外の色の副画素SPを備えてもよい。また、画素レイアウトは、白色の副画素SPを備えず、赤色、緑色および青色の副画素SPで構成されてもよい。
また、各実施形態においては、赤色の副画素SPを拡大し、白色の副画素SPを縮小する方向に画素レイアウトを調整する場合を例示した。しかしながら、赤色の副画素SPを縮小する方向や、白色の副画素SPを拡大する方向に画素レイアウトを調整してもよい。
本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
DSP…表示装置、PNL…表示パネル、SUB1…第1基板、SUB2…第2基板、S…映像信号線(第1A信号線および第1B信号線の一例)、G…走査信号線(第2A信号線および第2B信号線の一例)、PX1〜PX4…画素、SP…副画素、PE…画素電極、TR…トランジスタ、SC…半導体層、21…遮光層。

Claims (11)

  1. 第1方向に延び、第1信号が供給される第1A信号線および第1B信号線と、
    前記第1方向と交差する第2方向に延び、第2信号が供給される第2A信号線および第2B信号線と、
    前記第1A、第1B、第2Aおよび第2B信号線と重畳する遮光層と、
    平面視において、前記遮光層によって規定される第1副画素、第2副画素、第3副画素および第4副画素と、
    を備え、
    前記第1副画素および前記第3副画素は、前記第1A信号線により制御され、
    前記第2副画素および前記第4副画素は、前記第1B信号線により制御され、
    前記第1副画素および前記第2副画素は、前記第2A信号線により制御され、
    前記第3副画素および前記第4副画素は、前記第2B信号線により制御され、
    前記第1副画素および前記第4副画素は、第1色の副画素であり、
    前記第2副画素および前記第3副画素は、第2色の副画素であり、
    前記第1方向において、前記第2副画素の幅は、前記第1副画素の幅よりも小さく、
    前記第1方向における一方向を第1A方向とし、他方向を第1B方向とした場合に、前記第1副画素は、前記第1A方向側において第1A端部を有し、前記第2副画素は、前記第1A方向側において第2A端部を有し、
    前記第1A端部と前記第2A端部は、前記第1方向においてずれている、
    表示装置。
  2. 前記第1副画素は、前記第1B方向側において第1B端部を有し、
    前記第2副画素は、前記第1B方向側において第2B端部を有し、
    前記第1B端部と前記第2B端部は、前記第1方向においてずれている、
    請求項1に記載の表示装置。
  3. 前記第1副画素と前記第2副画素の間に、前記第2A信号線により制御される第5副画素をさらに備え、
    前記第2A信号線は、複数の第1屈曲部と、前記複数の第1屈曲部の間の第1直線部とを有し、
    前記第1直線部は、前記第1副画素と前記第5副画素に対応する位置に延在している、
    請求項1または2に記載の表示装置。
  4. 前記遮光層は、複数の第2屈曲部と、前記複数の第2屈曲部の間の第2直線部とを有し、
    前記第2直線部は、前記第1副画素と前記第5副画素に対応する位置に延在し、
    前記第2直線部は、前記第1直線部と重畳している、
    請求項3に記載の表示装置。
  5. 前記第3副画素と前記第4副画素の間に、前記第2B信号線により制御される第3色の第6副画素をさらに備え、
    前記第1色および前記第2色は、赤色、青色または緑色のいずれかであり、
    前記第3色は、白色である、
    請求項1ないし4のうちいずれか1項に記載の表示装置。
  6. 前記第1副画素と前記第2副画素の間に、前記第2A信号線により制御される第5副画素をさらに備え、
    前記第1副画素の前記第2方向における幅は、前記第5副画素の前記第2方向における幅よりも大きい、
    請求項1ないし5のうちいずれか1項に記載の表示装置。
  7. 前記第1副画素と前記第2副画素の間にあり、前記第2A信号線により制御される第5副画素と、
    前記第1副画素を制御する第1トランジスタと、
    前記第5副画素を制御する第5トランジスタと、
    前記第1トランジスタに接続された第1画素電極と、
    前記第5トランジスタに接続された第5画素電極と、
    をさらに備え、
    前記第1トランジスタと前記第1画素電極の接続位置は、前記第2A信号線よりも前記第1B方向側にあり、
    前記第5トランジスタと前記第5画素電極の接続位置は、前記第2A信号線よりも前記第1A方向側にある、
    請求項1ないし6のうちいずれか1項に記載の表示装置。
  8. 前記第1A信号線は、前記第1方向に対して第1回転方向に傾斜する第1傾斜部と、前記第1方向に対して前記第1回転方向とは逆の第2回転方向に傾斜する第2傾斜部とを有し、
    前記第1A信号線は、前記第1傾斜部と前記第2傾斜部とが交互に繰り返す形状で前記第1方向に延び、
    前記第1傾斜部の傾斜終了点と、前記第2傾斜部の傾斜開始点とが、前記第2方向においてずれている、
    請求項1ないし7のうちいずれか1項に記載の表示装置。
  9. 前記第1A信号線は、前記第1方向に対して第1回転方向に傾斜する第1傾斜部と、前記第1方向に対して前記第1回転方向とは逆の第2回転方向に傾斜する第2傾斜部と、前記第1方向に延びる非傾斜部とを有し、
    前記第1A信号線は、前記第1方向に延び、前記第1傾斜部と前記第2傾斜部とが前記非傾斜部を間に挟んで交互に繰り返す形状であり、
    前記遮光層は、前記第2A信号線と重畳して前記第2方向に延びる第2直線部を有し、
    前記非傾斜部の前記第1方向における幅は、前記第2直線部の前記第1方向における幅よりも小さい、
    請求項1ないし7のうちいずれか1項に記載の表示装置。
  10. 前記第1A信号線は、前記第1方向に対して第1回転方向に傾斜する第1傾斜部と、前記第1方向に対して前記第1回転方向とは逆の第2回転方向に傾斜する第2傾斜部と、前記第1方向に延びる非傾斜部とを有し、
    前記第1A信号線は、前記第1方向に延び、前記第1傾斜部と前記第2傾斜部とが前記非傾斜部を間に挟んで交互に繰り返す形状であり、
    前記遮光層は、前記第2A信号線と重畳して前記第2方向に延びる第2直線部を有し、
    前記非傾斜部の前記第1方向における幅は、前記第2直線部の前記第1方向における幅よりも大きい、
    請求項1ないし7のうちいずれか1項に記載の表示装置。
  11. 前記第1信号は、映像信号であり、
    前記第2信号は、走査信号である、
    請求項1ないし10のうちいずれか1項に記載の表示装置。
JP2018072749A 2018-04-04 2018-04-04 表示装置 Active JP7109968B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018072749A JP7109968B2 (ja) 2018-04-04 2018-04-04 表示装置
PCT/JP2019/007947 WO2019193883A1 (ja) 2018-04-04 2019-02-28 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018072749A JP7109968B2 (ja) 2018-04-04 2018-04-04 表示装置

Publications (2)

Publication Number Publication Date
JP2019184715A true JP2019184715A (ja) 2019-10-24
JP7109968B2 JP7109968B2 (ja) 2022-08-01

Family

ID=68100785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018072749A Active JP7109968B2 (ja) 2018-04-04 2018-04-04 表示装置

Country Status (2)

Country Link
JP (1) JP7109968B2 (ja)
WO (1) WO2019193883A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242420A (ja) * 1988-04-25 1990-02-13 Hitachi Ltd 表示装置及び液晶表示装置
JP2004004822A (ja) * 2002-05-04 2004-01-08 Samsung Electronics Co Ltd 4色駆動液晶表示装置及びこれに使用する表示板(liquidcrystaldisplaysusing4colorandpanelforthesame)
US20080049047A1 (en) * 2006-08-28 2008-02-28 Clairvoyante, Inc Subpixel layouts for high brightness displays and systems
US20150092135A1 (en) * 2013-09-30 2015-04-02 Samsung Display Co., Ltd. Array substrate and liquid crystal display panel having the same
JP2015079207A (ja) * 2013-10-18 2015-04-23 株式会社ジャパンディスプレイ 表示装置
CN105182639A (zh) * 2015-08-28 2015-12-23 厦门天马微电子有限公司 像素结构、显示方法及显示面板
JP2018013584A (ja) * 2016-07-20 2018-01-25 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5194369B2 (ja) * 2006-03-06 2013-05-08 セイコーエプソン株式会社 画像表示装置、電子機器、及び画素配置設計方法
CN102959462A (zh) * 2010-06-28 2013-03-06 夏普株式会社 显示面板和显示装置
CN102566157B (zh) * 2010-12-16 2014-10-08 京东方科技集团股份有限公司 阵列基板和液晶显示器
KR20140033560A (ko) * 2012-08-30 2014-03-19 삼성디스플레이 주식회사 능동 배리어 패널 및 이를 포함하는 입체 영상 표시 장치
JP2016075868A (ja) * 2014-10-09 2016-05-12 Nltテクノロジー株式会社 画素アレイ及び電気光学装置並びに電気機器並びに画素レンダリング方法
JP2017037179A (ja) * 2015-08-10 2017-02-16 株式会社ジャパンディスプレイ 表示装置及びその駆動方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242420A (ja) * 1988-04-25 1990-02-13 Hitachi Ltd 表示装置及び液晶表示装置
JP2004004822A (ja) * 2002-05-04 2004-01-08 Samsung Electronics Co Ltd 4色駆動液晶表示装置及びこれに使用する表示板(liquidcrystaldisplaysusing4colorandpanelforthesame)
US20080049047A1 (en) * 2006-08-28 2008-02-28 Clairvoyante, Inc Subpixel layouts for high brightness displays and systems
US20150092135A1 (en) * 2013-09-30 2015-04-02 Samsung Display Co., Ltd. Array substrate and liquid crystal display panel having the same
JP2015079207A (ja) * 2013-10-18 2015-04-23 株式会社ジャパンディスプレイ 表示装置
CN105182639A (zh) * 2015-08-28 2015-12-23 厦门天马微电子有限公司 像素结构、显示方法及显示面板
JP2018013584A (ja) * 2016-07-20 2018-01-25 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
JP7109968B2 (ja) 2022-08-01
WO2019193883A1 (ja) 2019-10-10

Similar Documents

Publication Publication Date Title
TWI420443B (zh) 顯示裝置及驅動方法
JP6907276B2 (ja) 超高解像度の液晶表示装置
US10359661B2 (en) Liquid crystal display device
US6897930B2 (en) Display device
JP5628302B2 (ja) 半導体装置、アクティブマトリクス基板、及び表示装置
JP2016105121A (ja) カラーフィルタ基板及び表示装置
KR20130122883A (ko) 액정표시장치 및 그 제조방법
JP6393529B2 (ja) 液晶表示装置
JP6450580B2 (ja) カラーフィルタ基板及び表示装置
US10001688B2 (en) Display and pixel structure thereof
JP2006234918A (ja) 表示装置
JP4542202B2 (ja) 表示装置
JP7261595B2 (ja) 表示装置
US20190229135A1 (en) Display device
JP2017215511A (ja) 表示装置
JP4541734B2 (ja) 表示装置
WO2019193883A1 (ja) 表示装置
JP5512158B2 (ja) 表示装置
WO2019198375A1 (ja) 表示装置
CN210864281U (zh) 显示装置
KR20170064077A (ko) 횡전계방식 액정표시장치
JP5620211B2 (ja) 液晶表示装置
CN110554541A (zh) 显示装置
WO2020144998A1 (ja) 表示装置
JP4566167B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220720

R150 Certificate of patent or registration of utility model

Ref document number: 7109968

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150