JP2019180192A - スナバ回路、及び電力変換システム - Google Patents

Abstract

【課題】部品点数を削減する。【解決手段】スナバ回路２０は、ハイサイドのアームＱ１，Ｑ３と、ローサイドのアームＱ２，Ｑ４と、を有するインバータ回路１用のスナバ回路である。スナバ回路２０は、クランプ回路２２と、放電回路２１と、を備える。クランプ回路２２は、ハイサイドのアームＱ１，Ｑ３の両端電圧をクランプする。放電回路２１は、クランプ回路２２に蓄積される電気エネルギを高電位側の入力端子Ｐ１１に放電する。【選択図】図１

Description

本開示は、一般にスナバ回路、及び電力変換システムに関し、より詳細には、インバータ回路で発生するサージ電圧を抑制するためのスナバ回路、及び電力変換システムに関する。

従来、スナバ回路を備えた電力変換装置が知られている（例えば、特許文献１参照）。特許文献１に記載の電力変換装置では、商用三相入力をコンバータで直流に変換し、この直流をコンデンサで平滑してインバータに供給する。インバータでは、複数個のパワーデバイスと、複数個のパワーデバイスにそれぞれ逆並列に接続された複数個のフライホイールダイオードとで構成される複数個のアームがブリッジ接続されている。複数個のパワーデバイスの各々には、スナバダイオード、スナバコンデンサ及びスナバ抵抗からなるスナバ回路が並列に接続されている。

特開２００５−７３４４５号公報

特許文献１に記載の電力変換装置（電力変換システム）では、パワーデバイスごとにスナバ回路が必要であり、部品点数が増加するという問題があった。

本開示の目的は、部品点数を削減することができるスナバ回路、及び電力変換システムを提供することにある。

本開示の一態様に係るスナバ回路は、ハイサイドのアームと、ローサイドのアームと、を有するインバータ回路用のスナバ回路である。前記ハイサイドのアームは、出力端子と高電位側の入力端子との間に電気的に接続されている。前記ローサイドのアームは、前記出力端子と低電位側の入力端子との間に電気的に接続されている。前記スナバ回路は、クランプ回路と、放電回路と、を備える。前記クランプ回路は、前記ハイサイドのアームの両端電圧をクランプする。前記放電回路は、前記クランプ回路に蓄積される電気エネルギを前記高電位側の入力端子に放電させる。

本開示の一態様に係る電力変換システムは、上述のスナバ回路と、前記インバータ回路と、を備える。

本開示によれば、部品点数を削減することができる、という効果がある。

図１は、本開示の一実施形態に係るスナバ回路及び電力変換システムの回路図である。 図２Ａは、同上のスナバ回路においてスイッチング素子がオンの場合の動作を説明するための説明図である。図２Ｂは、同上のスナバ回路においてスイッチング素子がオフの場合の動作を説明するための説明図である。 図３は、同上のスナバ回路の動作を説明するためのタイミングチャートである。 図４Ａは、本開示の一実施形態の変形例１に係るスナバ回路及び電力変換システムの回路図である。図４Ｂは、本開示の一実施形態の変形例２に係るスナバ回路及び電力変換システムの回路図である。

（１）概要
まず、本実施形態に係るスナバ回路及び電力変換システムの概要について、図１を参照して説明する。

電力変換システム１０は、インバータ回路１、トランス４及び整流回路５を含む主回路と、スナバ回路２０と、を備えている。主回路は、電力の変換を行う電力変換回路である。スナバ回路２０は、主回路において発生するサージ電圧を抑制すための保護回路である。スナバ回路２０は、ハイサイド用スナバ回路２と、ローサイド用スナバ回路３と、を含む。主回路において電力の変換を行う際に、インバータ回路１の動作に起因してサージ電圧が発生することがある。本実施形態に係る電力変換システム１０は、このようなサージ電圧をスナバ回路２０（ハイサイド用スナバ回路２及びローサイド用スナバ回路３）にて抑制することが可能である。

電力変換システム１０は、一例として、図１に示すように、蓄電池８と、直流負荷９との間における電力変換に用いられる。図１の例では、電力変換システム１０は、蓄電池８が電気的に接続される一対の入力用外部端子Ｔ１１，Ｔ１２と、直流負荷９が電気的に接続される一対の出力用外部端子Ｔ２１，Ｔ２２と、を有する。この電力変換システム１０は、蓄電池８から入力される直流電力を交流電力に変換し、さらに交流電力を直流電力に変換して直流負荷９に供給する。すなわち、本実施形態に係る電力変換システム１０は、単方向に電力の変換を行うように構成されている。本実施形態では一例として、このような電力変換システム１０が、オフィスビル、病院、商業施設及び学校等の、非住宅施設に導入される場合を想定して説明する。

（２）詳細
次に、本実施形態に係るスナバ回路及び電力変換システムの詳細について、図１を参照して説明する。

電力変換システム１０は、一対の入力用外部端子Ｔ１１，Ｔ１２と、一対の出力用外部端子Ｔ２１，Ｔ２２と、インバータ回路１と、スナバ回路２０と、トランス４と、整流回路５と、第１制御回路６と、第２制御回路７と、を備えている。スナバ回路２０は、ハイサイド用スナバ回路２（以下、「スナバ回路２」ともいう）と、ローサイド用スナバ回路３（以下、「スナバ回路３」ともいう）と、を含む。

（２．１）端子
図１の例では、入力用外部端子Ｔ１１が高電位（正極）側となるように、一対の入力用外部端子Ｔ１１，Ｔ１２間には蓄電池８が電気的に接続されている。また、一対の出力用外部端子Ｔ２１，Ｔ２２間には、直流負荷９が電気的に接続されている。ただし、ここでいう「端子」は、電線等を接続するための部品でなくてもよく、例えば、電子部品のリード、回路基板に含まれる導体の一部等であってもよい。以下で説明する入力端子Ｐ１１，Ｐ１２及び出力端子Ｐ２１，Ｐ２２も同様である。

一対の入力用外部端子Ｔ１１，Ｔ１２間には、コンデンサＣ１１が電気的に接続されている。言い換えると、コンデンサＣ１１は、一対の入力用外部端子Ｔ１１，Ｔ１２間において電気的に並列に接続されている。

（２．２）インバータ回路
インバータ回路１は、図１に示すように、第１〜第４のスイッチング素子Ｑ１〜Ｑ４を含む。インバータ回路１は、コンデンサＣ１１とトランス４との間において、直流電圧から交流電圧への変換を行う絶縁型のＤＣ／ＡＣインバータを構成する。本実施形態では一例として、第１〜第４スイッチング素子Ｑ１〜Ｑ４の各々は、デプレッション型のｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。

第１〜第４スイッチング素子Ｑ１〜Ｑ４は、フルブリッジ接続されている。第１スイッチング素子Ｑ１は、コンデンサＣ１１の両端間において、第２スイッチング素子Ｑ２と電気的に直列に接続されている。第３スイッチング素子Ｑ３は、コンデンサＣ１１の両端間において、第４スイッチング素子Ｑ４と電気的に直列に接続されている。言い換えると、コンデンサＣ１１の両端間には、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２の直列回路と、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４の直列回路とが、電気的に並列に接続されている。具体的には、第１スイッチング素子Ｑ１のドレイン、及び第３スイッチング素子Ｑ３のドレインは、いずれも高電位側の入力端子Ｐ１１に電気的に接続されている。第２スイッチング素子Ｑ２のソース、及び第４スイッチング素子Ｑ４のソースは、いずれも低電位側の入力端子Ｐ１２に電気的に接続されている。

本実施形態では、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２により第１レグ１１が構成され、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４により第２レグ１２が構成されている。また、本実施形態では、第１スイッチング素子Ｑ１及び第３スイッチング素子Ｑ３がハイサイドのアームであり、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４がローサイドのアームである。

ハイサイドのアームは、図１に示すように、出力端子Ｐ２１，Ｐ２２と高電位側の入力端子Ｐ１１との間に電気的に接続されている。また、ローサイドのアームは、出力端子Ｐ２１，Ｐ２２と低電位側の入力端子Ｐ１２との間に電気的に接続されている。出力端子Ｐ２１は、第１スイッチング素子Ｑ１のソース及び第２スイッチング素子Ｑ２のドレインの電気的な接続点である。また、出力端子Ｐ２２は、第３スイッチング素子Ｑ３のソース及び第４スイッチング素子Ｑ４のドレインの電気的な接続点である。高電位側の入力端子Ｐ１１は、入力用外部端子Ｔ１１及びコンデンサＣ１１の電気的な接続点であり、低電位側の入力端子Ｐ１２は、入力用外部端子Ｔ１２とコンデンサＣ１１の電気的な接続点である。

（２．３）トランス
トランス４は、互いに磁気的に結合された一次巻線４１及び二次巻線４２を有する高周波絶縁トランスである。一次巻線４１は、出力端子Ｐ２１，Ｐ２２間に電気的に接続されている。二次巻線４２は、整流回路５に電気的に接続されている。また、二次巻線４２の中点は、出力用外部端子Ｔ２２に電気的に接続されている。本実施形態では一例として、一次巻線４１と二次巻線４２との巻数比は、１：１であることとする。

（２．４）整流回路
整流回路５は、第１〜第４ダイオードＤ５１〜Ｄ５４を有している。第１ダイオードＤ５１及び第２ダイオードＤ５２のアノードは、トランス４の二次巻線４２の第１端に電気的に接続されている。第３ダイオードＤ５３及び第４ダイオードＤ５４のアノードは、二次巻線４２の第２端に電気的に接続されている。第１〜第４ダイオードＤ５１〜Ｄ５４のカソードは、互いに電気的に接続されており、インダクタＬ１を介して出力用外部端子Ｔ２１に電気的に接続されている。整流回路５は、トランス４を介して受け取ったインバータ回路１からの交流電力を直流電力に変換（整流）し、この直流電力を直流負荷９に供給する。

（２．５）制御回路
第１制御回路６は、インバータ回路１の第１〜第４スイッチング素子Ｑ１〜Ｑ４を制御するための制御信号Ｓ１〜Ｓ４を出力する。制御信号Ｓ１〜Ｓ４は、直接的に、又は駆動回路を介して、第１〜第４スイッチング素子Ｑ１〜Ｑ４のゲートに印加され、第１〜第４スイッチング素子Ｑ１〜Ｑ４を個別にオン／オフする。第１制御回路６は、デューティ比を調節可能なＰＷＭ（Pulse Width Modulation）方式によって、第１〜第４スイッチング素子Ｑ１〜Ｑ４を制御する。

第２制御回路７は、スナバ回路２のスイッチング素子Ｑ１１（後述する）、及びスナバ回路３のスイッチング素子Ｑ１２（後述する）を制御するための制御信号Ｓ５，Ｓ６を出力する。制御信号Ｓ５，Ｓ６は、直接的に、又は駆動回路を介して、スイッチング素子Ｑ１１，Ｑ１２のゲートに印加され、スイッチング素子Ｑ１１，Ｑ１２を個別にオン／オフする。第２制御回路７は、例えば、ＰＷＭ方式によって、スイッチング素子Ｑ１１，Ｑ１２を制御する。

第１制御回路６及び第２制御回路７は、例えば、プロセッサ及びメモリを有するマイクロコンピュータ、ＦＰＧＡ（Field-Programmable Gate Array）、又はＡＳＩＣ（Application Specific Integrated Circuit）等で構成される。

第１〜第４スイッチング素子Ｑ１〜Ｑ４の駆動周波数は、例えば、２０ｋＨｚである。スイッチング素子Ｑ１１，Ｑ１２の駆動周波数は、例えば、１００ｋＨｚである。つまり、スイッチング素子Ｑ１１，Ｑ１２の駆動周波数が第１〜第４スイッチング素子Ｑ１〜Ｑ４の駆動周波数よりも高ければよく、インバータ回路１とスナバ回路２，３とが同期していてもよいし、同期していなくてもよい。

ここで、スイッチング素子Ｑ１１のオンデューティをＤ、クランプ回路２２のクランプ電圧幅をＶｗ、第１スイッチング素子Ｑ１に発生するサージ電圧をＶｓ１、入力電圧をＶｉｎとした場合、（１）式及び（２）式が成り立つ。そして、（１）式及び（２）式から（３）式が成り立つ。（３）式において入力電圧Ｖｉｎは固定値であるため、サージ電圧Ｖｓ１が所望の値となるように、スイッチング素子Ｑ１１のオンデューティＤを決定することになる。ここで、クランプ回路２２のクランプ電圧幅Ｖｗは、（１）式より、スイッチング素子Ｑ１１のオンデューティＤに応じてその大きさが変化する。

（２．６）ハイサイド用スナバ回路
ハイサイド用スナバ回路２は、ハイサイドのアームの動作時、つまり第１，第３スイッチング素子Ｑ１，Ｑ３のオンオフ時に発生する負のサージ電圧Ｖｓ１（図３参照）を抑制するための保護回路である。ハイサイド用スナバ回路２は、図１に示すように、放電回路２１と、クランプ回路２２と、を備えている。クランプ回路２２は、ハイサイドのアームの両端電圧（一例として、第１スイッチング素子Ｑ１の両端電圧Ｖ１）をクランプする。放電回路２１は、クランプ回路２２に蓄積される電気エネルギを高電位側の入力端子Ｐ１１に放電する。本実施形態では、放電回路２１が、クランプ回路２２に蓄積される電気エネルギをコンデンサＣ１１に蓄積（回生）させる場合を例示する。

放電回路２１は、インダクタＬ１１と、ダイオードＤ１１と、スイッチング素子Ｑ１１と、を含む。インダクタＬ１１の第１端は、低電位側の入力端子Ｐ１２に電気的に接続され、インダクタＬ１１の第２端は、スイッチング素子Ｑ１１のドレインに電気的に接続されている。スイッチング素子Ｑ１１のソースは、クランプ回路２２のコンデンサＣ１（後述する）の第１端に電気的に接続されている。ダイオードＤ１１のアノードは、インダクタＬ１１及びスイッチング素子Ｑ１１の接続点に電気的に接続され、ダイオードＤ１１のカソードは、コンデンサＣ１の第２端に電気的に接続されている。つまり、コンデンサＣ１は、スイッチング素子Ｑ１１の第１端であるドレインと第２端であるソースとの間に電気的に接続されている。スイッチング素子Ｑ１１は、上述の第１〜第４スイッチング素子Ｑ１〜Ｑ４と同様、例えば、デプレッション型のｎチャネルＭＯＳＦＥＴである。

この放電回路２１では、スイッチング素子Ｑ１１がオンの場合に、放電経路として、コンデンサＣ１→コンデンサＣ１１→インダクタＬ１１→スイッチング素子Ｑ１１→コンデンサＣ１の経路からなる第１放電経路Ａ１（図２Ａ参照）が形成される。つまり、放電回路２１は、第１放電経路Ａ１上に位置しているインダクタＬ１１を更に含む。本実施形態では、第１放電経路Ａ１は、コンデンサＣ１に蓄積される電気エネルギをコンデンサＣ１１に回生させる回生経路である。また、この放電回路２１では、スイッチング素子Ｑ１１がオフの場合に、インダクタＬ１１→ダイオードＤ１１→高電位側の入力端子Ｐ１１の経路からなる第２放電経路Ａ２（図２Ｂ参照）が形成される。つまり、放電回路２１は、スイッチング素子Ｑ１１がオフの場合にインダクタＬ１１の電気エネルギを、高電位側の入力端子Ｐ１１に放電する第２放電経路Ａ２を更に有する。

クランプ回路２２は、ハイサイドのアームの両端電圧の大きさがクランプ値を下回る場合に、後述するコンデンサＣ１に電気エネルギを充電（蓄積）させる。例えば、第１スイッチング素子Ｑ１の両端電圧Ｖ１（図２Ａ参照）がクランプ値Ｖｃ１（図２Ａ参照）を下回る場合に、クランプ回路２２は、コンデンサＣ１に電気エネルギを充電させる。これにより、クランプ回路２２は、第１スイッチング素子Ｑ１の両端電圧Ｖ１をクランプ値Ｖｃ１にクランプする。つまり、第１スイッチング素子Ｑ１の両端電圧Ｖ１がクランプ値Ｖｃ１を下回る場合には、クランプ回路２２が、クランプ値Ｖｃ１を下回る分の電気エネルギをコンデンサＣ１に充電させる。これにより、第１スイッチング素子Ｑ１の両端電圧Ｖ１の下限値がクランプ値Ｖｃ１にクランプされる。クランプ値Ｖｃ１は、スイッチング素子Ｑ１１のデューティ比Ｄに応じてその大きさが変化する。

クランプ回路２２は、コンデンサＣ１と、２つのダイオードＤ１，Ｄ２と、を含む。コンデンサＣ１の第１端は、ダイオードＤ１，Ｄ２のアノードに電気的に接続され、コンデンサＣ１の第２端は、第１，第３スイッチング素子Ｑ１，Ｑ３のドレイン、つまりハイサイドのアームのドレインに電気的に接続されている。ダイオードＤ１のカソードは、出力端子Ｐ２１（第１，第２スイッチング素子Ｑ１，Ｑ２の接続点）に電気的に接続され、ダイオードＤ２のカソードは、出力端子Ｐ２２（第３，第４スイッチング素子Ｑ３，Ｑ４の接続点）に電気的に接続されている。

本実施形態では、コンデンサＣ１の両端電圧がクランプ値Ｖｃ１であり、例えば、第１スイッチング素子Ｑ１の両端電圧Ｖ１がクランプ値Ｖｃ１を下回ると、ダイオードＤ１がオンになり、ダイオードＤ１にクランプ電流Ｉｃ１が流れる。言い換えると、第１スイッチング素子Ｑ１の両端電圧Ｖ１がクランプ値Ｖｃ１を下回ると、コンデンサＣ１に電気エネルギが充電される。このとき、コンデンサＣ１に電気エネルギを充電する充電経路Ａ３（図２Ａ参照）が形成される。充電経路Ａ３は、コンデンサＣ１からダイオードＤ１を通る経路であり、ダイオードＤ１を含む。

また、第３スイッチング素子Ｑ３の両端電圧がクランプ値Ｖｃ１を下回ると、ダイオードＤ２がオンになり、ダイオードＤ２にクランプ電流が流れる。言い換えると、第３スイッチング素子Ｑ１の両端電圧がクランプ値Ｖｃ１を下回ると、コンデンサＣ１に電気エネルギが充電される。厳密には、コンデンサＣ１の両端電圧に、ダイオードＤ１，Ｄ２の順方向降下電圧を加えた電圧がクランプ値Ｖｃ１となる。ただし、クランプ値Ｖｃ１に比べてダイオードＤ１，Ｄ２の順方向降下電圧が十分に小さいため、ここでは、ダイオードＤ１，Ｄ２の順方向降下電圧の値をゼロ、つまりコンデンサＣ１の両端電圧の大きさがクランプ値Ｖｃ１であることとして説明する。

（２．７）ローサイド用スナバ回路
ローサイド用スナバ回路３は、ローサイドのアームの動作時、つまり第２，第４スイッチング素子Ｑ２，Ｑ４のオンオフ時に発生する正のサージ電圧を抑制するための保護回路である。ローサイド用スナバ回路３は、図１に示すように、ローサイド用放電回路３１と、ローサイド用クランプ回路３２と、を備えている。ローサイド用クランプ回路３２は、ローサイドのアームの両端電圧をクランプする。ローサイド用放電回路３１は、ローサイド用クランプ回路３２に蓄積される電気エネルギを高電位側の入力端子Ｐ１１に放電する。本実施形態では、ローサイド用クランプ回路３２に蓄積される電気エネルギをコンデンサＣ１１に蓄積（回生）させる場合を例示する。

ローサイド用放電回路３１は、インダクタＬ１２と、ダイオードＤ１２と、スイッチング素子Ｑ１２と、を含む。インダクタＬ１２の第１端は、高電位側の入力端子Ｐ１１に電気的に接続され、インダクタＬ１２の第２端は、スイッチング素子Ｑ１２のソースに電気的に接続されている。スイッチング素子Ｑ１２のドレインは、ローサイド用クランプ回路３２のコンデンサＣ２（後述する）の第１端に電気的に接続されている。ダイオードＤ１２のアノードは、コンデンサＣ１の第２端に電気的に接続され、ダイオードＤ２のカソードは、インダクタＬ１２及びスイッチング素子Ｑ１２の接続点に電気的に接続されている。つまり、コンデンサＣ２は、スイッチング素子Ｑ１２の第１端であるドレインと第２端であるソースとの間に電気的に接続されている。スイッチング素子Ｑ１２は、上述の第１〜第４スイッチング素子Ｑ１〜Ｑ４と同様、例えば、デプレッション型のｎチャネルＭＯＳＦＥＴである。

ローサイド用クランプ回路３２は、ローサイドのアームの両端電圧の大きさがクランプ値を超える場合に、後述するコンデンサＣ２に電気エネルギを充電（蓄積）させる。ローサイド用クランプ回路３２は、コンデンサＣ２と、２つのダイオードＤ３，Ｄ４と、を含む。コンデンサＣ２の第１端は、ダイオードＤ３，Ｄ４のカソードに電気的に接続され、コンデンサＣ２の第２端は、第２，第４スイッチング素子Ｑ２，Ｑ４のソース、つまりローサイドのアームのソースに電気的に接続されている。ダイオードＤ３のアノードは、出力端子Ｐ２１（第１，第２スイッチング素子Ｑ１，Ｑ２の接続点）に電気的に接続され、ダイオードＤ４のアノードは、出力端子Ｐ２２（第３，第４スイッチング素子Ｑ３，Ｑ４の接続点）に電気的に接続されている。

（３）動作
（３．１）インバータ回路の動作
まず、インバータ回路１の動作について説明する。ここでは、一対の入力用外部端子Ｔ１１，Ｔ１２間の電圧が「＋Ｅ」であることと仮定する。

第１制御回路６は、第１，第４スイッチング素子Ｑ１，Ｑ４の組み合わせと、第２，第３スイッチング素子Ｑ２，Ｑ３の組み合わせとが交互にオンするように、第１〜第４スイッチング素子Ｑ１〜Ｑ４を制御する。本実施形態では、上述のように、第１〜第４スイッチング素子Ｑ１〜Ｑ４がオン／オフする駆動周波数は２０ｋＨｚである。ここで、第１，第４スイッチング素子Ｑ１，Ｑ４（又は、第２，第３スイッチング素子Ｑ２，Ｑ３）のデューティ比は５０％である。これにより、第１，第４スイッチング素子Ｑ１，Ｑ４がオンのときには、トランス４の一次巻線４１の両端電圧の大きさが「−Ｅ」となる。また、第２，第３スイッチング素子Ｑ２，Ｑ３がオンのときには、トランス４の一次巻線４１の両端電圧の大きさが「＋Ｅ」となる。そのため、二次巻線４２の両端電圧の大きさは、「＋Ｅ」と「−Ｅ」とが交互に変化する。

二次巻線４２の両端電圧が「＋Ｅ」の場合、整流回路５の第１，第２ダイオードＤ５１，Ｄ５２により交流電圧から直流電圧に整流される。また、二次巻線４２の両端電圧が「−Ｅ」の場合、整流回路５の第３，第４ダイオードＤ５３，Ｄ５４により交流電圧から直流電圧に整流される。

以上説明したような動作を繰り返すことにより、インバータ回路１は、蓄電池８からの直流電力を交流電力に変換し、さらに整流回路５により直流電力に変換して、一対の出力用外部端子Ｔ２１，Ｔ２２から直流負荷９に出力する。

ところで、このようなインバータ回路１の動作に伴って、ハイサイドのアームである第１，第３スイッチング素子Ｑ１，Ｑ３の両端間に負（マイナス）のサージ電圧Ｖｓ１（図３参照）が発生することがある。

（３．２）スナバ回路の動作
（３．２．１）ハイサイド用スナバ回路の動作
次に、ハイサイド用スナバ回路２の動作について、図２Ａ、図２Ｂ及び図３を参照して説明する。以下では、ハイサイドのアームである第１，第３スイッチング素子Ｑ１，Ｑ３のうち第１スイッチング素子Ｑ１の場合について例示する。

図３において、「Ｖ１」は第１スイッチング素子Ｑ１の両端電圧であり、「Ｉｃ１」はダイオードＤ１を流れるクランプ電流である。また、図３において、「Ｖ２」はスイッチング素子Ｑ１１の両端電圧（ドレイン−ソース間電圧）であり、「Ｉ２」はスイッチング素子Ｑ１１を流れる電流（以下、「放電電流」ともいう）である。さらに、図３において、「Ｉ３」はダイオードＤ１１を介して高電位側の入力端子Ｐ１１へ流れる電流（以下、「放電電流」ともいう）であり、「Ｓ１」はスイッチング素子Ｑ１１のゲート信号である。また、図３における横軸は時間軸である。

ハイサイド用スナバ回路２は、第１スイッチング素子Ｑ１の両端間に、負のサージ電圧Ｖｓ１（つまり、「−Ｖｓ１」）が生じて、サージ電圧Ｖｓ１がクランプ値Ｖｃ１を下回った場合、クランプ回路２２によってコンデンサＣ１に電気エネルギを充電させる。これにより、第１スイッチング素子Ｑ１の両端電圧Ｖ１がクランプ値Ｖｃ１にクランプされる（図３参照）。このとき、ダイオードＤ１がオンになっており、ダイオードＤ１にクランプ電流Ｉｃ１が流れる（図２Ａ参照）。なお、図３における「Ｖｗ」は、クランプ回路２２によるクランプ電圧幅である。

第１期間Ｔ１においてスイッチング素子Ｑ１１がオンになると、スイッチング素子Ｑ１１の両端電圧Ｖ２はゼロになり、スイッチング素子Ｑ１１を流れる放電電流Ｉ２は、時間の経過と共に増加する（図３参照）。このとき、放電電流Ｉ２は、図２Ａに示すように、コンデンサＣ１→コンデンサＣ１１→インダクタＬ１１→スイッチング素子Ｑ１１→コンデンサＣ１の経路（第１放電経路Ａ１）で流れ、コンデンサＣ１の電気エネルギがコンデンサＣ１１に回生される。またこのとき、コンデンサＣ１の電気エネルギの一部がインダクタＬ１１に蓄積される。

第２期間Ｔ２においてスイッチング素子Ｑ１１がオフになると、スイッチング素子Ｑ１１の両端電圧Ｖ２はＶｄｓになり、放電電流Ｉ２はゼロになる（図３参照）。このとき、インダクタＬ１１に蓄積された電気エネルギが高電位側の入力端子Ｐ１１に放電される。放電電流Ｉ３は、図２Ｂに示すように、低電位側の入力端子Ｐ１２→インダクタＬ１１→ダイオードＤ１１→高電位側の入力端子Ｐ１１の経路、つまり第２放電経路Ａ２で流れる。

（３．２．２）ローサイド用スナバ回路の動作
また、ローサイド用スナバ回路３の動作について簡単に説明する。

ローサイド用スナバ回路３は、第２スイッチング素子Ｑ２の両端間に、正のサージ電圧が生じた場合、クランプ回路３２によって、コンデンサＣ２に電気エネルギを充電させる。これにより、第２スイッチング素子Ｑ２の両端電圧がクランプ値にクランプされる。このとき、ダイオードＤ３がオンになっており、ダイオードＤ３にクランプ電流が流れる。

スイッチング素子Ｑ１２がオンになると、スイッチング素子Ｑ１２の両端電圧はゼロになり、スイッチング素子Ｑ１２を流れる放電電流は、時間の経過と共に増加する。このとき、放電電流は、コンデンサＣ２→スイッチング素子Ｑ１２→インダクタＬ１２→コンデンサＣ１１→コンデンサＣ２の経路で流れ、コンデンサＣ２の電気エネルギがコンデンサＣ１１に回生（蓄積）される。またこのとき、コンデンサＣ１の電気エネルギの一部がインダクタＬ１２に蓄積される。

スイッチング素子Ｑ１２がオフになると、スイッチング素子Ｑ１２の両端電圧が所定値になり、放電電流はゼロになる。このとき、インダクタＬ１２に蓄積された電気エネルギは、ダイオードＤ１２によってコンデンサＣ２には回生されない。

（４）変形例
上述の実施形態は、本開示の様々な実施形態の一つに過ぎない。上述の実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。以下、上述の実施形態の変形例を列挙する。以下に説明する変形例は、適宜組み合わせて適用可能である。

本開示における電力変換システム１０の実行主体は、コンピュータシステムを含んでいる。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを有する。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における電力変換システム１０の実行主体としての機能が実現される。プログラムは、コンピュータシステムのメモリに予め記録されていてもよいが、電気通信回線を通じて提供されてもよい。また、プログラムは、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ等の非一時的な記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１乃至複数の電子回路で構成される。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。

また、電力変換システム１０の第１制御回路６及び第２制御回路７の機能は、１つの装置に設けられていてもよいし、複数の装置に分散して設けられていてもよい。さらに、第１制御回路６及び第２制御回路７の少なくとも一部の機能は、例えば、クラウド（クラウドコンピューティング）によって実現されていてもよい。

（４．１）変形例１
上述の実施形態では、フルブリッジ型のインバータ回路１について例示したが、図４Ａに示すように、ハーフブリッジ型のインバータ回路１Ａであってもよい。以下、変形例１に係る電力変換システム１０Ａについて、図４Ａを参照して説明する。なお、図４Ａでは、スナバ回路２０Ａのうちハイサイド用スナバ回路２Ａのみを図示し、ローサイド用スナバ回路の図示を省略している。

変形例１に係る電力変換システム１０Ａは、インバータ回路１Ａと、スナバ回路２０Ａと、トランス４（図１参照）と、整流回路５（図１参照）と、を備えている。スナバ回路２０Ａは、ハイサイド用スナバ回路２Ａと、ローサイド用スナバ回路と、を含む。なお、トランス４及び整流回路５については、上述の実施形態に係るトランス４及び整流回路５と同様であり、ここでは詳細な説明を省略する。

インバータ回路１Ａは、ここではハーフブリッジ型のインバータ回路である。インバータ回路１Ａは、第１，第２スイッチング素子Ｑ１，Ｑ２と、２つのコンデンサＣ３，Ｃ４と、を含む。第１，第２スイッチング素子Ｑ１，Ｑ２の各々は、上述の実施形態と同様、デプレッション型のｎチャネルＭＯＳＦＥＴである。

第１スイッチング素子Ｑ１は、コンデンサＣ１１の両端間において、第２スイッチング素子Ｑ２と電気的に直列に接続されている。第１，第２スイッチング素子Ｑ１，Ｑ２は、第１レグ１１を構成する。コンデンサＣ３は、コンデンサＣ１１の両端間において、コンデンサＣ４と電気的に直列に接続されている。コンデンサＣ３，Ｃ４は、直列回路１３を構成する。つまり、コンデンサＣ１１の両端間には、第１レグ１１と直列回路１３とが電気的に並列に接続されている。

ハイサイド用スナバ回路２Ａは、放電回路２１と、クランプ回路２２Ａと、を備えている。なお、放電回路２１については、上述の実施形態に係る放電回路２１と同様であり、ここでは説明を省略する。クランプ回路２２Ａは、コンデンサＣ１と、１つのダイオードＤ１と、を含む。なお、クランプ回路２２Ａにおいて、コンデンサＣ１及びダイオードＤ１の接続関係は、上述の実施形態に係るコンデンサＣ１及びダイオードＤ１の接続関係と同様であり、ここでは説明を省略する。

また、インバータ回路１Ａ及びスナバ回路２０Ａの動作については、上述の実施形態に係るインバータ回路１及びスナバ回路２０の動作と同様であり、ここでは説明を省略する。

この構成によれば、ハイサイドのアームである第１スイッチング素子Ｑ１の動作（オンオフ）時に発生するサージ電圧を、ハイサイド用スナバ回路２Ａにより抑制することができる。

（４．２）変形例２
上述の実施形態では、単相出力のインバータ回路１について例示したが、図４Ｂに示すように、３相出力のインバータ回路１Ｂであってもよい。以下、変形例２に係る電力変換システム１０Ｂについて、図４Ｂを参照して説明する。なお、図４Ｂでは、スナバ回路２０Ｂのうちハイサイド用スナバ回路２Ｂのみを図示し、ローサイド用スナバ回路の図示を省略している。

変形例２に係る電力変換システム１０Ｂは、インバータ回路１Ｂと、スナバ回路２０Ｂと、トランス４（図１参照）と、整流回路５（図１参照）と、を備えている。スナバ回路２０Ｂは、ハイサイド用スナバ回路２Ｂと、ローサイド用スナバ回路と、を含む。なお、トランス４及び整流回路５については、上述の実施形態に係るトランス４及び整流回路５と同様であり、ここでは詳細な説明を省略する。

インバータ回路１Ｂは、第１〜第６スイッチング素子Ｑ１〜Ｑ６を含む。第１〜第６スイッチング素子Ｑ１〜Ｑ６の各々は、上述の実施形態と同様、デプレッション型のｎチャネルＭＯＳＦＥＴである。

第１スイッチング素子Ｑ１は、コンデンサＣ１１の両端間において、第２スイッチング素子Ｑ２と電気的に直列に接続されている。第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２は、第１レグ１１を構成する。第３スイッチング素子Ｑ３は、コンデンサＣ１１の両端間において、第４スイッチング素子Ｑ４と電気的に直列に接続されている。第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４は、第２レグ１２を構成する。第５スイッチング素子Ｑ５は、コンデンサＣ１１の両端間において、第６スイッチング素子Ｑ６と電気的に直列に接続されている。第５スイッチング素子Ｑ５及び第６スイッチング素子Ｑ６は、第３レグ１４を構成する。つまり、コンデンサＣ１１の両端間には、第１レグ１１と第２レグ１２と第３レグ１４とが電気的に並列に接続されている。

ハイサイド用スナバ回路２Ｂは、放電回路２１と、クランプ回路２２Ｂと、を含む。なお、放電回路２１は、上述の実施形態に係る放電回路２１と同様であり、ここでは詳細な説明を省略する。

クランプ回路２２Ｂは、コンデンサＣ１と、３つのダイオードＤ１，Ｄ２，Ｄ５と、を含む。コンデンサＣ１の第１端は、ダイオードＤ１，Ｄ２，Ｄ５のアノードに電気的に接続され、コンデンサＣ１の第２端は、第１，第３，第５スイッチング素子Ｑ１，Ｑ３，Ｑ５のドレインに電気的に接続されている。ダイオードＤ１のカソードは、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２の接続点に電気的に接続されている。ダイオードＤ２のカソードは、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４の接続点に電気的に接続されている。ダイオードＤ５のカソードは、第５スイッチング素子Ｑ５及び第６スイッチング素子Ｑ６の接続点に電気的に接続されている。

この構成によれば、ハイサイドのアームである第１，第３，第５スイッチング素子Ｑ１，Ｑ３，Ｑ５の動作（オンオフ）時に発生するサージ電圧を、ハイサイド用スナバ回路２Ｂにより抑制することができる。また、この構成によれば、３つのアームに対して１つのスナバ回路２Ｂを設けるだけでよく、アームごとにスナバ回路が設けられている場合と比較して部品点数を削減することもできる。

（４．３）その他の変形例
以下、上述の実施形態のその他の変形例を列挙する。

上述の実施形態では、蓄電池８から直流負荷９への単方向に電力の変換を行う電力変換システム１０にスナバ回路２０を適用した場合を例示したが、双方向に電力の変換を行う電力変換システムにスナバ回路２０を適用してもよい。

上述の実施形態では、スナバ回路２０が、ハイサイド用スナバ回路２とローサイド用スナバ回路３との両方を備えている場合を例示したが、スナバ回路２０は、少なくともハイサイド用スナバ回路２を備えていればよい。つまり、ローサイド用スナバ回路３については省略されていてもよい。

上述の実施形態では、放電回路２１が、クランプ回路２２に蓄積される電気エネルギをコンデンサＣ１１に回生させる場合を例示した。これに対して、放電回路２１は、高電位側の入力端子Ｐ１１に上記電気エネルギを放電するように構成されていればよく、上記電気エネルギを回生させなくてもよい。

上述の実施形態では、放電回路２１が、第１放電経路Ａ１と第２放電経路Ａ２とを有している場合を例示したが、放電回路２１は、少なくとも第１放電経路Ａ１を有していればよく、第２放電経路Ａ２については省略されていてもよい。

上述の実施形態では、インバータ回路１用の第１制御回路６とスナバ回路２０用の第２制御回路７とが別々に設けられているが、第１制御回路６と第２制御回路７とが１つの制御回路で構成されていてもよい。

インバータ回路１の動作モードは、連続モード、不連続モード、臨界モードのいずれであってもよい。

（まとめ）
以上説明したように、第１の態様に係るスナバ回路（２０）は、ハイサイドのアーム（Ｑ１，Ｑ３）と、ローサイドのアーム（Ｑ２，Ｑ４）と、を有するインバータ回路（１）用のスナバ回路である。ハイサイドアーム（Ｑ１，Ｑ３）は、出力端子（Ｐ２１，Ｐ２２）と高電位側の入力端子（Ｐ１１）との間に電気的に接続されている。ローサイドのアーム（Ｑ２，Ｑ４）は、出力端子（Ｐ２１，Ｐ２２）と低電位側の入力端子（Ｐ１２）との間に電気的に接続されている。スナバ回路（２０）は、クランプ回路（２２）と、放電回路（２１）と、を備える。クランプ回路（２２）は、ハイサイドのアーム（Ｑ１，Ｑ３）の両端電圧（Ｖ１）をクランプする。放電回路（２１）は、クランプ回路（２２）に蓄積される電気エネルギを高電位側の入力端子（Ｐ１１）に放電する。

この態様によれば、アームごとにスナバ回路を設ける場合と比較して部品点数を削減しながらハイサイドのアーム（Ｑ１，Ｑ３）で発生するサージ電圧を抑制することができる。

第２の態様に係るスナバ回路（２０）では、第１の態様において、放電回路（２１）は、スイッチング素子（Ｑ１１）を含む。放電回路（２１）は、スイッチング素子（Ｑ１１）がオンの場合に放電経路（例えば第１放電経路Ａ１）を形成する。

この態様によれば、クランプ回路（２２）に蓄積させた電気エネルギを、放電経路（Ａ１）を介して放電することができる。

第３の態様に係るスナバ回路（２０）では、第２の態様において、放電回路（２１）は、放電経路（例えば第１放電経路Ａ１）上に位置しているインダクタ（Ｌ１１）を更に含む。

この態様によれば、クランプ回路（２２）の放電エネルギの一部をインダクタ（Ｌ１１）に蓄積することができる。

第４の態様に係るスナバ回路（２０）では、第２又は３の態様において、放電経路は第１放電経路（Ａ１）である。放電回路（２１）は、スイッチング素子（Ｑ１１）がオフの場合にインダクタ（Ｌ１１）の電気エネルギを高電位側の入力端子（Ｐ１１）に放電する第２放電経路（Ａ２）を更に有する。

この態様によれば、インダクタ（Ｌ１１）に蓄積された電気エネルギを、第２放電経路（Ａ２）を介して高電位側の入力端子（Ｐ１１）に放電することができる。

第５の態様に係るスナバ回路（２０）では、第１〜４のいずれかの態様において、クランプ回路（２２）は、コンデンサ（Ｃ１）と、コンデンサ（Ｃ１）にインバータ回路（１）の電気エネルギを充電する充電経路（Ａ３）と、を含む。

この態様によれば、インバータ回路（１）の電気エネルギを、充電経路（Ａ３）を介してコンデンサ（Ｃ１）に充電することができる。

第６の態様に係るスナバ回路（２０）では、第５の態様において、充電経路（Ａ３）は、ダイオード（Ｄ１，Ｄ２）を含む。

この態様によれば、インバータ回路（１）の電気エネルギを、充電経路（Ａ３）を介してコンデンサ（Ｃ１）に充電することができる。

第７の態様に係るスナバ回路（２０）では、第１〜６のいずれかの態様において、放電回路（２１）は、スイッチング素子（Ｑ１１）と、インダクタ（Ｌ１１）と、を含む。インダクタ（Ｌ１１）は、第１端が低電位側の入力端子（Ｐ１２）に電気的に接続され、第２端がスイッチング素子（Ｑ１１）の第１端に電気的に接続されている。クランプ回路（２２）は、コンデンサ（Ｃ１）を含む。コンデンサ（Ｃ１）は、スイッチング素子（Ｑ１１）の第１端と第２端との間に電気的に接続されている。

この態様によれば、スイッチング素子（Ｑ１１）のオンオフ状態に応じて、コンデンサ（Ｃ１）、又は高電位側の入力端子（Ｐ１１）に対して電気エネルギを放電することができる。

第８の態様に係るスナバ回路（２０）は、第１〜７のいずれかの態様において、ローサイド用スナバ回路（３）を更に備える。ローサイド用スナバ回路（３）は、ローサイド用クランプ回路（３２）と、ローサイド用放電回路（３１）と、を含む。ローサイド用クランプ回路（３２）は、ローサイドのアーム（Ｑ２，Ｑ４）の両端電圧をクランプする。ローサイド用放電回路（３１）は、ローサイド用クランプ回路（３２）に蓄積される電気エネルギを高圧側の入力端子（Ｐ１１）に放電する。

この態様によれば、アームごとにスナバ回路を設ける場合と比較して部品点数を削減しながらハイサイドのアーム（Ｑ１，Ｑ３）及びローサイドのアーム（Ｑ２，Ｑ４）でそれぞれ発生するサージ電圧を抑制することができる。

第９の態様に係る電力変換システム（１０）は、第１〜８のいずれかのスナバ回路（２０）と、インバータ回路（１）と、を備える。

この態様によれば、アームごとにスナバ回路を設ける場合と比較して部品点数を削減しながらインバータ回路（１）で発生するサージ電圧を抑制することができる。

第２〜８の態様に係る構成については、スナバ回路（２０）の必須の構成ではなく、適宜省略可能である。

１，１Ａ，１Ｂ インバータ回路
Ｑ１ 第１スイッチング素子（ハイサイドのアーム）
Ｑ２ 第２スイッチング素子（ローサイドのアーム）
Ｑ３ 第３スイッチング素子（ハイサイドのアーム）
Ｑ４ 第４スイッチング素子（ローサイドのアーム）
３ ローサイド用スナバ回路
３１ ローサイド用放電回路
３２ ローサイド用クランプ回路
１０，１０Ａ，１０Ｂ 電力変換システム
２０，２０Ａ，２０Ｂ スナバ回路
２１ 放電回路
Ｑ１１ スイッチング素子
Ｌ１１ インダクタ
Ａ１ 第１放電経路（放電経路）
Ａ２ 第２放電経路
２２，２２Ａ，２２Ｂ クランプ回路
Ａ３ 充電経路
Ｃ１ コンデンサ
Ｄ１，Ｄ２ ダイオード
Ｐ１１ 高圧側の入力端子
Ｐ１２ 低圧側の入力端子
Ｐ２１，Ｐ２２ 出力端子

Claims (9)

1. 出力端子と高電位側の入力端子との間に電気的に接続されているハイサイドのアームと、前記出力端子と低電位側の入力端子との間に電気的に接続されているローサイドのアームと、を有するインバータ回路用のスナバ回路であって、
   前記ハイサイドのアームの両端電圧をクランプするクランプ回路と、
   前記クランプ回路に蓄積される電気エネルギを前記高電位側の入力端子に放電する放電回路と、を備える、
   スナバ回路。
2. 前記放電回路は、
   スイッチング素子を含み、
   前記スイッチング素子がオンの場合に放電経路を形成する、
   請求項１に記載のスナバ回路。
3. 前記放電回路は、前記放電経路上に位置しているインダクタを更に含む、
   請求項２に記載のスナバ回路。
4. 前記放電経路は第１放電経路であり、
   前記放電回路は、前記スイッチング素子がオフの場合に前記インダクタの電気エネルギを前記高電位側の入力端子に放電する第２放電経路を更に有する、
   請求項２又は３に記載のスナバ回路。
5. 前記クランプ回路は、
   コンデンサと、
   前記コンデンサに前記インバータ回路の電気エネルギを充電する充電経路と、を含む、
   請求項１〜４のいずれか１項に記載のスナバ回路。
6. 前記充電経路は、ダイオードを含む、
   請求項５に記載のスナバ回路。
7. 前記放電回路は、
   スイッチング素子と、
   第１端が前記低電位側の入力端子に電気的に接続され、第２端が前記スイッチング素子の第１端に電気的に接続されているインダクタと、を含み、
   前記クランプ回路は、
   コンデンサを含み、
   前記コンデンサは、前記スイッチング素子の前記第１端と第２端との間に電気的に接続されている、
   請求項１〜６のいずれか１項に記載のスナバ回路。
8. ローサイド用スナバ回路を更に備え、
   前記ローサイド用スナバ回路は、
   前記ローサイドのアームの両端電圧をクランプするローサイド用クランプ回路と、
   前記ローサイド用クランプ回路に蓄積される電気エネルギを高圧側の入力端子に放電するローサイド用放電回路と、を含む、
   請求項１〜７のいずれか１項に記載のスナバ回路。
9. 請求項１〜８のいずれか１項に記載のスナバ回路と、
   前記インバータ回路と、を備える、
   電力変換システム。

Images