JP2019161852A - 制御信号生成システム及び制御信号生成装置 - Google Patents
制御信号生成システム及び制御信号生成装置 Download PDFInfo
- Publication number
- JP2019161852A JP2019161852A JP2018045490A JP2018045490A JP2019161852A JP 2019161852 A JP2019161852 A JP 2019161852A JP 2018045490 A JP2018045490 A JP 2018045490A JP 2018045490 A JP2018045490 A JP 2018045490A JP 2019161852 A JP2019161852 A JP 2019161852A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- signal generation
- determination
- button switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims abstract description 156
- 238000000605 extraction Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Keying Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
Description
特許文献1には、関連する技術として、スイッチ回路が短絡状態のときにリモート制御信号をアクティブに維持し、その後スイッチ回路が開放状態になった場合に、リモート制御信号を所定時間だけアクティブに維持し、その所定時間が経過した以降リモート制御信号が非アクティブになることで、電源を遮断することのできる技術が記載されている。
そこで、ボタンスイッチの閉状態が継続され、ボタンスイッチの2つの端子のうちの一方が電源またはグラウンドに短絡された場合であっても、ボタンスイッチから受ける信号がHighレベルであるかLowレベルであるかに基づいて動作する装置に意図しない動作をさせない技術が求められている。
以下、図面を参照しながら実施形態について詳しく説明する。
本発明の第1の実施形態による制御信号生成システム1は、図1に示すように、制御信号生成装置10、ボタンスイッチ20、制御対象装置30、電源V1を備える。
制御信号生成装置10は、第1端子、第2端子、第3端子、第4端子を備える。ボタンスイッチ20、電源V1のそれぞれは、第1端子、第2端子を備える。制御対象装置30は、第1端子を備える。
制御信号生成装置10の第1端子は、ボタンスイッチ20の第1端子に接続される。制御信号生成装置10の第2端子は、ボタンスイッチ20の第2端子に接続される。制御信号生成装置10の第3端子は、制御対象装置30の第1端子に接続される。制御信号生成装置10の第4端子は、電源V1の第1端子に出力される。電源V1の第2端子は、グラウンドに接続される。
制御信号生成システム1は、例えば、サーバ、ストレージなどである。制御信号生成システム1において、制御信号生成装置10は、ボタンスイッチ20の状態に応じた制御信号を生成し、生成した制御信号に基づいて、制御対象装置30を制御する。なお、制御信号には、無信号(すなわち、常にLowレベルを示す信号)を含む。
判定信号生成部101、制御信号生成部103、プルアップ抵抗R1のそれぞれは、第1端子、第2端子を備える。判定部103は、第1端子、第2端子、第3端子を備える。
例えば、ボタンスイッチ20が短絡した電源の出力インピーダンス及びグラウンドのインピーダンスを理想的なインピーダンス0オームとすると、ボタンスイッチ20が電源及びグラウンドに短絡していない場合(すなわち、正常に機能している場合)、判定部102は、判定部102の第2端子で、判定信号生成部101が生成した判定信号と同様の信号を受ける。この場合、判定部102は、比較する2つの信号を同一であると判定する。
また、例えば、ボタンスイッチ20の第1端子が電源またはグラウンドに短絡し、ボタンスイッチ20が閉状態になる場合、判定部102は、判定部102の第2端子で、デジタルコード“11111111”に相当するHighレベルの信号(ボタンスイッチ20が電源に短絡している場合)、または、デジタルコード“00000000”に相当するLowレベルの信号(ボタンスイッチ20がグラウンドに短絡している場合)を受ける。この場合、判定部102は、比較する2つの信号を同一ではないと判定する。
また、例えば、ボタンスイッチ20の第1端子が電源またはグラウンドに短絡し、ボタンスイッチ20が開状態になる場合、判定部102は、Highレベルの信号を、プルアップ抵抗R1を介して判定部102の第2端子で受ける。この場合、判定部102は、比較する2つの信号を同一ではないと判定する。
また、例えば、ボタンスイッチ20の第2端子が電源またはグラウンドに短絡している場合、判定部102は、判定部102の第2端子で、Highレベルの信号(ボタンスイッチ20が電源に短絡している場合)、または、Lowレベルの信号(ボタンスイッチ20がグラウンドに短絡している場合)を受ける。この場合、判定部102は、比較する2つの信号を同一ではないと判定する。
すなわち、判定部102は、ボタンスイッチ20が電源及びグラウンドに短絡していない場合、比較する2つの信号を同一であると判定し、ボタンスイッチ20が電源及びグラウンドに短絡している場合、比較する2つの信号を同一でないと判定する。
そして、判定部102は、判定結果(すなわち、比較した2つの信号が同一であるか否か)を制御信号生成部103に出力する。
具体的には、制御信号生成部103は、2つの信号が同一でないことを示す判定結果を受けた場合、2つの信号が同一でない場合に制御対象装置30を制御するための制御信号(例えば、HighレベルまたはLowレベルの制御信号)を生成して出力し、2つの信号が同一であることを示す判定結果を受けた場合、2つの信号が同一である場合に制御対象装置30を制御するための制御信号(例えば、2つの信号が同一でないことを示す判定結果を受けた場合に出力する制御信号を反転した制御信号)を生成して出力する。
なお、制御信号生成装置10は、制御対象装置30が停止状態のときでもスタンバイ電源(図示せず)によって動作できるものとする。
判定部102は、判定信号生成部101から判定信号を受ける。また、判定部102は、判定部102の第2端子で信号を受ける。判定部102は、受けた判定信号と、判定部102の第2端子で受けた信号とを比較する(ステップS2)。判定部102は、その比較結果に基づいて、受けた判定信号と、第2端子で受けた信号とが予め定めた誤差の範囲内で同一であるか否かを判定する(ステップS3)。
判定部102は、判定結果を制御信号生成部103に出力する。
つまり、制御信号生成部103は、2つの信号が同一でないことを示す判定結果を受けた場合、すなわち、判定部102がステップS3の処理において2つの信号が同一でないと判定した場合(ステップS3においてNO)、2つの信号が同一でない場合に制御対象装置30を制御するための制御信号(制御対象装置30を停止状態のままにする制御信号)を生成して制御対象装置30に出力する(ステップS4)。また、制御信号生成部103は、2つの信号が同一であることを示す判定結果を受けた場合(ステップS3においてYES)、2つの信号が同一である場合に制御対象装置30を制御するための制御信号(制御対象装置30を停止状態から起動状態にする制御信号)を生成して制御対象装置30に出力する(ステップS5)。
このようにすれば、ボタンスイッチ20から受ける信号がHighレベルであるかLowレベルであるかに基づいて動作する制御対象装置30は、ボタンスイッチ20の閉状態が継続され、ボタンスイッチ20の2つの端子のうちの一方が電源またはグラウンドに短絡された場合には、意図しない動作をしない。
本発明の第2の実施形態による制御信号生成システム1は、図3に示すように、制御信号生成装置10、ボタンスイッチ20、制御対象装置30、電源V1を備える。
制御信号生成装置10は、本発明の第1の実施形態による制御信号生成装置10と同様に、第1端子、第2端子、第3端子、第4端子を備える。ボタンスイッチ20、電源V1のそれぞれは、第1端子、第2端子を備える。制御対象装置30は、第1端子を備える。
そして、本発明の第1の実施形態と同様に、制御信号生成装置10の第1端子は、ボタンスイッチ20の第1端子に接続される。制御信号生成装置10の第2端子は、ボタンスイッチ20の第2端子に接続される。制御信号生成装置10の第3端子は、制御対象装置30の第1端子に接続される。制御信号生成装置10の第4端子は、電源V1の第1端子に出力される。電源V1の第2端子は、グラウンドに接続される。
本発明の第1の実施形態による制御信号生成システム1では、制御信号生成装置10は、2つのアナログ信号波形どうしを直接比較することによって、2つの信号が同一であるか否かを判定する。しかしながら、本発明の第2の実施形態による制御信号生成システム1では、制御信号生成装置10は、2つのアナログ信号のそれぞれがHighレベルの信号であるか、Lowレベルの信号であるかに基づいて、2つの信号が同一であるか否かを判定する。
判定信号生成部101、制御信号生成部103、第1抽出部104、第2抽出部105、プルアップ抵抗R1のそれぞれは、第1端子、第2端子を備える。判定部103は、第1端子、第2端子、第3端子を備える。
判定部102は、第1抽出部104でコード化された信号と、第2抽出部105でコード化された信号とを比較する。この場合、判定部102での比較結果は、“0”または“1”によって示されるコード化された信号どうしの比較によって得られるため、本発明の第1の実施形態による判定部102のアナログ信号による比較結果とは異なり、コード化されたデジタル信号により完全に一致するか否かを示す比較結果となる。
判定部102は、その比較結果に基づいて、第1抽出部104でコード化された信号と、第2抽出部105でコード化された信号とが同一であるか否かを判定する。判定部102は、判定結果に応じた制御信号を生成してその制御信号を制御対象装置30に出力する。
なお、制御信号生成装置10は、制御対象装置30が停止状態のときでもスタンバイ電源(図示せず)によって動作できるものとする。
第1抽出部104は、判定信号生成部101から判定信号を受ける。第1抽出部104は、判定信号生成部101が生成した判定信号をコード化する(ステップS6)。第1抽出部104は、コード化した信号を判定部102に出力する。
判定部102は、判定結果を制御信号生成部103に出力する。
つまり、制御信号生成部103は、2つの信号が同一でないことを示す判定結果を受けた場合、すなわち、判定部102がステップS3の処理において2つの信号が同一でないと判定した場合(ステップS9においてNO)、2つの信号が同一でない場合に制御対象装置30を制御するための制御信号を生成して制御対象装置30に出力する(ステップS4)。また、制御信号生成部103は、2つの信号が同一であることを示す判定結果を受けた場合(ステップS9においてYES)、2つの信号が同一である場合に制御対象装置30を制御するための制御信号を生成して制御対象装置30に出力する(ステップS5)。
このようにすれば、本発明の第2の実施形態による制御信号生成装置10は、本発明の第1の実施形態による制御信号生成装置10に比べて、ノイズの影響を低減させてより高精度に2つの信号が同一であるか否かを判定することができる。その結果、ボタンスイッチ20から受ける信号がHighレベルであるかLowレベルであるかに基づいて動作する制御対象装置30は、ボタンスイッチ20の閉状態が継続され、ボタンスイッチ20の2つの端子のうちの一方が電源またはグラウンドに短絡された場合に、本発明の第1の実施形態による制御対象装置30に比べてより確実に意図しない動作をしない。
制御信号生成装置10は、図5に示すように、判定部102、制御信号生成部103を備える。
制御信号生成部103は、前記判定部102による判定結果に基づいて、制御信号を生成する。
このようにすれば、ボタンスイッチの閉状態が継続され、ボタンスイッチの2つの端子のうちの一方が電源またはグラウンドに短絡された場合であっても、制御信号生成装置10は、ボタンスイッチから受ける信号がHighレベルであるかLowレベルであるかに基づいて動作する装置に意図しない動作をさせない。
図6は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ5は、図6に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述の制御信号生成装置10、制御対象装置30、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
10・・・制御信号生成装置
20・・・ボタンスイッチ
30・・・制御対象装置
101・・・判定信号生成部
102・・・判定部
103・・・制御信号生成部
104・・・第1抽出部
105・・・第2抽出部
R1・・・プルアップ抵抗
Claims (8)
- ボタンスイッチへ入力される第1信号と、前記ボタンスイッチから出力される第2信号とに基づいて、前記第1信号と前記第2信号が同一であるか否かを判定する判定部と、
前記判定部による判定結果に基づいて、制御信号を生成する制御信号生成部と、
を備える制御信号生成装置。 - 前記第1信号は、
Highレベル及びLowレベルの両方を含む信号である、
請求項1に記載の制御信号生成装置。 - 前記第1信号をコード化する第1抽出部と、
前記第2信号をコード化する第2抽出部と、
を備え、
前記判定部は、
前記第1抽出部によりコード化された第3信号と、前記第2抽出部によりコード化された第4信号とに基づいて第1信号と前記第2信号が同一であるか否かを判定する、
請求項1または請求項2に記載の制御信号生成装置。 - 前記第1信号を生成し、生成した前記第1信号を、前記ボタンスイッチ及び前記判定装置側へ出力する第1信号生成部、
を備える請求項1から請求項3の何れか一項に記載の制御信号生成装置。 - 前記制御信号生成部は、
前記第1信号と前記第2信号が同一でない場合、HighレベルまたはLowレベルの前記制御信号を生成し、前記第1信号と前記第2信号が同一である場合、前記第1信号と前記第2信号が同一でない場合に出力する前記制御信号を反転した制御信号を生成する、
請求項2から請求項4の何れか一項に記載の制御信号生成装置。 - 請求項1から請求項5の何れか一項に記載の制御信号生成装置と、
ボタンスイッチと、
を備える制御信号生成システム。 - ボタンスイッチへ入力される第1信号と、前記ボタンスイッチから出力される第2信号とに基づいて、前記第1信号と前記第2信号が同一であるか否かを判定することと、
前記判定による判定結果に基づいて、制御信号を生成することと、
を含む制御信号生成方法。 - コンピュータに、
ボタンスイッチへ入力される第1信号と、前記ボタンスイッチから出力される第2信号とに基づいて、前記第1信号と前記第2信号が同一であるか否かを判定することと、
前記判定による判定結果に基づいて、制御信号を生成することと、
を実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018045490A JP6562481B1 (ja) | 2018-03-13 | 2018-03-13 | 制御信号生成システム及び制御信号生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018045490A JP6562481B1 (ja) | 2018-03-13 | 2018-03-13 | 制御信号生成システム及び制御信号生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6562481B1 JP6562481B1 (ja) | 2019-08-21 |
JP2019161852A true JP2019161852A (ja) | 2019-09-19 |
Family
ID=67695597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018045490A Active JP6562481B1 (ja) | 2018-03-13 | 2018-03-13 | 制御信号生成システム及び制御信号生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6562481B1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH048543U (ja) * | 1990-05-11 | 1992-01-27 | ||
JPH0644854A (ja) * | 1989-12-14 | 1994-02-18 | Erwin Sick Gmbh Opt Elektron | スイッチの監視方法及び装置 |
JP2000123674A (ja) * | 1998-10-20 | 2000-04-28 | Matsushita Electric Ind Co Ltd | 電源on/off装置 |
JP2004215457A (ja) * | 2003-01-08 | 2004-07-29 | Toyota Industries Corp | 電源回路 |
JP2015201411A (ja) * | 2014-04-10 | 2015-11-12 | スズキ株式会社 | 電子装置 |
-
2018
- 2018-03-13 JP JP2018045490A patent/JP6562481B1/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0644854A (ja) * | 1989-12-14 | 1994-02-18 | Erwin Sick Gmbh Opt Elektron | スイッチの監視方法及び装置 |
JPH048543U (ja) * | 1990-05-11 | 1992-01-27 | ||
JP2000123674A (ja) * | 1998-10-20 | 2000-04-28 | Matsushita Electric Ind Co Ltd | 電源on/off装置 |
JP2004215457A (ja) * | 2003-01-08 | 2004-07-29 | Toyota Industries Corp | 電源回路 |
JP2015201411A (ja) * | 2014-04-10 | 2015-11-12 | スズキ株式会社 | 電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6562481B1 (ja) | 2019-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11073542B2 (en) | Information processing system, and method for determining authenticity of appurtenance device | |
JP4619931B2 (ja) | 復号装置、記憶装置および復号方法 | |
CN114327651A (zh) | 芯片唤醒方法、系统、电子设备及可读存储介质 | |
JP6562481B1 (ja) | 制御信号生成システム及び制御信号生成装置 | |
US20200125150A1 (en) | Power quality detecting system and power quality detecting module | |
US10755789B1 (en) | Write protection circuit | |
JP6366737B2 (ja) | モニタリング回路および電子デバイス | |
KR101409040B1 (ko) | 피엘씨 시스템의 데이터 처리 장치 및 방법 | |
KR20190138143A (ko) | 패리티 체크 행렬 생성 장치, 그것의 동작 방법 및 그것에 의해 생성된 패리티 체크 행렬을 사용하는 에러 정정 회로 | |
CN101414910B (zh) | 提高信息输入安全性的方法及装置 | |
CN112181873A (zh) | 一种控制芯片上接口工作状态的方法以及装置 | |
JP2005250700A (ja) | データ記憶装置 | |
WO2019114450A1 (zh) | 一种数据边沿的跳变方法 | |
KR100978713B1 (ko) | 시스템 리셋 원인 판별 장치 및 방법 | |
KR20080049376A (ko) | 코덱의 자동 검증 시스템 및 방법 | |
CN115134137B (zh) | 一种数据传输方法、装置、计算机可读存储介质和设备 | |
JP7413082B2 (ja) | 監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラム | |
CN105446731B (zh) | 指令处理的方法与装置 | |
US20240211352A1 (en) | Tamper detectection memory save with delay | |
KR102459306B1 (ko) | 신뢰도를 이용한 물리적 복제방지 기능 기반의 보안 장치 및 그를 위한 방법 | |
KR970059876A (ko) | 중앙처리장치 구동 주파수 자동 선택 장치 및 그 제어방법 | |
WO2023053246A1 (ja) | ノイズ検出装置およびplcシステム | |
JP2022131775A (ja) | 検出装置、検出方法及びプログラム | |
JP2009212930A (ja) | 入力レベル判定回路 | |
US6459752B1 (en) | Configuration and method for determining whether the counter reading of a counter has reached a predetermined value or not |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190118 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190529 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20190529 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190607 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20190611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6562481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |