JP2019161852A - 制御信号生成システム及び制御信号生成装置 - Google Patents

制御信号生成システム及び制御信号生成装置 Download PDF

Info

Publication number
JP2019161852A
JP2019161852A JP2018045490A JP2018045490A JP2019161852A JP 2019161852 A JP2019161852 A JP 2019161852A JP 2018045490 A JP2018045490 A JP 2018045490A JP 2018045490 A JP2018045490 A JP 2018045490A JP 2019161852 A JP2019161852 A JP 2019161852A
Authority
JP
Japan
Prior art keywords
signal
control signal
signal generation
determination
button switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018045490A
Other languages
English (en)
Other versions
JP6562481B1 (ja
Inventor
幸一 森澤
Koichi Morisawa
幸一 森澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2018045490A priority Critical patent/JP6562481B1/ja
Application granted granted Critical
Publication of JP6562481B1 publication Critical patent/JP6562481B1/ja
Publication of JP2019161852A publication Critical patent/JP2019161852A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Keying Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Abstract

【課題】ボタンスイッチの閉状態が継続され、ボタンスイッチの2つの端子のうちの一方が電源またはグラウンドに短絡された場合であっても、ボタンスイッチから受ける信号がHighレベルであるかLowレベルであるかに基づいて動作する装置に意図しない動作をさせない制御信号生成装置を提供する。【解決手段】制御信号生成装置は、ボタンスイッチへ入力される第1信号と、前記ボタンスイッチから出力される第2信号とに基づいて、前記第1信号と前記第2信号が同一であるか否かを判定する判定部と、前記判定部による判定結果に基づいて、制御信号を生成する制御信号生成部と、を備える。【選択図】図5

Description

本発明は制御信号生成装置、制御信号生成システム、制御信号生成方法及びプログラムに関する。
装置の電源投入及び電源切断にボタンスイッチが使用される場合がある。その場合、ボタンスイッチを押下するたびに、装置において電源の投入と電源の切断とが繰り返される。
特許文献1には、関連する技術として、スイッチ回路が短絡状態のときにリモート制御信号をアクティブに維持し、その後スイッチ回路が開放状態になった場合に、リモート制御信号を所定時間だけアクティブに維持し、その所定時間が経過した以降リモート制御信号が非アクティブになることで、電源を遮断することのできる技術が記載されている。
特開2004−023918号公報
ところで、ボタンスイッチを押下して開状態と閉状態とを切り替えようとしても、ボタンスイッチの機械構造に起因する不具合によりボタンスイッチの閉状態が継続される場合がある。ボタンスイッチの2つの端子のうちの一方が電源に短絡している場合、ボタンスイッチの2つの端子における信号は、常にHighレベルとなる。また、ボタンスイッチの2つの端子のうちの一方がグラウンドに短絡している場合、ボタンスイッチの2つの端子における信号は、常にLowレベルとなる。したがって、ボタンスイッチを介して信号を受ける装置が、受ける信号がHighレベルであるかLowレベルであるかに基づいて所定の処理を行う場合に、ボタンスイッチの閉状態が継続され、ボタンスイッチの2つの端子のうちの一方が電源またはグラウンドに短絡された状態になると、その装置は、意図しない動作をする可能性がある。
そこで、ボタンスイッチの閉状態が継続され、ボタンスイッチの2つの端子のうちの一方が電源またはグラウンドに短絡された場合であっても、ボタンスイッチから受ける信号がHighレベルであるかLowレベルであるかに基づいて動作する装置に意図しない動作をさせない技術が求められている。
本発明の各態様は、上記の課題を解決することのできる制御信号生成装置、制御信号生成システム、制御信号生成方法及びプログラムを提供することを目的としている。
上記目的を達成するために、本発明の一態様によれば、制御信号生成装置は、ボタンスイッチへ入力される第1信号と、前記ボタンスイッチから出力される第2信号とに基づいて、前記第1信号と前記第2信号が同一であるか否かを判定する判定部と、前記判定部による判定結果に基づいて、制御信号を生成する制御信号生成部と、を備える。
本発明の別の態様によれば、制御信号生成システムは、上記の制御信号生成装置と、ボタンスイッチと、を備える。
本発明の別の態様によれば、制御信号生成方法は、ボタンスイッチへ入力される第1信号と、前記ボタンスイッチから出力される第2信号とに基づいて、前記第1信号と前記第2信号が同一であるか否かを判定することと、前記判定による判定結果に基づいて、制御信号を生成することと、を含む。
本発明の別の態様によれば、プログラムは、コンピュータに、ボタンスイッチへ入力される第1信号と、前記ボタンスイッチから出力される第2信号とに基づいて、前記第1信号と前記第2信号が同一であるか否かを判定することと、前記判定による判定結果に基づいて、制御信号を生成することと、を実行させる。
本発明の各態様によれば、ボタンスイッチの閉状態が継続され、ボタンスイッチの2つの端子のうちの一方が電源またはグラウンドに短絡された場合であっても、ボタンスイッチから受ける信号がHighレベルであるかLowレベルであるかに基づいて動作する装置に意図しない動作をさせない。
本発明の第1の実施形態による制御信号生成システムの構成を示す図である。 本発明の第1の実施形態による制御信号生成システムの処理フローを示す図である。 本発明の第2の実施形態による制御信号生成システムの構成を示す図である。 本発明の第2の実施形態による制御信号生成システムの処理フローを示す図である。 本発明の実施形態による制御信号生成装置の最小構成を示す図である。 少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
<第1の実施形態>
以下、図面を参照しながら実施形態について詳しく説明する。
本発明の第1の実施形態による制御信号生成システム1は、図1に示すように、制御信号生成装置10、ボタンスイッチ20、制御対象装置30、電源V1を備える。
制御信号生成装置10は、第1端子、第2端子、第3端子、第4端子を備える。ボタンスイッチ20、電源V1のそれぞれは、第1端子、第2端子を備える。制御対象装置30は、第1端子を備える。
制御信号生成装置10の第1端子は、ボタンスイッチ20の第1端子に接続される。制御信号生成装置10の第2端子は、ボタンスイッチ20の第2端子に接続される。制御信号生成装置10の第3端子は、制御対象装置30の第1端子に接続される。制御信号生成装置10の第4端子は、電源V1の第1端子に出力される。電源V1の第2端子は、グラウンドに接続される。
制御信号生成システム1は、例えば、サーバ、ストレージなどである。制御信号生成システム1において、制御信号生成装置10は、ボタンスイッチ20の状態に応じた制御信号を生成し、生成した制御信号に基づいて、制御対象装置30を制御する。なお、制御信号には、無信号(すなわち、常にLowレベルを示す信号)を含む。
制御信号生成装置10は、判定信号生成部101(第1信号生成部の一例)、判定部102、制御信号生成部103、プルアップ抵抗R1を備える。
判定信号生成部101、制御信号生成部103、プルアップ抵抗R1のそれぞれは、第1端子、第2端子を備える。判定部103は、第1端子、第2端子、第3端子を備える。
判定信号生成部101の第1端子は、判定部102の第1端子に接続される。判定信号生成部101の第2端子は、制御信号生成装置10の第1端子に接続される。判定部102の第2端子は、プルアップ抵抗R1の第1端子、制御信号生成装置10の第2端子に接続される。判定部102の第3端子は、制御信号生成部103の第1端子に接続される。制御信号生成部103の第2端子は、制御対象装置30の第1端子に接続される。プルアップ抵抗R1の第2端子は、電源V1の出力端子、制御信号生成装置10の第4端子に接続される。
判定信号生成部101は、意味づけされた判定信号(第1信号の一例)を生成する。意味づけされた判定信号とは、Highレベル及びLowレベルの両方を必ず含むパルス信号(アナログ信号)であり、例えば、デジタルコード“11100101”に相当するパターンのパルス信号(アナログ信号)であって、“1”はHighレベル、“0”はLowレベルを表す信号である。判定信号生成部101は、生成した判定信号を、一定の時間間隔で繰り返しボタンスイッチ20、判定部102のそれぞれに出力する。
判定部102は、判定信号生成部101から判定信号を受ける。判定部102の第2端子で信号(第2信号の一例)を受ける。判定部102は、受けた判定信号と、判定部102の第2端子で受けた信号とを比較する。例えば、判定信号生成部101が生成した判定信号が上述のパルス信号である場合、判定部102は、受ける信号においてデジタルコード“1”を示す信号が4回続くため、“1”に対応するHighレベルを例えば“1”の3回分に相当する時間以上検出し、その後に最初にLowレベルを検出したタイミングで、受けた判定信号と判定部102の第2端子で受けた信号との同期をとる。判定部102は、例えば、判定信号から判定部102の第2端子で受けた信号をアナログ信号として(すなわち、波形として)減算する。判定部102が減算によって得た差分は、判定信号と、判定部102の第2端子で受けた信号との差分、すなわち、比較結果となる。
判定部102は、その比較結果に基づいて、受けた判定信号と、第2端子で受けた信号とが予め定めた誤差の範囲内で同一であるか否かを判定する。予め定めた誤差とは、ボタンスイッチ20が電源及びグラウンドに短絡していない場合に、比較する2つの信号を同一であると判定することのできる許容される誤差のことである。
例えば、ボタンスイッチ20が短絡した電源の出力インピーダンス及びグラウンドのインピーダンスを理想的なインピーダンス0オームとすると、ボタンスイッチ20が電源及びグラウンドに短絡していない場合(すなわち、正常に機能している場合)、判定部102は、判定部102の第2端子で、判定信号生成部101が生成した判定信号と同様の信号を受ける。この場合、判定部102は、比較する2つの信号を同一であると判定する。
また、例えば、ボタンスイッチ20の第1端子が電源またはグラウンドに短絡し、ボタンスイッチ20が閉状態になる場合、判定部102は、判定部102の第2端子で、デジタルコード“11111111”に相当するHighレベルの信号(ボタンスイッチ20が電源に短絡している場合)、または、デジタルコード“00000000”に相当するLowレベルの信号(ボタンスイッチ20がグラウンドに短絡している場合)を受ける。この場合、判定部102は、比較する2つの信号を同一ではないと判定する。
また、例えば、ボタンスイッチ20の第1端子が電源またはグラウンドに短絡し、ボタンスイッチ20が開状態になる場合、判定部102は、Highレベルの信号を、プルアップ抵抗R1を介して判定部102の第2端子で受ける。この場合、判定部102は、比較する2つの信号を同一ではないと判定する。
また、例えば、ボタンスイッチ20の第2端子が電源またはグラウンドに短絡している場合、判定部102は、判定部102の第2端子で、Highレベルの信号(ボタンスイッチ20が電源に短絡している場合)、または、Lowレベルの信号(ボタンスイッチ20がグラウンドに短絡している場合)を受ける。この場合、判定部102は、比較する2つの信号を同一ではないと判定する。
すなわち、判定部102は、ボタンスイッチ20が電源及びグラウンドに短絡していない場合、比較する2つの信号を同一であると判定し、ボタンスイッチ20が電源及びグラウンドに短絡している場合、比較する2つの信号を同一でないと判定する。
そして、判定部102は、判定結果(すなわち、比較した2つの信号が同一であるか否か)を制御信号生成部103に出力する。
制御信号生成部103は、判定部102から判定結果を受ける。制御信号生成部103は、受けた判定結果に応じた制御信号を生成し、制御対象装置30に出力する。
具体的には、制御信号生成部103は、2つの信号が同一でないことを示す判定結果を受けた場合、2つの信号が同一でない場合に制御対象装置30を制御するための制御信号(例えば、HighレベルまたはLowレベルの制御信号)を生成して出力し、2つの信号が同一であることを示す判定結果を受けた場合、2つの信号が同一である場合に制御対象装置30を制御するための制御信号(例えば、2つの信号が同一でないことを示す判定結果を受けた場合に出力する制御信号を反転した制御信号)を生成して出力する。
ボタンスイッチ20は、正常動作時には、ボタンスイッチ20が押下される度に、開状態と閉状態との間で状態が切り替わるスイッチである。例えば、ボタンスイッチ20がオン状態で、ユーザがボタンスイッチ20を指で押下すると、ボタンスイッチ20はオフ状態になり、ユーザが指を離したあともオフ状態を継続する。ボタンスイッチ20は、制御信号生成装置10から判定信号を受ける。ボタンスイッチ20が電源及びグラウンドに短絡しておらず(すなわち、正常に機能しており)、閉状態である場合には、ボタンスイッチ20が制御信号生成装置10から受けた判定信号が、制御信号生成装置10に入力される。本発明の実施形態におけるボタンスイッチ20は、正常動作時に、ボタンスイッチ20が押下される度に、開状態と閉状態との間で状態が切り替わるスイッチのことであり、ボタンスイッチ20の形状がボタン形状でないものも含む。
制御対象装置30は、制御信号生成装置10から制御信号を受ける。制御対象装置30は、受けた制御信号に基づいて動作する。制御対象装置30は、例えば、電源モジュール、電源ユニットなどである。制御信号と制御対象装置30の動作との対応関係は、予め決められている。例えば、制御信号と制御対象装置30の動作との対応関係として、Highレベルの制御信号と制御対象装置30の起動とが関連付けられ、Lowレベルの制御信号と制御対象装置30のシャットダウンとが関連付けられているとする。この場合に、制御対象装置30がHighレベルの制御信号を受けると、制御対象装置30は、内部の電源を起動させて、制御対象装置30を動作できる状態にする。また、制御対象装置30がLowレベルの制御信号を受けると、制御対象装置30は、内部の電源を停止させて、制御対象装置30を停止状態にする。
次に、本発明の第1の実施形態による制御信号生成システム1の処理について説明する。ここでは、利用者がボタンスイッチ20を押下して制御対象装置30を停止状態から起動させる場合を例に、図2に示す制御信号生成システム1の処理フローについて説明する。
なお、制御信号生成装置10は、制御対象装置30が停止状態のときでもスタンバイ電源(図示せず)によって動作できるものとする。
判定信号生成部101は、判定信号を生成する(ステップS1)。判定信号生成部101は、生成した判定信号をボタンスイッチ20、判定部102のそれぞれに出力する。
判定部102は、判定信号生成部101から判定信号を受ける。また、判定部102は、判定部102の第2端子で信号を受ける。判定部102は、受けた判定信号と、判定部102の第2端子で受けた信号とを比較する(ステップS2)。判定部102は、その比較結果に基づいて、受けた判定信号と、第2端子で受けた信号とが予め定めた誤差の範囲内で同一であるか否かを判定する(ステップS3)。
判定部102は、判定結果を制御信号生成部103に出力する。
制御信号生成部103は、判定部102から判定結果を受ける。制御信号生成部103は、受けた判定結果に応じた制御信号を生成し、制御対象装置30に出力する。
つまり、制御信号生成部103は、2つの信号が同一でないことを示す判定結果を受けた場合、すなわち、判定部102がステップS3の処理において2つの信号が同一でないと判定した場合(ステップS3においてNO)、2つの信号が同一でない場合に制御対象装置30を制御するための制御信号(制御対象装置30を停止状態のままにする制御信号)を生成して制御対象装置30に出力する(ステップS4)。また、制御信号生成部103は、2つの信号が同一であることを示す判定結果を受けた場合(ステップS3においてYES)、2つの信号が同一である場合に制御対象装置30を制御するための制御信号(制御対象装置30を停止状態から起動状態にする制御信号)を生成して制御対象装置30に出力する(ステップS5)。
制御対象装置30は、制御信号生成装置10から制御信号を受ける。制御対象装置30は、受けた制御信号に基づいて動作する。
以上、本発明の第1の実施形態による制御信号生成システム1について説明した。本発明の第1の実施形態による制御信号生成システム1において、判定信号生成部101は、判定信号を生成する。判定部102は、判定信号と、判定部102の第2端子で受けた信号とを比較する。判定部102は、その比較結果に基づいて、判定信号と、第2端子で受けた信号とが予め定めた誤差の範囲内で同一であるか否かを判定する。制御信号生成部103は、判定部102による判定結果に応じた制御信号を生成し、制御対象装置30に出力する。
このようにすれば、ボタンスイッチ20から受ける信号がHighレベルであるかLowレベルであるかに基づいて動作する制御対象装置30は、ボタンスイッチ20の閉状態が継続され、ボタンスイッチ20の2つの端子のうちの一方が電源またはグラウンドに短絡された場合には、意図しない動作をしない。
<第2の実施形態>
本発明の第2の実施形態による制御信号生成システム1は、図3に示すように、制御信号生成装置10、ボタンスイッチ20、制御対象装置30、電源V1を備える。
制御信号生成装置10は、本発明の第1の実施形態による制御信号生成装置10と同様に、第1端子、第2端子、第3端子、第4端子を備える。ボタンスイッチ20、電源V1のそれぞれは、第1端子、第2端子を備える。制御対象装置30は、第1端子を備える。
そして、本発明の第1の実施形態と同様に、制御信号生成装置10の第1端子は、ボタンスイッチ20の第1端子に接続される。制御信号生成装置10の第2端子は、ボタンスイッチ20の第2端子に接続される。制御信号生成装置10の第3端子は、制御対象装置30の第1端子に接続される。制御信号生成装置10の第4端子は、電源V1の第1端子に出力される。電源V1の第2端子は、グラウンドに接続される。
本発明の第1の実施形態による制御信号生成システム1では、制御信号生成装置10は、2つのアナログ信号波形どうしを直接比較することによって、2つの信号が同一であるか否かを判定する。しかしながら、本発明の第2の実施形態による制御信号生成システム1では、制御信号生成装置10は、2つのアナログ信号のそれぞれがHighレベルの信号であるか、Lowレベルの信号であるかに基づいて、2つの信号が同一であるか否かを判定する。
制御信号生成装置10は、判定信号生成部101、判定部102、制御信号生成部103、第1抽出部104、第2抽出部105、プルアップ抵抗R1を備える。
判定信号生成部101、制御信号生成部103、第1抽出部104、第2抽出部105、プルアップ抵抗R1のそれぞれは、第1端子、第2端子を備える。判定部103は、第1端子、第2端子、第3端子を備える。
判定信号生成部101の第1端子は、第1抽出部104の第1端子に接続される。判定信号生成部101の第2端子は、制御信号生成装置10の第1端子に接続される。判定部102の第1端子は、第1抽出部104の第2端子に接続される。判定部102の第2端子は、第2抽出部105の第1端子に接続される。判定部102の第3端子は、制御信号生成部103の第1端子に接続される。制御信号生成部103の第2端子は、制御対象装置30の第1端子に接続される。第2抽出部105の第2端子は、プルアップ抵抗R1の第1端子、制御信号生成装置10の第2端子に接続される。プルアップ抵抗R1の第2端子は、電源V1の出力端子、制御信号生成装置10の第4端子に接続される。
第1抽出部104は、判定信号生成部101が生成した判定信号をコード化する。具体的には、判定信号生成部101の生成する意味づけされた判定信号が、例えば、デジタルコード“11100101”に相当するパターンのパルス信号(アナログ信号)である場合、第1抽出部104は、ノイズマージンを考慮して予め設計されたHighレベルを示すしきい値及びLowレベルを示すしきい値に基づいて、判定信号(アナログ信号)をデジタルコード“11100101”を示す信号に変換する。
第2抽出部105は、ノイズマージンを考慮して予め設計されたHighレベルを示すしきい値及びLowレベルを示すしきい値に基づいて、第2抽出部105の第2端子で受けるアナログ信号をコード化する。
判定部102は、第1抽出部104でコード化された信号と、第2抽出部105でコード化された信号とを比較する。この場合、判定部102での比較結果は、“0”または“1”によって示されるコード化された信号どうしの比較によって得られるため、本発明の第1の実施形態による判定部102のアナログ信号による比較結果とは異なり、コード化されたデジタル信号により完全に一致するか否かを示す比較結果となる。
判定部102は、その比較結果に基づいて、第1抽出部104でコード化された信号と、第2抽出部105でコード化された信号とが同一であるか否かを判定する。判定部102は、判定結果に応じた制御信号を生成してその制御信号を制御対象装置30に出力する。
次に、本発明の第2の実施形態による制御信号生成システム1の処理について説明する。ここでは、利用者がボタンスイッチ20を押下して制御対象装置30を停止状態から起動させる場合を例に、図4に示す制御信号生成システム1の処理フローについて説明する。
なお、制御信号生成装置10は、制御対象装置30が停止状態のときでもスタンバイ電源(図示せず)によって動作できるものとする。
判定信号生成部101は、判定信号を生成する(ステップS1)。判定信号生成部101は、生成した判定信号をボタンスイッチ20、第1抽出部104のそれぞれに出力する。
第1抽出部104は、判定信号生成部101から判定信号を受ける。第1抽出部104は、判定信号生成部101が生成した判定信号をコード化する(ステップS6)。第1抽出部104は、コード化した信号を判定部102に出力する。
第2抽出部105は、第2抽出部105の第2端子で信号を受ける。第2抽出部105は、ノイズマージンを考慮して予め設計されたHighレベルを示すしきい値及びLowレベルを示すしきい値に基づいて、第2抽出部105の第2端子で受けた信号をコード化する(ステップS7)。第2抽出部105は、コード化した信号を判定部102に出力する。
判定部102は、第1抽出部104によりコード化された信号を第1抽出部104から受ける。判定部102が受けるコード化された信号は、判定信号生成部101が第1抽出部104へ出力する判定信号をコード化した信号である。そのため、判定部102が受けるコード化された信号は、判定信号生成部101が第1抽出部104を介して判定部102に第1信号を出力したこと(判定信号生成部101が判定部102側に第1信号を出力したこと)と等価である。また、判定部102は、第2抽出部105によりコード化された信号を第2抽出部105から受ける。判定部102は、第1抽出部104から受けたコード化された信号と、第2抽出部105から受けたコード化された信号とを比較する(ステップS8)。判定部102は、その比較結果に基づいて、第1抽出部104から受けたコード化された信号と、第2抽出部105から受けたコード化された信号とが同一であるか否かを判定する(ステップS9)。
判定部102は、判定結果を制御信号生成部103に出力する。
制御信号生成部103は、判定部102から判定結果を受ける。制御信号生成部103は、受けた判定結果に応じた制御信号を生成し、制御対象装置30に出力する。
つまり、制御信号生成部103は、2つの信号が同一でないことを示す判定結果を受けた場合、すなわち、判定部102がステップS3の処理において2つの信号が同一でないと判定した場合(ステップS9においてNO)、2つの信号が同一でない場合に制御対象装置30を制御するための制御信号を生成して制御対象装置30に出力する(ステップS4)。また、制御信号生成部103は、2つの信号が同一であることを示す判定結果を受けた場合(ステップS9においてYES)、2つの信号が同一である場合に制御対象装置30を制御するための制御信号を生成して制御対象装置30に出力する(ステップS5)。
以上、本発明の第2の実施形態による制御信号生成システム1について説明した。本発明の第2の実施形態による制御信号生成システム1において、第1抽出部104は、判定信号生成部101が生成した判定信号をコード化する。第2抽出部105は、ノイズマージンを考慮して予め設計されたHighレベルを示すしきい値及びLowレベルを示すしきい値に基づいて、第2抽出部105の第2端子で受けた信号をコード化する。判定部102は、第1抽出部104から受けたコード化された信号と、第2抽出部105から受けたコード化された信号とを比較する。判定部102は、その比較結果に基づいて、第1抽出部104から受けたコード化された信号と、第2抽出部105から受けたコード化された信号とが同一であるか否かを判定する。
このようにすれば、本発明の第2の実施形態による制御信号生成装置10は、本発明の第1の実施形態による制御信号生成装置10に比べて、ノイズの影響を低減させてより高精度に2つの信号が同一であるか否かを判定することができる。その結果、ボタンスイッチ20から受ける信号がHighレベルであるかLowレベルであるかに基づいて動作する制御対象装置30は、ボタンスイッチ20の閉状態が継続され、ボタンスイッチ20の2つの端子のうちの一方が電源またはグラウンドに短絡された場合に、本発明の第1の実施形態による制御対象装置30に比べてより確実に意図しない動作をしない。
図4は、本発明の実施形態による制御信号生成装置10の最小構成を示す図である。
制御信号生成装置10は、図5に示すように、判定部102、制御信号生成部103を備える。
判定部102は、ボタンスイッチが正常動作しているか否かを判定するための第1信号と、前記ボタンスイッチが出力する第2信号とに基づいて、前記第1信号と前記第2信号が同一であるか否かを判定する。
制御信号生成部103は、前記判定部102による判定結果に基づいて、制御信号を生成する。
このようにすれば、ボタンスイッチの閉状態が継続され、ボタンスイッチの2つの端子のうちの一方が電源またはグラウンドに短絡された場合であっても、制御信号生成装置10は、ボタンスイッチから受ける信号がHighレベルであるかLowレベルであるかに基づいて動作する装置に意図しない動作をさせない。
なお、本発明の実施形態では、ボタンスイッチ20が短絡した電源の出力インピーダンスまたはグラウンドのインピーダンスが0オームであるものとして説明した。しかしながら、ボタンスイッチ20が短絡した電源の出力インピーダンスまたはグラウンドのインピーダンスは、実際には有限の値を有する。この場合、判定部102は、判定信号生成部101の出力インピーダンスと、ボタンスイッチ20が短絡した電源の出力インピーダンスまたはグラウンドのインピーダンスとの比に基づいて減衰した信号、すなわち、判定信号生成部101が生成した信号よりも振幅の小さい信号を判定部102の第2端子で受ける。判定部102では、Highレベルの信号が減衰した場合であってもHighレベルの信号と判定するように予め振幅のしきい値が設定されている。判定部102は、判定部102の第2端子で受けた信号の振幅が予め設定した振幅のしきい値以上であるか否かに基づいて、比較する2つの信号が同一であるか否かを判定するものであってもよい。または、判定部102は、Highレベル及びLowレベルの両方を含む意味づけされた判定信号と、判定部102の第2端子で受ける信号とが同一であるか否かを判定する場合、判定信号のHighレベルに対応する判定部102の第2端子で受ける信号が、予め設定した振幅のしきい値以上である場合に、比較する2つの信号が同一であり、判定信号のHighレベルに対応する判定部102の第2端子で受ける信号が、予め設定した振幅のしきい値未満である場合に、比較する2つの信号を同一でないと判定するものであってもよい。
なお、本発明の実施形態では、制御対象装置30として、電源モジュール、電源ユニットを例示した。しかしながら、本発明の別の実施形態では、制御対象装置30は、ボタンスイッチ20の信号を入力として動作する装置であればどのような装置であってもよい。
なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。
本発明の実施形態における記憶部、その他の記憶装置のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、記憶部、その他の記憶装置のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。
本発明の実施形態について説明したが、上述の制御信号生成装置10、制御対象装置30、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図6は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ5は、図6に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述の制御信号生成装置10、制御対象装置30、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
ストレージ8の例としては、HDD(Hard Disk Drive)、SSD(Solid State Drive)、磁気ディスク、光磁気ディスク、CD−ROM(Compact Disc Read Only Memory)、DVD−ROM(Digital Versatile Disc Read Only Memory)、半導体メモリ等が挙げられる。ストレージ8は、コンピュータ5のバスに直接接続された内部メディアであってもよいし、インターフェース9または通信回線を介してコンピュータ5に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ5に配信される場合、配信を受けたコンピュータ5が当該プログラムをメインメモリ7に展開し、上記処理を実行してもよい。少なくとも1つの実施形態において、ストレージ8は、一時的でない有形の記憶媒体である。
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル(差分プログラム)であってもよい。
また、上述の制御信号生成装置10、制御対象装置30、その他の制御装置は、ハードウェアのみによって構成された装置(すなわち、上記プログラムを用いずにハードウェアのみで信号処理を実行可能な装置)であってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。
1・・・制御信号生成システム
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
10・・・制御信号生成装置
20・・・ボタンスイッチ
30・・・制御対象装置
101・・・判定信号生成部
102・・・判定部
103・・・制御信号生成部
104・・・第1抽出部
105・・・第2抽出部
R1・・・プルアップ抵抗
上記目的を達成するために、本発明の一態様によれば、制御信号生成システムは、ボタンスイッチへ入力される第1信号と、前記ボタンスイッチから出力される第2信号とに基づいて、前記第1信号と前記第2信号が同一であるか否かを判定する判定部と、前記判定部による判定結果に基づいて、制御信号を生成する制御信号生成部と、を備える制御信号生成装置と前記制御信号に基づいて動作する制御対象装置とを有する制御信号生成システムにおいて、前記制御信号生成装置は、前記判定部で判定した判定結果が、前記第1信号と前記第2信号とが同一である場合に前記制御対象装置を制御するための第1の制御信号を生成して出力し、前記判定部で判定した判定結果が、前記第1信号と前記第2信号とが同一でない場合に前記制御対象装置を制御するための第2の制御信号を生成して出力することを特徴とする
本発明の別の態様によれば、制御信号生成装置は、ボタンスイッチへ入力される第1信号と、前記ボタンスイッチから出力される第2信号とに基づいて、前記第1信号と前記第2信号が同一であるか否かを判定する判定部と、前記判定部による判定結果に基づいて、制御信号を生成する制御信号生成部と、を備え、前記制御信号を制御対象装置に出力する制御信号生成装置において、前記判定部で判定した判定結果が、前記第1信号と前記第2信号とが同一である場合に前記制御対象装置を制御するための第1の制御信号を生成して出力し、前記判定部で判定した判定結果が、前記第1信号と前記第2信号とが同一でない場合に前記制御対象装置を制御するための第2の制御信号を生成して出力することを特徴とする
本発明は制御信号生成システム及び制御信号生成装置に関する。
本発明の各態様は、上記の課題を解決することのできる制御信号生成システム及び制御信号生成装置を提供することを目的としている。
上記目的を達成するために、本発明の一態様によれば、制御信号生成システムは、制御信号生成装置と前記制御信号生成装置が生成する制御信号に基づいて動作する電源モジュールまたは電源ユニットとを有する制御信号生成システムであって、前記制御信号生成装置は、Highレベル及びLowレベルによって所定のコードが示されるコード信号を含むボタンスイッチへ入力される第1信号と、前記ボタンスイッチから出力される第2信号とを受け、前記コード信号に基づいて前記第1信号と前記第2信号との同期をとり、同期をとった前記第1信号の波形と前記第2信号の波形との差分を演算し、演算した前記差分が予め定めた誤差の範囲内である場合に前記第1信号と前記第2信号が同一であり、演算した前記差分が前記誤差の範囲外である場合に前記第1信号と前記第2信号が同一でないと判定する判定部と、前記判定部による判定結果に基づいて、電源装置を制御する制御信号を生成する制御信号生成部と、を備え、前記制御信号生成装置は、前記判定部で判定した判定結果が、前記第1信号と前記第2信号とが同一である場合に前記電源モジュールまたは電源ユニットを制御するための第1の制御信号を生成して出力し、前記判定部で判定した判定結果が、前記第1信号と前記第2信号とが同一でない場合に前記電源モジュールまたは電源ユニットを制御するための第2の制御信号を生成して出力する
本発明の別の態様によれば、制御信号生成装置は、Highレベル及びLowレベルによって所定のコードが示されるコード信号を含むボタンスイッチへ入力される第1信号と、前記ボタンスイッチから出力される第2信号とを受け、前記コード信号に基づいて前記第1信号と前記第2信号との同期をとり、同期をとった前記第1信号の波形と前記第2信号の波形との差分を演算し、演算した前記差分が予め定めた誤差の範囲内である場合に前記第1信号と前記第2信号が同一であり、演算した前記差分が前記誤差の範囲外である場合に前記第1信号と前記第2信号が同一でないと判定する判定部と、前記判定部による判定結果に基づいて、制御信号を生成する制御信号生成部と、を備え、前記制御信号を電源モジュールまたは電源ユニットに出力する制御信号生成装置は、前記判定部で判定した判定結果が、前記第1信号と前記第2信号とが同一である場合に前記電源モジュールまたは電源ユニットを制御するための第1の制御信号を生成して出力し、前記判定部で判定した判定結果が、前記第1信号と前記第2信号とが同一でない場合に前記電源モジュールまたは電源ユニットを制御するための第2の制御信号を生成して出力する



Claims (8)

  1. ボタンスイッチへ入力される第1信号と、前記ボタンスイッチから出力される第2信号とに基づいて、前記第1信号と前記第2信号が同一であるか否かを判定する判定部と、
    前記判定部による判定結果に基づいて、制御信号を生成する制御信号生成部と、
    を備える制御信号生成装置。
  2. 前記第1信号は、
    Highレベル及びLowレベルの両方を含む信号である、
    請求項1に記載の制御信号生成装置。
  3. 前記第1信号をコード化する第1抽出部と、
    前記第2信号をコード化する第2抽出部と、
    を備え、
    前記判定部は、
    前記第1抽出部によりコード化された第3信号と、前記第2抽出部によりコード化された第4信号とに基づいて第1信号と前記第2信号が同一であるか否かを判定する、
    請求項1または請求項2に記載の制御信号生成装置。
  4. 前記第1信号を生成し、生成した前記第1信号を、前記ボタンスイッチ及び前記判定装置側へ出力する第1信号生成部、
    を備える請求項1から請求項3の何れか一項に記載の制御信号生成装置。
  5. 前記制御信号生成部は、
    前記第1信号と前記第2信号が同一でない場合、HighレベルまたはLowレベルの前記制御信号を生成し、前記第1信号と前記第2信号が同一である場合、前記第1信号と前記第2信号が同一でない場合に出力する前記制御信号を反転した制御信号を生成する、
    請求項2から請求項4の何れか一項に記載の制御信号生成装置。
  6. 請求項1から請求項5の何れか一項に記載の制御信号生成装置と、
    ボタンスイッチと、
    を備える制御信号生成システム。
  7. ボタンスイッチへ入力される第1信号と、前記ボタンスイッチから出力される第2信号とに基づいて、前記第1信号と前記第2信号が同一であるか否かを判定することと、
    前記判定による判定結果に基づいて、制御信号を生成することと、
    を含む制御信号生成方法。
  8. コンピュータに、
    ボタンスイッチへ入力される第1信号と、前記ボタンスイッチから出力される第2信号とに基づいて、前記第1信号と前記第2信号が同一であるか否かを判定することと、
    前記判定による判定結果に基づいて、制御信号を生成することと、
    を実行させるプログラム。
JP2018045490A 2018-03-13 2018-03-13 制御信号生成システム及び制御信号生成装置 Active JP6562481B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018045490A JP6562481B1 (ja) 2018-03-13 2018-03-13 制御信号生成システム及び制御信号生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018045490A JP6562481B1 (ja) 2018-03-13 2018-03-13 制御信号生成システム及び制御信号生成装置

Publications (2)

Publication Number Publication Date
JP6562481B1 JP6562481B1 (ja) 2019-08-21
JP2019161852A true JP2019161852A (ja) 2019-09-19

Family

ID=67695597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018045490A Active JP6562481B1 (ja) 2018-03-13 2018-03-13 制御信号生成システム及び制御信号生成装置

Country Status (1)

Country Link
JP (1) JP6562481B1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH048543U (ja) * 1990-05-11 1992-01-27
JPH0644854A (ja) * 1989-12-14 1994-02-18 Erwin Sick Gmbh Opt Elektron スイッチの監視方法及び装置
JP2000123674A (ja) * 1998-10-20 2000-04-28 Matsushita Electric Ind Co Ltd 電源on/off装置
JP2004215457A (ja) * 2003-01-08 2004-07-29 Toyota Industries Corp 電源回路
JP2015201411A (ja) * 2014-04-10 2015-11-12 スズキ株式会社 電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644854A (ja) * 1989-12-14 1994-02-18 Erwin Sick Gmbh Opt Elektron スイッチの監視方法及び装置
JPH048543U (ja) * 1990-05-11 1992-01-27
JP2000123674A (ja) * 1998-10-20 2000-04-28 Matsushita Electric Ind Co Ltd 電源on/off装置
JP2004215457A (ja) * 2003-01-08 2004-07-29 Toyota Industries Corp 電源回路
JP2015201411A (ja) * 2014-04-10 2015-11-12 スズキ株式会社 電子装置

Also Published As

Publication number Publication date
JP6562481B1 (ja) 2019-08-21

Similar Documents

Publication Publication Date Title
US11073542B2 (en) Information processing system, and method for determining authenticity of appurtenance device
JP4619931B2 (ja) 復号装置、記憶装置および復号方法
CN114327651A (zh) 芯片唤醒方法、系统、电子设备及可读存储介质
JP6562481B1 (ja) 制御信号生成システム及び制御信号生成装置
US20200125150A1 (en) Power quality detecting system and power quality detecting module
US10755789B1 (en) Write protection circuit
JP6366737B2 (ja) モニタリング回路および電子デバイス
KR101409040B1 (ko) 피엘씨 시스템의 데이터 처리 장치 및 방법
KR20190138143A (ko) 패리티 체크 행렬 생성 장치, 그것의 동작 방법 및 그것에 의해 생성된 패리티 체크 행렬을 사용하는 에러 정정 회로
CN101414910B (zh) 提高信息输入安全性的方法及装置
CN112181873A (zh) 一种控制芯片上接口工作状态的方法以及装置
JP2005250700A (ja) データ記憶装置
WO2019114450A1 (zh) 一种数据边沿的跳变方法
KR100978713B1 (ko) 시스템 리셋 원인 판별 장치 및 방법
KR20080049376A (ko) 코덱의 자동 검증 시스템 및 방법
CN115134137B (zh) 一种数据传输方法、装置、计算机可读存储介质和设备
JP7413082B2 (ja) 監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラム
CN105446731B (zh) 指令处理的方法与装置
US20240211352A1 (en) Tamper detectection memory save with delay
KR102459306B1 (ko) 신뢰도를 이용한 물리적 복제방지 기능 기반의 보안 장치 및 그를 위한 방법
KR970059876A (ko) 중앙처리장치 구동 주파수 자동 선택 장치 및 그 제어방법
WO2023053246A1 (ja) ノイズ検出装置およびplcシステム
JP2022131775A (ja) 検出装置、検出方法及びプログラム
JP2009212930A (ja) 入力レベル判定回路
US6459752B1 (en) Configuration and method for determining whether the counter reading of a counter has reached a predetermined value or not

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190529

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190529

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190607

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20190611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190718

R150 Certificate of patent or registration of utility model

Ref document number: 6562481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150