JP2019160919A - Method of manufacturing wiring board - Google Patents

Method of manufacturing wiring board Download PDF

Info

Publication number
JP2019160919A
JP2019160919A JP2018043132A JP2018043132A JP2019160919A JP 2019160919 A JP2019160919 A JP 2019160919A JP 2018043132 A JP2018043132 A JP 2018043132A JP 2018043132 A JP2018043132 A JP 2018043132A JP 2019160919 A JP2019160919 A JP 2019160919A
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
wiring pattern
electrodeposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018043132A
Other languages
Japanese (ja)
Other versions
JP7127995B2 (en
Inventor
圭佑 奥村
Keisuke Okumura
圭佑 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2018043132A priority Critical patent/JP7127995B2/en
Priority to KR1020207025623A priority patent/KR20200125623A/en
Priority to CN201980017807.7A priority patent/CN111837209B/en
Priority to PCT/JP2019/008122 priority patent/WO2019172124A1/en
Priority to TW108107553A priority patent/TWI828659B/en
Publication of JP2019160919A publication Critical patent/JP2019160919A/en
Application granted granted Critical
Publication of JP7127995B2 publication Critical patent/JP7127995B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

To provide a method of manufacturing a wiring board capable of suppressing exposure of a wiring unit, excellent in productivity, and capable of facilitating miniaturization of a wiring pattern.SOLUTION: The method of manufacturing a wiring board includes: a preparation step of preparing a laminate including a base insulating layer 2 having a through hole 6, and a metal sheet disposed on the base insulating layer 2; a wiring formation step of forming a wiring pattern 3 by a subtractive method so as to overlap with the through hole 6 when projected in a thickness direction; and an electrodeposition step of covering the wiring pattern 3 with a first magnetic layer 5 by supplying power for electrodeposition through the through hole 6.SELECTED DRAWING: Figure 2

Description

本発明は、配線基板の製造方法に関する。   The present invention relates to a method for manufacturing a wiring board.

配線基板の一例であるインダクタは、電子機器などに搭載されて、電圧変換部材などの受動素子として用いられることが知られている。   An inductor, which is an example of a wiring board, is known to be mounted on an electronic device or the like and used as a passive element such as a voltage conversion member.

例えば、コイルの上面および/または下面に、扁平状または針状の軟磁性金属粉末を樹脂材料中に分散させてなる異方性複合磁性シートが積層された可撓性のインダクタが提案されている(例えば、特許文献1参照。)。   For example, a flexible inductor is proposed in which an anisotropic composite magnetic sheet obtained by dispersing a flat or needle-like soft magnetic metal powder in a resin material is laminated on the upper and / or lower surface of a coil. (For example, refer to Patent Document 1).

特開2009−9985号公報JP 2009-9985 A

ところで、特許文献1のインダクタでは、コイルに異方性複合磁性シートが直接接触している。そのため、異方性複合磁性シート内の多数の軟磁性金属粉末を介して、コイルを構成する互いに隣接する複数の配線部同士が短絡する不具合が生じる。   By the way, in the inductor of Patent Document 1, the anisotropic composite magnetic sheet is in direct contact with the coil. Therefore, there is a problem that a plurality of adjacent wiring parts constituting the coil are short-circuited via a large number of soft magnetic metal powders in the anisotropic composite magnetic sheet.

そこで、異方性複合磁性シートを複数の配線部に積層する前に、電着塗装を利用して配線部をカバー絶縁層(電着塗装膜)で被覆することが検討される。具体的には、この構成は、例えば、ベース絶縁層40上に、複数の配線部を備える配線パターン41と、外部からの給電を可能とするリード線42とを形成するa工程、リード線42をマスキングテープ43により保護するb工程、電着塗装のために給電をリード線42を介して実施して、配線パターン41をカバー絶縁層44で被覆するc工程、マスキングテープ43を除去して、リード線42を露出するd工程、リード線42をエッチングにより除去するe工程、および、磁性層45を、カバー絶縁層44が被覆した配線パターン41に積層するf工程により製造することができる(図9A〜図10F参照)。   Therefore, before laminating the anisotropic composite magnetic sheet on a plurality of wiring portions, it is considered to cover the wiring portions with a cover insulating layer (electrodeposition coating film) using electrodeposition coating. Specifically, in this configuration, for example, a step of forming a wiring pattern 41 having a plurality of wiring portions and a lead wire 42 that enables power supply from the outside on the insulating base layer 40, the lead wire 42. B process for protecting the mask with the masking tape 43, supplying power for electrodeposition coating via the lead wire 42, c process for covering the wiring pattern 41 with the cover insulating layer 44, removing the masking tape 43, The d process for exposing the lead wire 42, the e process for removing the lead wire 42 by etching, and the f process for laminating the magnetic layer 45 on the wiring pattern 41 covered with the cover insulating layer 44 can be manufactured (FIG. 9A to FIG. 10F).

しかしながら、この製造方法では、e工程後、リード線42に接続していた配線パターン41の端部側面が露出する。すなわち、配線パターン41には、カバー絶縁層44によって被覆されない露出面46が生じる。このような場合、f工程後、その露出面46に、磁性層45が接触する。その結果、配線パターンを流れる電流が、露出面46を経由して、磁性層45に流れてしまい、コイルなどの配線としての機能が低下する不具合が発生する。   However, in this manufacturing method, the side surface of the end portion of the wiring pattern 41 connected to the lead wire 42 is exposed after the step e. That is, an exposed surface 46 that is not covered with the insulating cover layer 44 is generated in the wiring pattern 41. In such a case, the magnetic layer 45 contacts the exposed surface 46 after the step f. As a result, a current flowing through the wiring pattern flows to the magnetic layer 45 via the exposed surface 46, which causes a problem that a function as a wiring such as a coil is deteriorated.

また、電源付近に配置されることが多いインダクタでは、配線部の厚みを厚くすることによって、大電流を流すことができるようにする必要がある。しかしながら、配線部の厚みをアディティブ法によって厚くなるように形成すると、大幅な時間がかかり、生産性に劣る。一方、巻線などの市販の配線を用いると、配線パターンの微細化が困難であったり、配線パターンの設計自由度が大幅に減少する。   Further, in an inductor that is often arranged near the power supply, it is necessary to allow a large current to flow by increasing the thickness of the wiring portion. However, if the wiring portion is formed to be thicker by the additive method, it takes a lot of time and the productivity is poor. On the other hand, when a commercially available wiring such as a winding is used, it is difficult to miniaturize the wiring pattern, and the design freedom of the wiring pattern is greatly reduced.

本発明は、配線部の露出を抑制することができ、生産性に優れ、配線パターンの微細化が容易である配線基板の製造方法を提供する。   The present invention provides a method of manufacturing a wiring board that can suppress exposure of a wiring part, is excellent in productivity, and facilitates miniaturization of a wiring pattern.

本発明[1]は、貫通穴を有する絶縁層と、前記絶縁層の厚み方向一方側に配置される金属層とを備える積層体を用意する用意工程と、厚み方向に投影したときに前記貫通穴と重なるように、配線パターンをサブトラクティブ法によって形成する配線形成工程と、前記貫通穴を介して電着のために給電することによって、前記配線パターンを保護層で被覆する電着工程とを備える、配線基板の製造方法を含む。   The present invention [1] includes a preparation step of preparing a laminate including an insulating layer having a through hole and a metal layer disposed on one side in the thickness direction of the insulating layer, and the penetration when projected in the thickness direction. A wiring formation step of forming a wiring pattern by a subtractive method so as to overlap the hole, and an electrodeposition step of covering the wiring pattern with a protective layer by supplying power for electrodeposition through the through hole. A method for manufacturing a wiring board is provided.

この配線基板の製造方法では、配線パターンをサブトラクティブ法によって形成するので、比較的厚い配線パターンを短時間で形成することができ、生産性に優れる。また、配線パターンの微細化が容易であり、その設計自由度が高い。   In this wiring board manufacturing method, since the wiring pattern is formed by the subtractive method, a relatively thick wiring pattern can be formed in a short time, and the productivity is excellent. In addition, the wiring pattern can be easily miniaturized and the degree of freedom in design is high.

また、この配線基板の製造方法では、貫通穴を介して電着のために給電することによって、配線パターンに保護層を被覆するので、配線パターンの厚み方向一方面および側面を保護層で被覆することができ、配線パターンの露出を抑制することができる。   Further, in this wiring board manufacturing method, the protective layer is covered with the wiring pattern by supplying power for electrodeposition through the through hole, so that one side surface and the side surface in the thickness direction of the wiring pattern are covered with the protective layer. And the exposure of the wiring pattern can be suppressed.

本発明[2]は、配線形成工程前に、前記絶縁層の厚み方向他方側に、導体層を配置する導体層配置工程と、電着工程後に、前記導体層を除去する導体層除去工程とをさらに備える、[1]に記載の配線基板の製造方法を含む。   The present invention [2] includes a conductor layer arranging step of arranging a conductor layer on the other side in the thickness direction of the insulating layer before the wiring forming step, and a conductor layer removing step of removing the conductor layer after the electrodeposition step. The method for manufacturing a wiring board according to [1], further comprising:

この配線基板の製造方法では、絶縁層の厚み方向他方側に、導体層を配置するので、導体層および貫通穴を介して、配線部に給電することをできる。したがって、容易に配線部を保護層で被覆することができる。   In this method of manufacturing a wiring board, the conductor layer is disposed on the other side in the thickness direction of the insulating layer, so that power can be supplied to the wiring portion through the conductor layer and the through hole. Therefore, the wiring part can be easily covered with the protective layer.

本発明[3]は、電着工程後に、前記絶縁層および前記保護層の厚み方向一方側に、機能層を配置する機能層配置工程をさらに備える、[1]または[2]に記載の配線基板の製造方法を含む。   This invention [3] is further provided with the functional layer arrangement | positioning process which arrange | positions a functional layer to the thickness direction one side of the said insulating layer and the said protective layer after an electrodeposition process, The wiring as described in [1] or [2] A method for manufacturing a substrate is included.

この配線基板の製造方法では、配線基板に機能層を配置するので、配線基板に所望の機能を付与することができる。   In this method of manufacturing a wiring board, a functional layer is disposed on the wiring board, so that a desired function can be imparted to the wiring board.

本発明[4]は、前記保護層が、電着塗装膜である、[1]〜[3]のいずれか一項に記載の配線基板の製造方法を含む。   This invention [4] includes the manufacturing method of the wiring board as described in any one of [1]-[3] whose said protective layer is an electrodeposition coating film.

この配線基板の製造方法では、保護層が電着塗装膜であるため、配線パターンは絶縁体で被覆される。したがって、配線パターンの厚み方向一方側に、導電性を有する機能層を配置した場合において、配線パターンの短絡を抑制することができる。   In this method of manufacturing a wiring board, the protective layer is an electrodeposition coating film, so that the wiring pattern is covered with an insulator. Therefore, when a conductive functional layer is disposed on one side in the thickness direction of the wiring pattern, a short circuit of the wiring pattern can be suppressed.

本発明の配線基板の製造方法は、配線部の露出を抑制することができる。また、生産性に優れ、配線パターンの設計自由度や微細化が容易である。   The method for manufacturing a wiring board according to the present invention can suppress the exposure of the wiring portion. Moreover, it is excellent in productivity, and the degree of freedom in designing and miniaturizing the wiring pattern is easy.

図1は、本発明のインダクタの第1実施形態の平面図を示す。FIG. 1 shows a plan view of a first embodiment of an inductor of the present invention. 図2Aおよび2Bは、図1の断面図であり、図2Aは、A−A断面図、図2Bは、B−B断面図を示す。2A and 2B are cross-sectional views of FIG. 1, FIG. 2A is a cross-sectional view taken along the line AA, and FIG. 2B is a cross-sectional view taken along the line BB. 図3A〜図3Fは、図1に示すインダクタの製造工程の断面図(図1のA−A断面図)であり、図3Aは、金属シートを用意する工程、図3Bは、ベース絶縁層を配置する工程、図3Cは、金属薄膜を配置する工程、図3Dは、支持フィルムを配置する工程、図3Eは、配線パターンを形成する工程、図3Fは、電着を実施する工程を示す。3A to 3F are cross-sectional views of the manufacturing process of the inductor shown in FIG. 1 (A-A cross-sectional view of FIG. 1), FIG. 3A is a step of preparing a metal sheet, and FIG. 3B is a base insulating layer. Step of placing, FIG. 3C shows a step of placing a metal thin film, FIG. 3D shows a step of placing a support film, FIG. 3E shows a step of forming a wiring pattern, and FIG. 3F shows a step of performing electrodeposition. 図4G〜図4Jは、図3に引き続くインダクタの製造工程の断面図(図1のA−A断面図)であり、図4Gは、第1磁性層を配置する工程、図4Hは、支持フィルムを除去する工程、図4Iは、金属薄膜を除去する工程、図4Jが、接着剤層および第2磁性層を配置する工程を示す。4G to 4J are cross-sectional views of the inductor manufacturing process subsequent to FIG. 3 (A-A cross-sectional view of FIG. 1), FIG. 4G is a process of disposing the first magnetic layer, and FIG. 4H is a support film. FIG. 4I shows the step of removing the metal thin film, and FIG. 4J shows the step of disposing the adhesive layer and the second magnetic layer. 図5A〜図5Fは、図1に示すインダクタの製造工程の断面図(図1のB−B断面図)であり、図5Aは、金属シートを用意する工程、図5Bは、ベース絶縁層を配置する工程、図5Cは、金属薄膜を配置する工程、図5Dは、支持フィルムを配置する工程、図5Eは、配線パターンを形成する工程、図5Fは、電着を実施する工程を示す。5A to 5F are sectional views (sectional view taken along line BB in FIG. 1) of the manufacturing process of the inductor shown in FIG. 1, FIG. 5A is a step of preparing a metal sheet, and FIG. Step of placing, FIG. 5C shows a step of placing a metal thin film, FIG. 5D shows a step of placing a support film, FIG. 5E shows a step of forming a wiring pattern, and FIG. 5F shows a step of performing electrodeposition. 図6G〜図6Jは、図5に引き続くインダクタの製造工程の断面図(図1のB−B断面図)であり、図6Gは、第1磁性層を配置する工程、図6Hは、支持フィルムを除去する工程、図6Iは、金属薄膜を除去する工程、図6Jが、接着剤層および第2磁性層を配置する工程を示す。6G to 6J are sectional views (sectional view taken along the line BB in FIG. 1) of the inductor manufacturing process subsequent to FIG. 5, FIG. 6G is a process of arranging the first magnetic layer, and FIG. 6H is a support film. FIG. 6I shows the step of removing the metal thin film, and FIG. 6J shows the step of disposing the adhesive layer and the second magnetic layer. 図7は、図1に示すインダクタの使用形態の断面図を示す。FIG. 7 shows a cross-sectional view of the usage pattern of the inductor shown in FIG. 図8Aおよび図8Bは、第1実施形態のインダクタの製造方法の第1変形例(カバー金属層を配置する方法)であり、図8Aは、カバー金属層を配置する工程断面図、図8Bは、図8Aの平面図を示す。8A and 8B are a first modification of the inductor manufacturing method according to the first embodiment (a method of disposing a cover metal layer), FIG. 8A is a process cross-sectional view of disposing a cover metal layer, and FIG. FIG. 8A shows a plan view of FIG. 8A. 図9A〜図9Cは、参考例のインダクタの製造工程の平面図および断面図であり、図9Aは、配線部およびリード線を形成するa工程、図9Bは、電着リードをマスキングするb工程、図9Cは、電着を実施するc工程を示す。9A to 9C are a plan view and a cross-sectional view of the manufacturing process of the inductor of the reference example, FIG. 9A is a process for forming the wiring portion and the lead wire, and FIG. 9B is a process b for masking the electrodeposited lead. FIG. 9C shows step c for performing electrodeposition. 図10D〜図10Fは、図9に引き続くインダクタの製造工程の平面図および断面図であり、図10Dは、マスキングシートを除去するd工程、図10Eは、電着リードを除去するe工程、図10Fは、磁性層を配置するf工程を示す。10D to 10F are a plan view and a cross-sectional view of the inductor manufacturing process subsequent to FIG. 9, FIG. 10D is a d process for removing the masking sheet, FIG. 10E is an e process for removing the electrodeposited lead, and FIG. 10F shows the f process which arrange | positions a magnetic layer.

図1において、紙面上下方向は、前後方向(第1方向)であって、紙面下側が前側(第1方向一方側)、紙面上側が後側(第1方向他方側)である。紙面左右方向は、左右方向(第1方向と直交する第2方向)であって、紙面左側が左側(第2方向一方側)、紙面右側が右側(第2方向他方側)である。紙面紙厚方向は、上下方向(厚み方向、第1方向および第2方向と直交する第3方向)であって、紙面手前側が上側(厚み方向一方側、第3方向一方側)、紙面奥側が下側(厚み方向他方側、第3方向他方側)である。具体的には、各図の方向矢印に準拠する。   In FIG. 1, the vertical direction of the paper surface is the front-back direction (first direction), the lower side of the paper surface is the front side (one side in the first direction), and the upper side of the paper surface is the rear side (the other side in the first direction). The left-right direction on the paper surface is the left-right direction (second direction orthogonal to the first direction), the left side of the paper surface is the left side (second side in the second direction), and the right side of the paper surface is the right side (the other side in the second direction). The paper thickness direction is the vertical direction (thickness direction, third direction orthogonal to the first direction and the second direction), the front side of the paper is the upper side (one side in the thickness direction, the third direction one side), and the back side of the paper is The lower side (the other side in the thickness direction, the other side in the third direction). Specifically, it conforms to the direction arrow in each figure.

<第1実施形態>
本発明の配線基板の製造方法の一例としてインダクタ1の製造方法の第1実施形態を、図1〜図7を参照して説明する。
<First Embodiment>
A first embodiment of a method for manufacturing an inductor 1 will be described with reference to FIGS. 1 to 7 as an example of a method for manufacturing a wiring board according to the present invention.

インダクタ1の製造方法の第1実施形態は、図1〜図2Bに示すインダクタ1の製造方法であって、用意工程と、導体層配置工程と、配線形成工程と、電着工程と、第1磁性層配置工程と、導体層除去工程と、第2磁性層配置工程とを順に備える。以下、各工程を詳述する。   The first embodiment of the method for manufacturing the inductor 1 is a method for manufacturing the inductor 1 shown in FIGS. 1 to 2B, and includes a preparation step, a conductor layer placement step, a wiring formation step, an electrodeposition step, A magnetic layer arranging step, a conductor layer removing step, and a second magnetic layer arranging step are sequentially provided. Hereinafter, each process is explained in full detail.

(用意工程)
用意工程では、絶縁層の一例としてのベース絶縁層2と、金属層の一例としての金属シート10とを備える積層体8を用意する。具体的には、貫通穴6を有するベース絶縁層2と、その下側に配置される金属シート10とを備える積層体8を用意する。
(Preparation process)
In the preparation step, a laminated body 8 including a base insulating layer 2 as an example of an insulating layer and a metal sheet 10 as an example of a metal layer is prepared. Specifically, a laminate 8 including a base insulating layer 2 having a through hole 6 and a metal sheet 10 disposed below the base insulating layer 2 is prepared.

まず、図3Aおよび図5Aに示すように、金属シート10を用意する。   First, as shown in FIGS. 3A and 5A, a metal sheet 10 is prepared.

金属シート10は、配線形成工程によって、後述する配線パターン3となる部材である。すなわち、金属シート10は、配線パターン3の原料である。金属シート10は、前後方向および左右方向に延びるシート形状を有する。   The metal sheet 10 is a member that becomes a wiring pattern 3 to be described later in the wiring forming process. That is, the metal sheet 10 is a raw material for the wiring pattern 3. The metal sheet 10 has a sheet shape extending in the front-rear direction and the left-right direction.

金属シート10の材料としては、例えば、銅、銀、金、ニッケルまたはそれらを含む合金などが挙げられる。金属シート10の材料としては、好ましくは、銅が挙げられる。これにより、良好な導電性およびパターニング性を備えるインダクタ1を製造することができる。   Examples of the material of the metal sheet 10 include copper, silver, gold, nickel, or an alloy containing them. The material of the metal sheet 10 is preferably copper. Thereby, the inductor 1 provided with favorable electroconductivity and patterning property can be manufactured.

金属シート10の厚みは、例えば、25μm以上、好ましくは、50μm以上であり、また、例えば、300μm以下、好ましくは、150μm以下である。これにより、大電流を流すインダクタ1を製造することができる。   The thickness of the metal sheet 10 is 25 micrometers or more, for example, Preferably, it is 50 micrometers or more, for example, is 300 micrometers or less, Preferably, it is 150 micrometers or less. Thereby, the inductor 1 which flows a large current can be manufactured.

次いで、図3Bおよび図5Bに示すように、金属シート10の下側に、貫通穴6を有するベース絶縁層2を配置する。すなわち、金属シート10の下面(厚み方向他方面)に、複数の貫通穴6と、複数のアライメントマーク7(位置決め部)とを有するベース絶縁層2を形成する。   Next, as shown in FIGS. 3B and 5B, the base insulating layer 2 having the through holes 6 is disposed on the lower side of the metal sheet 10. That is, the base insulating layer 2 having a plurality of through holes 6 and a plurality of alignment marks 7 (positioning portions) is formed on the lower surface (the other surface in the thickness direction) of the metal sheet 10.

具体的には、まず、感光性の絶縁性材料のワニスを用意し、このワニスを金属シート10の下面全面に塗布して乾燥させて、ベース皮膜を形成する。ベース皮膜を、貫通穴6およびアライメントマーク7に対応するパターンを有するフォトマスクを介して露光する。その後、ベース皮膜を現像し、必要により加熱硬化する。   Specifically, first, a varnish of a photosensitive insulating material is prepared, and this varnish is applied to the entire lower surface of the metal sheet 10 and dried to form a base film. The base film is exposed through a photomask having a pattern corresponding to the through hole 6 and the alignment mark 7. Thereafter, the base film is developed and cured by heating if necessary.

ベース絶縁層2の絶縁性材料としては、例えば、ポリイミド、ポリシロキサン、エポキシ系樹脂、フッ素系樹脂などの有機材料が挙げられる。好ましくは、ポリイミドが挙げられる。   Examples of the insulating material of the base insulating layer 2 include organic materials such as polyimide, polysiloxane, epoxy resin, and fluorine resin. Preferably, polyimide is used.

貫通穴6は、図1が参照されるように、ベース絶縁層2において、厚み方向に投影したときに配線部21(後述)と重複する位置に、形成する。貫通穴6は、平面視略円形状および断面視略矩形状を有する。貫通穴6の左右方向長さ(幅)および前後方向長さは、それぞれ、配線部21の左右方向長さ(幅)および前後方向長さよりも短い。   As shown in FIG. 1, the through hole 6 is formed in the base insulating layer 2 at a position overlapping with the wiring portion 21 (described later) when projected in the thickness direction. The through-hole 6 has a substantially circular shape in plan view and a substantially rectangular shape in sectional view. The length (width) and the length in the front-rear direction of the through hole 6 are shorter than the length (width) and the length in the front-rear direction of the wiring part 21, respectively.

アライメントマーク7は、ベース絶縁層2を厚み方向に貫通するマーク用穴11によって形成される絶縁部である。アライメントマーク7は、ベース絶縁層2において、厚み方向に投影したときに配線パターン3と重複しない位置に、形成する。アライメントマーク7は、平面視略円形状および断面視略矩形状を有する。   The alignment mark 7 is an insulating portion formed by a mark hole 11 penetrating the insulating base layer 2 in the thickness direction. The alignment mark 7 is formed on the insulating base layer 2 at a position that does not overlap with the wiring pattern 3 when projected in the thickness direction. The alignment mark 7 has a substantially circular shape in plan view and a substantially rectangular shape in sectional view.

これにより、貫通穴6およびアライメントマーク7を有するベース絶縁層2が、金属シート10の下面に形成される。   Thereby, the base insulating layer 2 having the through holes 6 and the alignment marks 7 is formed on the lower surface of the metal sheet 10.

また、用意工程では、図3Aの仮想線で示すように、金属シート10と、その下面全面に配置されるベース絶縁層2(すなわち、穴を有しないベース絶縁層)とを備える2層基材を用意し、次いで、ベース絶縁層2に、穴(貫通穴6およびアライメントマーク7)を形成することもできる。穴の形成は、貫通穴6およびアライメントマーク7に対応するパターンを有するエッチングレジストをベース絶縁層2の下面に配置し、ベース絶縁層2をエッチングした後に、エッチングレジストを除去する。または、レーザーを用いて貫通穴6およびアライメントマーク7をベース絶縁層2に形成する。   Further, in the preparation step, as shown by the phantom line in FIG. 3A, a two-layer substrate including the metal sheet 10 and the base insulating layer 2 (that is, the base insulating layer having no holes) disposed on the entire lower surface thereof. Then, holes (through holes 6 and alignment marks 7) can be formed in the base insulating layer 2. In forming the hole, an etching resist having a pattern corresponding to the through hole 6 and the alignment mark 7 is disposed on the lower surface of the base insulating layer 2, and after etching the base insulating layer 2, the etching resist is removed. Alternatively, the through hole 6 and the alignment mark 7 are formed in the base insulating layer 2 using a laser.

(導体層配置工程)
導体層形成工程では、図3Cおよび図5Cに示すように、ベース絶縁層2の下側に、導体層の一例としての金属薄膜12を配置する。すなわち、ベース絶縁層2の下面全面に、金属薄膜12を形成する。
(Conductor layer placement process)
In the conductor layer forming step, as shown in FIGS. 3C and 5C, a metal thin film 12 as an example of a conductor layer is disposed below the insulating base layer 2. That is, the metal thin film 12 is formed on the entire lower surface of the base insulating layer 2.

金属薄膜12の配置では、貫通穴6およびアライメントマーク7において、金属薄膜12の上面(厚み方向一方面)が金属シート10の下面と接触するように、金属薄膜12を形成する。具体的には、貫通穴6から露出する金属シート10などの表面(第1露出面13)、マーク用穴11から露出する金属シート10などの表面(第2露出面14)、および、ベース絶縁層2の下面を被覆するように、金属薄膜12を形成する。   In the arrangement of the metal thin film 12, the metal thin film 12 is formed so that the upper surface (one surface in the thickness direction) of the metal thin film 12 is in contact with the lower surface of the metal sheet 10 in the through hole 6 and the alignment mark 7. Specifically, the surface (first exposed surface 13) of the metal sheet 10 exposed from the through hole 6, the surface (second exposed surface 14) of the metal sheet 10 exposed from the mark hole 11, and the base insulation. A metal thin film 12 is formed so as to cover the lower surface of the layer 2.

金属薄膜12を配置する方法としては、例えば、スパッタリング法、真空蒸着法、イオンプレーティング法などの乾式方法、例えば、無電解めっき(無電解銅めっき、無電解ニッケルめっきなど)などの湿式方法が挙げられ、好ましくは、乾式法が挙げられ、より好ましくは、スパッタリング法が挙げられる。これにより、密着性が良好で均一な薄膜(具体的には、スパッタ膜)を第1露出面13および第2露出面14に確実に配置することができる。また、後述する除去工程で選択的に金属薄膜12を確実に除去ですることができる。   Examples of the method for disposing the metal thin film 12 include dry methods such as sputtering, vacuum deposition, and ion plating, and wet methods such as electroless plating (electroless copper plating, electroless nickel plating, etc.). Preferably, a dry method is mentioned, More preferably, a sputtering method is mentioned. Thereby, a uniform thin film (specifically, a sputtered film) having good adhesion can be reliably disposed on the first exposed surface 13 and the second exposed surface 14. In addition, the metal thin film 12 can be selectively removed with certainty in a removing step described later.

金属薄膜12の材料としては、後述する除去工程で選択的に金属薄膜12を除去できる金属材料であり、例えば、銅、クロム、ニクロムなどの金属が挙げられる。   The material of the metal thin film 12 is a metal material that can selectively remove the metal thin film 12 in a removing process described later, and examples thereof include metals such as copper, chromium, and nichrome.

金属薄膜12の厚みは、例えば、10nm以上、好ましくは、30nm以上であり、また、例えば、200nm以下、好ましくは、100nm以下である。   The thickness of the metal thin film 12 is, for example, 10 nm or more, preferably 30 nm or more, and for example, 200 nm or less, preferably 100 nm or less.

(配線形成工程)
配線形成工程では、貫通穴6と重なるように、配線パターン3をサブトラクティブによって形成する。すなわち、サブトラクティブ法を実施して、金属シート10から不要な部分を除去して、配線パターン3を形成する。
(Wiring formation process)
In the wiring formation step, the wiring pattern 3 is formed by subtractive so as to overlap the through hole 6. That is, the subtractive method is performed to remove unnecessary portions from the metal sheet 10 to form the wiring pattern 3.

まず、図3Dおよび図5Dに示すように、金属薄膜12の下面に、支持フィルム15を配置する。   First, as shown in FIGS. 3D and 5D, the support film 15 is disposed on the lower surface of the metal thin film 12.

支持フィルム15としては、例えば、後の工程において、金属薄膜12から容易に引き剥がすことができる微粘着性を有するセパレータフィルムが挙げられる。支持フィルム15の配置によって、金属シート10およびベース絶縁層2を確実に支持するとともに、後述する電着工程において、金属薄膜12の下面にカバー絶縁層4が被膜することを防止することができる。   As the support film 15, for example, a separator film having slight adhesiveness that can be easily peeled off from the metal thin film 12 in a later step is used. The arrangement of the support film 15 can reliably support the metal sheet 10 and the base insulating layer 2 and can prevent the cover insulating layer 4 from being coated on the lower surface of the metal thin film 12 in the electrodeposition process described later.

次いで、図3Eおよび図5Eに示すように、サブトラクティブ法を実施する。具体的には、配線パターン3(後述)に対応するパターンを有するドライフィルムレジスト16(仮想線参照)を金属シート10の上に配置し、続いて、配線パターン3以外の不要な金属シート10を、エッチングによって除去し、最後に、ドライフィルムレジスト16を、エッチングまたは剥離などによって除去する。   Next, as shown in FIGS. 3E and 5E, a subtractive method is performed. Specifically, a dry film resist 16 (see virtual line) having a pattern corresponding to the wiring pattern 3 (described later) is disposed on the metal sheet 10, and then an unnecessary metal sheet 10 other than the wiring pattern 3 is attached. The dry film resist 16 is finally removed by etching or peeling.

パターンを有するドライフィルムレジスト16の配置方法では、金属シート10の上面全面にドライフィルムレジスト16を配置し、配線パターン3に対応するパターンを有するフォトマスクを介して露光および現像し、必要により加熱硬化させる。   In the method of disposing the dry film resist 16 having a pattern, the dry film resist 16 is disposed on the entire upper surface of the metal sheet 10, exposed and developed through a photomask having a pattern corresponding to the wiring pattern 3, and heated and cured as necessary. Let

この際、下側から検知装置でアライメントマーク7を認識することによって、厚み方向に投影したときに貫通穴6と重複する位置に、パターンを有するドライフィルムレジスト16が残存するように、ドライフィルムレジスト16を露光および現像する。   At this time, by recognizing the alignment mark 7 with a detection device from the lower side, the dry film resist 16 remains so that the dry film resist 16 having a pattern remains at a position overlapping the through hole 6 when projected in the thickness direction. 16 is exposed and developed.

エッチングとしては、例えば、化学エッチングなどのウェットエッチングが挙げられる。なお、ウェットエッチングの場合、金属シート10の上部が下部と比較して、エッチングされ易いため、配線パターン3は、側断面視形状が下側に向かって広がるテーパ形状を有する。   Examples of the etching include wet etching such as chemical etching. In the case of wet etching, the upper part of the metal sheet 10 is more easily etched than the lower part, so that the wiring pattern 3 has a tapered shape in which a side sectional view shape extends downward.

これにより、支持フィルム15、金属薄膜12、ベース絶縁層2および配線パターン3を順に備える被電着体17を得る。   Thereby, the to-be-adhered body 17 provided with the support film 15, the metal thin film 12, the base insulating layer 2, and the wiring pattern 3 in order is obtained.

(電着工程)
電着工程では、図3Fおよび図5Fに示すように、電着によって、配線パターン3を、保護層の一例としてのカバー絶縁層4で被覆する。すなわち、電着塗装によって、配線パターン3の上面および側面に、電着塗装膜からなるカバー絶縁層4を形成する。
(Electrodeposition process)
In the electrodeposition process, as shown in FIGS. 3F and 5F, the wiring pattern 3 is covered with a cover insulating layer 4 as an example of a protective layer by electrodeposition. That is, the cover insulating layer 4 made of an electrodeposition coating film is formed on the upper surface and side surfaces of the wiring pattern 3 by electrodeposition coating.

具体的には、被電着体17を電着塗料含有液体に浸漬し、続いて、被電着体17に電流を印加することによって、配線パターン3の表面に電着塗料を析出させ、続いて、析出した電着塗料を乾燥させる。これにより、電着塗料から形成される電着塗装膜(すなわち、カバー絶縁層4)が、配線パターン3の表面(上面および側面)に被覆される。   Specifically, the electrodeposition 17 is immersed in the electrodeposition paint-containing liquid, and then an electric current is applied to the electrodeposition 17 to deposit the electrodeposition paint on the surface of the wiring pattern 3. Then, the deposited electrodeposition paint is dried. Thereby, the electrodeposition coating film (that is, the cover insulating layer 4) formed from the electrodeposition paint is coated on the surface (upper surface and side surface) of the wiring pattern 3.

電着塗料(すなわち、カバー絶縁層4の絶縁性材料)としては、例えば、水中でイオン性を有する樹脂であって、公知または市販のものが挙げられ、例えば、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、または、それらの混合などが挙げられる。   Examples of the electrodeposition paint (that is, the insulating material of the cover insulating layer 4) include resins that are ionic in water and known or commercially available, such as acrylic resins, epoxy resins, Examples thereof include a polyimide resin or a mixture thereof.

被電着体17に電流を印加するには、外部電源に接続するリード線(図示せず)を金属薄膜12に接続する。これにより、リード線および金属薄膜12を介して、第1露出面13から配線パターン3全体に直流電流が印加される。   In order to apply a current to the electrodeposit 17, a lead wire (not shown) connected to an external power source is connected to the metal thin film 12. As a result, a direct current is applied from the first exposed surface 13 to the entire wiring pattern 3 via the lead wire and the metal thin film 12.

電着塗装としては、被電着体17(具体的には、配線パターン3)を陰極として採用するアニオン型電着塗装、被電着体17を陽極として採用するカチオン型電着塗装のいずれであってもよい。   As the electrodeposition coating, either an anionic electrodeposition coating that employs the electrodeposited body 17 (specifically, the wiring pattern 3) as a cathode, or a cation type electrodeposition coating that employs the electrodeposited body 17 as an anode. There may be.

電着塗料の乾燥温度は、例えば、90℃以上、150℃以下であり、また、乾燥時間は、例えば、1分以上、30分以下である。   The drying temperature of the electrodeposition paint is, for example, 90 ° C. or more and 150 ° C. or less, and the drying time is, for example, 1 minute or more and 30 minutes or less.

これにより、配線パターン3の上面および側面に、カバー絶縁層4(電着塗装膜)が形成される。   Thereby, the cover insulating layer 4 (electrodeposition coating film) is formed on the upper surface and the side surface of the wiring pattern 3.

なお、必要に応じて、電着前に、脱脂および酸洗により、配線パターン3の表面を洗浄する。また、必要に応じて、電着後に、焼き付けにより、電着塗料を加熱硬化する。焼き付け時の加熱温度としては、例えば、150℃以上、250℃以下であり、また、加熱時間は、例えば、10分以上、5時間以下である。   If necessary, the surface of the wiring pattern 3 is cleaned by degreasing and pickling before electrodeposition. If necessary, the electrodeposition paint is heat-cured by baking after electrodeposition. The heating temperature at the time of baking is, for example, 150 ° C. or more and 250 ° C. or less, and the heating time is, for example, 10 minutes or more and 5 hours or less.

(第1磁性層配置工程)
第1磁性層配置工程(機能層配置工程の一例)では、図4Gおよび図6Gに示すように、ベース絶縁層2およびカバー絶縁層4の上側に、機能層の一例としての第1磁性層5を配置する。すなわち、カバー絶縁層4の上面および側面、ならびに、カバー絶縁層4から露出するベース絶縁層2の上面を被覆するように、これらの上側に、第1磁性層5を積層する。
(First magnetic layer arranging step)
In the first magnetic layer arranging step (an example of the functional layer arranging step), as shown in FIGS. 4G and 6G, the first magnetic layer 5 as an example of the functional layer is formed above the base insulating layer 2 and the cover insulating layer 4. Place. That is, the first magnetic layer 5 is laminated on the upper surface and side surfaces of the insulating cover layer 4 and the upper surface of the insulating base layer 2 exposed from the insulating cover layer 4 so as to cover the upper surface and side surfaces thereof.

第1磁性層5の材料は、例えば、特開2014−189015号公報などに開示される磁性組成物(好ましくは、軟磁性組成物)などが挙げられる。具体的には、第1磁性層5の材料は、磁性粒子(好ましくは、軟磁性粒子、例えば、Fe−Si−A1合金など)および樹脂(好ましくは、熱硬化性樹脂、例えば、エポキシ樹脂、フェノール樹脂など)を有する。   Examples of the material of the first magnetic layer 5 include a magnetic composition (preferably a soft magnetic composition) disclosed in JP 2014-189015 A and the like. Specifically, the material of the first magnetic layer 5 includes magnetic particles (preferably soft magnetic particles such as an Fe-Si-A1 alloy) and a resin (preferably a thermosetting resin such as an epoxy resin, Phenolic resin etc.).

第1磁性層5を配置するには、例えば、磁性組成物から形成される半硬化状態の磁性シートをベース絶縁層2およびカバー絶縁層4の上面に対して押圧し、その後または押圧と同時に、半硬化状態の磁性シートを加熱硬化させる。詳しくは、特開2014−189015号公報が参照される。   In order to dispose the first magnetic layer 5, for example, a semi-cured magnetic sheet formed from a magnetic composition is pressed against the upper surfaces of the base insulating layer 2 and the cover insulating layer 4, and thereafter or simultaneously with the pressing, The semi-cured magnetic sheet is cured by heating. For details, refer to JP2014-189015A.

これにより、第1磁性層5が、ベース絶縁層2およびカバー絶縁層4の上面に、配置される。   Thereby, the first magnetic layer 5 is disposed on the upper surfaces of the base insulating layer 2 and the cover insulating layer 4.

(導体層除去工程)
導体層除去工程では、金属薄膜12(導体層)を除去する。
(Conductor layer removal process)
In the conductor layer removing step, the metal thin film 12 (conductor layer) is removed.

まず、支持フィルム15を、図4Hおよび図6Hに示すように、剥離により、金属薄膜12から除去する。   First, as shown in FIGS. 4H and 6H, the support film 15 is removed from the metal thin film 12 by peeling.

次いで、金属薄膜12を、図4Iおよび図6Iに示すように、エッチングまたは剥離により、ベース絶縁層2から除去する。好ましくは、エッチングにより金属薄膜12を除去する。エッチングとしては、上記したウェットエッチングなどが挙げられる。   Next, the metal thin film 12 is removed from the base insulating layer 2 by etching or peeling as shown in FIGS. 4I and 6I. Preferably, the metal thin film 12 is removed by etching. Examples of the etching include the above-described wet etching.

金属薄膜12をエッチングにより除去する場合、必要に応じて、図4Hおよび図6Hの仮想線が参照されるように、エッチング前に、第1磁性層5を保護するために、第1磁性層5の上面全面に保護シート(マスキングシートなど)28を配置し、エッチング後に、保護シート28を除去する。   In the case where the metal thin film 12 is removed by etching, the first magnetic layer 5 is protected before the etching so as to protect the first magnetic layer 5 as necessary, as indicated by the phantom lines in FIGS. 4H and 6H. A protective sheet (masking sheet or the like) 28 is disposed on the entire upper surface of the substrate, and the protective sheet 28 is removed after etching.

これにより、ベース絶縁層2の下面、第1露出面13および第2露出面14が露出される。   Thereby, the lower surface of the base insulating layer 2, the first exposed surface 13 and the second exposed surface 14 are exposed.

(第2磁性層配置工程)
第2磁性層配置工程では、図4Jおよび図6Jに示すように、ベース絶縁層2の下側に、第2磁性層18を配置する。すなわち、ベース絶縁層2の下面に、接着剤層19を介して、第2磁性層18を積層する。
(Second magnetic layer arranging step)
In the second magnetic layer arranging step, the second magnetic layer 18 is arranged below the base insulating layer 2 as shown in FIGS. 4J and 6J. That is, the second magnetic layer 18 is laminated on the lower surface of the base insulating layer 2 via the adhesive layer 19.

まず、接着剤層19を第2磁性層18の上面に配置して、接着剤層19と第2磁性層18との積層体を用意する。   First, the adhesive layer 19 is disposed on the upper surface of the second magnetic layer 18 to prepare a laminate of the adhesive layer 19 and the second magnetic layer 18.

第2磁性層18の材料は、第1磁性層5の材料と同一である。第2磁性層18は、第1磁性層5で例示した方法で作製することができる。   The material of the second magnetic layer 18 is the same as the material of the first magnetic layer 5. The second magnetic layer 18 can be produced by the method exemplified for the first magnetic layer 5.

接着剤層19の材料としては、公知または市販の接着剤組成物および粘着剤組成物が挙げられ、例えば、アクリル系組成物、エポキシ系組成物、ゴム系組成物、シリコーン系組成物などが挙げられる。   Examples of the material for the adhesive layer 19 include known or commercially available adhesive compositions and pressure-sensitive adhesive compositions, such as acrylic compositions, epoxy compositions, rubber compositions, and silicone compositions. It is done.

接着剤層19の配置としては、接着剤組成物を第2磁性層18に塗布する方法、粘着テープを第2磁性層18に押圧する方法などが挙げられる。   Examples of the arrangement of the adhesive layer 19 include a method of applying an adhesive composition to the second magnetic layer 18 and a method of pressing an adhesive tape against the second magnetic layer 18.

次いで、接着剤層19と第2磁性層18との積層体を、接着剤層19およびベース絶縁層2が接触するように、ベース絶縁層2の下面に配置する。この際、接着剤層19は、貫通穴6およびマーク用穴11の内部が接着剤層19で充填されるように、ベース絶縁層2の下面に配置する。   Next, the laminate of the adhesive layer 19 and the second magnetic layer 18 is disposed on the lower surface of the base insulating layer 2 so that the adhesive layer 19 and the base insulating layer 2 are in contact with each other. At this time, the adhesive layer 19 is disposed on the lower surface of the base insulating layer 2 so that the insides of the through holes 6 and the mark holes 11 are filled with the adhesive layer 19.

なお、第2磁性層配置工程では、接着剤層19の穴への充填性が良好な観点から、ベース絶縁層2の下面に接着剤層19を塗布などにより配置し、次いで、第2磁性層18を接着剤層19の下面に配置することもできる。一方、生産性の観点からは、上記のように、接着剤層19と第2磁性層18との積層体を用意し、ベース絶縁層2の下面に配置する。   In the second magnetic layer arranging step, the adhesive layer 19 is arranged on the lower surface of the base insulating layer 2 by coating or the like from the viewpoint of good filling of the adhesive layer 19 into the holes, and then the second magnetic layer 18 can also be placed on the underside of the adhesive layer 19. On the other hand, from the viewpoint of productivity, as described above, a laminated body of the adhesive layer 19 and the second magnetic layer 18 is prepared and disposed on the lower surface of the base insulating layer 2.

これにより、インダクタ1が得られる。   Thereby, the inductor 1 is obtained.

(インダクタ)
インダクタ1は、図1に示すように、前後方向および左右方向に延びる略矩形シート形状を有する。インダクタ1は、図2A〜Bに示すように、第2磁性層18と、接着剤層19と、ベース絶縁層2と、配線パターン3と、カバー絶縁層4と、第1磁性層5とを厚み方向にこの順で備える。
(Inductor)
As shown in FIG. 1, the inductor 1 has a substantially rectangular sheet shape extending in the front-rear direction and the left-right direction. 2A-B, the inductor 1 includes a second magnetic layer 18, an adhesive layer 19, a base insulating layer 2, a wiring pattern 3, a cover insulating layer 4, and a first magnetic layer 5. Provide in this order in the thickness direction.

第2磁性層18は、インダクタ1に高いインダクタンスを付与する層である。第2磁性層18は、インダクタ1における最下層である。第2磁性層18は、平面視においてベース絶縁層2と略同一形状を有し、前後方向および左右方向に延びるシート形状を有する。   The second magnetic layer 18 is a layer that imparts high inductance to the inductor 1. The second magnetic layer 18 is the lowest layer in the inductor 1. The second magnetic layer 18 has substantially the same shape as the base insulating layer 2 in plan view, and has a sheet shape extending in the front-rear direction and the left-right direction.

第2磁性層18の厚みは、例えば、10μm以上、好ましくは、50μm以上であり、また、例えば、500μm以下、好ましくは、300μm以下である。   The thickness of the 2nd magnetic layer 18 is 10 micrometers or more, for example, Preferably, it is 50 micrometers or more, for example, is 500 micrometers or less, Preferably, it is 300 micrometers or less.

接着剤層19は、第2磁性層18とベース絶縁層2とを接着する層である。接着剤層19は、第2磁性層18の上面に配置されている。具体的には、接着剤層19は、第2磁性層18とベース絶縁層2との間に、第2磁性層18の上面およびベース絶縁層2の下面に接触するように、配置されている。   The adhesive layer 19 is a layer that bonds the second magnetic layer 18 and the base insulating layer 2 together. The adhesive layer 19 is disposed on the upper surface of the second magnetic layer 18. Specifically, the adhesive layer 19 is disposed between the second magnetic layer 18 and the base insulating layer 2 so as to be in contact with the upper surface of the second magnetic layer 18 and the lower surface of the base insulating layer 2. .

接着剤層19は、ベース絶縁層2における貫通穴6およびマーク用穴11の内部に充填されている。すなわち、接着剤層19の上面は、配線パターン3の第1露出面13および第1磁性層5の第2露出面14に接触している。   The adhesive layer 19 is filled in the through holes 6 and the mark holes 11 in the base insulating layer 2. That is, the upper surface of the adhesive layer 19 is in contact with the first exposed surface 13 of the wiring pattern 3 and the second exposed surface 14 of the first magnetic layer 5.

接着剤層19の厚み(最大厚み)は、例えば、0.5μm以上、好ましくは、1μm以上であり、また、例えば、10μm以下、好ましくは、5μm以下である。   The thickness (maximum thickness) of the adhesive layer 19 is, for example, 0.5 μm or more, preferably 1 μm or more, and for example, 10 μm or less, preferably 5 μm or less.

ベース絶縁層2は、配線パターン3を支持する層である。ベース絶縁層2は、接着剤層19の上面に配置されている。ベース絶縁層2の上面には、配線パターン3、カバー絶縁層4および第1磁性層5が配置されている。ベース絶縁層2は、インダクタ1と同一の外形形状であるシート形状を有する。ベース絶縁層2は、貫通穴6およびアライメントマーク7を備える。   The base insulating layer 2 is a layer that supports the wiring pattern 3. The base insulating layer 2 is disposed on the upper surface of the adhesive layer 19. A wiring pattern 3, a cover insulating layer 4, and a first magnetic layer 5 are disposed on the upper surface of the base insulating layer 2. The base insulating layer 2 has a sheet shape that is the same outer shape as the inductor 1. The base insulating layer 2 includes a through hole 6 and an alignment mark 7.

ベース絶縁層2の厚みは、例えば、0.1μm以上、好ましくは、1μm以上であり、また、例えば、15μm以下、好ましくは、5μm以下である。ベース絶縁層2の厚みが上記範囲であれば、インダクタンスの機械的強度を保ちつつ、インダクタ1の薄膜化を図ることができる。   The thickness of the base insulating layer 2 is, for example, 0.1 μm or more, preferably 1 μm or more, and for example, 15 μm or less, preferably 5 μm or less. If the thickness of the base insulating layer 2 is in the above range, the inductor 1 can be made thin while maintaining the mechanical strength of the inductance.

配線パターン3は、ベース絶縁層2の上面に配置されている。配線パターン3は、平面視略矩形状のループ形状を有する。   The wiring pattern 3 is disposed on the upper surface of the base insulating layer 2. The wiring pattern 3 has a substantially rectangular loop shape in plan view.

配線パターン3は、前後方向に延びる複数(2つ)の配線部21と、複数の配線部21の前端を接続する接続配線部22と、2つの配線部21の後端に配置される複数(2つ)の端子部23とを一体的に備える。   The wiring pattern 3 includes a plurality (two) of wiring portions 21 extending in the front-rear direction, a connection wiring portion 22 that connects the front ends of the plurality of wiring portions 21, and a plurality ( Two) terminal portions 23 are integrally provided.

複数の配線部21は、左右方向(所定方向の一例)に互いに間隔を隔てて配置される第1配線部21aおよび第2配線部21bを備える。複数の配線部21は、それぞれ、平面視において、前後方向に延びる略矩形状を有し、側断面視において、下側に向かって広がるテーパ形状を有する略台形形状を有する。   The plurality of wiring sections 21 include a first wiring section 21a and a second wiring section 21b that are arranged at intervals in the left-right direction (an example of a predetermined direction). Each of the plurality of wiring portions 21 has a substantially rectangular shape that extends in the front-rear direction in a plan view, and a substantially trapezoidal shape that has a tapered shape that extends downward in a side sectional view.

配線パターン3、特に、第1配線部21aおよび第2配線部21bは、共通する1枚のベース絶縁層2の上面に配置されている。すなわち、第1配線部21aを支持するベース絶縁層2と、第2配線部21bを支持するベース絶縁層2とは、互いに連続する。   The wiring pattern 3, in particular, the first wiring portion 21 a and the second wiring portion 21 b are disposed on the upper surface of the common base insulating layer 2. That is, the base insulating layer 2 that supports the first wiring portion 21a and the base insulating layer 2 that supports the second wiring portion 21b are continuous with each other.

接続配線部22は、第1配線部21aおよび第2配線部21bの前側に配置され、これらの前端を互いに接続する。すなわち、接続配線部22の左端部の後端縁は、第1配線部21aの前端縁と連続し、接続配線部22の右端部の前端縁は、第2配線部21bの前端縁と連続する。接続配線部22は、平面視において、左右方向に延びる略矩形状を有し、側断面視において、下側に向かって広がるテーパ形状を有する略台形形状を有する。   The connection wiring part 22 is arrange | positioned in front of the 1st wiring part 21a and the 2nd wiring part 21b, and connects these front ends mutually. That is, the rear end edge of the left end portion of the connection wiring portion 22 is continuous with the front end edge of the first wiring portion 21a, and the front end edge of the right end portion of the connection wiring portion 22 is continuous with the front end edge of the second wiring portion 21b. . The connection wiring portion 22 has a substantially rectangular shape extending in the left-right direction in a plan view, and has a substantially trapezoidal shape having a tapered shape that expands downward in a side sectional view.

複数(2つ)の端子部23は、第1配線部21aの後端および第2配線部21bの後端に、これらと連続するように配置されている。複数の端子部23の左右方向長さ(幅)は、配線部21の左右方向長さ(幅)よりも短い。端子部23は、平面視において、略矩形状を有し、側断面視において、下側に向かって広がるテーパ形状を有する略台形形状を有する。   A plurality (two) of terminal portions 23 are arranged at the rear end of the first wiring portion 21a and the rear end of the second wiring portion 21b so as to be continuous therewith. The length (width) in the left-right direction of the plurality of terminal portions 23 is shorter than the length (width) in the left-right direction of the wiring portion 21. The terminal part 23 has a substantially rectangular shape in plan view, and has a substantially trapezoidal shape having a tapered shape that expands downward in a side sectional view.

配線部21の幅(左右方向長さ)および接続配線部22の幅(前後方向長さ)は、それぞれ、例えば、25μm以上、好ましくは、100μm以上であり、また、例えば、2000μm以下、好ましくは、750μm以下である。   The width (length in the left-right direction) of the wiring part 21 and the width (length in the front-rear direction) of the connection wiring part 22 are, for example, 25 μm or more, preferably 100 μm or more, and for example, 2000 μm or less, preferably 750 μm or less.

配線パターン3の厚みは、上記した金属シート10の厚みと同一である。   The thickness of the wiring pattern 3 is the same as the thickness of the metal sheet 10 described above.

配線パターン3の材料は、金属シート10の材料と同一であり、好ましくは、銅が挙げられる。配線パターン3が銅から形成される銅配線であれば、銅が良好な導電性およびパターニング性を備えるため、良好な導電性および微細なパターニングを備えるインダクタ1を容易に製造することができる。   The material of the wiring pattern 3 is the same as the material of the metal sheet 10, and preferably copper. If the wiring pattern 3 is a copper wiring formed of copper, since copper has good conductivity and patterning properties, the inductor 1 having good conductivity and fine patterning can be easily manufactured.

カバー絶縁層4は、配線パターン3を保護する絶縁層である。カバー絶縁層4は、配線パターン3の上面全面および側面全面を被覆するように、ベース絶縁層2の上に配置されている。   The insulating cover layer 4 is an insulating layer that protects the wiring pattern 3. The insulating cover layer 4 is disposed on the insulating base layer 2 so as to cover the entire upper surface and side surfaces of the wiring pattern 3.

カバー絶縁層4は、第1配線部21aを被覆する第1カバー絶縁部4aと、第2配線部21bを被覆する第2カバー絶縁部4bと、接続配線部22を被覆する第3カバー絶縁部4cと、複数(2つ)の端子部23を被覆する複数(2つ)の第4カバー絶縁部4dとを一体的に備える。   The cover insulating layer 4 includes a first cover insulating portion 4a that covers the first wiring portion 21a, a second cover insulating portion 4b that covers the second wiring portion 21b, and a third cover insulating portion that covers the connection wiring portion 22. 4c and a plurality (two) of fourth cover insulating portions 4d that cover the plurality (two) of terminal portions 23 are integrally provided.

カバー絶縁層4において、左側の第4カバー絶縁部4d、第1カバー絶縁部4a、第3カバー絶縁部4c、第2カバー絶縁部4bおよび右側の第4カバー絶縁部4dは、この順に、左右方向または前後方向に連続する。   In the cover insulating layer 4, the left fourth cover insulating portion 4d, the first cover insulating portion 4a, the third cover insulating portion 4c, the second cover insulating portion 4b, and the right fourth cover insulating portion 4d are arranged in this order. Continuous in the direction or front-rear direction.

また、図2Aの断面視に示すように、カバー絶縁層4において、第1カバー絶縁部4aおよび第2カバー絶縁部4bは、直接的に互いに連続しない。すなわち、左右方向において互いに隣接する複数の配線部21(第1配線部21aおよび第2配線部21b)の間24を連続するようには、カバー絶縁層4は、形成していない。より具体的には、複数の配線部間24において、実質的に、カバー絶縁層4が存在しない(ただし、配線部21の側面を被覆するカバー絶縁層4(4a、4b)は除く)。   2A, in the cover insulating layer 4, the first cover insulating portion 4a and the second cover insulating portion 4b are not directly connected to each other. That is, the insulating cover layer 4 is not formed so as to continue between the plurality of wiring portions 21 (the first wiring portion 21a and the second wiring portion 21b) adjacent to each other in the left-right direction. More specifically, the insulating cover layer 4 is not substantially present between the plurality of wiring portions 24 (however, the insulating cover layer 4 (4a, 4b) covering the side surface of the wiring portion 21 is excluded).

カバー絶縁層4の厚みは、例えば、0.5μm以上、好ましくは、1μm以上であり、また、例えば、10μm以下、好ましくは、7μm以下である。これにより、配線パターン3と第1磁性層5とが接触しながら、配線パターン3と第1磁性層5との距離を近接させることができる。したがって、インダクタ1のインダクタンスをより一層向上させることができる。   The thickness of the insulating cover layer 4 is, for example, 0.5 μm or more, preferably 1 μm or more, and for example, 10 μm or less, preferably 7 μm or less. Thereby, the distance between the wiring pattern 3 and the first magnetic layer 5 can be made closer while the wiring pattern 3 and the first magnetic layer 5 are in contact with each other. Therefore, the inductance of the inductor 1 can be further improved.

第1磁性層5は、インダクタ1に高いインダクタンスを付与する層である。第1磁性層5は、平面視においてベース絶縁層2と略同一形状を有し、前後方向および左右方向に延びるシート形状を有する。   The first magnetic layer 5 is a layer that imparts high inductance to the inductor 1. The first magnetic layer 5 has substantially the same shape as the base insulating layer 2 in plan view, and has a sheet shape extending in the front-rear direction and the left-right direction.

第1磁性層5は、インダクタ1における最上層である。第1磁性層5は、ベース絶縁層2およびカバー絶縁層4の上に配置されている。具体的には、第1磁性層5は、カバー絶縁層4の上面および側面を被覆するように、ベース絶縁層2の上面に配置されている。   The first magnetic layer 5 is the uppermost layer in the inductor 1. The first magnetic layer 5 is disposed on the base insulating layer 2 and the cover insulating layer 4. Specifically, the first magnetic layer 5 is disposed on the upper surface of the base insulating layer 2 so as to cover the upper surface and side surfaces of the insulating cover layer 4.

第1磁性層5は、配線部間24において、配線部21の上下方向全体にわたって、存在する。すなわち、配線部間24において、第1磁性層5は、ベース絶縁層2の上面から、配線部21よりも高い位置まで、存在する。また、第1磁性層5は、実質的に、配線部間24の全部を充填する。具体的には、配線部21(第1配線部21a、第2配線部21b)とそれを被覆するカバー絶縁層4(第1カバー絶縁部4a、第2カバー絶縁部4b)とから構成される部材をカバー配線部とした際に、互いに隣接するカバー配線部の間には、側断面視において、第1磁性層5のみが存在する。   The first magnetic layer 5 exists over the entire vertical direction of the wiring portion 21 between the wiring portions 24. In other words, the first magnetic layer 5 exists from the upper surface of the base insulating layer 2 to a position higher than the wiring portion 21 in the wiring portion 24. Further, the first magnetic layer 5 substantially fills the entire wiring portion 24. Specifically, the wiring portion 21 (the first wiring portion 21a and the second wiring portion 21b) and the cover insulating layer 4 (the first cover insulating portion 4a and the second cover insulating portion 4b) covering the wiring portion 21 are configured. When the member is a cover wiring part, only the first magnetic layer 5 exists between the cover wiring parts adjacent to each other in a side sectional view.

第1磁性層5の厚みは、例えば、10μm以上、好ましくは、50μm以上であり、また、例えば、500μm以下、好ましくは、300μm以下である。   The thickness of the 1st magnetic layer 5 is 10 micrometers or more, for example, Preferably, it is 50 micrometers or more, for example, is 500 micrometers or less, Preferably, it is 300 micrometers or less.

インダクタ1は、後述する電子機器ではなく、電子機器の一部品、すなわち、電子機器を作製するための部品であり、電子素子(チップ、キャパシタなど)や、電子素子を実装する実装基板を含まず、部品単独で流通し、産業上利用可能なデバイスである。   The inductor 1 is not an electronic device to be described later, but is a component of the electronic device, that is, a component for manufacturing the electronic device, and does not include an electronic element (chip, capacitor, etc.) or a mounting substrate on which the electronic element is mounted. It is a device that can be distributed industrially and used by industry.

このインダクタ1は、例えば、電子機器などに搭載される(組み込まれる)。図示しないが、電子機器は、実装基板と、実装基板に実装される電子素子(チップ、キャパシタなど)とを備える。そして、電子機器において、インダクタ1は、実装基板に実装される。具体的には、図7に示すように、端子部23が露出するように、第1磁性層5およびカバー絶縁層4を厚み方向に貫通する複数のビア25(貫通穴)を形成し、ビア25の内周面に絶縁処理を実施する。次いで、ビア25内部に、導電性の接続部材26を、接続部材26の一端が端子部23の上面と接触するように、配置する。インダクタ1は、接続部材26を介して実装基板に実装され、他の電子機器と電気的に接続され、受動素子として作用する。   For example, the inductor 1 is mounted (embedded) in an electronic device or the like. Although not shown, the electronic device includes a mounting substrate and electronic elements (chip, capacitor, etc.) mounted on the mounting substrate. In the electronic device, the inductor 1 is mounted on a mounting board. Specifically, as shown in FIG. 7, a plurality of vias 25 (through holes) penetrating the first magnetic layer 5 and the cover insulating layer 4 in the thickness direction are formed so that the terminal portions 23 are exposed. An insulation treatment is performed on the inner peripheral surface of 25. Next, the conductive connection member 26 is disposed inside the via 25 so that one end of the connection member 26 is in contact with the upper surface of the terminal portion 23. The inductor 1 is mounted on the mounting substrate via the connection member 26, is electrically connected to other electronic devices, and functions as a passive element.

そして、このインダクタ1の製造方法では、貫通穴6を有するベース絶縁層2と、ベース絶縁層2の上側に配置される金属シート10とを備える積層体8を用意する用意工程と、厚み方向に投影したときに貫通穴6と重なるように、配線パターン3をサブトラクティブ法によって形成する配線形成工程と、貫通穴6を介して電着のために給電することによって、配線パターン3を第1磁性層5で被覆する電着工程とを備える。   And in the manufacturing method of this inductor 1, the preparation process which prepares the laminated body 8 provided with the base insulating layer 2 which has the through-hole 6, and the metal sheet 10 arrange | positioned above the base insulating layer 2, and the thickness direction A wiring forming process for forming the wiring pattern 3 by a subtractive method so as to overlap with the through hole 6 when projected, and supplying power for electrodeposition through the through hole 6, thereby making the wiring pattern 3 have a first magnetic property. An electrodeposition step of covering with the layer 5.

この製造方法では、配線パターン3をサブトラクティブ法によって形成する。すなわち、金属シート10からエッチングで配線パターン3を形成することができる。このため、比較的厚い配線パターン3を短時間で形成することができ、生産性に優れる。また、配線パターン3の微細化が容易であり、配線パターン3の設計自由度が高い。   In this manufacturing method, the wiring pattern 3 is formed by a subtractive method. That is, the wiring pattern 3 can be formed from the metal sheet 10 by etching. For this reason, the relatively thick wiring pattern 3 can be formed in a short time, and the productivity is excellent. Further, the wiring pattern 3 can be easily miniaturized, and the design freedom of the wiring pattern 3 is high.

また、配線パターン3の裏面側にある貫通穴6を介して給電することによって、配線パターン3にカバー絶縁層4を被覆する。このため、配線パターン3の上面および側面の全面をカバー絶縁層4(電着塗装膜)で被覆することができ、配線パターン3の露出を抑制することができる。すなわち、図10Fに示す露出面46は生じない。したがって、カバー絶縁層4で被覆した配線パターン3の上側に、さらに第1磁性層5を配置した場合においても、第1磁性層5が、配線パターン3に直接接触することを抑制することができ、その結果、配線パターン3の短絡を抑制することができる。さらには、電着塗装によってカバー絶縁層4を被覆するため、配線パターン3の表面に対して、カバー絶縁層4を薄く均一に確実に被覆することができる。   Further, the insulating cover layer 4 is covered with the wiring pattern 3 by supplying power through the through hole 6 on the back side of the wiring pattern 3. For this reason, the entire upper surface and side surfaces of the wiring pattern 3 can be covered with the insulating cover layer 4 (electrodeposition coating film), and the exposure of the wiring pattern 3 can be suppressed. That is, the exposed surface 46 shown in FIG. 10F does not occur. Therefore, even when the first magnetic layer 5 is further disposed on the upper side of the wiring pattern 3 covered with the insulating cover layer 4, it is possible to suppress the first magnetic layer 5 from directly contacting the wiring pattern 3. As a result, a short circuit of the wiring pattern 3 can be suppressed. Furthermore, since the insulating cover layer 4 is covered by electrodeposition coating, the insulating cover layer 4 can be covered thinly and uniformly on the surface of the wiring pattern 3.

また、この製造方法は、配線形成工程前に、ベース絶縁層2の下側に、金属薄膜12を配置する導体層配置工程と、電着工程後に、金属薄膜12を除去する導体層除去工程とを備える。   In addition, this manufacturing method includes a conductor layer disposing step for disposing the metal thin film 12 below the insulating base layer 2 before the wiring forming step, and a conductor layer removing step for removing the metal thin film 12 after the electrodeposition step. Is provided.

このため、金属薄膜12および貫通穴6を介して、配線部21に給電することをできる。すなわち、ベース絶縁層2の下面に広がる金属薄膜12に給電すればよいため、配線部21への給電が容易である。したがって、配線部21を容易に被覆することができる。   For this reason, power can be supplied to the wiring part 21 through the metal thin film 12 and the through hole 6. That is, since it suffices to supply power to the metal thin film 12 spreading on the lower surface of the base insulating layer 2, power supply to the wiring portion 21 is easy. Therefore, the wiring part 21 can be easily covered.

また、この製造方法では、電着工程後に、ベース絶縁層2およびカバー絶縁層4の上側に、第1磁性層5を配置する機能層配置工程を備える。   In addition, this manufacturing method includes a functional layer arranging step of arranging the first magnetic layer 5 on the upper side of the insulating base layer 2 and the insulating cover layer 4 after the electrodeposition step.

このため、インダクタ1に、高いインダクタンス機能を付与することができる。   For this reason, the inductor 1 can be provided with a high inductance function.

(変形例)
以下の各変形例において、上記した一実施形態と同様の部材および工程については、同一の参照符号を付し、その詳細な説明を省略する。また、各変形例を適宜組み合わせることができる。さらに、各変形例は、特記する以外、上記一実施形態と同様の作用効果を奏することができる。
(Modification)
In the following modifications, members and processes similar to those in the above-described embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. Moreover, each modification can be combined suitably. Furthermore, each modification can produce the same effects as those of the above-described embodiment, unless otherwise specified.

第1変形例
上記一実施形態の電着工程では、図3Fおよび図5Fに示すように、電着塗装によって、配線パターン3の上面および側面に、保護層の一例としてのカバー絶縁層4を形成しているが、例えば、図8Aおよび図8Bに示すように、電着工程では、電解めっき法によって、配線パターン3の上面および側面に、保護層の一例としてのカバー金属層30を形成してもよい。
First Modification In the electrodeposition process of the above embodiment, as shown in FIGS. 3F and 5F, the cover insulating layer 4 as an example of a protective layer is formed on the upper surface and side surfaces of the wiring pattern 3 by electrodeposition coating. However, as shown in FIGS. 8A and 8B, for example, in the electrodeposition process, a cover metal layer 30 as an example of a protective layer is formed on the upper surface and side surfaces of the wiring pattern 3 by electrolytic plating. Also good.

電解めっき法による形成されるカバー金属層30としては、例えば、金、銀、銅、亜鉛、ニッケル、クロムなどが挙げられる。   Examples of the cover metal layer 30 formed by the electrolytic plating method include gold, silver, copper, zinc, nickel, and chromium.

第1変形例では、金属の種類に応じて、配線パターン3に所望の機能(耐久性、イオンマイグレーション防止性など)を付与することができる。また、カバー金属層30の材料を配線パターン3の材料と同一にすることにより、配線パターン3の表面性状や形状を調整することができる。   In the first modification, a desired function (durability, ion migration preventing property, etc.) can be imparted to the wiring pattern 3 according to the type of metal. Further, by making the material of the cover metal layer 30 the same as that of the wiring pattern 3, the surface property and shape of the wiring pattern 3 can be adjusted.

また、電着工程では、電解めっきおよび電着塗装を組み合わせてもよい。   In the electrodeposition process, electrolytic plating and electrodeposition coating may be combined.

第2変形例
上記一実施形態のインダクタ1の製造方法では、第2磁性層配置工程を備えているが、例えば、図示しないが、第2磁性層配置工程を備えなくてもよい。すなわち、製造されるインダクタ1は、第2磁性層18および接着剤層19を備えなくてもよい。より高いインダクタンスを備える観点から、好ましくは、インダクタ1の製造方法は、第2磁性層配置工程を備える。
Second Modification The manufacturing method of the inductor 1 according to the embodiment includes the second magnetic layer arranging step. For example, although not shown, the second magnetic layer arranging step may not be provided. That is, the manufactured inductor 1 may not include the second magnetic layer 18 and the adhesive layer 19. From the viewpoint of providing a higher inductance, the method for manufacturing the inductor 1 preferably includes a second magnetic layer arranging step.

第3変形例
配線パターン3の形状は、上記に限定されず、図示しないが、配線パターン3は、例えば、ミアンダ形状(蛇行形状)、平面視略円形状のループ形状などを有していてもよい。
Third Modification The shape of the wiring pattern 3 is not limited to the above, and although not shown, the wiring pattern 3 may have, for example, a meander shape (meandering shape), a loop shape having a substantially circular shape in plan view, or the like. Good.

図示しないが、インダクタ1は、その後の外形加工などによって、ベース絶縁層2においてアライメントマーク7を備えなくてもよい。   Although not shown, the inductor 1 may not include the alignment mark 7 in the base insulating layer 2 by subsequent outer shape processing or the like.

<その他の実施形態>
第1実施形態の配線基板の製造方法では、機能層が磁性層(第1磁性層5)であるが、例えば、図示しないが、インダクタ1以外の配線基板として、機能層を熱伝導層、電波遮蔽層、電波吸収層などとすることもできる。
<Other embodiments>
In the method for manufacturing a wiring board according to the first embodiment, the functional layer is a magnetic layer (first magnetic layer 5). For example, although not shown, the functional layer is a thermal conductive layer, radio wave as a wiring board other than the inductor 1. A shielding layer, a radio wave absorption layer, or the like can also be used.

熱伝導層としては、例えば、特開2012−238819号公報、特開2014−62220号公報に開示の熱伝導性シートが挙げられる。   As a heat conductive layer, the heat conductive sheet of Unexamined-Japanese-Patent No. 2012-238819 and Unexamined-Japanese-Patent No. 2014-62220 is mentioned, for example.

電波遮蔽層としては、例えば、特開2007−194570号公報に開示の電波遮蔽体が挙げられる。   As the radio wave shielding layer, for example, a radio wave shield disclosed in JP 2007-194570 A can be cited.

電波吸収層としては、例えば、特開2001−44687号公報に開示の電波吸収シートが挙げられる。   Examples of the radio wave absorption layer include a radio wave absorption sheet disclosed in JP-A-2001-44687.

この実施形態も、第1実施形態と同様の作用効果を奏する。   This embodiment also has the same operational effects as the first embodiment.

1 インダクタ
2 ベース絶縁層
3 配線パターン
4 カバー絶縁層
5 第1磁性層
6 貫通穴
8 積層体
12 金属薄膜
30 カバー金属層
DESCRIPTION OF SYMBOLS 1 Inductor 2 Base insulating layer 3 Wiring pattern 4 Cover insulating layer 5 1st magnetic layer 6 Through-hole 8 Laminated body 12 Metal thin film 30 Cover metal layer

Claims (4)

貫通穴を有する絶縁層と、前記絶縁層の厚み方向一方側に配置される金属層とを備える積層体を用意する用意工程と、
厚み方向に投影したときに前記貫通穴と重なるように、配線パターンをサブトラクティブ法によって形成する配線形成工程と、
前記貫通穴を介して電着のために給電することによって、前記配線パターンを保護層で被覆する電着工程と
を備えることを特徴とする、配線基板の製造方法。
A preparing step of preparing a laminate including an insulating layer having a through hole and a metal layer disposed on one side in the thickness direction of the insulating layer;
A wiring formation step of forming a wiring pattern by a subtractive method so as to overlap the through hole when projected in the thickness direction;
A method of manufacturing a wiring board, comprising: an electrodeposition step of covering the wiring pattern with a protective layer by supplying power for electrodeposition through the through hole.
配線形成工程前に、前記絶縁層の厚み方向他方側に、導体層を配置する導体層配置工程と、
電着工程後に、前記導体層を除去する導体層除去工程と
をさらに備えることを特徴とする、請求項1に記載の配線基板の製造方法。
Before the wiring formation step, a conductor layer arrangement step of arranging a conductor layer on the other side in the thickness direction of the insulating layer;
The method for manufacturing a wiring board according to claim 1, further comprising a conductor layer removing step of removing the conductor layer after the electrodeposition step.
電着工程後に、前記絶縁層および前記保護層の厚み方向一方側に、機能層を配置する機能層配置工程
をさらに備えることを特徴とする、請求項1または2に記載の配線基板の製造方法。
The method of manufacturing a wiring board according to claim 1, further comprising a functional layer arranging step of arranging a functional layer on one side in the thickness direction of the insulating layer and the protective layer after the electrodeposition step. .
前記保護層が、電着塗装膜であることを特徴とする、請求項1〜3のいずれか一項に記載の配線基板の製造方法。
The method for manufacturing a wiring board according to claim 1, wherein the protective layer is an electrodeposition coating film.
JP2018043132A 2018-03-09 2018-03-09 Wiring board manufacturing method Active JP7127995B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018043132A JP7127995B2 (en) 2018-03-09 2018-03-09 Wiring board manufacturing method
KR1020207025623A KR20200125623A (en) 2018-03-09 2019-03-01 Method of manufacturing a wiring board
CN201980017807.7A CN111837209B (en) 2018-03-09 2019-03-01 Method for manufacturing wiring substrate
PCT/JP2019/008122 WO2019172124A1 (en) 2018-03-09 2019-03-01 Method for producing wiring substrate
TW108107553A TWI828659B (en) 2018-03-09 2019-03-07 Manufacturing method of wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018043132A JP7127995B2 (en) 2018-03-09 2018-03-09 Wiring board manufacturing method

Publications (2)

Publication Number Publication Date
JP2019160919A true JP2019160919A (en) 2019-09-19
JP7127995B2 JP7127995B2 (en) 2022-08-30

Family

ID=67846073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018043132A Active JP7127995B2 (en) 2018-03-09 2018-03-09 Wiring board manufacturing method

Country Status (5)

Country Link
JP (1) JP7127995B2 (en)
KR (1) KR20200125623A (en)
CN (1) CN111837209B (en)
TW (1) TWI828659B (en)
WO (1) WO2019172124A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7211322B2 (en) * 2019-10-08 2023-01-24 株式会社村田製作所 inductor components

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392005A (en) * 1986-10-06 1988-04-22 Canon Inc Coil with fine pattern
JP2001044589A (en) * 1999-07-30 2001-02-16 Nitto Denko Corp Circuit board
JP2005222999A (en) * 2004-02-03 2005-08-18 Nippon Mektron Ltd Method for manufacturing double-sided circuit wiring board
JP2015082660A (en) * 2013-10-22 2015-04-27 サムソン エレクトロ−メカニックス カンパニーリミテッド. Chip electronic component and manufacturing method of the same
US20180137975A1 (en) * 2016-11-15 2018-05-17 Samsung Electro-Mechanics Co., Ltd. Thin film-type inductor and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196252A (en) * 2000-01-13 2001-07-19 Tdk Corp Manufacturing method of electronic device
JP2002324962A (en) * 2001-02-21 2002-11-08 Toppan Printing Co Ltd Inductor built-in printed wiring board and its manufacturing method
JP2007103395A (en) * 2005-09-30 2007-04-19 Tdk Corp Manufacturing method of thin film device
JP5078687B2 (en) * 2007-03-22 2012-11-21 日本特殊陶業株式会社 Manufacturing method of multilayer wiring board
JP5054445B2 (en) 2007-06-26 2012-10-24 スミダコーポレーション株式会社 Coil parts
JP2014116548A (en) * 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd Multilayer wiring board and manufacturing method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392005A (en) * 1986-10-06 1988-04-22 Canon Inc Coil with fine pattern
JP2001044589A (en) * 1999-07-30 2001-02-16 Nitto Denko Corp Circuit board
JP2005222999A (en) * 2004-02-03 2005-08-18 Nippon Mektron Ltd Method for manufacturing double-sided circuit wiring board
JP2015082660A (en) * 2013-10-22 2015-04-27 サムソン エレクトロ−メカニックス カンパニーリミテッド. Chip electronic component and manufacturing method of the same
US20180137975A1 (en) * 2016-11-15 2018-05-17 Samsung Electro-Mechanics Co., Ltd. Thin film-type inductor and method for manufacturing the same

Also Published As

Publication number Publication date
JP7127995B2 (en) 2022-08-30
CN111837209A (en) 2020-10-27
TW201946074A (en) 2019-12-01
TWI828659B (en) 2024-01-11
WO2019172124A1 (en) 2019-09-12
KR20200125623A (en) 2020-11-04
CN111837209B (en) 2023-04-18

Similar Documents

Publication Publication Date Title
EP1675175B1 (en) Wired circuit board
TWI251920B (en) Circuit barrier structure of semiconductor package substrate and method for fabricating the same
WO2003067943A2 (en) Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery
US20160095215A1 (en) Printed wiring board and method for manufacturing the same
TW201220968A (en) Multilayer wiring board
CN111837210B (en) Wiring substrate and method for manufacturing same
TWI428068B (en) Printed circuit board and method for manufacturing same
WO2019172124A1 (en) Method for producing wiring substrate
WO2014087470A1 (en) Circuit board and method for manufacturing circuit board
JP4863076B2 (en) Wiring board and manufacturing method thereof
JP7327436B2 (en) Coil component and its manufacturing method
CN111343802B (en) Circuit board and manufacturing method thereof
JP4123637B2 (en) Film carrier manufacturing method
JP2022146973A (en) Coil component and manufacturing method thereof
JP2018060922A (en) Wiring board and manufacturing method of the same, and semiconductor package
CN102256437B (en) Wiring circuit and manufacture method thereof
JP2006310758A (en) Circuit wiring board and its manufacturing method
US20150027761A1 (en) Printed circuit board and method of manufacturing the same
JP2022153684A (en) Coil component and manufacturing method thereof
JP2017069256A (en) Metal base wiring board and method of manufacturing the same
JP2012109509A (en) Printed wiring board manufacturing method, the printed wiring board, and semiconductor device
JP4139185B2 (en) Wiring board manufacturing method
JP6096641B2 (en) Wiring board manufacturing method
JP5494128B2 (en) Circuit board with support frame and method for manufacturing the same
WO2013140588A1 (en) Method for manufacturing printed wiring board, and printed wiring board and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220818

R150 Certificate of patent or registration of utility model

Ref document number: 7127995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150