JP7127995B2 - Wiring board manufacturing method - Google Patents
Wiring board manufacturing method Download PDFInfo
- Publication number
- JP7127995B2 JP7127995B2 JP2018043132A JP2018043132A JP7127995B2 JP 7127995 B2 JP7127995 B2 JP 7127995B2 JP 2018043132 A JP2018043132 A JP 2018043132A JP 2018043132 A JP2018043132 A JP 2018043132A JP 7127995 B2 JP7127995 B2 JP 7127995B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- insulating
- wiring pattern
- electrodeposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000010410 layer Substances 0.000 claims description 226
- 229910052751 metal Inorganic materials 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 78
- 238000004070 electrodeposition Methods 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 39
- 239000010409 thin film Substances 0.000 claims description 35
- 239000010408 film Substances 0.000 claims description 27
- 239000004020 conductor Substances 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 19
- 238000000576 coating method Methods 0.000 claims description 19
- 239000011241 protective layer Substances 0.000 claims description 13
- 239000002346 layers by function Substances 0.000 claims description 10
- 239000012790 adhesive layer Substances 0.000 description 24
- 238000005530 etching Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 239000000203 mixture Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 239000003973 paint Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 6
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000006249 magnetic particle Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 125000000129 anionic group Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 125000002091 cationic group Chemical group 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- -1 polysiloxane Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Description
本発明は、配線基板の製造方法に関する。 The present invention relates to a method for manufacturing a wiring board.
配線基板の一例であるインダクタは、電子機器などに搭載されて、電圧変換部材などの受動素子として用いられることが知られている。 2. Description of the Related Art Inductors, which are an example of wiring boards, are known to be mounted on electronic devices and the like and used as passive elements such as voltage conversion members.
例えば、コイルの上面および/または下面に、扁平状または針状の軟磁性金属粉末を樹脂材料中に分散させてなる異方性複合磁性シートが積層された可撓性のインダクタが提案されている(例えば、特許文献1参照。)。
For example, a flexible inductor has been proposed in which an anisotropic composite magnetic sheet made by dispersing flat or acicular soft magnetic metal powder in a resin material is laminated on the upper and/or lower surface of a coil. (See
ところで、特許文献1のインダクタでは、コイルに異方性複合磁性シートが直接接触している。そのため、異方性複合磁性シート内の多数の軟磁性金属粉末を介して、コイルを構成する互いに隣接する複数の配線部同士が短絡する不具合が生じる。
By the way, in the inductor of
そこで、異方性複合磁性シートを複数の配線部に積層する前に、電着塗装を利用して配線部をカバー絶縁層(電着塗装膜)で被覆することが検討される。具体的には、この構成は、例えば、ベース絶縁層40上に、複数の配線部を備える配線パターン41と、外部からの給電を可能とするリード線42とを形成するa工程、リード線42をマスキングテープ43により保護するb工程、電着塗装のために給電をリード線42を介して実施して、配線パターン41をカバー絶縁層44で被覆するc工程、マスキングテープ43を除去して、リード線42を露出するd工程、リード線42をエッチングにより除去するe工程、および、磁性層45を、カバー絶縁層44が被覆した配線パターン41に積層するf工程により製造することができる(図9A~図10F参照)。
Therefore, before laminating an anisotropic composite magnetic sheet on a plurality of wiring portions, it is considered to coat the wiring portions with a cover insulating layer (electrodeposition coating film) using electrodeposition coating. Specifically, this configuration includes, for example, a step a in which a
しかしながら、この製造方法では、e工程後、リード線42に接続していた配線パターン41の端部側面が露出する。すなわち、配線パターン41には、カバー絶縁層44によって被覆されない露出面46が生じる。このような場合、f工程後、その露出面46に、磁性層45が接触する。その結果、配線パターンを流れる電流が、露出面46を経由して、磁性層45に流れてしまい、コイルなどの配線としての機能が低下する不具合が発生する。
However, in this manufacturing method, the end side surface of the
また、電源付近に配置されることが多いインダクタでは、配線部の厚みを厚くすることによって、大電流を流すことができるようにする必要がある。しかしながら、配線部の厚みをアディティブ法によって厚くなるように形成すると、大幅な時間がかかり、生産性に劣る。一方、巻線などの市販の配線を用いると、配線パターンの微細化が困難であったり、配線パターンの設計自由度が大幅に減少する。 In addition, inductors, which are often arranged near a power supply, need to be made thicker in the wiring portion so that a large current can flow. However, if the thickness of the wiring portion is increased by the additive method, it takes a long time and is inferior in productivity. On the other hand, if commercially available wiring such as winding wire is used, it is difficult to miniaturize the wiring pattern, or the degree of freedom in designing the wiring pattern is greatly reduced.
本発明は、配線部の露出を抑制することができ、生産性に優れ、配線パターンの微細化が容易である配線基板の製造方法を提供する。 The present invention provides a method for manufacturing a wiring board, which can suppress the exposure of the wiring portion, is excellent in productivity, and facilitates miniaturization of the wiring pattern.
本発明[1]は、貫通穴を有する絶縁層と、前記絶縁層の厚み方向一方側に配置される金属層とを備える積層体を用意する用意工程と、厚み方向に投影したときに前記貫通穴と重なるように、配線パターンをサブトラクティブ法によって形成する配線形成工程と、前記貫通穴を介して電着のために給電することによって、前記配線パターンを保護層で被覆する電着工程とを備える、配線基板の製造方法を含む。 The present invention [1] includes a preparing step of preparing a laminate including an insulating layer having a through hole and a metal layer arranged on one side in the thickness direction of the insulating layer, and the through hole when projected in the thickness direction. A wiring forming step of forming a wiring pattern by a subtractive method so as to overlap with the hole, and an electrodeposition step of covering the wiring pattern with a protective layer by supplying power for electrodeposition through the through hole. and a method of manufacturing a wiring board.
この配線基板の製造方法では、配線パターンをサブトラクティブ法によって形成するので、比較的厚い配線パターンを短時間で形成することができ、生産性に優れる。また、配線パターンの微細化が容易であり、その設計自由度が高い。 In this wiring board manufacturing method, since the wiring pattern is formed by the subtractive method, a relatively thick wiring pattern can be formed in a short time, resulting in excellent productivity. In addition, it is easy to miniaturize the wiring pattern, and the degree of design freedom is high.
また、この配線基板の製造方法では、貫通穴を介して電着のために給電することによって、配線パターンに保護層を被覆するので、配線パターンの厚み方向一方面および側面を保護層で被覆することができ、配線パターンの露出を抑制することができる。 In addition, in this wiring board manufacturing method, since the wiring pattern is covered with the protective layer by supplying power for electrodeposition through the through holes, one surface and side surfaces of the wiring pattern in the thickness direction are covered with the protective layer. and the exposure of the wiring pattern can be suppressed.
本発明[2]は、配線形成工程前に、前記絶縁層の厚み方向他方側に、導体層を配置する導体層配置工程と、電着工程後に、前記導体層を除去する導体層除去工程とをさらに備える、[1]に記載の配線基板の製造方法を含む。 The present invention [2] comprises a conductor layer arranging step of arranging a conductor layer on the other side in the thickness direction of the insulating layer before the wiring forming step, and a conductor layer removing step of removing the conductor layer after the electrodeposition step. The wiring board manufacturing method according to [1] is further provided.
この配線基板の製造方法では、絶縁層の厚み方向他方側に、導体層を配置するので、導体層および貫通穴を介して、配線部に給電することをできる。したがって、容易に配線部を保護層で被覆することができる。 In this wiring board manufacturing method, since the conductor layer is arranged on the other side in the thickness direction of the insulating layer, power can be supplied to the wiring section via the conductor layer and the through hole. Therefore, the wiring portion can be easily covered with the protective layer.
本発明[3]は、電着工程後に、前記絶縁層および前記保護層の厚み方向一方側に、機能層を配置する機能層配置工程をさらに備える、[1]または[2]に記載の配線基板の製造方法を含む。 The present invention [3] is the wiring according to [1] or [2], further comprising a functional layer placement step of placing a functional layer on one side in the thickness direction of the insulating layer and the protective layer after the electrodeposition step. Including the method of manufacturing the substrate.
この配線基板の製造方法では、配線基板に機能層を配置するので、配線基板に所望の機能を付与することができる。 In this wiring board manufacturing method, since the functional layer is arranged on the wiring board, the wiring board can be provided with a desired function.
本発明[4]は、前記保護層が、電着塗装膜である、[1]~[3]のいずれか一項に記載の配線基板の製造方法を含む。 The present invention [4] includes the method for manufacturing a wiring board according to any one of [1] to [3], wherein the protective layer is an electrodeposition coating film.
この配線基板の製造方法では、保護層が電着塗装膜であるため、配線パターンは絶縁体で被覆される。したがって、配線パターンの厚み方向一方側に、導電性を有する機能層を配置した場合において、配線パターンの短絡を抑制することができる。 In this wiring board manufacturing method, the protective layer is an electrodeposition coating film, so that the wiring pattern is covered with an insulator. Therefore, when a conductive functional layer is arranged on one side of the wiring pattern in the thickness direction, short circuiting of the wiring pattern can be suppressed.
本発明の配線基板の製造方法は、配線部の露出を抑制することができる。また、生産性に優れ、配線パターンの設計自由度や微細化が容易である。 The wiring board manufacturing method of the present invention can suppress the exposure of the wiring portion. In addition, the productivity is excellent, and the degree of freedom in designing the wiring pattern and miniaturization are easy.
図1において、紙面上下方向は、前後方向(第1方向)であって、紙面下側が前側(第1方向一方側)、紙面上側が後側(第1方向他方側)である。紙面左右方向は、左右方向(第1方向と直交する第2方向)であって、紙面左側が左側(第2方向一方側)、紙面右側が右側(第2方向他方側)である。紙面紙厚方向は、上下方向(厚み方向、第1方向および第2方向と直交する第3方向)であって、紙面手前側が上側(厚み方向一方側、第3方向一方側)、紙面奥側が下側(厚み方向他方側、第3方向他方側)である。具体的には、各図の方向矢印に準拠する。 In FIG. 1, the vertical direction on the page is the front-back direction (first direction), the lower side on the page is the front side (one side in the first direction), and the upper side on the page is the rear side (the other side in the first direction). The left-right direction on the page is the left-right direction (second direction perpendicular to the first direction), the left side on the page is the left side (second direction one side), and the right side on the page is the right side (second direction other side). The paper thickness direction is the vertical direction (the thickness direction, the first direction, and the third direction orthogonal to the second direction), the front side of the paper is the upper side (one side in the thickness direction, the one side of the third direction), and the back side of the paper is It is the lower side (the other side in the thickness direction, the other side in the third direction). Specifically, it conforms to the directional arrows in each figure.
<第1実施形態>
本発明の配線基板の製造方法の一例としてインダクタ1の製造方法の第1実施形態を、図1~図7を参照して説明する。
<First Embodiment>
A first embodiment of a method for manufacturing an
インダクタ1の製造方法の第1実施形態は、図1~図2Bに示すインダクタ1の製造方法であって、用意工程と、導体層配置工程と、配線形成工程と、電着工程と、第1磁性層配置工程と、導体層除去工程と、第2磁性層配置工程とを順に備える。以下、各工程を詳述する。
The first embodiment of the method for manufacturing the
(用意工程)
用意工程では、絶縁層の一例としてのベース絶縁層2と、金属層の一例としての金属シート10とを備える積層体8を用意する。具体的には、貫通穴6を有するベース絶縁層2と、その下側に配置される金属シート10とを備える積層体8を用意する。
(Preparation process)
In the preparing step, a laminate 8 is prepared that includes an insulating
まず、図3Aおよび図5Aに示すように、金属シート10を用意する。
First, as shown in FIGS. 3A and 5A, a
金属シート10は、配線形成工程によって、後述する配線パターン3となる部材である。すなわち、金属シート10は、配線パターン3の原料である。金属シート10は、前後方向および左右方向に延びるシート形状を有する。
The
金属シート10の材料としては、例えば、銅、銀、金、ニッケルまたはそれらを含む合金などが挙げられる。金属シート10の材料としては、好ましくは、銅が挙げられる。これにより、良好な導電性およびパターニング性を備えるインダクタ1を製造することができる。
Materials for the
金属シート10の厚みは、例えば、25μm以上、好ましくは、50μm以上であり、また、例えば、300μm以下、好ましくは、150μm以下である。これにより、大電流を流すインダクタ1を製造することができる。
The thickness of the
次いで、図3Bおよび図5Bに示すように、金属シート10の下側に、貫通穴6を有するベース絶縁層2を配置する。すなわち、金属シート10の下面(厚み方向他方面)に、複数の貫通穴6と、複数のアライメントマーク7(位置決め部)とを有するベース絶縁層2を形成する。
Then, as shown in FIGS. 3B and 5B, the
具体的には、まず、感光性の絶縁性材料のワニスを用意し、このワニスを金属シート10の下面全面に塗布して乾燥させて、ベース皮膜を形成する。ベース皮膜を、貫通穴6およびアライメントマーク7に対応するパターンを有するフォトマスクを介して露光する。その後、ベース皮膜を現像し、必要により加熱硬化する。
Specifically, first, a varnish of a photosensitive insulating material is prepared, and this varnish is applied to the entire lower surface of the
ベース絶縁層2の絶縁性材料としては、例えば、ポリイミド、ポリシロキサン、エポキシ系樹脂、フッ素系樹脂などの有機材料が挙げられる。好ましくは、ポリイミドが挙げられる。
Examples of insulating materials for the insulating
貫通穴6は、図1が参照されるように、ベース絶縁層2において、厚み方向に投影したときに配線部21(後述)と重複する位置に、形成する。貫通穴6は、平面視略円形状および断面視略矩形状を有する。貫通穴6の左右方向長さ(幅)および前後方向長さは、それぞれ、配線部21の左右方向長さ(幅)および前後方向長さよりも短い。
As shown in FIG. 1, the through
アライメントマーク7は、ベース絶縁層2を厚み方向に貫通するマーク用穴11によって形成される絶縁部である。アライメントマーク7は、ベース絶縁層2において、厚み方向に投影したときに配線パターン3と重複しない位置に、形成する。アライメントマーク7は、平面視略円形状および断面視略矩形状を有する。
The
これにより、貫通穴6およびアライメントマーク7を有するベース絶縁層2が、金属シート10の下面に形成される。
Thereby, an insulating
また、用意工程では、図3Aの仮想線で示すように、金属シート10と、その下面全面に配置されるベース絶縁層2(すなわち、穴を有しないベース絶縁層)とを備える2層基材を用意し、次いで、ベース絶縁層2に、穴(貫通穴6およびアライメントマーク7)を形成することもできる。穴の形成は、貫通穴6およびアライメントマーク7に対応するパターンを有するエッチングレジストをベース絶縁層2の下面に配置し、ベース絶縁層2をエッチングした後に、エッチングレジストを除去する。または、レーザーを用いて貫通穴6およびアライメントマーク7をベース絶縁層2に形成する。
In the preparation step, as indicated by the phantom lines in FIG. 3A, a two-layer substrate including a
(導体層配置工程)
導体層形成工程では、図3Cおよび図5Cに示すように、ベース絶縁層2の下側に、導体層の一例としての金属薄膜12を配置する。すなわち、ベース絶縁層2の下面全面に、金属薄膜12を形成する。
(Conductor layer placement step)
In the conductor layer forming step, as shown in FIGS. 3C and 5C, a metal
金属薄膜12の配置では、貫通穴6およびアライメントマーク7において、金属薄膜12の上面(厚み方向一方面)が金属シート10の下面と接触するように、金属薄膜12を形成する。具体的には、貫通穴6から露出する金属シート10などの表面(第1露出面13)、マーク用穴11から露出する金属シート10などの表面(第2露出面14)、および、ベース絶縁層2の下面を被覆するように、金属薄膜12を形成する。
The metal
金属薄膜12を配置する方法としては、例えば、スパッタリング法、真空蒸着法、イオンプレーティング法などの乾式方法、例えば、無電解めっき(無電解銅めっき、無電解ニッケルめっきなど)などの湿式方法が挙げられ、好ましくは、乾式法が挙げられ、より好ましくは、スパッタリング法が挙げられる。これにより、密着性が良好で均一な薄膜(具体的には、スパッタ膜)を第1露出面13および第2露出面14に確実に配置することができる。また、後述する除去工程で選択的に金属薄膜12を確実に除去ですることができる。
Examples of the method for disposing the metal
金属薄膜12の材料としては、後述する除去工程で選択的に金属薄膜12を除去できる金属材料であり、例えば、銅、クロム、ニクロムなどの金属が挙げられる。
The material of the metal
金属薄膜12の厚みは、例えば、10nm以上、好ましくは、30nm以上であり、また、例えば、200nm以下、好ましくは、100nm以下である。
The thickness of the metal
(配線形成工程)
配線形成工程では、貫通穴6と重なるように、配線パターン3をサブトラクティブによって形成する。すなわち、サブトラクティブ法を実施して、金属シート10から不要な部分を除去して、配線パターン3を形成する。
(Wiring formation process)
In the wiring forming step, the
まず、図3Dおよび図5Dに示すように、金属薄膜12の下面に、支持フィルム15を配置する。
First, as shown in FIGS. 3D and 5D, the
支持フィルム15としては、例えば、後の工程において、金属薄膜12から容易に引き剥がすことができる微粘着性を有するセパレータフィルムが挙げられる。支持フィルム15の配置によって、金属シート10およびベース絶縁層2を確実に支持するとともに、後述する電着工程において、金属薄膜12の下面にカバー絶縁層4が被膜することを防止することができる。
As the
次いで、図3Eおよび図5Eに示すように、サブトラクティブ法を実施する。具体的には、配線パターン3(後述)に対応するパターンを有するドライフィルムレジスト16(仮想線参照)を金属シート10の上に配置し、続いて、配線パターン3以外の不要な金属シート10を、エッチングによって除去し、最後に、ドライフィルムレジスト16を、エッチングまたは剥離などによって除去する。
A subtractive method is then performed as shown in FIGS. 3E and 5E. Specifically, a dry film resist 16 (see phantom lines) having a pattern corresponding to the wiring pattern 3 (described later) is placed on the
パターンを有するドライフィルムレジスト16の配置方法では、金属シート10の上面全面にドライフィルムレジスト16を配置し、配線パターン3に対応するパターンを有するフォトマスクを介して露光および現像し、必要により加熱硬化させる。
In the method of arranging the dry film resist 16 having a pattern, the dry film resist 16 is arranged on the entire upper surface of the
この際、下側から検知装置でアライメントマーク7を認識することによって、厚み方向に投影したときに貫通穴6と重複する位置に、パターンを有するドライフィルムレジスト16が残存するように、ドライフィルムレジスト16を露光および現像する。
At this time, by recognizing the
エッチングとしては、例えば、化学エッチングなどのウェットエッチングが挙げられる。なお、ウェットエッチングの場合、金属シート10の上部が下部と比較して、エッチングされ易いため、配線パターン3は、側断面視形状が下側に向かって広がるテーパ形状を有する。
Etching includes, for example, wet etching such as chemical etching. In the case of wet etching, the upper portion of the
これにより、支持フィルム15、金属薄膜12、ベース絶縁層2および配線パターン3を順に備える被電着体17を得る。
As a result, an
(電着工程)
電着工程では、図3Fおよび図5Fに示すように、電着によって、配線パターン3を、保護層の一例としてのカバー絶縁層4で被覆する。すなわち、電着塗装によって、配線パターン3の上面および側面に、電着塗装膜からなるカバー絶縁層4を形成する。
(Electrodeposition process)
In the electrodeposition step, as shown in FIGS. 3F and 5F, the
具体的には、被電着体17を電着塗料含有液体に浸漬し、続いて、被電着体17に電流を印加することによって、配線パターン3の表面に電着塗料を析出させ、続いて、析出した電着塗料を乾燥させる。これにより、電着塗料から形成される電着塗装膜(すなわち、カバー絶縁層4)が、配線パターン3の表面(上面および側面)に被覆される。
Specifically, the
電着塗料(すなわち、カバー絶縁層4の絶縁性材料)としては、例えば、水中でイオン性を有する樹脂であって、公知または市販のものが挙げられ、例えば、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、または、それらの混合などが挙げられる。 Examples of the electrodeposition paint (that is, the insulating material of the insulating cover layer 4) include known or commercially available resins having ionicity in water, such as acrylic resins, epoxy resins, Examples include polyimide resins and mixtures thereof.
被電着体17に電流を印加するには、外部電源に接続するリード線(図示せず)を金属薄膜12に接続する。これにより、リード線および金属薄膜12を介して、第1露出面13から配線パターン3全体に直流電流が印加される。
In order to apply a current to the
電着塗装としては、被電着体17(具体的には、配線パターン3)を陰極として採用するアニオン型電着塗装、被電着体17を陽極として採用するカチオン型電着塗装のいずれであってもよい。
The electrodeposition coating may be either an anionic electrodeposition coating using the electrodeposition target 17 (specifically, the wiring pattern 3) as a cathode or a cationic electrodeposition coating using the
電着塗料の乾燥温度は、例えば、90℃以上、150℃以下であり、また、乾燥時間は、例えば、1分以上、30分以下である。 The drying temperature of the electrodeposition paint is, for example, 90° C. or more and 150° C. or less, and the drying time is, for example, 1 minute or more and 30 minutes or less.
これにより、配線パターン3の上面および側面に、カバー絶縁層4(電着塗装膜)が形成される。
As a result, an insulating cover layer 4 (electrodeposition coating film) is formed on the top and side surfaces of the
なお、必要に応じて、電着前に、脱脂および酸洗により、配線パターン3の表面を洗浄する。また、必要に応じて、電着後に、焼き付けにより、電着塗料を加熱硬化する。焼き付け時の加熱温度としては、例えば、150℃以上、250℃以下であり、また、加熱時間は、例えば、10分以上、5時間以下である。
If necessary, the surface of the
(第1磁性層配置工程)
第1磁性層配置工程(機能層配置工程の一例)では、図4Gおよび図6Gに示すように、ベース絶縁層2およびカバー絶縁層4の上側に、機能層の一例としての第1磁性層5を配置する。すなわち、カバー絶縁層4の上面および側面、ならびに、カバー絶縁層4から露出するベース絶縁層2の上面を被覆するように、これらの上側に、第1磁性層5を積層する。
(First magnetic layer placement step)
In the first magnetic layer arranging step (an example of the functional layer arranging step), as shown in FIGS. 4G and 6G, the first
第1磁性層5の材料は、例えば、特開2014-189015号公報などに開示される磁性組成物(好ましくは、軟磁性組成物)などが挙げられる。具体的には、第1磁性層5の材料は、磁性粒子(好ましくは、軟磁性粒子、例えば、Fe-Si-A1合金など)および樹脂(好ましくは、熱硬化性樹脂、例えば、エポキシ樹脂、フェノール樹脂など)を有する。
Materials for the first
第1磁性層5を配置するには、例えば、磁性組成物から形成される半硬化状態の磁性シートをベース絶縁層2およびカバー絶縁層4の上面に対して押圧し、その後または押圧と同時に、半硬化状態の磁性シートを加熱硬化させる。詳しくは、特開2014-189015号公報が参照される。
In order to arrange the first
これにより、第1磁性層5が、ベース絶縁層2およびカバー絶縁層4の上面に、配置される。
Thereby, the first
(導体層除去工程)
導体層除去工程では、金属薄膜12(導体層)を除去する。
(Conductor layer removal step)
In the conductor layer removing step, the metal thin film 12 (conductor layer) is removed.
まず、支持フィルム15を、図4Hおよび図6Hに示すように、剥離により、金属薄膜12から除去する。
First, the
次いで、金属薄膜12を、図4Iおよび図6Iに示すように、エッチングまたは剥離により、ベース絶縁層2から除去する。好ましくは、エッチングにより金属薄膜12を除去する。エッチングとしては、上記したウェットエッチングなどが挙げられる。
The metal
金属薄膜12をエッチングにより除去する場合、必要に応じて、図4Hおよび図6Hの仮想線が参照されるように、エッチング前に、第1磁性層5を保護するために、第1磁性層5の上面全面に保護シート(マスキングシートなど)28を配置し、エッチング後に、保護シート28を除去する。
When removing the metal
これにより、ベース絶縁層2の下面、第1露出面13および第2露出面14が露出される。
Thereby, the lower surface of the insulating
(第2磁性層配置工程)
第2磁性層配置工程では、図4Jおよび図6Jに示すように、ベース絶縁層2の下側に、第2磁性層18を配置する。すなわち、ベース絶縁層2の下面に、接着剤層19を介して、第2磁性層18を積層する。
(Second magnetic layer placement step)
In the second magnetic layer placement step, the second
まず、接着剤層19を第2磁性層18の上面に配置して、接着剤層19と第2磁性層18との積層体を用意する。
First, the
第2磁性層18の材料は、第1磁性層5の材料と同一である。第2磁性層18は、第1磁性層5で例示した方法で作製することができる。
The material of the second
接着剤層19の材料としては、公知または市販の接着剤組成物および粘着剤組成物が挙げられ、例えば、アクリル系組成物、エポキシ系組成物、ゴム系組成物、シリコーン系組成物などが挙げられる。
Materials for the
接着剤層19の配置としては、接着剤組成物を第2磁性層18に塗布する方法、粘着テープを第2磁性層18に押圧する方法などが挙げられる。
Examples of the arrangement of the
次いで、接着剤層19と第2磁性層18との積層体を、接着剤層19およびベース絶縁層2が接触するように、ベース絶縁層2の下面に配置する。この際、接着剤層19は、貫通穴6およびマーク用穴11の内部が接着剤層19で充填されるように、ベース絶縁層2の下面に配置する。
Next, the laminate of the
なお、第2磁性層配置工程では、接着剤層19の穴への充填性が良好な観点から、ベース絶縁層2の下面に接着剤層19を塗布などにより配置し、次いで、第2磁性層18を接着剤層19の下面に配置することもできる。一方、生産性の観点からは、上記のように、接着剤層19と第2磁性層18との積層体を用意し、ベース絶縁層2の下面に配置する。
In the second magnetic layer disposing step, the
これにより、インダクタ1が得られる。
The
(インダクタ)
インダクタ1は、図1に示すように、前後方向および左右方向に延びる略矩形シート形状を有する。インダクタ1は、図2A~Bに示すように、第2磁性層18と、接着剤層19と、ベース絶縁層2と、配線パターン3と、カバー絶縁層4と、第1磁性層5とを厚み方向にこの順で備える。
(inductor)
The
第2磁性層18は、インダクタ1に高いインダクタンスを付与する層である。第2磁性層18は、インダクタ1における最下層である。第2磁性層18は、平面視においてベース絶縁層2と略同一形状を有し、前後方向および左右方向に延びるシート形状を有する。
The second
第2磁性層18の厚みは、例えば、10μm以上、好ましくは、50μm以上であり、また、例えば、500μm以下、好ましくは、300μm以下である。
The thickness of the second
接着剤層19は、第2磁性層18とベース絶縁層2とを接着する層である。接着剤層19は、第2磁性層18の上面に配置されている。具体的には、接着剤層19は、第2磁性層18とベース絶縁層2との間に、第2磁性層18の上面およびベース絶縁層2の下面に接触するように、配置されている。
The
接着剤層19は、ベース絶縁層2における貫通穴6およびマーク用穴11の内部に充填されている。すなわち、接着剤層19の上面は、配線パターン3の第1露出面13および第1磁性層5の第2露出面14に接触している。
The
接着剤層19の厚み(最大厚み)は、例えば、0.5μm以上、好ましくは、1μm以上であり、また、例えば、10μm以下、好ましくは、5μm以下である。
The thickness (maximum thickness) of the
ベース絶縁層2は、配線パターン3を支持する層である。ベース絶縁層2は、接着剤層19の上面に配置されている。ベース絶縁層2の上面には、配線パターン3、カバー絶縁層4および第1磁性層5が配置されている。ベース絶縁層2は、インダクタ1と同一の外形形状であるシート形状を有する。ベース絶縁層2は、貫通穴6およびアライメントマーク7を備える。
The insulating
ベース絶縁層2の厚みは、例えば、0.1μm以上、好ましくは、1μm以上であり、また、例えば、15μm以下、好ましくは、5μm以下である。ベース絶縁層2の厚みが上記範囲であれば、インダクタンスの機械的強度を保ちつつ、インダクタ1の薄膜化を図ることができる。
The thickness of the insulating
配線パターン3は、ベース絶縁層2の上面に配置されている。配線パターン3は、平面視略矩形状のループ形状を有する。
The
配線パターン3は、前後方向に延びる複数(2つ)の配線部21と、複数の配線部21の前端を接続する接続配線部22と、2つの配線部21の後端に配置される複数(2つ)の端子部23とを一体的に備える。
The
複数の配線部21は、左右方向(所定方向の一例)に互いに間隔を隔てて配置される第1配線部21aおよび第2配線部21bを備える。複数の配線部21は、それぞれ、平面視において、前後方向に延びる略矩形状を有し、側断面視において、下側に向かって広がるテーパ形状を有する略台形形状を有する。
The plurality of
配線パターン3、特に、第1配線部21aおよび第2配線部21bは、共通する1枚のベース絶縁層2の上面に配置されている。すなわち、第1配線部21aを支持するベース絶縁層2と、第2配線部21bを支持するベース絶縁層2とは、互いに連続する。
The
接続配線部22は、第1配線部21aおよび第2配線部21bの前側に配置され、これらの前端を互いに接続する。すなわち、接続配線部22の左端部の後端縁は、第1配線部21aの前端縁と連続し、接続配線部22の右端部の前端縁は、第2配線部21bの前端縁と連続する。接続配線部22は、平面視において、左右方向に延びる略矩形状を有し、側断面視において、下側に向かって広がるテーパ形状を有する略台形形状を有する。
The
複数(2つ)の端子部23は、第1配線部21aの後端および第2配線部21bの後端に、これらと連続するように配置されている。複数の端子部23の左右方向長さ(幅)は、配線部21の左右方向長さ(幅)よりも短い。端子部23は、平面視において、略矩形状を有し、側断面視において、下側に向かって広がるテーパ形状を有する略台形形状を有する。
The plurality (two) of
配線部21の幅(左右方向長さ)および接続配線部22の幅(前後方向長さ)は、それぞれ、例えば、25μm以上、好ましくは、100μm以上であり、また、例えば、2000μm以下、好ましくは、750μm以下である。
The width (length in the left-right direction) of the
配線パターン3の厚みは、上記した金属シート10の厚みと同一である。
The thickness of the
配線パターン3の材料は、金属シート10の材料と同一であり、好ましくは、銅が挙げられる。配線パターン3が銅から形成される銅配線であれば、銅が良好な導電性およびパターニング性を備えるため、良好な導電性および微細なパターニングを備えるインダクタ1を容易に製造することができる。
The material of the
カバー絶縁層4は、配線パターン3を保護する絶縁層である。カバー絶縁層4は、配線パターン3の上面全面および側面全面を被覆するように、ベース絶縁層2の上に配置されている。
The insulating
カバー絶縁層4は、第1配線部21aを被覆する第1カバー絶縁部4aと、第2配線部21bを被覆する第2カバー絶縁部4bと、接続配線部22を被覆する第3カバー絶縁部4cと、複数(2つ)の端子部23を被覆する複数(2つ)の第4カバー絶縁部4dとを一体的に備える。
The insulating
カバー絶縁層4において、左側の第4カバー絶縁部4d、第1カバー絶縁部4a、第3カバー絶縁部4c、第2カバー絶縁部4bおよび右側の第4カバー絶縁部4dは、この順に、左右方向または前後方向に連続する。
In the
また、図2Aの断面視に示すように、カバー絶縁層4において、第1カバー絶縁部4aおよび第2カバー絶縁部4bは、直接的に互いに連続しない。すなわち、左右方向において互いに隣接する複数の配線部21(第1配線部21aおよび第2配線部21b)の間24を連続するようには、カバー絶縁層4は、形成していない。より具体的には、複数の配線部間24において、実質的に、カバー絶縁層4が存在しない(ただし、配線部21の側面を被覆するカバー絶縁層4(4a、4b)は除く)。
2A, in the insulating
カバー絶縁層4の厚みは、例えば、0.5μm以上、好ましくは、1μm以上であり、また、例えば、10μm以下、好ましくは、7μm以下である。これにより、配線パターン3と第1磁性層5とが接触しながら、配線パターン3と第1磁性層5との距離を近接させることができる。したがって、インダクタ1のインダクタンスをより一層向上させることができる。
The thickness of the insulating
第1磁性層5は、インダクタ1に高いインダクタンスを付与する層である。第1磁性層5は、平面視においてベース絶縁層2と略同一形状を有し、前後方向および左右方向に延びるシート形状を有する。
The first
第1磁性層5は、インダクタ1における最上層である。第1磁性層5は、ベース絶縁層2およびカバー絶縁層4の上に配置されている。具体的には、第1磁性層5は、カバー絶縁層4の上面および側面を被覆するように、ベース絶縁層2の上面に配置されている。
The first
第1磁性層5は、配線部間24において、配線部21の上下方向全体にわたって、存在する。すなわち、配線部間24において、第1磁性層5は、ベース絶縁層2の上面から、配線部21よりも高い位置まで、存在する。また、第1磁性層5は、実質的に、配線部間24の全部を充填する。具体的には、配線部21(第1配線部21a、第2配線部21b)とそれを被覆するカバー絶縁層4(第1カバー絶縁部4a、第2カバー絶縁部4b)とから構成される部材をカバー配線部とした際に、互いに隣接するカバー配線部の間には、側断面視において、第1磁性層5のみが存在する。
The first
第1磁性層5の厚みは、例えば、10μm以上、好ましくは、50μm以上であり、また、例えば、500μm以下、好ましくは、300μm以下である。
The thickness of the first
インダクタ1は、後述する電子機器ではなく、電子機器の一部品、すなわち、電子機器を作製するための部品であり、電子素子(チップ、キャパシタなど)や、電子素子を実装する実装基板を含まず、部品単独で流通し、産業上利用可能なデバイスである。
The
このインダクタ1は、例えば、電子機器などに搭載される(組み込まれる)。図示しないが、電子機器は、実装基板と、実装基板に実装される電子素子(チップ、キャパシタなど)とを備える。そして、電子機器において、インダクタ1は、実装基板に実装される。具体的には、図7に示すように、端子部23が露出するように、第1磁性層5およびカバー絶縁層4を厚み方向に貫通する複数のビア25(貫通穴)を形成し、ビア25の内周面に絶縁処理を実施する。次いで、ビア25内部に、導電性の接続部材26を、接続部材26の一端が端子部23の上面と接触するように、配置する。インダクタ1は、接続部材26を介して実装基板に実装され、他の電子機器と電気的に接続され、受動素子として作用する。
This
そして、このインダクタ1の製造方法では、貫通穴6を有するベース絶縁層2と、ベース絶縁層2の上側に配置される金属シート10とを備える積層体8を用意する用意工程と、厚み方向に投影したときに貫通穴6と重なるように、配線パターン3をサブトラクティブ法によって形成する配線形成工程と、貫通穴6を介して電着のために給電することによって、配線パターン3を第1磁性層5で被覆する電着工程とを備える。
In the method of manufacturing the
この製造方法では、配線パターン3をサブトラクティブ法によって形成する。すなわち、金属シート10からエッチングで配線パターン3を形成することができる。このため、比較的厚い配線パターン3を短時間で形成することができ、生産性に優れる。また、配線パターン3の微細化が容易であり、配線パターン3の設計自由度が高い。
In this manufacturing method, the
また、配線パターン3の裏面側にある貫通穴6を介して給電することによって、配線パターン3にカバー絶縁層4を被覆する。このため、配線パターン3の上面および側面の全面をカバー絶縁層4(電着塗装膜)で被覆することができ、配線パターン3の露出を抑制することができる。すなわち、図10Fに示す露出面46は生じない。したがって、カバー絶縁層4で被覆した配線パターン3の上側に、さらに第1磁性層5を配置した場合においても、第1磁性層5が、配線パターン3に直接接触することを抑制することができ、その結果、配線パターン3の短絡を抑制することができる。さらには、電着塗装によってカバー絶縁層4を被覆するため、配線パターン3の表面に対して、カバー絶縁層4を薄く均一に確実に被覆することができる。
In addition, the
また、この製造方法は、配線形成工程前に、ベース絶縁層2の下側に、金属薄膜12を配置する導体層配置工程と、電着工程後に、金属薄膜12を除去する導体層除去工程とを備える。
In addition, this manufacturing method includes a conductor layer disposing step of disposing the metal
このため、金属薄膜12および貫通穴6を介して、配線部21に給電することをできる。すなわち、ベース絶縁層2の下面に広がる金属薄膜12に給電すればよいため、配線部21への給電が容易である。したがって、配線部21を容易に被覆することができる。
Therefore, power can be supplied to the
また、この製造方法では、電着工程後に、ベース絶縁層2およびカバー絶縁層4の上側に、第1磁性層5を配置する機能層配置工程を備える。
In addition, this manufacturing method includes a functional layer disposing step of disposing the first
このため、インダクタ1に、高いインダクタンス機能を付与することができる。
Therefore, the
(変形例)
以下の各変形例において、上記した一実施形態と同様の部材および工程については、同一の参照符号を付し、その詳細な説明を省略する。また、各変形例を適宜組み合わせることができる。さらに、各変形例は、特記する以外、上記一実施形態と同様の作用効果を奏することができる。
(Modification)
In each modification below, the same reference numerals are given to the same members and processes as in the above-described embodiment, and detailed description thereof will be omitted. In addition, each modification can be combined as appropriate. Furthermore, each modified example can have the same effects as the above-described one embodiment, unless otherwise specified.
第1変形例
上記一実施形態の電着工程では、図3Fおよび図5Fに示すように、電着塗装によって、配線パターン3の上面および側面に、保護層の一例としてのカバー絶縁層4を形成しているが、例えば、図8Aおよび図8Bに示すように、電着工程では、電解めっき法によって、配線パターン3の上面および側面に、保護層の一例としてのカバー金属層30を形成してもよい。
First Modification In the electrodeposition process of the above-described embodiment, as shown in FIGS. 3F and 5F, the
電解めっき法による形成されるカバー金属層30としては、例えば、金、銀、銅、亜鉛、ニッケル、クロムなどが挙げられる。
Examples of the
第1変形例では、金属の種類に応じて、配線パターン3に所望の機能(耐久性、イオンマイグレーション防止性など)を付与することができる。また、カバー金属層30の材料を配線パターン3の材料と同一にすることにより、配線パターン3の表面性状や形状を調整することができる。
In the first modified example, desired functions (durability, ion migration prevention, etc.) can be imparted to the
また、電着工程では、電解めっきおよび電着塗装を組み合わせてもよい。 Further, in the electrodeposition step, electrolytic plating and electrodeposition coating may be combined.
第2変形例
上記一実施形態のインダクタ1の製造方法では、第2磁性層配置工程を備えているが、例えば、図示しないが、第2磁性層配置工程を備えなくてもよい。すなわち、製造されるインダクタ1は、第2磁性層18および接着剤層19を備えなくてもよい。より高いインダクタンスを備える観点から、好ましくは、インダクタ1の製造方法は、第2磁性層配置工程を備える。
Second Modification Although the method for manufacturing the
第3変形例
配線パターン3の形状は、上記に限定されず、図示しないが、配線パターン3は、例えば、ミアンダ形状(蛇行形状)、平面視略円形状のループ形状などを有していてもよい。
Third Modification The shape of the
図示しないが、インダクタ1は、その後の外形加工などによって、ベース絶縁層2においてアライメントマーク7を備えなくてもよい。
Although not shown, the
<その他の実施形態>
第1実施形態の配線基板の製造方法では、機能層が磁性層(第1磁性層5)であるが、例えば、図示しないが、インダクタ1以外の配線基板として、機能層を熱伝導層、電波遮蔽層、電波吸収層などとすることもできる。
<Other embodiments>
In the wiring board manufacturing method of the first embodiment, the functional layer is the magnetic layer (the first magnetic layer 5). It can also be a shielding layer, a radio wave absorbing layer, or the like.
熱伝導層としては、例えば、特開2012-238819号公報、特開2014-62220号公報に開示の熱伝導性シートが挙げられる。 Examples of the heat conductive layer include heat conductive sheets disclosed in JP-A-2012-238819 and JP-A-2014-62220.
電波遮蔽層としては、例えば、特開2007-194570号公報に開示の電波遮蔽体が挙げられる。 An example of the radio wave shielding layer is the radio wave shield disclosed in Japanese Patent Laid-Open No. 2007-194570.
電波吸収層としては、例えば、特開2001-44687号公報に開示の電波吸収シートが挙げられる。 Examples of the radio wave absorbing layer include the radio wave absorbing sheet disclosed in JP-A-2001-44687.
この実施形態も、第1実施形態と同様の作用効果を奏する。 This embodiment also has the same effect as the first embodiment.
1 インダクタ
2 ベース絶縁層
3 配線パターン
4 カバー絶縁層
5 第1磁性層
6 貫通穴
8 積層体
12 金属薄膜
30 カバー金属層
Claims (4)
前記絶縁層の厚み方向他方面と、前記貫通穴の内壁面と、前記金属層の前記露出面とを被覆する金属薄膜を導体層として形成する、導体層配置工程と、
前記導体層配置工程より後に、厚み方向に投影したときに前記貫通穴と重なるように、前記金属層から配線パターンをサブトラクティブ法によって形成する配線形成工程と、
前記配線パターンに対して前記金属薄膜を介して電着のために給電することによって、前記配線パターンを保護層で被覆する電着工程と、
前記電着工程より後に、前記金属薄膜を除去する導体層除去工程と、を備えることを特徴とする、配線基板の製造方法。 a preparing step of preparing a laminate including an insulating layer having a through hole, and a metal layer disposed on one side in a thickness direction of the insulating layer and having an exposed surface exposed to the through hole ;
a conductor layer arranging step of forming a metal thin film as a conductor layer covering the other thickness direction surface of the insulating layer, the inner wall surface of the through hole, and the exposed surface of the metal layer;
a wiring forming step of forming a wiring pattern from the metal layer by a subtractive method after the conductor layer arranging step so as to overlap the through hole when projected in the thickness direction;
an electrodeposition step of covering the wiring pattern with a protective layer by supplying power for electrodeposition to the wiring pattern through the metal thin film ;
a conductor layer removing step of removing the metal thin film after the electrodeposition step .
前記電着工程より後であって前記導体層除去工程より前に、前記支持フィルムを除去する工程と、をさらに備えることを特徴とする、請求項1に記載の配線基板の製造方法。 a step of arranging a support film on the other side in the thickness direction of the metal thin film after the conductor layer arranging step and before the wiring forming step;
2. The method of manufacturing a wiring board according to claim 1, further comprising a step of removing said support film after said electrodeposition step and before said conductor layer removing step .
をさらに備えることを特徴とする、請求項1または2に記載の配線基板の製造方法。 3. The method of manufacturing a wiring board according to claim 1, further comprising a functional layer placement step of placing a functional layer on one side of the insulating layer and the protective layer in the thickness direction after the electrodeposition step. .
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018043132A JP7127995B2 (en) | 2018-03-09 | 2018-03-09 | Wiring board manufacturing method |
PCT/JP2019/008122 WO2019172124A1 (en) | 2018-03-09 | 2019-03-01 | Method for producing wiring substrate |
CN201980017807.7A CN111837209B (en) | 2018-03-09 | 2019-03-01 | Method for manufacturing wiring substrate |
KR1020207025623A KR20200125623A (en) | 2018-03-09 | 2019-03-01 | Method of manufacturing a wiring board |
TW108107553A TWI828659B (en) | 2018-03-09 | 2019-03-07 | Manufacturing method of wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018043132A JP7127995B2 (en) | 2018-03-09 | 2018-03-09 | Wiring board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019160919A JP2019160919A (en) | 2019-09-19 |
JP7127995B2 true JP7127995B2 (en) | 2022-08-30 |
Family
ID=67846073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018043132A Active JP7127995B2 (en) | 2018-03-09 | 2018-03-09 | Wiring board manufacturing method |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP7127995B2 (en) |
KR (1) | KR20200125623A (en) |
CN (1) | CN111837209B (en) |
TW (1) | TWI828659B (en) |
WO (1) | WO2019172124A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7211322B2 (en) * | 2019-10-08 | 2023-01-24 | 株式会社村田製作所 | inductor components |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001044589A (en) | 1999-07-30 | 2001-02-16 | Nitto Denko Corp | Circuit board |
JP2005222999A (en) | 2004-02-03 | 2005-08-18 | Nippon Mektron Ltd | Method for manufacturing double-sided circuit wiring board |
JP2015082660A (en) | 2013-10-22 | 2015-04-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Chip electronic component and manufacturing method of the same |
US20180137975A1 (en) | 2016-11-15 | 2018-05-17 | Samsung Electro-Mechanics Co., Ltd. | Thin film-type inductor and method for manufacturing the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6392005A (en) * | 1986-10-06 | 1988-04-22 | Canon Inc | Coil with fine pattern |
JP2001196252A (en) * | 2000-01-13 | 2001-07-19 | Tdk Corp | Manufacturing method of electronic device |
JP2002324962A (en) * | 2001-02-21 | 2002-11-08 | Toppan Printing Co Ltd | Inductor built-in printed wiring board and its manufacturing method |
JP2007103395A (en) * | 2005-09-30 | 2007-04-19 | Tdk Corp | Manufacturing method of thin film device |
JP5078687B2 (en) * | 2007-03-22 | 2012-11-21 | 日本特殊陶業株式会社 | Manufacturing method of multilayer wiring board |
JP5054445B2 (en) | 2007-06-26 | 2012-10-24 | スミダコーポレーション株式会社 | Coil parts |
JP2014116548A (en) * | 2012-12-12 | 2014-06-26 | Ngk Spark Plug Co Ltd | Multilayer wiring board and manufacturing method therefor |
-
2018
- 2018-03-09 JP JP2018043132A patent/JP7127995B2/en active Active
-
2019
- 2019-03-01 WO PCT/JP2019/008122 patent/WO2019172124A1/en active Application Filing
- 2019-03-01 CN CN201980017807.7A patent/CN111837209B/en active Active
- 2019-03-01 KR KR1020207025623A patent/KR20200125623A/en unknown
- 2019-03-07 TW TW108107553A patent/TWI828659B/en active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001044589A (en) | 1999-07-30 | 2001-02-16 | Nitto Denko Corp | Circuit board |
JP2005222999A (en) | 2004-02-03 | 2005-08-18 | Nippon Mektron Ltd | Method for manufacturing double-sided circuit wiring board |
JP2015082660A (en) | 2013-10-22 | 2015-04-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Chip electronic component and manufacturing method of the same |
US20180137975A1 (en) | 2016-11-15 | 2018-05-17 | Samsung Electro-Mechanics Co., Ltd. | Thin film-type inductor and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2019160919A (en) | 2019-09-19 |
TW201946074A (en) | 2019-12-01 |
CN111837209A (en) | 2020-10-27 |
WO2019172124A1 (en) | 2019-09-12 |
CN111837209B (en) | 2023-04-18 |
TWI828659B (en) | 2024-01-11 |
KR20200125623A (en) | 2020-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6747216B2 (en) | Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery | |
TWI251920B (en) | Circuit barrier structure of semiconductor package substrate and method for fabricating the same | |
CN108376604B (en) | Inductance device and manufacturing method thereof | |
US10115521B2 (en) | Manufacturing method for electronic component | |
TW201220968A (en) | Multilayer wiring board | |
CN111837210B (en) | Wiring substrate and method for manufacturing same | |
JP7127995B2 (en) | Wiring board manufacturing method | |
US10395814B2 (en) | Coil electronic component and method of manufacturing the same | |
JP7327436B2 (en) | Coil component and its manufacturing method | |
CN115116693A (en) | Coil component and method for manufacturing same | |
CN111343802B (en) | Circuit board and manufacturing method thereof | |
JP4123637B2 (en) | Film carrier manufacturing method | |
JP2750809B2 (en) | Method of manufacturing thick film wiring board | |
US10190218B2 (en) | Integrated circuit substrate containing photoimageable dielectric material and method of producing thereof | |
WO2021006324A1 (en) | Flexible printed wiring board and battery wiring module | |
JP2022153684A (en) | Coil component and manufacturing method thereof | |
JP2017069256A (en) | Metal base wiring board and method of manufacturing the same | |
JPS58140182A (en) | Circuit board | |
JPS58202591A (en) | Method of producing printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7127995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |