JP2006310758A - Circuit wiring board and its manufacturing method - Google Patents
Circuit wiring board and its manufacturing method Download PDFInfo
- Publication number
- JP2006310758A JP2006310758A JP2006007397A JP2006007397A JP2006310758A JP 2006310758 A JP2006310758 A JP 2006310758A JP 2006007397 A JP2006007397 A JP 2006007397A JP 2006007397 A JP2006007397 A JP 2006007397A JP 2006310758 A JP2006310758 A JP 2006310758A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating material
- wiring board
- circuit wiring
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、リジッド又はフレキシブルな回路配線板、及びその製造方法に関し、詳細には、隣接する第1導体同士にて挟まれた隙間部分に第2導体を形成した高密度な回路配線板、及びその製造方法に関する。 The present invention relates to a rigid or flexible circuit wiring board and a method for manufacturing the same, and more specifically, a high-density circuit wiring board in which a second conductor is formed in a gap portion sandwiched between adjacent first conductors, and It relates to the manufacturing method.
従来のプリント回路配線板は、リジットやフレキシブルなどの絶縁基体の材料にかかわらず、隣接する導体回路間の領域は、ラインアンドスペースと表示されるように、空間のままとなっている(特許文献1参照)。このため、回路配線板における高密度化においては、導体回路幅、及び導体回路と導体回路との間隔を如何に狭くするかが主たる技法であった。 In conventional printed circuit wiring boards, regardless of the material of the insulating base such as rigid or flexible, the area between adjacent conductor circuits remains a space so as to be displayed as a line and space (Patent Document) 1). For this reason, the main technique for increasing the density of the circuit wiring board is how to narrow the conductor circuit width and the interval between the conductor circuits.
また、特許文献2において、絶縁性基材の上に第一の配線層を設け、第一の配線層の外面に第一の配線保護層を形成し、その後、第一の配線保護層の上端よりも厚くなるように全面に導体層を形成し、次いで、導体層の上面から第一の保護層まで全面を研磨した後、第二の配線保護層を形成し、その後、不要部分を除去して第二の配線層を形成する例が記載されている。 In Patent Document 2, a first wiring layer is provided on an insulating substrate, a first wiring protection layer is formed on the outer surface of the first wiring layer, and then the upper end of the first wiring protection layer is formed. After forming the conductor layer over the entire surface to be thicker, and then polishing the entire surface from the upper surface of the conductor layer to the first protective layer, the second wiring protective layer is formed, and then unnecessary portions are removed. An example of forming the second wiring layer is described.
しかしながら、特許文献1の従来のプリント回路配線板では、導体と導体との間に空間が必要なため、高密度化には自ずと限界があり、又、導体幅、及び上記空間の幅を狭くすることで高密度化を実現する一方で歩留まりが低下するという問題があった。さらに、導体厚さと導体間隔の関係においては、エッチング等のプロセス上、導体間隔は、導体厚さのほぼ2倍程度を確保せざるを得ず、高密度化に限界があった。
However, since the conventional printed circuit wiring board of
一方、導体回路をアディティブ法で形成する方法もあるが、導体をメッキ法などで形成する場合、メッキ導体厚さを確保するためには、それに相当する厚さのレジスト層を形成しなければならず、そのようなレジスト形状を維持するために相当のレジスト幅が必要となる。その結果、やはり回路配線板の高密度化には自ずと限界があった。 On the other hand, there is a method of forming a conductor circuit by an additive method, but when a conductor is formed by a plating method or the like, a resist layer having a thickness corresponding to that must be formed in order to ensure the plating conductor thickness. However, a considerable resist width is required to maintain such a resist shape. As a result, there was a limit to increasing the density of circuit wiring boards.
また、特許文献2においては第一の配線保護層の上端よりも厚くなるように前面に導体層を形成し、次いで、導体層の上面から第一の保護層まで全面を研磨した後、第二の配線保護層を形成し、その後、不要部分を除去して第二の配線層を形成するとしているため、導体層の研磨により基材や導体層の伸びが大きくなるばかりではなく、薄いフレキシブル基材の場合には破れてしまうという問題がある。 In Patent Document 2, a conductor layer is formed on the front surface so as to be thicker than the upper end of the first wiring protective layer, and then the entire surface from the upper surface of the conductor layer to the first protective layer is polished, The wiring protective layer is then formed, and then the unnecessary portion is removed to form the second wiring layer. Therefore, the polishing of the conductive layer not only increases the elongation of the base material and conductive layer, but also a thin flexible substrate. In the case of wood, there is a problem that it is torn.
また、第二の導体層は、第一の配線保護層の上端よりも厚くなるように全面に導体層を形成し、研磨は第一の配線保護層までしか行えないため、第二の導体層は第一の導体層と同じ厚さには出来ず、更に薄くすることは出来なかった。 Further, the second conductor layer is formed on the entire surface so as to be thicker than the upper end of the first wiring protective layer, and polishing can be performed only up to the first wiring protective layer. Could not be the same thickness as the first conductor layer, and could not be made even thinner.
本発明は、上述したような問題点を解決するためになされたもので、回路配線板上に隙間無く導体を形成することで高密度化を図った回路配線板、及びその製造方法を提供することを目的とする。 The present invention has been made in order to solve the above-described problems, and provides a circuit wiring board having a high density by forming a conductor on the circuit wiring board without gaps, and a method for manufacturing the circuit wiring board. For the purpose.
上記目的を達成するため、本発明は以下のように構成する。 In order to achieve the above object, the present invention is configured as follows.
即ち、本発明の第1態様である回路配線板の製造方法は、絶縁基材の導体形成面に、第1絶縁材にて第1導体の第1露出面を覆ってなる第1配線を互いに隙間をあけて複数形成した回路配線板に対して、
上記隙間に第2導体を形成し、
上記第2導体の第2露出面に第2絶縁材を上記第1絶縁材と融合させながら形成する、
ことを特徴とする。
That is, in the method for manufacturing a circuit wiring board according to the first aspect of the present invention, the first wirings covering the first exposed surface of the first conductor with the first insulating material are arranged on the conductor forming surface of the insulating base material. For circuit wiring boards with multiple gaps,
Forming a second conductor in the gap,
Forming a second insulating material on the second exposed surface of the second conductor while fusing the first insulating material;
It is characterized by that.
又、上記第1態様において、上記第2導体の形成前に上記導体形成面に上記第1導体を形成し、該第1導体の形成後、電着塗装法により上記第1露出面に上記第1絶縁材を形成し、上記第1絶縁材の形成後、上記第1絶縁材を加熱して軟化させ上記導体形成面に密着させるようにしてもよい。 In the first aspect, the first conductor is formed on the conductor formation surface before the second conductor is formed, and after the first conductor is formed, the first exposed surface is formed on the first exposed surface by an electrodeposition coating method. One insulating material may be formed, and after the first insulating material is formed, the first insulating material may be heated and softened to be in close contact with the conductor forming surface.
さらに又、上記第2絶縁材は、電着塗装法により上記第2露出面に形成され、形成後の加熱により上記第1絶縁材と融合するようにしてもよい。 Furthermore, the second insulating material may be formed on the second exposed surface by an electrodeposition coating method, and may be fused with the first insulating material by heating after the formation.
さらに、上記第2絶縁材は、上記第1絶縁材及び上記第2露出面を覆って形成してもよく、又、上記第2導体は、上記第1導体とは厚みや、材質を異ならせて形成してもよい。 Further, the second insulating material may be formed so as to cover the first insulating material and the second exposed surface, and the second conductor has a thickness and a material different from those of the first conductor. May be formed.
又、本発明の第2態様である回路配線板は、上記第1態様の回路配線板の製造方法にて製造されたことを特徴とする。 The circuit wiring board according to the second aspect of the present invention is manufactured by the method for manufacturing a circuit wiring board according to the first aspect.
上述した本発明の第1態様の回路配線板の製造方法、及び第2態様の回路配線板によれば、第1絶縁材にて被覆された第1導体同士に挟まれる隙間に第2導体を形成することから、高密度の回路配線板が実現でき、配線板や部品の小型化、省スペース化に大きく貢献することができる。 According to the manufacturing method of the circuit wiring board of the first aspect of the present invention and the circuit wiring board of the second aspect described above, the second conductor is placed in the gap between the first conductors covered with the first insulating material. Since it is formed, a high-density circuit wiring board can be realized, which can greatly contribute to downsizing and space saving of the wiring board and components.
又、特開昭63−301591号公報には、導体の表面に絶縁被膜としてのカバーレイを形成することが開示されているものの、上記カバーレイを形成した後、隣接する導体間の空間部分にさらに導体を形成するという技術的思想は開示も示唆もない。即ち、カバーレイとは、フレキシブルプリント配線板の導体部を絶縁保護するために被覆したフィルムであり、但し、ランド部や端子部等の他との接続に必要な導体部では除去されているものである(JIS工業用語大辞典(第5版))。したがって、上記カバーレイは、導体部に直接、他の物が接触することで導体部が劣化することを防止するため、導体部を保護するものであり、回路形成の最終段階で設けられる物である。よって、上記特許文献1は、上記カバーレイの形成後、隣接する導体間の空間部分にさらに導体を形成することを開示及び示唆するものではない。
Japanese Patent Laid-Open No. 63-301591 discloses that a cover lay as an insulating film is formed on the surface of a conductor. However, after the cover lay is formed, a space between adjacent conductors is formed. Furthermore, the technical idea of forming a conductor is neither disclosed nor suggested. That is, a coverlay is a film coated to insulate and protect the conductor part of a flexible printed wiring board, except that it is removed in the conductor part necessary for connection with other parts such as a land part and a terminal part. (JIS Industrial Glossary Dictionary (5th edition)). Therefore, the above-mentioned cover lay protects the conductor part in order to prevent the conductor part from being deteriorated by other objects coming into direct contact with the conductor part, and is provided at the final stage of circuit formation. is there. Therefore,
又、本発明においては、第1導体に第1絶縁材を形成後、第2導体は無電解めっき、スパッタリング、真空蒸着のうちのいずかによる薄膜で形成し、該薄膜の第2導体の形成に必要な部分以外の部分をフォトエッチングや研磨で除去することができる。その後、第2導体の形成に必要な部分を電気めっきで必要な厚さに形成することができる。したがって、第2導体の厚さは第1導体の厚さ以下でも形成することができる。 In the present invention, after the first insulating material is formed on the first conductor, the second conductor is formed as a thin film by any one of electroless plating, sputtering, and vacuum deposition, and the second conductor of the thin film is formed. Portions other than those necessary for formation can be removed by photoetching or polishing. Thereafter, a portion necessary for forming the second conductor can be formed to a necessary thickness by electroplating. Therefore, the thickness of the second conductor can be formed even if it is less than the thickness of the first conductor.
本発明の実施形態である回路配線板、及び該回路配線板の製造方法について、図を参照しながら以下に説明する。尚、各図において、同じ構成部分には、同じ符号を付している。 A circuit wiring board according to an embodiment of the present invention and a method for manufacturing the circuit wiring board will be described below with reference to the drawings. In each figure, the same reference numerals are given to the same components.
図1に示す本実施形態の回路配線板101は、リジッド又はフレキシブルな絶縁基材102の導体形成面102aに形成した第1導体103と、該第1導体103の第1露出面を被覆する第1絶縁材104と、隣接する第1導体103に挟まれた空間に形成された、第1導体103とは別の導体である第2導体105と、該第2導体105の第2露出面を被覆する第2絶縁材106とを有する。
A
このように構成される回路配線板101では、隣接する第1導体103に挟まれた空間部分にも、第2導体105を形成していることから、従来に比べて高密度化された回路配線板が実現され、配線板や部品の小型化、省スペース化に大きく貢献することができる。
In the
尚、本明細書において、上記高密度化された回路配線板とは、導体幅及び導体間の隙間である、いわゆるラインアンドスペースが約10〜約300μmであるものを指す。 In the present specification, the high-density circuit wiring board indicates a conductor width and a gap between conductors, that is, a so-called line and space of about 10 to about 300 μm.
以下に、回路配線板101の製造方法について、図2及び図3を参照して説明する。
Below, the manufacturing method of the
図2内、(a)に示すように、リジッド又はフレキシブルな絶縁基材102では、その導体形成面102aの全面に導電材料としての例えば銅箔107が貼り合わされており、該銅箔107にドライフィルムをラミネートしてフォトエッチング法により不要部分を除去することで、図2内、(b)及び図3のステップS1に示すように、絶縁基材102上に第1導体103が形成される。
As shown in FIG. 2A, in the rigid or flexible
次に、第1導体103に対して、電着塗装用樹脂材を電着塗装法にて、図2内、(c)及び図3のステップS2に示すように、第1導体103の第1露出面103aの全面に、エポキシ樹脂やポリイミド樹脂、アクリル樹脂、フッ素樹脂等を析出させ、第1絶縁材104が形成される。尚、一つの第1導体103と、当該第1導体の露出面103aを被覆した第1絶縁材104とで第1配線114を形成する。図2内、(c)において、符号108は、隣接する、第1絶縁材104の被覆が施された第1導体103同士にて形成される隙間、つまり隣接する第1配線114同士の隙間を指している。
Next, a resin material for electrodeposition coating is applied to the
第1導体103の露出面103aに第1絶縁材104を形成するため電着塗装法を使用することで以下の効果を得られる。即ち、例えばフォトレジストや印刷レジストにて、導体の露出面に絶縁膜を形成すると、絶縁基材、露光マスク、及び印刷版における伸縮や、機械的精度により、導体と絶縁膜の位置との間にずれが発生し、必要最小幅にて絶縁膜を形成することは困難である。一方、電着塗装法では、絶縁膜は、電気の通じる導体上にしか析出されないため、導体と絶縁体との位置ずれは発生しない。したがって、確実に必要最小幅にて絶縁膜を形成することができる。よって、絶縁基材上に形成される第2導体105の厚さを安定して確保することができる。
The following effects can be obtained by using the electrodeposition coating method for forming the first
第1絶縁材104は、図3のステップS3にて、上記電着後、加熱による乾燥、軟化させることで、上記第1露出面103aの全面にわたり、その厚みをほぼ均一化することができ、又、その厚みを制御することができる。尚、該厚み制御動作を、レベリングと呼ぶ。又、第1絶縁材104の厚みは、電着塗装用樹脂材の成分により変化する。又、電着塗装用樹脂材の成分が同じである場合には、図4に示す、第1導体103の平坦部分1031に存在する電着塗装用樹脂材の膜厚1032、電着塗装用樹脂材の加熱温度、及び加熱時間により制御可能である。上記膜厚1032が小さく、加熱温度が高く、及び加熱時間が長いほど、第1絶縁材104の厚みは薄くなる。尚、第1絶縁材104の厚みが薄すぎると、第1導体103の角部分1033における電気絶縁性が劣化することから、好ましくない。よって、第1導体103の電気絶縁性の観点から、第1絶縁材104の厚みは、3〜50μmで、好ましくは5〜30μmである。このような厚みを得るためには、一例として、上記加熱温度は、約150〜270℃であり、上記加熱時間は、約10〜20分が好ましい。又、絶縁基材102に対してほぼ垂直に延在する、第1導体103の立上り部分1034では、電着塗装用樹脂材の上記加熱による軟化にて、電着塗装用樹脂材の垂れ下がりが生じる。この垂れ下がりにより、上記電着塗装用樹脂材つまり第1絶縁材104は、絶縁基材102の導体形成面102a上に流れてすそ野部分1036が形成される。該すそ野部分1036が形成されることで、上記電着塗装用樹脂材つまり第1絶縁材104と絶縁基材102との密着性を向上させることができる。又、このとき第1絶縁材104による被覆を必要としない端子部等には、予めフォトレジストやインキ、テープ等によってマスキングを施しておき、電着による第1絶縁材104を析出させないこともできる。該マスキングは、第1絶縁材104の形成後や、端子部等への表面処理を実施する前に剥離したり、あるいはレーザーで除去したりすることもできる。又、上記電着塗装用樹脂材の垂れ下がりにより、上記立上り部分1034における電着塗装用樹脂材の厚み1035は、第1導体103の平坦部分1031に存在する電着塗装用樹脂材の膜厚1032の1/2〜3倍となり、好ましくは1〜2倍程度がよい。
The first
次に、第1導体103に第1絶縁材104の被覆が施された絶縁基材102の導体形成面102aに無電解銅メッキを行って薄膜を形成した後、形成された薄膜のうち不要部分(無電解銅メッキで形成された薄膜の第2導体105の形成に必要な部分以外の部分)の銅メッキをフォトエッチングや研磨で除去することで、図2内、(d)に示すように、上記隙間108における導体形成面102aにのみ銅メッキ部109を形成する。上記無電解メッキは、条件により第1絶縁材104以外の箇所に選択的に形成することができるが、無電解メッキが絶縁基材102及び第1絶縁材104を含み全体に形成された場合には、下記の第2導体105の形成に不要な部分の無電解メッキ部分は、フォトエッチング法や研磨などの物理的な方法で除去し、その後、電気メッキで導体層を必要な厚さまで厚くする。又、上記無電解メッキの代わりに、スパッタ膜や蒸着膜を使用することができる。このとき、第2導体105の厚さは第1導体103の厚さ以下でも形成することができる。
Next, after forming a thin film by performing electroless copper plating on the
第2導体105の厚さを、第1導体103の厚さ以下とする場合、第2導体105の厚さを第1導体103の厚さよりも3〜10μmくらい薄くするのが好ましい。これは以下の理由による。すなわち、後述するように、ソルダーレジスト等によるインキや樹脂を用いて第2絶縁材106を形成する場合、電着塗装法のように樹脂が溶融しないため、ソルダーレジスト等によるインキや樹脂を塗布する際に気泡などが発生して、絶縁不良となる恐れがある。そこで、図17に示すように、第2導体105の厚さを第1導体103の厚さよりも3〜10μmくらい薄くし、その薄くした分だけ、第2絶縁材106の厚みを厚くすれば(言い換えれば、第2導体105を覆う第2絶縁材106の表面と、第1導体103を覆う第1絶縁材104の表面とがほぼ同一面になるように第2絶縁材106を形成すると)、上記絶縁不良を防止することができる。厚みに関連して言えば、第2導体105の厚みは、伸縮や折り曲げによる導体クラックが発生しないように、3μm以上とするのが好ましい。
When the thickness of the
尚、銅メッキ部109は、第2導体105をメッキにより形成する場合に必要なもので、例えば印刷手法やディスペンサーにより金属を含有するインキやペーストにて、第2導体105を形成する場合には、形成する必要はない。
The
次に、隙間108における銅メッキ部109に電解銅メッキを行い、図2内、(e)及び図3のステップS4に示すように、第1絶縁材104の被覆が施された第1導体103同士の間、つまり第1配線114同士の間に、第2導体105を形成する。上述したように、本実施形態では、隣接する第1導体103における第1絶縁材104にて挟まれる領域の全面に銅メッキ部109を形成したことから、本実施形態において第2導体105は、その両側を第1絶縁材104に接触して形成されることになる。しかしながら、第2導体105の形成は、当該形態に限定されるものではなく、第2導体105の両側が第1絶縁材104に接触しないように、銅メッキ部109及び第2導体105を形成してもよい。又、第2導体105における導体形成面102aからの厚さIIは、第1導体103の厚さと同じとするが、異なる厚さにすることもできる。導体の厚さを変えることで、第1導体103と第2導体105との抵抗値を異ならせることができる。又、第2導体105は、印刷手法やディスペンサーにより金属を含有するインキやペーストを、上記隙間108に埋め込むことでも形成可能である。又、第2導体105の材質は、第1導体103の材質と同じでもよいが、異ならせることもできる。例えば第1導体103を銅で形成し、第2導体105をニッケルで形成する。このように、第1導体103と第2導体105との材質を変えることで、必要に応じて抵抗値を変化させることもできる。
Next, electrolytic copper plating is performed on the
次に、図2内、(f)及び図3のステップS5に示すように、形成された第2導体105の露出面105aに電着塗装法により、エポキシ樹脂やポリイミド樹脂、アクリル樹脂、フッ素樹脂等を析出させた後、加熱して均一な第2絶縁材106を形成する。尚、本実施形態では、第2絶縁材106は、導体形成面102aから第1絶縁材104と同じ高さとなるように形成される。又、第2絶縁材106の形成後、第2絶縁材106を加熱することで、第2絶縁材106は、隣接する第1導体103を被覆する第1絶縁材104と融着する。これにより、第2導体105の絶縁性を向上させることができる。尚、第2絶縁材106に対する加熱温度は、約150〜270℃であり、加熱時間は、約10〜20分が好ましい。第2絶縁材106に対する加熱温度及び時間と、第1絶縁材104に対する加熱温度及び時間とは、同等でよい。
Next, as shown in FIG. 2, (f) and step S5 of FIG. 3, the exposed
又、第2絶縁材106の形成は、電着塗装法に限ることなく、ソルダーレジスト等によるインキや樹脂、カバーレイフィルム等でも形成でき、要するに、第2導体105を選択的に被覆可能な方法であればよい。一方、図5に示すように、第2導体105のみではなく第1導体103の第1絶縁材104をも覆って全体的に、ソルダーレジスト等を用いてインキや樹脂、カバーレイフィルム等により、第2絶縁材106を形成することもできる。
In addition, the formation of the second insulating
以上の動作により、図6に示すように、絶縁基材102上には、隣接する第1配線114の間に第2導体105を形成した、高密度な回路配線板101が作製される。又、第1導体103及び第2導体105の端部には、端子部111が形成されている。該端子部111は、上述のステップS2、S5にて第1絶縁材104及び第2絶縁材106を形成するときに、第1導体103及び第2導体105の一部をマスキングしておくことで、図7に示すように、第1絶縁材104及び第2絶縁材106を形成せず第1導体103及び第2導体105を露出させて形成する。尚、図8に示すように、第1導体103及び第2導体105の端部では、第1導体103と第2導体105との間に隙間112を設け、第1導体103と第2導体105との間隔を広げた形状を採ることもできる。又、第1絶縁材104及び第2絶縁材106を含む第1導体103及び第2導体105は、直線状に延在するものに限定されず、図9に示すように、屈曲した形態であってもよい。
With the above operation, as shown in FIG. 6, a high-density
尚、このようにして作製した高密度回路配線板101には、図6に示すように各端子部111から絶縁基材102上に給電用リード部115も形成されているが、最終的には、第1導体103、第1絶縁材104、第2導体105、及び第2絶縁材106の端部116にて、外形加工時等に切断分離される。
The high-density
又、図10に示すように、必要な部分、例えば端子部111の近傍にて、スルーホール113を形成する場合もある。スルーホール113が形成される場合、当然ながら、絶縁基材102の表裏両面におけるスルーホール113に対応する部分には、スルーホール113にて導通が図られる導体部が形成される。第1導体103にスルーホール113を形成する場合には、第1導体103を形成する前に、絶縁基材102を貫通してスルーホール113用の穴が形成され、さらにスルーホールめっきで穴の内部に導体が形成され、表裏の導体が接続される。以後、上述したように第1導体103、続いて第1絶縁材104が形成され、上記穴の内面にも第1導体103及び第1絶縁材104が形成される。さらに、第2導体105にスルーホール113を形成する場合には、第1絶縁材104を形成した後、第2導体105を形成する前に、絶縁基材102を貫通してスルーホール113用の穴が形成される。以後、上述したように第2導体105、続いて第2絶縁材106が形成され、上記穴の内面にも第2導体105及び第2絶縁材106が形成される。尚、スルーホール113は、端子部111の導体露出部に形成することもできる。この場合、当然ながらスルーホール113には絶縁材は形成されない。
Further, as shown in FIG. 10, the through
以上のようにして回路配線板101を形成することで、第1絶縁材104にて被覆された第1導体103同士に挟まれる隙間、つまり第1配線114同士にて形成される隙間108に第2導体105を形成することから、高密度の回路配線板が実現でき、配線板や部品の小型化、省スペース化に大きく貢献することができる。
By forming the
絶縁基材102に相当する、25μm厚のポリイミドベースフィルムに9μmの銅を貼り合わせたフレキシブル基板材料に、ドライフィルムをラミネートして、フォトエッチング法にて幅約80μm、長さ100mmの第1導体103を、ラインアンドスペースが200μmにて100本形成する。尚、このような第1導体103群を第1導体回路と呼ぶ。
The first conductor having a width of about 80 μm and a length of 100 mm is obtained by laminating a dry film on a flexible substrate material in which 9 μm of copper is bonded to a 25 μm-thick polyimide base film corresponding to the insulating
次に、各第1導体103の長さ方向の両端部3mmに、メッキ用マスキングテープを貼り、端子部111をマスキングした後、電着塗料用変性エポキシ樹脂を、電圧200Vで30秒間印加して、電着塗装法にて第1導体103の露出面103aに第1絶縁材104を形成する。その後、第1絶縁材104を190℃で10分間乾燥し、軟化、溶融させてレベリングし、上記平坦部分1031の膜厚1032を20μm、上記立上り部分1034の厚み1035を30μmとした。
Next, a masking tape for plating is applied to both end portions 3 mm in the length direction of each
その後、端子部111のマスキングテープを剥がして全体に無電解銅メッキを施す。次に、フォトエッチング法にて、第1絶縁材104を形成した部分と、第2導体105を形成する箇所以外の部分とに形成されている無電解銅メッキをエッチングして除去する。次に、残った、第2導体105の形成箇所に、電解銅メッキを9μm形成し、第2導体105を99本形成した。尚、第2導体105群を第2導体回路と呼ぶ。
Thereafter, the masking tape of the
次に、各第2導体の長さ方向の両端子部3mmにメッキ用マスキングテープを貼り、その後、第2導体105の露出面105aに、電着塗料用変性エポキシ樹脂を電圧200Vで30秒間印加して電着し、第2絶縁材106を形成した後、190℃で10分間乾燥し、軟化、溶解してレベリングし、膜厚20μmの第2絶縁材106を形成した。又、同時に、第1絶縁材104との一体化を図った。
Next, a masking tape for plating is applied to both terminal portions 3 mm in the length direction of each second conductor, and then a modified epoxy resin for electrodeposition coating is applied to the exposed
その後、マスキングテープを剥がし、端子部111に、ニッケル金メッキを施し、外形形状をプレスして、幅20.5mm、長さ100mm、回路数199本の高密度フレキシブル回路配線板101を得た。
Thereafter, the masking tape was peeled off, nickel gold plating was applied to the
絶縁基材102に相当する、25μm厚のポリイミドベースフィルムの両面に、9μmの銅を貼り合わせたフレキシブル基板材料において、第1導体103が形成されるべき箇所の必要な部分に、スルーホール113用の穴をあける。その後、上記穴も含めて無電解銅メッキ、電解銅メッキにて、銅メッキを12μmにて形成する。次に、ドライフィルムをラミネートして、フォトエッチング法にて、フレキシブル基板材料の片面に、幅約80μm、長さ100mmの第1導体103を、ラインアンドスペースが200μmにて100本形成する。尚、第1導体103の両端部は、50mmずつ延ばして、幅約80μmで扇状に、ラインアンドスペース400μmとして形成した。このような第1導体103の形成と同時に、フレキシブル基板材料の別の片面にも、幅約80μm、長さ8mmにて、第1導体103を100本形成した。尚、フレキシブル基板材料の表裏両面に形成する第1導体103の両端部は、互いに対応するように、同形状、同寸法にて形成される。
In the flexible substrate material in which 9 μm copper is bonded to both sides of a 25 μm thick polyimide base film corresponding to the insulating
その後、フレキシブル基板材料の両面にドライフィルムをラミネートして、フォトリソグラフィ法にて、フレキシブル基板材料の両面における第1導体103の両端部3mmに、マスキング用ドライフィルムを現像して残し、フレキシブル基板材料の両面における端子部111をマスキングする。その後、電着塗料用変性エポキシ樹脂を電圧200Vで30秒間印加して、フレキシブル基板材料の両面における第1導体103の露出面103aに上記エポキシ樹脂を電着し、第1絶縁材104を形成する。その後、第1絶縁材104を190℃で10分間乾燥し、軟化、溶解させて、レベリングし、フレキシブル基板材料の両面における第1導体103の平坦部分1031の膜厚1032を20μm、立上り部分1034の厚みを30μmとした第1絶縁材104を形成した。その後、端子部111のマスキングのドライフィルムを薬品で剥離した。
Thereafter, a dry film is laminated on both sides of the flexible substrate material, and the masking dry film is developed and left on both ends 3 mm of the
次に、第2導体105を形成すべき箇所において、スルーホールが必要となるべきフレキシブル基板材料上に穴を開け、該穴も含めて当該フレキシブル基板材料の両面に無電解銅メッキを施し、フォトエッチング法にて第2導体105となるべき部分以外の表面の無電解銅メッキをエッチングして除去する。ついで、残った上記無電解銅メッキ部に電解銅メッキを9μmつけて、第2導体105を99本を形成した。その後、12.5μm厚のカバーレイフィルムを、第2導体105及び第1導体103の表面を含み、端子部111以外の必要な部分に絶縁層として、加熱圧着した。その後、端子部111に、ニッケル金メッキを施し、外形形状をプレスして、両端部の回路が広がった最大幅43mm、長さ200mm、回路数199本の高密度フレキシブル回路配線板101を得た。
Next, at the location where the
さらに又、図1から図10を参照して説明した回路配線板101、及びその製造方法を適用して以下の構成を採ることもできる。
Furthermore, the
即ち、第1絶縁材104及び第2絶縁材106を含む第1導体103及び第2導体105は、図9に示すように、屈曲した形態であってもよいことを既に述べたが、さらには、図11に示すように、第1導体103及び第2導体105を渦巻き状に配置して第1導体103及び第2導体105にてコイル120を構成することもできる。尚、コイル120の形状は、図11のような円形状に限定されず、図12に示すような角形であっても良い。このようなコイル120は、例えば、インダクタ用、小型モータ用、ソレノイド用、アンテナ用、等として使用することができる。
That is, as described above, the
さらに、図13に示すように、絶縁基材102の表裏両面に、第1導体103及び第2導体105にてコイル120−1及びコイル120−2を形成したコイル部材121を形成することもできる。図13では、絶縁基材102の厚み方向102bにおいて、コイル120−1及びコイル120−2は、第1導体103と第1導体103とを対向させ、第2導体105と第2導体105とを対向させて配置されているが、つまり同種の導体を対向させて配置されているが、これに限定されず、第1導体103と第2導体105とを、つまり異種の導体を対向させて配置してもよい。
Furthermore, as shown in FIG. 13, the
さらに、図14に示すように、複数の上記コイル部材121を接着剤122にて貼り合わせてなるコイル集合体123を形成することもできる。該コイル集合体123においても、各コイル部材121間で、同種の導体を対向させる構成のみならず、異種の導体を対向させる構成を採ってもよい。このようなコイル集合体123は、例えば、インダクタ用、小型モータ用、ソレノイド用、アンテナ用、等として使用することができる。
Furthermore, as shown in FIG. 14, a
さらに又、上記コイル集合体123の変形例として図15に示すコイル集合体123−1のような形態を採ることもできる。コイル集合体123−1では、一つのコイル部材121におけるコイル120−1上に接着剤122にてコイル120を積み重ねた構成である。積み重ねるコイル120の数は、一つに限らず、複数であってもよい。又、各コイル120間で対向する導体は、同種であっても、異種であっても構わない。
Furthermore, as a modification of the
又、コイル120−1上にコイル120を積み重ねる場合、図16に示すコイル集合体123−2のように、コイル120−1上に絶縁材124を形成し、該絶縁材124の表面124aに、上述した工程にて第1導体103及び第2導体105を形成してもよい。勿論、コイル120の積層数は、一又は複数でよい。
When the
上述の方法によりコイルを作製することで、第1絶縁材にて被覆された第1導体同士に挟まれる隙間に第2導体を形成することから、高密度のコイルが実現でき、コイルや部品の小型化、省スペース化、さらにはコイル性能の向上に大きく貢献することができる。 By producing the coil by the above-described method, the second conductor is formed in the gap between the first conductors covered with the first insulating material, so that a high-density coil can be realized. This can greatly contribute to miniaturization, space saving, and improvement of coil performance.
上述のコイル120の実施例について以下に説明する。
Examples of the
絶縁基材102に相当する、25μm厚のポリイミドベースフィルムに9μmの銅を貼り合わせたフレキシブル基板材料に、ドライフィルムをラミネートして、フォトエッチング法にて幅約100μm、導体間隔150μmにて第1導体103を渦巻き状に5回転分形成する。その後、コイルの巻き始めと巻き終わり部分における長さ方向の3mmにメッキ用マスキングテープを貼り、端子部111をマスキングした後、電着塗料用変性エポキシ樹脂を、電圧200Vで30秒間印加して、電着塗装法にて第1導体103の露出面103aに第1絶縁材104を形成する。その後、第1絶縁材104を190℃で10分間乾燥し、軟化、溶融させてレベリングし、上記平坦部分1031の膜厚1032を30μm、上記立上り部分1034の厚み1035を25μmとした。
A dry film is laminated on a flexible substrate material of 9 μm copper bonded to a 25 μm thick polyimide base film corresponding to the insulating
その後、端子部111のマスキングテープを剥がして全体に無電解銅メッキを施す。次に、フォトエッチング法にて、第1絶縁材104を形成した部分と、第2導体105を形成する箇所以外の部分とに形成されている無電解銅メッキをエッチングして除去する。次に、残った、第2導体105の形成箇所に、電解銅メッキを18μm形成し、幅100μmにて第2導体105を渦巻き状に4.5回転分形成する。
Thereafter, the masking tape of the
次に、各第2導体の長さ方向の両端子部3mmにメッキ用マスキングテープを貼り、その後、第2導体105の露出面105aに、電着塗料用変性エポキシ樹脂を電圧200Vで30秒間印加して電着し、第2絶縁材106を形成した後、190℃で10分間乾燥し、軟化、溶解してレベリングし、膜厚30μmの第2絶縁材106を形成した。又、同時に、第1絶縁材104との一体化を図った。
Next, a masking tape for plating is applied to both terminal portions 3 mm in the length direction of each second conductor, and then a modified epoxy resin for electrodeposition coating is applied to the exposed
その後、マスキングテープを剥がし、端子部111に、ニッケル金メッキを施し、外形形状をプレスして外形直径8.5mmのコイル120を得た。
Thereafter, the masking tape was peeled off, nickel gold plating was applied to the
上述したコイル部材121の実施例について以下に説明する。
Examples of the
絶縁基材102に相当する、0.2mm厚のガラスエポキシ基板の両面に、18μmの銅を貼り合わせた基板材料において、両面に形成されるコイルの端子部分の接続用に必要となる部分に、スルーホール113用の穴をあける。その後、上記穴も含めて無電解銅メッキ、電解銅メッキにて、銅メッキを25μmにて形成する。次に、ドライフィルムをラミネートして、フォトエッチング法にて、基板材料の一方面に、幅100μm、導体間隔150μmにて第1導体103を渦巻き状に5回転分形成する。基板材料の他方面にも同様にして、幅100μm、導体間隔150μmにて第1導体103を渦巻き状に5回転分形成する。
In the substrate material corresponding to the insulating
その後、基板材料の両面にドライフィルムをラミネートして、フォトリソグラフィ法にて、ガラスエポキシ基板材料の両面における第1導体103の両端部3mmに、マスキング用ドライフィルムを現像して残し、ガラスエポキシ基板材料の両面における端子部111をマスキングする。その後、電着塗料用変性エポキシ樹脂を電圧200Vで30秒間印加して、ガラスエポキシ基板材料の両面における第1導体103の露出面103aに上記エポキシ樹脂を電着し、第1絶縁材104を形成する。その後、第1絶縁材104を190℃で10分間乾燥し、軟化、溶解させて、レベリングし、ガラスエポキシ基板材料の両面における第1導体103の平坦部分1031の膜厚1032を30μm、立上り部分1034の厚みを25μmとした第1絶縁材104を形成した。その後、端子部111のマスキングのドライフィルムを薬品で剥離し、次に、両面に無電解銅メッキを施し、フォトエッチング法にて第2導体105となるべき部分以外の表面の無電解銅メッキをエッチングして除去する。ついで、残った上記無電解銅メッキ部に電解銅メッキを18μmつけて、第2導体105を、幅100μmにて渦巻き状に4.5回転分形成する。その後、第2導体105の露出面105aに、電着塗料用変性エポキシ樹脂を電圧200Vで30秒間印加して電着し、第2絶縁材106を形成した後、190℃で10分間乾燥し、軟化、溶解してレベリングし、膜厚30μmの第2絶縁材106を形成した。又、同時に、第1絶縁材104との一体化を図った。
Thereafter, a dry film is laminated on both surfaces of the substrate material, and a masking dry film is developed and left on both ends 3 mm of the
その後、端子部111に、ニッケル金メッキを施し、外形形状をプレスして外形直径9mmのコイル121を得た。
Thereafter, nickel gold plating was applied to the
本発明は、リジッド又はフレキシブルな回路配線板、及びその製造方法に適用可能である。 The present invention is applicable to a rigid or flexible circuit wiring board and a manufacturing method thereof.
101…回路配線板、102…絶縁基材、103…第1導体、103a…露出面、
104…第1絶縁材、105…第2導体、105a…露出面、
106…第2絶縁材、108…隙間、111…端子部。
DESCRIPTION OF
104 ... first insulating material, 105 ... second conductor, 105a ... exposed surface,
106: second insulating material, 108: gap, 111: terminal portion.
Claims (8)
上記隙間に第2導体(105)を形成し、
上記第2導体の第2露出面(105a)に第2絶縁材(106)を上記第1絶縁材と融合させながら形成する、
ことを特徴とする回路配線板の製造方法。 First wiring (114) formed by covering the first exposed surface (103a) of the first conductor (103) with the first insulating material (104) is formed on the conductor forming surface (102a) of the insulating base (102). For circuit wiring boards formed with a plurality of gaps (108),
Forming a second conductor (105) in the gap;
Forming a second insulating material (106) on the second exposed surface (105a) of the second conductor while fusing the first insulating material;
A method of manufacturing a circuit wiring board, comprising:
上記第1絶縁材の形成後、上記第1絶縁材を加熱して軟化させ上記導体形成面に密着させる、請求項1記載の回路配線板の製造方法。 Before the formation of the second conductor, the first conductor is formed on the conductor forming surface, and after the formation of the first conductor, the first insulating material is formed on the first exposed surface by an electrodeposition coating method,
The method for manufacturing a circuit wiring board according to claim 1, wherein after the formation of the first insulating material, the first insulating material is heated and softened to be in close contact with the conductor forming surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006007397A JP2006310758A (en) | 2005-01-21 | 2006-01-16 | Circuit wiring board and its manufacturing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005014156 | 2005-01-21 | ||
JP2005097381 | 2005-03-30 | ||
JP2006007397A JP2006310758A (en) | 2005-01-21 | 2006-01-16 | Circuit wiring board and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006310758A true JP2006310758A (en) | 2006-11-09 |
Family
ID=37477239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006007397A Withdrawn JP2006310758A (en) | 2005-01-21 | 2006-01-16 | Circuit wiring board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006310758A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104900374A (en) * | 2014-03-07 | 2015-09-09 | 三星电机株式会社 | Chip electronic component and manufacturing method thereof |
WO2017018134A1 (en) * | 2015-07-30 | 2017-02-02 | 株式会社村田製作所 | Multilayer substrate and electronic device |
-
2006
- 2006-01-16 JP JP2006007397A patent/JP2006310758A/en not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104900374A (en) * | 2014-03-07 | 2015-09-09 | 三星电机株式会社 | Chip electronic component and manufacturing method thereof |
JP2015170844A (en) * | 2014-03-07 | 2015-09-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Chip electronic component and manufacturing method thereof |
CN104900374B (en) * | 2014-03-07 | 2018-06-29 | 三星电机株式会社 | Electronic element and its manufacturing method |
WO2017018134A1 (en) * | 2015-07-30 | 2017-02-02 | 株式会社村田製作所 | Multilayer substrate and electronic device |
JPWO2017018134A1 (en) * | 2015-07-30 | 2017-11-16 | 株式会社村田製作所 | Multilayer substrate and electronic equipment |
US10374305B2 (en) | 2015-07-30 | 2019-08-06 | Murata Manufacturing Co., Ltd. | Multilayer substrate and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8129626B2 (en) | Multilayer wiring substrate with a reinforcing layer for preventing a warp | |
JP4558776B2 (en) | Circuit board manufacturing method | |
US9713267B2 (en) | Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post | |
JP6486535B1 (en) | Inductor and manufacturing method thereof | |
JP4450071B2 (en) | Electronic components | |
US20080196934A1 (en) | Circuit board process | |
JP2011091308A (en) | Printed wiring board | |
WO2019172123A1 (en) | Wiring substrate and method for producing same | |
US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
JP2002076530A (en) | Printed circuit board and its manufacturing method | |
US6629366B1 (en) | Method of producing a multilayer wiring board | |
JP2017135357A (en) | Printed wiring board and method of manufacturing the same | |
US7506435B2 (en) | Manufacturing method of a multi-layer circuit board with an embedded passive component | |
JP2006310758A (en) | Circuit wiring board and its manufacturing method | |
KR20040023773A (en) | Method of forming conductor wiring pattern | |
JP2011040720A (en) | Printed circuit board and manufacturing method thereof | |
WO2004042814A1 (en) | Film carrier tape for mounting electronic component | |
KR20140039921A (en) | Method of manufacturing printed circuit board | |
JP4123637B2 (en) | Film carrier manufacturing method | |
KR102054198B1 (en) | Method for manufacturing wiring board | |
TW201946074A (en) | Method for producing wiring substrate | |
JP2005108941A (en) | Multilayer wiring board and its manufacturing method | |
WO2023132278A1 (en) | Coil device and printed wiring board | |
KR100805450B1 (en) | Combined printed circuit board and manufacturing method thereof | |
US20240114632A1 (en) | Circuit board structure and method for forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080124 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090407 |