JP2019155882A - 画像データ送出装置、プリント回路基板、光走査装置および画像形成装置 - Google Patents

Abstract

【課題】簡易な構成により、画素クロックの位相変調の高速化および時間精度を向上させる。【解決手段】画像データ送出装置は、画素を形成する画素クロックの波形を表すパラレルデータを複数記憶する波形記憶部と、画素を形成する基準クロックを逓倍したサブピクセルクロックを生成する逓倍部と、画素クロックの位相の変化方向を指示する指示情報を出力する指示部と、画素データから選択した画素と当該画素に隣接する隣接画素と指示情報とに基づいて、記憶部に記憶された複数の前記パラレルデータの中から選択したパラレルデータを出力するシーケンサと、シーケンサが出力したパラレルデータをサブピクセルクロックの周期で画像データに変換するシリアライザと、シリアライザが変換した画像データを送出する送出部と、を備え、シーケンサは、指示情報が位相の変化方向を示している場合、当該変化方向に前記位相を変化させるパラレルデータを選択する。【選択図】図２

Description

本発明は、画像データ送出装置、プリント回路基板、光走査装置および画像形成装置に関する。

従来より、レーザプリンタ等のデジタルレーザ照射型描画装置が知られている。この装置では、レーザ光の照射位置を制御するための画素クロックを生成する画素クロック生成装置を備える。画素クロック生成装置は、基準の画素クロックより数倍以上高い高周波クロックを用いて、画素クロックの位相をサブピクセルクロック単位で制御する。例えば、特許文献１には、カウンタを用いて、画素クロックの数倍の周波数の高周波クロックをカウンタによりカウントすることにより、画素クロックの位相を制御する方法が記載されている。

しかし、このような画像データ送出装置は、制御する位相の精度を細かくすればするほど、コストが高くなる。例えば、基準クロックと比較して非常に高い周波数のクロックを発生する回路が必要となったり、高速で動作する素子が必要となったり、高周波で動作するカウンタまたはシフトレジスタ回路が必要となったりする。従来の画像データ送出装置は、集積回路を用いて位相の高速化および時間精度を向上する点で改善の余地がある。

本発明は、上記に鑑みてなされたものであって、簡易な構成により、画素クロックの位相変調の高速化および時間精度を向上できる画像データ送出装置、プリント回路基板、光走査装置および画像形成装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、画素を形成するタイミングを示す画素クロックの波形を表すパラレルデータを複数記憶する波形記憶部と、画素を形成する基準タイミングを示す基準クロックを逓倍したサブピクセルクロックを生成する逓倍部と、前記画素クロックの位相の変化方向を指示する指示情報を出力する指示部と、画素データから選択した前記画素と当該画素に隣接する隣接画素と前記指示情報とに基づいて、前記波形記憶部に記憶された複数の前記パラレルデータの中から選択した前記パラレルデータを出力するシーケンサと、前記シーケンサが出力した前記パラレルデータを前記サブピクセルクロックの周期で画像データに変換するシリアライザと、前記シリアライザが変換した前記画像データを送出する送出部と、を備え、前記シーケンサは、前記指示情報が前記位相の変化方向を示している場合、当該変化方向に前記位相を変化させる前記パラレルデータを選択する。

本発明によれば、簡易な構成により、画素の伸縮を含むサブピクセルクロック単位の画像データとしてパラレルデータを予め保持しておき、シーケンサでパラレルデータをシリアライザに繰り返し供給し、シリアライザでパラレルデータをシリアル変換することで、指示情報に応じた画像データをサブピクセル精度で容易に送出できる。よって、画像データ送出装置２０は、プログラマブルロジック集積回路等の簡易な構成により、画素クロックの位相変調の高速化および時間精度を向上できるという効果を奏する。

図１は、実施形態に係る画像形成装置の構成を示す図である。 図２は、画像データ送出装置の構成の一例を示す図である。 図３は、シーケンサの構成の一例を示す図である。 図４は、実施形態に係る画素クロックの基本波形を表すパラレルデータを示す図である。 図５Ａは、記憶部の特定情報の一例を示す図である。 図５Ｂは、記憶部の特定情報の一例を示す図である。 図５Ｃは、記憶部の特定情報の一例を示す図である。 図５Ｄは、記憶部の特定情報の一例を示す図である。 図６は、画像データ送出装置が送出する画像データの一例を示すタイミングダイアグラムである。 図７は、変形例に係る画像データ送出装置の構成の一例を示す図である。 図８は、変形例に係る画素クロックの基本波形を表すパラレルデータを示す図である。 図９は、光走査装置の構成の一例を示す図である。 図１０は、レーザ光の主走査方向の座標（主走査座標）に対する理想の画素位置から主走査方向の光スポットのズレ量を表す図である。 図１１は、光スポットのずれ量を主走査座標の領域毎に直線近似量を示す図である。

以下に、本発明に係る実施形態を図面に基づいて詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。

図１は、実施形態に係る画像形成装置１０の構成を示す図である。画像形成装置１０は、例えば、レーザプリンタまたは工業用プリント基板を製造するためのレーザ照射型パターン描画露光装置等のデジタルレーザ照射型描画装置に適用される。

画像形成装置１０は、画像データ送出装置２０と、変調装置２２と、光走査装置２４とを備える。画像データ送出装置２０は、被露光面に画素を形成する画像データを送出する。変調装置２２は、画像データ送出装置２０が送出した画像データを変調して駆動信号を生成する。

光走査装置２４は、光源および光学系を有し、変調装置２２から出力された駆動信号に応じて光源を駆動してレーザ光を被露光面へと出射する。光走査装置２４は、被露光面に対して、レーザ光を走査させながら照射する。この場合、光走査装置２４は、レーザ光を、予め定められた方向（主走査方向）における所定の範囲を繰り返して走査させる。また、被露光面は、例えば回転ドラムまたはベルト等により主走査方向に対して垂直な方向（副走査方向）に相対的に移動する。これにより、光走査装置２４は、被露光面に対して２次元的な範囲に対して、レーザ光をラスタ走査しながら照射することができる。

光源は、駆動信号に応じてレーザ光を点灯および消灯する。駆動信号は、画像データの画素クロックに同期した信号である。従って、光源は、画素クロックに同期してレーザ光を点灯および消灯させる。さらに、駆動信号は、画素クロックを画像データにより変調して生成される。従って、光源は、画像データに応じてレーザ光を点灯および消灯させる。

被露光面は、レーザ光が点灯しているタイミングにおいて露光してドットが形成される。従って、被露光面には、画像データに応じた位置にドットが形成される。これにより、画像形成装置１０は、被露光面における２次元的な範囲に対して、画像データに応じた画像を形成することができる。

本実施形態では、画像データ送出装置２０及び変調装置２２は、プログラマブルロジック集積回路２に集積されている。プログラマブルロジック集積回路２は、プリント回路基板に実装される。プログラマブルロジック集積回路２は、例えば、半導体チップ等によって実現してもよい。図１に示す例では、光走査装置２４は、プログラマブルロジック集積回路２が実装されたプリント回路基板を備えている。換言すると、光走査装置２４は、画像データ送出装置２０及び変調装置２２を備えている。画像データ送出装置２０及び変調装置２２の少なくとも一方は、光走査装置２４とは別の装置として実現してもよい。画像データ送出装置２０、変調装置２２及び光走査装置２４のそれぞれは、独立した装置として構成してもよい。

図２は、画像データ送出装置２０の構成の一例を示す図である。図２に示す例では、画像データ送出装置２０及び変調装置２２は、ＦＰＧＡ（Field-Programmable Gate Array）等の回路可変のプログラマブルロジック集積回路２により構成されている。言い換えると、画像データ送出装置２０は、画像データを送出する画像データ送出回路である。変調装置２２は、画像データを駆動信号に変調する変調回路である。プログラマブルロジック集積回路２は、ラッチ回路（例えば、フリップフロップ）以外の積和論理回路が、ＲＡＭ（Random Access Memory）に記憶されたテーブルを参照して動作する回路により実現される。また、プログラマブルロジック集積回路２は、固定配線回路（可変ができない回路）を含む。画像データ送出装置２０及び変調装置２２は、固定配線回路で接続されている。

本実施形態において用いられるプログラマブルロジック集積回路２は、外部と信号を入出力するパットを含む領域に、固定配線回路として、パラレルシリアル変換回路および遅延回路を含む。固定配線回路は、プログラマブルに可変できる回路と比較して、高周波数のクロックでも安定して動作する。

画像データ送出装置２０は、取得部３２と、逓倍部３４と、波形記憶部３６と、指示部３８と、選択部４０と、シーケンサ４２と、シリアライザ４４と、送出部４６とを有する。

取得部３２は、画素を形成する基準タイミングを示す基準クロックを取得する。基準クロックは、光走査装置２４が被露光面にレーザ光を走査しながら照射した場合における、画素を形成する基準位置のタイミングを示す。より具体的には、基準クロックは、装置の光学的、機械的および電気的等の特性による走査位置の誤差が存在しないと仮定した場合において、被露光面における理想の画素位置へのレーザ光の照射タイミングを示す。取得部３２は、取得した基準クロックを逓倍部３４に与える。

逓倍部３４は、基準クロックを、予め定められた倍数に逓倍したサブピクセルクロックを生成する。逓倍部３４は、例えば、基準クロックを４倍、８倍等の周波数に逓倍したサブピクセルクロックを生成する。

逓倍部３４は、例えばＰＬＬ回路により実現される。逓倍部３４は、プログラマブルロジック集積回路における外部と信号の入出力をするパットを含む領域内に実装される。さらに、逓倍部３４は、外部と信号の入出力をするパットを含む領域内における、遅延回路等の固定配線回路を含んでいる。これにより、逓倍部３４は、プログラマブルロジック集積回路における積和論理回路等よりも、高周波で安定して動作する。画像データ送出装置２０は、逓倍部３４を固定された専用の高速回路とすることで、高速に動作可能となり、より精密な時間精度で位相設定を可能とすることができる。

波形記憶部３６は、位相の異なる画素クロックの波形を表す複数のパラレルデータを記憶する。パラレルデータは、例えば、サブピクセルクロックの単位で画素クロックの波形を表すデジタルデータである。例えば、逓倍部３４が基準クロックの４倍の周波数のサブピクセルクロックを生成する場合、波形記憶部３６は、４ビットのパラレルデータを記憶する。波形記憶部３６は、４ビットの波形データに必要な波形パターン分のパラレルデータを記憶する。波形記憶部３６は、コントローラバス３を介してパラレルデータを記憶、変更することができる。

指示部３８は、光走査装置２４のレーザ光の照射位置を取得し、取得した画素位置に基づいて画素クロックの位相の変化方向を指示する指示情報を出力する。指示部３８は、コントローラバス３を介して画像形成装置１０の走査状態、画素位置、画素領域、位相変化情報等が与えられる。例えば、指示部３８は、取得した画素位置と位相変化情報とに基づいた指示情報を出力する。位相変化情報は、画素クロックのタイミングにおいて出射されるレーザ光の照射位置毎に、理想の画素位置からの光スポットのズレを補正する情報を含む。例えば、位相変化情報は、レーザ光の照射位置毎に、理想の画素位置からの光スポットのズレを補正する、画素クロックの位相の補正量を示す。例えば、指示部３８は、画素クロックの位相を進めるか、位相を遅らせるか、または、位相を維持するかを示す情報を含む。指示部３８から出力された指示情報は、シーケンサ４２に与えられる。

選択部４０は、入力回路４０ａから入力されてバッファ４０ｂに記憶された画素データの複数の画素の中から、画素を順次選択する。選択部４０は、選択した画素と当該画素に隣接する隣接画素のデータをシーケンサ４２に与えられる。入力回路４０ａは、送出する順に画素が並ぶ画素データが入力される。バッファ４０ｂは、入力データを一時的に蓄積する記憶装置である。バッファ４０ｂは、入力された画素データを蓄積する。

本実施形態では、選択部４０は、バッファ４０ｂから対象とする画素と当該画素の次の隣接画素とのデータをシーケンサ４２に与えられる。選択部４０は、シーケンサ４２からの指示に応じてバッファ４０ｂの画素を順次選択する。例えば、選択部４０は、１番目の画素を選択している場合に、シーケンサ４２から指示を受けると、１番目の次の２番目の画素を選択する。選択部４０は、シーケンサ４２からの指示に応じて、選択する画素を次の画素に切り替える。

シーケンサ４２は、画素データから選択した画素及び当該画素に隣接する隣接画素と、指示部３８から出力された指示情報とに基づいて、波形記憶部３６に記憶された複数のパラレルデータの中からパラレルデータを選択する。シーケンサ４２は、選択したパラレルデータを出力する。シーケンサ４２から出力されたパラレルデータは、シリアライザ４４に与えられる。例えば、シーケンサ４２は、画素クロックの位相を進める指示情報が与えられた場合には、現在の位相の状態から位相を進めるようなパターンのパラレルデータを波形記憶部３６から選択して出力する。また、シーケンサ４２は、画素クロックの位相を遅らせる指示情報が出力された場合には、現在の位相の状態から位相を遅らせるようなパターンのパラレルデータを波形記憶部３６から選択して出力する。また、シーケンサ４２は、画素クロックの位相を維持する指示情報が出力された場合には、現在の位相の状態を維持するようなパターンのパラレルデータを波形記憶部３６から選択して出力する。

シリアライザ４４は、シーケンサ４２から出力されたパラレルデータを、逓倍部３４により生成されたサブピクセルクロックによりシリアル変換した画像データを出力する。シリアライザ４４は、例えば、４ビットのパラレルデータを、基準クロックの４倍の周波数のサブピクセルクロックに同期したシリアルデータに変換する。シリアライザ４４から出力された画像データは、送出部４６に与えられる。

シリアライザ４４は、プログラマブルロジック集積回路における外部と信号の入出力をするパット４６ａを含む領域内に実装される。さらに、シリアライザ４４は、外部と信号の入出力をするパット４６ａを含む領域内における、固定配線回路として実装されたパラレル／シリアル変換回路により実現される。これにより、シリアライザ４４は、シリアル／パラレル変換が高速に動作可能となり、より精密な時間精度で位相設定を可能とすることができる。よって、シリアライザ４４は、プログラマブルロジック集積回路における積和論理回路等よりも、高周波で安定して動作する。

送出部４６は、シリアライザ４４が変換した画像データを送出する。本実施形態では、送出部４６は、固定配線されたルーティング回路４６ｂによって変調装置２２に画像データを高速で送出できる構成となっている。送出部４６は、例えば、ＦＰＧＡのＩ／Ｏ部２１の直近に結合配置された専用のルーティング回路４６ｂを含むことにより、高速に動作可能で、より精密な時間精度で位相設定が可能となる。その結果、送出部４６は、シリアライザ４４が変換した画像データを高速で変調装置２２の送出することができる。

このような画像データ送出装置２０では、シーケンサ４２および指示部３８は、シリアライザ４４の変換周期で動作する。具体的には、指示部３８は、シリアライザ４４の変換周期毎に指示情報を出力する。変換周期は、例えば、２つの画素の周期を含む。また、シーケンサ４２は、シリアライザ４４の変換周期毎にパラレルデータを出力する。例えば、シリアライザ４４が基準クロックの周期でパラレル／シリアル変換をする場合、シーケンサ４２および指示部３８は、基準クロックの周期で動作する。

これに対して、逓倍部３４およびシリアライザ４４は、サブピクセルクロックで動作する。従って、逓倍部３４およびシリアライザ４４は、指示部３８およびシーケンサ４２よりも早い周波数のクロックで動作する。しかし、逓倍部３４およびシリアライザ４４は、プログラマブルロジック集積回路における固定配線回路により実現されるので、高周波でも安定して動作することができる。

本実施形態では、画像データ送出装置２０は、シリアライザ４４と送出部４６とが、プログラマブルロジック集積回路の入出力領域に専用固定回路として設けられている。画像データ送出装置２０は、シリアライザ４４と送出部４６とによってＩ／Ｏ部２１を形成している。画像データ送出装置２０は、逓倍部３４とシリアライザ４４とを、プログラマブルロジック集積回路の画素クロック生成回路を構成している。その結果、画像データ送出装置２０は、画素クロックの周期未満の高精度のサブピクセルクロックの時間位置（位相位置）で、画素クロック波形を動的に可変可能となり、任意の画素位置での画素周期の伸長・縮小（伸縮）自在な画素データを送出することができる。

図３は、シーケンサ４２の構成の一例を示す図である。シーケンサ４２は、例えば、指示情報取得部５２と、状態管理部５４と、記憶部５６と、選択出力部５８とを含む。

指示情報取得部５２は、指示部３８から指示情報を取得する。本実施形態では、指示情報は、画素クロックの位相を進める指示（−）、画素クロックの位相を遅らせる指示（＋）、または、画素クロックの位相を維持する指示（Ｎ）のいずれかの指示を含む。例えば、指示部３８は、基準クロックの周期で指示情報を取得する。

状態管理部５４は、現在着弾している画素の位相の状態を管理する。状態管理部５４は、基準の位置に対する現在の画素の位置のずれを示す位相の状態を管理する。例えば、基準クロックを４倍の周波数に逓倍してサブピクセルクロックを生成した場合、状態管理部５４は、現在の画素の位相状態が、４種類の位相のうちいずれであるかを管理する。

記憶部５６は、出力するパラレルデータのパターンを特定するための特定情報を記憶する。記憶部５６は、現在の画素クロックの位相の状態と画素データから選択している画素と当該画素の次の隣接画素と指示情報との組毎に、出力するパラレルデータのパターンを示す特定情報を記憶する。特定情報の一例については、後述する。

選択出力部５８は、現在の画素クロックの位相と現在選択している画素と次の画素と指示情報との組に応じて、記憶部５６に記憶された特定情報を特定する。選択出力部５８は、選択部４０が選択した画素と隣接画素とを示す情報を選択部４０から取得する毎に、特定情報を特定する。そして、選択出力部５８は、特定した特定情報に従って波形記憶部３６からパラレルデータを選択して、シリアライザ４４へと出力する。

図４は、実施形態に係る画素クロックの基本波形を表すパラレルデータを示す図である。図４は、画素周期を１つのパラレルデータで表現する場合に必要なパターンを示している。波形記憶部３６は、図４に示すパターンＰ０からパターンＰ７までの８種類の基本波形を表すパラレルデータを記憶する。パターンＰ０からパターンＰ７のパラレルデータは、定常時の波形パターンを示している。パターンデータは、現在着弾している画素の位相状態と、選択している画素と次の隣接画素の１から０への遷移、または０から１への遷移の有無により、シーケンサ４２によって選択されるデータである。図４に示す例では、パラレルデータは、逓倍部３４が基準クロックを４倍した周波数をもつサブピクセルクロックとする場合のデータとなっている。すなわち、パラレルデータは、４ビットのデータとなっている。

パターンＰ０及びＰ４は、画素クロックの位相を維持する場合のパラレルデータの波形を表す。パターンＰ１及びＰ５は、画素クロックの位相をサブピクセルクロックの１位相分変化させるパラレルデータの波形を表す。パターンＰ２及びＰ６は、画素クロックの位相をサブピクセルクロックの２位相分変化させるパラレルデータの波形を表す。パターンＰ３及びＰ７は、画素クロックの位相をサブピクセルクロックの３位相分変化させるパラレルデータの波形を表す。

図５Ａから図５Ｄは、記憶部５６の特定情報の一例を示す図である。図５Ａから図５Ｄでは、画素周期が４個の高周波逓倍クロックの周期からなる。画素周期を１位相伸長する場合、選択した２つの画素と隣接画素とが同一であると、特定状態は、パターンＰ０またはパターンＰ４のパラレルデータを特定させる。画素周期を１位相伸縮する場合、選択した２つの画素と隣接画素とが異なると、特定情報は、その遷移をサブピクセルクロックの１位相単位で伸縮させる波形に相当するパターンＰ１、Ｐ２、Ｐ３、Ｐ５、Ｐ６、Ｐ７のいずれかのパターンデータを特定させる。本実施形態では、１回の位相の伸縮は、１位相周期分とする場合について説明するが、これに限定されない。例えば、１回の位相の伸縮は、２位相、３位相等の周期分としてもよい。

図５Ａから図５Ｄの特定情報は、現位相と、現画素と、次画素と、伸縮と、出力波形と、位相遷移と、隣接画素参照位置との項目を含む。現位相の項目には、現在着弾している画素の位相を示す情報が設定される。現画素の項目には、選択している画素の０または１を示す情報が設定される。次画素の項目には、隣接画素の０または１を示す情報が設定される。伸縮の項目には、指示情報の指示（−）、指示（＋）、または、指示（Ｎ）のいずれかの情報が設定される。指示（Ｎ）は、指示を受けていないこと、または、画素クロックの位相を維持することを示す。出力波形の項目には、図４に示すパターンＰ１からパターンＰ８のいずれか１つを示す情報が設定される。位相遷移の項目には、画素の位相の遷移先の位相を示す情報が設定される。隣接画素参照位置の項目には、参照する隣接画素を先行にシフト、または、参照する隣接画素を後方にシフトさせる必要がある場合、シフトに関する情報が設定され、必要がない場合、なにも設定されない。

図５Ａは、現在着弾している画素の位相が０位相の場合に対応したパラレルデータのパターンを特定するための特定情報の一例を示している。

特定情報は、選択している画素及び隣接画素（例えば、次の画素）がともに０で、指示情報が指示（Ｎ）である場合、パラレルデータがパターンＰ４であることを示し、現在の画素の位相の状態を遷移させないことを示す。特定情報は、選択している画素及び隣接画素がともに０で、指示情報が指示（＋）である場合、パラレルデータがパターンＰ４であることを示し、現在の画素の位相を１位相に遷移させることを示す。特定情報は、選択している画素及び次画素がともに０で、指示情報が指示（−）である場合、パラレルデータがパターンＰ４であることを示し、現在の画素の位相を３位相に遷移させることを示す。また、指示情報が指示（−）の場合、特定情報は、隣接画素の参照位置を先行にシフトすることを示す情報を含む。隣接画素の参照位置を先行にシフトとは、参照する隣接画素を次の画素の先に移すことを意味している。

特定情報は、選択している画素が０、次画素が１で、指示情報が指示（Ｎ）である場合、パラレルデータがパターンＰ０であることを示し、現在の画素クロックの位相の状態を遷移させないことを示す。特定情報は、選択している画素が０、次画素が１で、指示情報が指示（＋）である場合、パラレルデータがパターンＰ１であることを示し、現在の画素クロックの位相を１位相に遷移させることを示す。特定情報は、選択している画素が０、次画素が１で、指示情報が指示（−）である場合、パラレルデータがパターンＰ３であることを示し、現在の画素クロックの位相を３位相に遷移させることを示す。また、指示情報が指示（−）の場合、特定情報は、隣接画素の参照位置を先行にシフトすることを示す情報を含む。

図５Ａに示す残りの特定情報は、選択している画素が１、次画素が０の場合と、選択している画素及び隣接画素（例えば、次の画素）がともに１の場合とに対応した特定情報を示している。

図５Ｂは、現在着弾している画素の位相が１位相の場合に対応したパラレルデータのパターンを特定するための特定情報の一例を示している。図５Ｂに示す特定情報は、図５Ａに示す特定情報とは、出力波形および位相遷移の項目の設定内容が異なっている。図５Ｂに示す４つの特定情報は、隣接画素参照位置の項目になにも設定されていない。

図５Ｃは、現在着弾している画素の位相が２位相の場合に対応したパラレルデータのパターンを特定するための特定情報の一例を示している。図５Ｃに示す特定情報は、図５Ａに示す特定情報とは、出力波形および位相遷移の項目の設定内容が異なっている。図５Ｃに示す４つの特定情報は、隣接画素参照位置の項目になにも設定されていない。

図５Ｄは、現在着弾している画素の位相が３位相の場合に対応したパラレルデータのパターンを特定するための特定情報の一例を示している。図５Ｄに示す特定情報は、図５Ａに示す特定情報とは、出力波形および位相遷移の項目の設定内容が異なっている。図５Ｄに示す４つの特定情報は、指示情報が指示（＋）の場合、隣接画素の参照位置を後行にシフトすることを示す情報を含む。

シーケンサ４２の選択出力部５８は、状態管理部５４の画素の位相の状態と、選択部４０が選択した画素及び隣接画素と、指示情報取得部５２が取得した指示情報とに基づいて、図５Ａから図５Ｄに示す複数の特定情報の中から参照する１つの特定情報を特定する。選択出力部５８は、特定した特定情報の出力波形の項目に設定されたパターンが示すパターンデータを記憶部５６から選択する。選択出力部５８は、選択したパターンデータをシリアライザ４４へ出力する。

図６は、画像データ送出装置２０が送出する画像データの一例を示すタイミングダイアグラムである。図６は、現在着弾している画素の現位相が３位相の場合の一例を示している。

図６において、（ａ）は画像データを示し、（ｂ）は位相遷移を示し、（ｃ）は指示情報を示し、（ｄ）は参照画像を示し、（ｅ）はパターンデータを示し、（ｆ）は画像データを示し、（ｇ）は画像信号波形を示す。図６では、画像データ送出装置２０のシーケンサ４２は、２画素周期で、画素収縮の指示が与えられている。

まず、画像データ送出装置２０のシーケンサ４２は、画素データから選択した対象の画素［１］と、隣接画素である画素［２］を選択する。シーケンサ４２は、現位相が３位相、画素が１、隣接画素が１、指示情報を受けていないことを示す指示（Ｎ）に対応した特定情報を記憶部５６から抽出する。シーケンサ４２は、抽出した特定情報が示すパターンＰ０に対応したパラレルデータ（４ビット：１１１１）を波形記憶部３６から選択し、当該パラレルデータをシリアライザ４４に出力する。状態管理部５４は、画素の位相状態を２位相に遷移させる。

次に、シーケンサ４２は、画素データから選択した対象の画素［２］と、隣接画素である画素［３］を選択する。シーケンサ４２は、現位相が２位相、画素が１、隣接画素が０、指示（−）に対応した特定情報を記憶部５６から抽出する。シーケンサ４２は、抽出した特定情報が示すパターンＰ６に対応したパラレルデータ（４ビット：１１００）を波形記憶部３６から選択し、当該パラレルデータをシリアライザ４４に出力する。状態管理部５４は、画素の位相状態の２位相を維持する。

次に、シーケンサ４２は、画素データから選択した対象の画素［３］と、隣接画素である画素［４］を選択する。シーケンサ４２は、現位相が２位相、画素が０、隣接画素が０、指示（Ｎ）に対応した特定情報を記憶部５６から抽出する。シーケンサ４２は、抽出した特定情報が示すパターンＰ４に対応したパラレルデータ（４ビット：００００）を波形記憶部３６から選択し、当該パラレルデータをシリアライザ４４に出力する。状態管理部５４は、画素の位相状態の２位相を維持する。

次に、シーケンサ４２は、画素データから選択した対象の画素［４］と、隣接画素である画素［５］を選択する。シーケンサ４２は、現位相が２位相、画素が０、隣接画素が１、指示（−）に対応した特定情報を記憶部５６から抽出する。シーケンサ４２は、抽出した特定情報が示すパターンＰ１に対応したパラレルデータ（４ビット：０１１１）を波形記憶部３６から選択し、当該パラレルデータをシリアライザ４４に出力する。状態管理部５４は、画素の位相状態を１位相に遷移させる。

次に、シーケンサ４２は、画素データから選択した対象の画素［５］と、隣接画素である画素［６］を選択する。シーケンサ４２は、現位相が１位相、画素が１、隣接画素が１、指示（Ｎ）に対応した特定情報を記憶部５６から抽出する。シーケンサ４２は、抽出した特定情報が示すパターンＰ０に対応したパラレルデータ（４ビット：１１１１）を波形記憶部３６から選択し、当該パラレルデータをシリアライザ４４に出力する。状態管理部５４は、画素の位相状態の１位相を維持する。

次に、シーケンサ４２は、画素データから選択した対象の画素［６］と、隣接画素である画素［７］を選択する。シーケンサ４２は、現位相が１位相、画素が１、隣接画素が０、指示（Ｎ）に対応した特定情報を記憶部５６から抽出する。シーケンサ４２は、抽出した特定情報が示すパターンＰ５に対応したパラレルデータ（４ビット：１０００）を波形記憶部３６から選択し、当該パラレルデータをシリアライザ４４に出力する。状態管理部５４は、画素の位相状態の１位相を維持する。シーケンサ４２は、画素［７］以降も同様の処理を実行する。

シリアライザ４４は、シーケンサ４２が出力したパラレルデータをシリアル変換した画像データを送出する。その結果、矢印Ａ１に示すように、画像データ送出装置２０は、画素［２］に対応した波形の位相を１サブピクセルクロック分（１／２周期分）収縮させることができる。また、矢印Ａ２に示すように、画像データ送出装置２０は、画素［６］に対応した波形の位相を１サブピクセルクロック分（１／４周期分）収縮させることができる。

変調装置２２は、画像データ送出装置２０が送出した画像データを変調して駆動信号を生成する。光走査装置２４は、光源および光学系を有し、変調装置２２から出力された駆動信号に応じて光源を駆動してレーザ光を被露光面へと出射することで、着弾する画素の位相を調整できる。

画像データ送出装置２０は、画素の伸長が指示された場合、収縮の指示と同様に、シーケンサ４２が現位相と画素と隣接画素と指示情報とに基づいて特定情報を記憶部５６から抽出し、抽出した特定情報が示すパターンに対応したパラレルデータを波形記憶部３６から選択し、当該パラレルデータをシリアライザ４４に出力すればよい。

画像データ送出装置２０は、画素の収縮または伸長が指示されると、着弾位相状態を変更するとともに、選択するパラレルデータのパターンを切り替えることで、画像データの波形を調整することができる。例えば、画像データ送出装置２０は、収縮の指示により、画素周期をまたいで収縮する場合がある。画像データ送出装置２０は、指示が収縮の場合、隣接画素を次の画素からその先の画素とすればよい。また、画像データ送出装置２０は、指示が伸長の場合、隣接画素を次の画素から前の画素に戻せばよい。

以上のように、本実施形態に係る画像データ送出装置２０は、画素伸縮を含むサブピクセルクロック単位の画像データとしてパラレルデータを予め保持しておき、シーケンサ４２でパラレルデータをシリアライザ４４に繰り返し供給し、高速で動作が可能なシリアライザ４４でシリアル変換することで、任意の画像信号波形をサブピクセル精度で容易に送出できる。よって、画像データ送出装置２０は、プログラマブルロジック集積回路２等のような簡易な構成により、画素クロックの位相変調の高速化および時間精度を向上できる。

（変形例）
上記実施形態では、画像データ送出装置２０は、４ビットのパラレルデータを用いる場合について説明したが、これに限定されない。変形例では、画像データ送出装置２０は、７ビットのパラレルデータで、画素周期の半周期の波形データを表し、２つのパラレルデータの組み合わせで、１つの画素周期のクロック波形を生成する場合について説明する。この場合の一例を、上記実施形態に係る画像データ送出装置２０を参照して説明する。以下の説明において、同様の構成要素について同一の符号を付すことがある。さらに、重複する説明は省略することがある。

図７は、変形例に係る画像データ送出装置２０の構成の一例を示す図である。図７に示すように、画像データ送出装置２０は、取得部３２と、逓倍部３４と、波形記憶部３６と、指示部３８と、選択部４０と、シーケンサ４２と、ＤＤＲ（Double-Data Rate）タイプのシリアライザ６２と、送出部４６とを有する。

シリアライザ６２は、サブピクセルクロックに対してＤＤＲのタイミングでパターンデータを出力する。すなわち、シリアライザ６２は、サブピクセルクロックの立ち上がりおよび立ち下がりエッジのタイミング毎にビットを出力する。

また、本変形例では、逓倍部３４は、基準クロックの周波数（ＣＬＫ）を７倍した周波数のサブピクセルクロック（７×ＣＬＫ）を出力する。例えば、基準クロックが１５０ＭＨｚである場合、逓倍部３４は、１０５０ＭＨｚのサブピクセルクロックを出力する。

また、シリアライザ６２は、７ビットのパラレルデータをシリアル変換して画像データを送出部４６に出力する。従って、シリアライザ６２は、基準クロックの２倍の変換周波数でパラレル／シリアル変換をする。また、シーケンサ４２および指示部３８は、シリアライザ６２の変換周期で指示情報およびパラレルデータを出力する。従って、シーケンサ４２および指示部３８は、基準クロックの２倍の周波数で指示情報およびパラレルデータを出力する。

シリアライザ６２は、ＤＤＲモードにより倍速でシリアル変換することで、２つの７ビットパラレルデータを組として、２１００ＭＨｚのサブピクセルクロックを得ることができる。シリアライザ６２は、サブピクセルクロック分解能を持つ１画素周期あたり１４個の位相位置で任意に波形を形成することができる。その結果、画像データ送出装置２０は、１画素周期の１４分の１の精度で、画素周期の伸縮と、位相あわせが行えることになり、非常に精密な着弾位置補正が可能となるので、露光画像の品質を向上させることができる。

図８は、変形例に係る画素クロックの基本波形を表すパラレルデータを示す図である。図８は、サブピクセルクロックの位相位置のずれが０位相から６位相に対応する場合に必要なパターンを示している。波形記憶部３６は、図８に示すパターンＰ００からパターンＰ１３までの１４種類の基本波形を表すパラレルデータを記憶する。パターンＰ００からパターンＰ１３のパラレルデータは、定常時の波形パターンを示している。パターンデータは、現在着弾している画素の位相状態と、選択している画素と次の隣接画素の１から０への遷移、または０から１への遷移の有無により、シーケンサ４２によって選択されるデータである。図８に示す例では、パラレルデータは、逓倍部３４が基準クロックを７倍した周波数をもつサブピクセルクロックとする場合のデータとなっている。すなわち、パラレルデータは、７ビットのデータとなっている。

図８に示す一例では、パターンＰ００及びＰ０７は、画素クロックの位相を維持する場合のパラレルデータの波形を表す。パターンＰ０１、Ｐ０６、Ｐ０８及びＰ１３は、画素クロックの位相をサブピクセルクロックの１位相分変化させるパラレルデータの波形を表す。パターンＰ０２、Ｐ０５、Ｐ０９及びＰ１２は、画素クロックの位相をサブピクセルクロックの２位相分変化させるパラレルデータの波形を表す。パターンＰ０３、Ｐ０４、Ｐ１０及びＰ１１は、画素クロックの位相をサブピクセルクロックの３位相分変化させるパラレルデータの波形を表す。

以上のように、本変形例に係る画像データ送出装置２０は、ＤＤＲタイプのシリアライザ６２を用いた場合も、プログラマブルロジック集積回路２等のような簡易な構成により、画素クロックの位相変調の高速化および時間精度を向上できる。

（光走査装置２４）
つぎに、光走査装置２４の構成および画素クロックを補正するための情報の一例について説明する。

図９は、光走査装置２４の構成の一例を示す図である。図９に示すように、光走査装置２４は、光源７２と、反射鏡７４と、回転多面鏡７６と、走査レンズ７８と、開始位置センサ８０とを有する。

光源７２は、変調装置２２からの駆動信号に応じてレーザ光を発光する。駆動信号は、画素クロックを画像データにより変調した信号である。従って、レーザ光は、画素クロックのタイミングで点灯／消灯される。反射鏡７４は、光源７２から発光されたレーザ光を回転多面鏡７６の側面へと導く。

回転多面鏡７６は、ポリゴンミラーとも呼ばれる。回転多面鏡７６は、多角形柱（例えば６角柱）の形状を有しており、側面が鏡となっている。回転多面鏡７６は、反射鏡７４から入射したレーザ光を側面において反射して走査レンズ７８へと導く。

回転多面鏡７６は、軸を中心に回転する。回転多面鏡７６は、回転をすることにより、レーザ光の出射方向を、所定の角度範囲αで連続的に移動させる。より具体的には、回転多面鏡７６は、所定の角度範囲αにおける開始方向α_１からレーザ光の出射方向を回転させる。そして、回転多面鏡７６は、終了方向α_２に達すると、反射する側面が切り替わり、レーザ光の出射方向が開始方向α_１に戻る。このように回転多面鏡７６は、レーザ光の出射方向を、所定の角度範囲α内において繰り返して走査させる。

走査レンズ７８は、回転多面鏡７６から出射されたレーザ光を透過して、平面状の被露光面８６へと導く。走査レンズ７８は、例えばｆθレンズである。走査レンズ７８は、所定の角度で入射されたレーザ光を、平面状の被露光面８６に対して垂直な方向にそろえて出射する。

開始位置センサ８０は、レーザ光の走査の開始位置のタイミングを検出する。例えば、開始位置センサ８０は、レーザ光が開始方向α_１に出射されたタイミングを検出する。そして、開始位置センサ８０は、開始位置のタイミングを示すスタート信号を画像データ送出装置２０に与える。画像データ送出装置２０は、スタート信号に基づきレーザ光の照射位置を検出する。

このような光走査装置２４は、被露光面８６上における所定の範囲β内を、所定の方向（主走査方向）に走査させることができる。また、被露光面８６は、例えば、回転ドラムまたはベルト等により主走査方向に対して垂直な方向（副走査方向）に相対的に移動する。従って、光走査装置２４は、被露光面８６に対して２次元的な範囲にレーザ光を照射することができる。

図１０は、レーザ光の主走査方向の座標（主走査座標）に対する理想の画素位置から主走査方向の光スポットのズレ量を表す図である。ここで、光源７２が、基準クロックにより変調した駆動信号に応じてレーザ光を発光する場合を考える。

レーザ光を走査した場合、各画素の露光位置は、装置の光学的、機械的および電気的等の特性により誤差が生じ、理想の画素位置からずれる。例えば、図１０に示すように、１回の走査中に位相が進んだり遅れたりする。具体的には、図１０の例では、１回の走査中において、最初に位相が進み、次の期間で位相が遅れ、最後に位相が進む。

本実施形態及び本変形例に係る画像データ送出装置２０は、レーザ光の画素位置毎に、このような理想の画素位置からのずれ量を補正するようなパラレルデータをシリアル変換して出力する。これにより、画像データ送出装置２０は、装置の光学的、機械的および電気的等の特性により誤差を予め補正した画素データを生成して、レーザ光を理想の画素位置に照射させることができる。

図１１は、光スポットのずれ量を主走査座標の領域毎に直線近似量を示す図である。例えば、画像形成装置１０の製造者は、装置を製造した後の調整時において、基準クロックにより変調した駆動信号に応じてレーザ光を発光して、各画素の露光位置の理想の画素位置からのずれ量を測定する。

例えば、図１０のような露光位置誤差ゆらぎ特性が有る場合、図１１に示すような（定性的ではあるが）、直線近時で領域毎の走査長を伸縮することが考えられ、画像データ送出装置２０を用いて、直線傾きに併せて、区間内のサブピクセルクロックの伸長またはサブピクセルクロックの縮小の度合いを変えることで、それぞれの走査長を微小に調整することが可能となる。その結果、画像形成装置１０は、これらの機械的な露光面での走査速度揺らぎが補正された、品質の高い露光画像を得ることができる。

以上、本発明の実施形態を説明したが、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能である。

なお、上記実施形態の画像形成装置１０は、例えば、複写機、プリンタ、スキャナ装置、ファクシミリ装置等に適用してもよい。画像形成装置１０は、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも２つの機能を有する複合機に適用してもよい。

１０ 画像形成装置
２０ 画像データ送出装置
２２ 変調装置
２４ 光走査装置
３２ 取得部
３４ 逓倍部
３６ 波形記憶部
３８ 指示部
４０ 選択部
４２ シーケンサ
４４ シリアライザ
４６ 送出部
５２ 指示情報取得部
５４ 状態管理部
５６ 記憶部
５８ 選択出力部
６２ シリアライザ
７２ 光源
７４ 反射鏡
７６ 回転多面鏡
７８ 走査レンズ
８０ 開始位置センサ
８６ 被露光面

特許第４３０５８２７号公報

Claims (9)

1. 画素を形成するタイミングを示す画素クロックの波形を表すパラレルデータを複数記憶する波形記憶部と、
   画素を形成する基準タイミングを示す基準クロックを逓倍したサブピクセルクロックを生成する逓倍部と、
   前記画素クロックの位相の変化方向を指示する指示情報を出力する指示部と、
   画素データから選択した前記画素と当該画素に隣接する隣接画素と前記指示情報とに基づいて、前記波形記憶部に記憶された複数の前記パラレルデータの中から選択した前記パラレルデータを出力するシーケンサと、
   前記シーケンサが出力した前記パラレルデータを前記サブピクセルクロックの周期で画像データに変換するシリアライザと、
   前記シリアライザが変換した前記画像データを送出する送出部と、
   を備え、
   前記シーケンサは、前記指示情報が前記位相の変化方向を示している場合、当該変化方向に前記位相を変化させる前記パラレルデータを選択することを特徴とする画像データ送出装置。
2. 前記パラレルデータは、前記サブピクセルクロックの周期を画素周期の１／Ｎ（Ｎは２以上の整数）とした場合、Ｎビットのデータであり、全てのビットが０または１のデータと、２からＮ−１ビット目の各一箇所のビットで１から０または０から１への遷移が存在するデータとを含む
   請求項１に記載の画像データ送出装置。
3. 前記シリアライザは、前記サブピクセルクロックの立ち上がりおよび立ち下がりエッジのタイミング毎に変換する
   請求項１または２に記載の画像データ送出装置。
4. 前記逓倍部および前記シリアライザの少なくとも一方は、プログラマブルロジック集積回路に実装され、前記プログラマブルロジック集積回路に形成された固定配線回路を有する
   請求項１から３のいずれか１項に記載の画像データ送出装置。
5. 前記シリアライザは、前記プログラマブルロジック集積回路における外部と信号の入出力をするパットを含む領域内に実装される
   請求項４に記載の画像データ送出装置。
6. 前記送出部は、前記プログラマブルロジック集積回路に実装され、当該プログラマブルロジック集積回路に固定配線された他のロジック回路に前記画像データを送出する
   請求項４または５に記載の画像データ送出装置。
7. 請求項１から６のいずれか１項に記載の画像データ送出装置が集積されたプログラマブルロジック集積回路が搭載されたことを特徴とするプリント回路基板。
8. 光源から出力される光束を、偏向器により走査方向に沿って被走査媒体上を走査させる光走査装置において、
   請求項１から６のいずれか１項に記載の画像データ送出装置を備え、
   前記画像データ送出装置が送出した画像データに基づいて前記光源を駆動することを特徴とする光走査装置。
9. 請求項８に記載の光走査装置を備え、
   前記光走査装置は、前記光源を駆動してレーザ光を発光し、発光された前記レーザ光を被露光面に対して走査しながら照射して被露光面に画像を形成することを特徴とする画像形成装置。
   

Images