JP2019145691A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2019145691A JP2019145691A JP2018029224A JP2018029224A JP2019145691A JP 2019145691 A JP2019145691 A JP 2019145691A JP 2018029224 A JP2018029224 A JP 2018029224A JP 2018029224 A JP2018029224 A JP 2018029224A JP 2019145691 A JP2019145691 A JP 2019145691A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- metal layer
- bonding
- electrode surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、対向する第1電極面と第2電極面を有する半導体素子と、該第1電極面に接合される第1配線体と、該第1電極面と該第1配線体を接合する第1接合層と、該第2電極面に接合される第2配線体と、該第2電極面と該第2配線体を接合する第2接合層と、少なくとも該第1配線体側に設けられる冷却体とを備え、前記第2配線体は、少なくとも前記第2電極面に対応する領域に、該第2電極面側から順に、前記第2接合層に接合される第1金属層と、該第1金属層に積層される第2金属層と該第2金属層に積層される第3金属層とを有し、該第1金属層は、該第2金属層および該第3金属層よりも熱膨張係数が小さくなる低膨張金属からなり、該第2金属層は、該第1金属層および該第3金属層よりもヤング率および耐力が小さい軟質金属からなり、該第3金属層は、該第1金属層および該第2金属層よりも電気伝導率が高い高導電金属からなり、前記第1接合層および前記第2接合層は、金属間化合物または金属焼結体からなると共に該第2接合層は該第1接合層よりも厚い半導体装置である。
本発明は、上述したような半導体装置の製造方法としても把握できる。すなわち本発明は、対向する第1電極面と第2電極面を有する半導体素子と、該第1電極面に接合される第1配線体と、該第1電極面と該第1配線体を接合する第1接合層と、該第2電極面に接合される第2配線体と、該第2電極面と該第2配線体を接合する第2接合層と、少なくとも該第1配線体側に設けられる冷却体とを有する半導体装置の製造方法であって、前記第2配線体は、少なくとも前記第2電極面に対応する領域に、該第2電極面側から順に、前記第2接合層に接合される第1金属層と、該第1金属層に積層される第2金属層と該第2金属層に積層される第3金属層とを有し、該第1金属層は、該第2金属層および該第3金属層よりも熱膨張係数が小さくなる低膨張金属からなり、該第2金属層は、該第1金属層および該第3金属層よりもヤング率および耐力が小さい軟質金属からなり、該第3金属層は、該第1金属層および該第2金属層よりも電気伝導率が高い高導電金属からなり、前記第1接合層の形成後に、金属粒子を含むペーストの加熱により前記第2接合層を形成する接合工程を備える半導体装置の製造方法でもよい。
(1)本明細書でいう各金属は、特に断らない限り、純度(主成分である金属元素の質量割合)が98%以上さらには99%以上の純金属であり、純金属以外を合金という。合金は、意図的な合金元素を含む場合の他、不純物だけを含む場合も包含される。合金は、主成分以外の成分が、合金全体に対する質量割合で5%以下さらには3%以下であると好ましい。
本発明に係る半導体素子は、ダイオードやトランジスタ等であり、特に、大電流の通電制御(スイッチング)を行うパワー半導体素子(パワーデバイス)が代表的である。
配線体は、半導体素子の電極と外部との通電を可能にする。基板上に設けられた配線層の他、金属板等からなるリードでもよい。第1配線体は、例えば、半導体素子が第1接合層を介して実装される基板上にある配線層である。第2配線体は、例えば、半導体素子の第2電極面側から順に、第1金属層、第2金属層および第3金属層を有するリードの他、それら各層を有する配線層を備えた基板等でもよい。
発熱源である半導体素子に接する第1接合層や第2接合層は、稼働中に半導体素子が到達し得る最高温度でも溶融等しない高融点材からなることが求められる。一方、そのような接合層が形成されるときの温度(接合温度)は、少なくとも半導体素子の耐熱温度よりも小さいことが求められる。このような接合層は、例えば、固液相互拡散接合(単に「SLID(Solid Liquid Interdiffusion )接合」という。)や金属(ナノ)粒子のペーストを加熱することにより得られる。SLID接合で得られる接合層は金属間化合物からなり、ペーストの加熱で得られる接合層は金属焼結体、金属間化合物またはそれらの混在物からなる。
冷却体は、半導体素子の発熱を、伝熱、放熱等により冷却できるものであればよい。冷却体は、例えば、高熱伝導材からなる基板、ヒートスプレッダー、ヒートシンク等である。高熱伝導材には、金属材、複合材、セラミックス材、炭素材等がある。金属材には、例えば、Cuまたはその合金(Cu−Mo合金、Cu―W合金等)があり、複合材には、例えば、CuやCu合金等からなるマトリックス中に、ダイヤモンド粒子、Si粒子、C粒子等からなる粒子を分散させたものがある。セラミックス材には、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素等がある。冷却体の形態は、半導体装置の仕様に沿ったものであれば板状、ブロック状等のいずれでもよい。
配線体の他面側(半導体素子の電極面に接合されない側)で絶縁を確保する場合、上述したセラミックス材の他、ポリイミドやポリエチルテレフタレート等を主骨格とする高分子を絶縁材として用いてもよい。絶縁材の厚さは、10μm〜3mmさらには30μm〜1mmであると、絶縁性を確保しつつ、放熱性や取扱性も確保し易い。
(1)全体構成
試料1を模式的に示した断面図を図1Aに示した。試料1は、FWDやIGBTとなるチップ10(半導体素子)と、チップ10の第1電極面101に接合される実装基板11と、チップ10の第2電極面102に接合されるリード12(第2配線体)とを積層してなる。
試料1の詳細は次の通りである。チップ10には、単結晶(4H)のSiC(0001)からなる薄板(5mm×5mm×0.35mm)を用いた。チップ10の第1電極面101(5mm×5mm)には、高周波(rf)スパッタ法により、Ti(厚さ100nm)およびNi(厚さ3μm)を順にメタライズしておいた。
チップ10と実装基板11の接合(第1接合層131の生成)、およびチップ10とリード12の接合(第2接合層132の生成)は次のように行った。先ず、チップ10の第1電極面101を実装基板11の配線層111上に載せて、両者間に一軸荷重(12.5N)を加え、水素雰囲気中で、350℃×15分間加熱した。これにより、配線層111を被覆していたSnと第1電極面101を被覆していたNi(さらには配線層111上のNi)とがSLID反応する。こうして、チップ10の第1電極面101と実装基板11の配線層111とは、金属間化合物(Ni−Sn)からなる第1接合層131により接合される(第1接合工程)。第1接合層131の厚さは3μmであった。
試料1を冷熱サイクル試験に供した。冷熱サイクル試験は、大気雰囲気中で、−40℃×30分間と175℃×30分間の冷熱環境に試料を交互に曝すことを100回繰り返し行った。この試験後の試料断面をSEMで観察した。その結果、接合部等にクラックや剥離等の欠陥は無かった。
(1)第1実施例で用いたクラッド箔に用いた純アルミニウム箔を、rf−スパッタ法により成膜したアルミニウム膜(厚さ15μm)に変更して、試料1のリード12の緩衝層122(第2金属層)を形成した試料2も製作した。つまり、無酸素銅箔上にアルミニウム膜を蒸着形成した後、その上に純モリブデン箔を積層して熱間圧延した。こうして得られた新たなクラッド箔を用いた以外は、試料1と同工程により、試料2を製作した。
図1Bに示すように、試料1のリード12をリード52に変更した試料C1を製作した。リード52は、リード12から緩衝層122(第2金属層)を省いたものである。なお、試料1と同構成のものには同符号を付して、それらの説明を省略する。また、特に断らない限り、製造工程は試料1と同じにした。この点は、以下の実施例や比較例でも同様である。
図1Cに示すように、試料1のリード12をリード62に変更した試料C2を製作した。リード62は、リード12の低膨張層121上に、さらに、Al層620を追加したものである。第1実施例で用いたクラッド箔(3層構造)に替えて、そのクラッド箔片上に純アルミニウム箔(厚さ300μm/JIS A1100)をさらに追加して熱間圧延したクラッド箔(4層構造)を用いて、Al層620を形成した。なお、既述したrf−スパッタ法による金属被覆は、低膨張層121上ではなく、そのAl層620上に行った。
第1実施例で用いたペーストを用いずに、チップ10の第2電極面102とリード12の低膨張層121をSLID接合した試料C3も製作した。この際、第2電極面102には、rf−スパッタ法により、Ti(厚さ100nm)、Ni(厚さ3μm)およびSn(厚さ5μm)をその順にメタライズした。また低膨張層121の表面には、rf−スパッタ法により、Ti(厚さ100nm)およびNi(厚さ3μm)をその順で被覆(成膜)した。
図2に示すように、試料1のリード12をリード32に変更した試料3を製作した。リード32も、リード12と同様に、低膨張層321(第1金属層)と緩衝層322(第2金属層)と配線層323(第3金属層)と絶縁層125がその順に積層されてなり、絶縁層125は接合層124を介して配線層323に接合されている。また、低膨張層321の表面も、rf−スパッタ法により、試料1と同様に金属被覆(成膜)されている。
11 実装基板
111 配線層(第1配線体)
115 放熱板(冷却体)
12 リード(第2配線体)
121 低膨張層(第1金属層)
122 緩衝層(第2金属層)
123 配線層(第3金属層)
Claims (9)
- 対向する第1電極面と第2電極面を有する半導体素子と、
該第1電極面に接合される第1配線体と、
該第1電極面と該第1配線体を接合する第1接合層と、
該第2電極面に接合される第2配線体と、
該第2電極面と該第2配線体を接合する第2接合層と、
少なくとも該第1配線体側に設けられる冷却体とを備え、
前記第2配線体は、少なくとも前記第2電極面に対応する領域に、該第2電極面側から順に、前記第2接合層に接合される第1金属層と、該第1金属層に積層される第2金属層と該第2金属層に積層される第3金属層とを有し、
該第1金属層は、該第2金属層および該第3金属層よりも熱膨張係数が小さくなる低膨張金属からなり、
該第2金属層は、該第1金属層および該第3金属層よりもヤング率および耐力が小さい軟質金属からなり、
該第3金属層は、該第1金属層および該第2金属層よりも電気伝導率が高い高導電金属からなり、
前記第1接合層および前記第2接合層は、金属間化合物または金属焼結体からなると共に該第2接合層は該第1接合層よりも厚い半導体装置。 - 前記第1接合層の厚さは2〜20μmであり、
前記第2接合層の厚さは30〜300μmである請求項1に記載の半導体装置。 - 前記第3金属層は、前記第1金属層および前記第2金属層よりも厚い請求項1または2に記載の半導体装置。
- 前記低膨張金属は、前記半導体素子を構成する半導体材料との熱膨張係数差が0.5〜7ppm/Kである請求項1〜3のいずれかに記載の半導体装置。
- 前記低膨張金属は、モリブデン、ハフニウム、タングステン、タンタルまたはジルコニウムのいずれかの純金属または合金であり、
前記軟質金属は、アルミニウムの純金属または合金であり、
前記高導電金属は、銅の純金属または合金である請求項1〜4のいずれかに記載の半導体装置。 - 前記第1金属層、前記第2金属層および前記第3金属層は、前記低膨張金属、前記軟質金属および前記高導電金属のクラッド材からなる請求項1〜5のいずれかに記載の半導体装置。
- 前記第1金属層および前記第2金属層は、前記第3金属層に埋設されている請求項1〜6のいずれかに記載の半導体装置。
- 前記第1接合層は、固液相互拡散により形成され、
前記第2接合層は、金属粒子を含むペーストの加熱により形成される請求項1〜7のいずれかに記載の半導体装置。 - 対向する第1電極面と第2電極面を有する半導体素子と、該第1電極面に接合される第1配線体と、該第1電極面と該第1配線体を接合する第1接合層と、該第2電極面に接合される第2配線体と、該第2電極面と該第2配線体を接合する第2接合層と、少なくとも該第1配線体側に設けられた冷却体とを有する半導体装置の製造方法であって、
前記第2配線体は、少なくとも前記第2電極面に対応する領域に、該第2電極面側から順に、前記第2接合層に接合される第1金属層と、該第1金属層に積層される第2金属層と該第2金属層に積層される第3金属層とを有し、
該第1金属層は、該第2金属層および該第3金属層よりも熱膨張係数が小さくなる低膨張金属からなり、
該第2金属層は、該第1金属層および該第3金属層よりもヤング率および耐力が小さい軟質金属からなり、
該第3金属層は、該第1金属層および該第2金属層よりも電気伝導率が高い高導電金属からなり、
前記第1接合層の形成後に、金属粒子を含むペーストの加熱により前記第2接合層を形成する接合工程を備える半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018029224A JP6991885B2 (ja) | 2018-02-21 | 2018-02-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018029224A JP6991885B2 (ja) | 2018-02-21 | 2018-02-21 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019145691A true JP2019145691A (ja) | 2019-08-29 |
JP6991885B2 JP6991885B2 (ja) | 2022-01-13 |
Family
ID=67772645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018029224A Active JP6991885B2 (ja) | 2018-02-21 | 2018-02-21 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6991885B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041443A (ja) * | 1996-07-18 | 1998-02-13 | Meidensha Corp | 半導体装置 |
JP2005019694A (ja) * | 2003-06-26 | 2005-01-20 | Mitsubishi Materials Corp | パワーモジュール |
JP2005129886A (ja) * | 2003-10-03 | 2005-05-19 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2006294890A (ja) * | 2005-04-12 | 2006-10-26 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
JP2013077745A (ja) * | 2011-09-30 | 2013-04-25 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2017005037A (ja) * | 2015-06-08 | 2017-01-05 | 三菱電機株式会社 | 電力用半導体装置 |
WO2017086324A1 (ja) * | 2015-11-16 | 2017-05-26 | 株式会社豊田中央研究所 | 接合構造体およびその製造方法 |
WO2018025571A1 (ja) * | 2016-08-05 | 2018-02-08 | 三菱電機株式会社 | パワー半導体装置 |
-
2018
- 2018-02-21 JP JP2018029224A patent/JP6991885B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041443A (ja) * | 1996-07-18 | 1998-02-13 | Meidensha Corp | 半導体装置 |
JP2005019694A (ja) * | 2003-06-26 | 2005-01-20 | Mitsubishi Materials Corp | パワーモジュール |
JP2005129886A (ja) * | 2003-10-03 | 2005-05-19 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2006294890A (ja) * | 2005-04-12 | 2006-10-26 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
JP2013077745A (ja) * | 2011-09-30 | 2013-04-25 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2017005037A (ja) * | 2015-06-08 | 2017-01-05 | 三菱電機株式会社 | 電力用半導体装置 |
WO2017086324A1 (ja) * | 2015-11-16 | 2017-05-26 | 株式会社豊田中央研究所 | 接合構造体およびその製造方法 |
US20180240769A1 (en) * | 2015-11-16 | 2018-08-23 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Bonded structure and method of manufacturing the same |
WO2018025571A1 (ja) * | 2016-08-05 | 2018-02-08 | 三菱電機株式会社 | パワー半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6991885B2 (ja) | 2022-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10818585B2 (en) | Copper/ceramic joined body, insulated circuit board, method for producing copper/ceramic joined body, and method for producing insulated circuit board | |
CN107534033B (zh) | 接合体、自带散热器的功率模块用基板、散热器及接合体的制造方法、自带散热器的功率模块用基板的制造方法、散热器的制造方法 | |
JP4664816B2 (ja) | セラミック回路基板、その製造方法およびパワーモジュール | |
JP6018297B2 (ja) | 複合積層体および電子装置 | |
US20200365475A1 (en) | Bonded body of copper and ceramic, insulating circuit substrate, bonded body of copper and ceramic production method, and insulating circuit substrate production method | |
JP4699822B2 (ja) | 半導体モジュ−ルの製造方法 | |
WO2019088222A1 (ja) | 接合体、及び、絶縁回路基板 | |
JP6154383B2 (ja) | 絶縁基板、多層セラミック絶縁基板、パワー半導体装置と絶縁基板の接合構造体、及びパワー半導体モジュール | |
JP2017107925A (ja) | 熱電変換モジュールおよびその製造方法 | |
JP2008198706A (ja) | 回路基板、その製造方法およびそれを用いた半導体モジュール | |
JP7124633B2 (ja) | 接合体、及び、絶縁回路基板 | |
JP7230432B2 (ja) | 接合体、及び、絶縁回路基板 | |
JP6558272B2 (ja) | 接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、接合体及びヒートシンク付パワーモジュール用基板 | |
JP6991885B2 (ja) | 半導体装置およびその製造方法 | |
JP2019079957A (ja) | パワーモジュール | |
CN108701659B (zh) | 接合体、功率模块用基板、功率模块、接合体的制造方法及功率模块用基板的制造方法 | |
WO2019082970A1 (ja) | 接合体、及び、絶縁回路基板 | |
JP2021165227A (ja) | 銅/セラミックス接合体、及び、絶縁回路基板 | |
WO2016167217A1 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法 | |
JP2017135374A (ja) | 接合体、パワーモジュール用基板、パワーモジュール、接合体の製造方法及びパワーモジュール用基板の製造方法 | |
JP2019079958A (ja) | パワーモジュール | |
JP6819385B2 (ja) | 半導体装置の製造方法 | |
JP2003092383A (ja) | パワー半導体装置およびそのヒートシンク | |
TWI555125B (zh) | 功率模組封裝體的製造方法 | |
Ang et al. | Packaging of high-temperature power semiconductor modules |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200914 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6991885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |