JP7124633B2 - 接合体、及び、絶縁回路基板 - Google Patents

接合体、及び、絶縁回路基板 Download PDF

Info

Publication number
JP7124633B2
JP7124633B2 JP2018199139A JP2018199139A JP7124633B2 JP 7124633 B2 JP7124633 B2 JP 7124633B2 JP 2018199139 A JP2018199139 A JP 2018199139A JP 2018199139 A JP2018199139 A JP 2018199139A JP 7124633 B2 JP7124633 B2 JP 7124633B2
Authority
JP
Japan
Prior art keywords
layer
ceramic substrate
active metal
copper
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018199139A
Other languages
English (en)
Other versions
JP2019081690A (ja
Inventor
伸幸 寺▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=66670036&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP7124633(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to PCT/JP2018/039674 priority Critical patent/WO2019082970A1/ja
Priority to EP18871185.7A priority patent/EP3702341B1/en
Priority to US16/755,934 priority patent/US11177186B2/en
Priority to CN201880067110.6A priority patent/CN111225891B/zh
Publication of JP2019081690A publication Critical patent/JP2019081690A/ja
Application granted granted Critical
Publication of JP7124633B2 publication Critical patent/JP7124633B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/126—Metallic interlayers wherein the active component for bonding is not the largest fraction of the interlayer
    • C04B2237/127—The active component for bonding being a refractory metal
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/366—Aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/407—Copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/58—Forming a gradient in composition or in properties across the laminate or the joined articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/60—Forming at the joining interface or in the joining layer specific reaction phases or zones, e.g. diffusion of reactive species from the interlayer to the substrate or from a substrate to the joining interface, carbide forming at the joining interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Ceramic Products (AREA)

Description

この発明は、セラミックス部材と銅部材とが接合されてなる接合体、この接合体を備えた絶縁回路基板に関するものである。
ＬＥＤやパワーモジュール等の半導体装置においては、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子においては、発熱量が多いことから、これを搭載する基板としては、例えばＡｌＮ（窒化アルミ）、Ａｌ２Ｏ３（アルミナ）などからなるセラミックス基板と、このセラミックス基板の一方の面に導電性の優れた金属板を接合して形成した回路層と、を備えた絶縁回路基板が、従来から広く用いられている。なお、パワージュール用基板としては、セラミックス基板の他方の面に金属板を接合して金属層が形成したものも提供されている。
従来、セラミックス基板に対して銅板を接合する方法として、例えば、セラミックス基板に銅板を重ねた状態で、これらに荷重を加えつつ、Ｎ２雰囲気中で１０００℃以上に加熱する、いわゆるＤＢＣ法（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ法）が知られている（例えば、特許文献１参照）。
ここで、特許文献１に示したＤＢＣ法によってセラミックス基板と銅板とを接合した場合、１０００℃以上で加熱して接合するため、セラミックス基板に熱負荷がかかることによりセラミックス基板と銅板との接合信頼性が低下する懸念があった。
そこで、特許文献２には、セラミックス部材と銅部材との間に形成された接合部のセラミックス部材側にＴｉ等の活性金属の酸化物あるいは窒化物等の化合物からなる活性金属化合物領域が形成され、この活性金属化合物領域の銅部材側をなす一面から銅部材側に向かって０．５μｍ～３μｍの厚み範囲における接合部のＡｌ濃度が０．５ａｔ％以上１５ａｔ％以下の範囲内とされた接合体（絶縁回路基板）が提案されている。
この接合体（絶縁回路基板）においては、接合部のＡｌ濃度を所定の範囲内にすることによって、セラミックス部材と接合部との接合力を高く維持することができ、接合部における剥離率を低減させて、セラミックス部材と銅部材とを強固に接合する構成とされている。
特開平０４－１６２７５６号公報 特許第５８７１０８１号公報
ところで、上述の絶縁回路基板の回路層においては、端子材が超音波接合されることがある。
ここで、特許文献２に記載されたように、Ａｌ濃度が０．５ａｔ％以上１５ａｔ％以下の範囲内とされた接合部においては、比較的脆弱であるため、超音波を負荷した際にクラックが生じてしまうおそれがあった。
また、セラミックス部材側に形成される活性金属化合物領域が非晶質であった場合には、超音波を負荷した際に、非晶質の活性金属化合物層を起点としてクラックが発生し、回路層が剥離してしまうおそれがあった。
この発明は、前述した事情に鑑みてなされたものであって、超音波接合を行った場合であっても、セラミックス部材と銅部材との剥離を抑制することが可能な接合体、及び、絶縁回路基板を提供することを目的とする。
上記課題を解決するために、本発明の接合体は、Ａｌ系セラミックスからなるセラミックス部材と、銅又は銅合金からなる銅部材とが接合されてなる接合体であって、前記セラミックス部材と前記銅部材との間に形成された接合層においては、前記セラミックス部材側に、活性金属を含む化合物からなる結晶質の活性金属化合物層が形成されており、前記活性金属化合物層の前記銅部材側の界面から前記銅部材に向かって０．５μｍから３μｍの厚み範囲におけるＡｌ濃度が０．１５ａｔ％以下であることを特徴としている。
この構成の接合体においては、前記セラミックス部材と前記銅部材との間に形成された接合層の前記セラミックス部材側に、活性金属を含む化合物からなる結晶質の活性金属化合物層が形成されているので、超音波を負荷させた場合であっても、活性金属化合物層を起点としてクラックが発生することを抑制でき、セラミックス部材と銅部材との剥離を抑制することができる。
また、前記活性金属化合物層の前記銅部材の界面から前記銅部材に向かって０．５μｍから３μｍの厚み範囲における前記接合層のＡｌ濃度が０．１５ａｔ％以下に抑えられているので、超音波を負荷させた場合であっても、接合層にクラックが生じることを抑制することができる。
ここで、本発明の接合体においては、前記活性金属化合物層の厚さが１．５ｎｍ以上１５０ｎｍ以下の範囲内とされていることが好ましい。
この構成の接合体によれば、前記活性金属化合物層の厚さが１．５ｎｍ以上１５０ｎｍ以下の範囲内とされているので、接合界面に適度な厚さの活性金属化合物層が存在し、冷熱サイクルを負荷した際に割れが生じることを抑制でき、冷熱サイクル信頼性に優れている。
また、本発明の接合体においては、前記セラミックス部材は、ＡｌＮ、Ａｌ２Ｏ３のいずれかで構成されることが好ましい。
この構成の接合体によれば、セラミックス部材としてＡｌＮ、Ａｌ２Ｏ３のいずれかを選択することにより、絶縁性、および、耐熱性に優れた接合体を製造することができる。
さらに、本発明の接合体においては、前記活性金属化合物層は、活性金属の窒化物、又は、活性金属の酸化物のいずれかを含有することが好ましい。
この構成の接合体によれば、前記活性金属化合物層が、活性金属の窒化物、又は、活性金属の酸化物のいずれかを含んでいるので、セラミックス部材と銅部材との接合性が向上し、超音波を負荷した際のセラミックス部材と銅部材との剥離をさらに抑制することができる。
本発明の絶縁回路基板は、前述の接合体を備えた絶縁回路基板であって、前記セラミックス部材からなるセラミックス基板と、このセラミックス基板の一方の面に形成された前記銅部材からなる回路層と、を備えていることを特徴としている。
この構成の絶縁回路基板によれば、前述の接合体として前記セラミックス部材からなるセラミックス基板と、このセラミックス基板の一方の面に形成された前記銅部材からなる回路層と、を備えているので、回路層に対して超音波接合を適用した場合であっても、セラミックス基板と回路層との接合部においてクラックが生じることを抑制でき、回路層とセラミックス基板との剥離を抑制することができる。
ここで、本発明の絶縁回路基板においては、前記セラミックス基板の前記回路層とは反対側の面に、金属層が形成されていることが好ましい。
この場合、前記セラミックス基板の前記回路層とは反対側の面に形成された金属層によって、回路層側の熱を効率良く放熱することが可能となる。また、セラミックス基板の反りの発生を抑制することができる。
また、本発明の絶縁回路基板においては、前記金属層は銅又は銅合金からなる構成としてもよい。
この場合、セラミックス基板の回路層とは反対側の面に、銅又は銅合金からなる金属層が形成されているので、放熱性に優れた絶縁回路基板を実現できる。
また、本発明の絶縁回路基板においては、前記金属層はアルミニウム又はアルミニウム合金からなる構成としてもよい。
この場合、セラミックス基板の回路層とは反対側の面に、変形抵抗が小さいアルミニウム又はアルミニウム合金からなる金属層を接合することによって、セラミックス基板に熱応力が加わった際に、この熱応力をアルミニウム又はアルミニウム合金からなる金属層によって吸収でき、セラミックス基板の熱応力による破損を抑制することが可能になる。
本発明によれば、超音波接合を行った場合であっても、セラミックス部材と銅部材との剥離を抑制することが可能な接合体、及び、絶縁回路基板を提供することができる。
本発明の第一の実施形態である絶縁回路基板（接合体）を用いたパワーモジュールの概略説明図である。 本発明の第一の実施形態である絶縁回路基板（接合体）の回路層及び金属層（銅部材）とセラミックス基板（セラミックス部材）との接合界面の模式図である。 本発明の第一の実施形態である絶縁回路基板（接合体）の製造方法及びパワーモジュールの製造方法を示すフロー図である。 本発明の第一の実施形態である絶縁回路基板（接合体）の製造方法を示す説明図である。 本発明の第二の実施形態である絶縁回路基板（接合体）を用いたパワーモジュールの概略説明図である。 本発明の第二の実施形態である絶縁回路基板（接合体）の回路層（銅部材）とセラミックス基板（セラミックス部材）との接合界面の模式図である。 本発明の第二の実施形態である絶縁回路基板（接合体）の製造方法及びパワーモジュールの製造方法を示すフロー図である。 本発明の第二の実施形態である絶縁回路基板（接合体）の製造方法を示す説明図である。 実施例における本発明例３のセラミックス基板近傍の観察結果である。 実施例におけるセラミックス基板近傍のライン分析結果である。（ａ）が本発明例３、（ｂ）が比較例１である。 実施例における本発明例４のセラミックス基板近傍の元素マッピング図である。
以下、図面を参照して、本発明の実施形態である接合体、絶縁回路基板について、添付した図面を参照して説明する。なお、以下に示す各実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
（第一の実施形態）
以下に、本発明の第一の実施形態について、図１から図４を参照して説明する。
本発明の第一の実施形態である接合体は、Ａｌ系セラミックスからなるセラミックス部材としてのセラミックス基板１１と、銅または銅合金からなる銅部材としての銅板２２（回路層１２）とが接合されることによって構成された絶縁回路基板１０とされている。なお、Ａｌ系セラミックスとは、アルミニウム酸化物やアルミニウム窒化物等のＡｌ元素を含む化合物で構成されたセラミックスのことを指す。
図１に、本発明の実施形態である絶縁回路基板１０及びこの絶縁回路基板を用いたパワーモジュール１を示す。
このパワーモジュール１は、絶縁回路基板１０と、この絶縁回路基板１０の一方側（図１において上側）に第１はんだ層２を介して接合された半導体素子３と、絶縁回路基板１０の他方側（図１において下側）に第２はんだ層８を介して配置されたヒートシンク５１と、を備えている。
ここで、第１はんだ層２及び第２はんだ層８は、例えばＳｎ－Ａｇ系、Ｓｎ－Ｉｎ系、若しくはＳｎ－Ａｇ－Ｃｕ系のはんだ材とされている。
絶縁回路基板１０は、図１に示すように、セラミックス基板１１と、このセラミックス基板１１の一方の面（図１において上面）に配設された回路層１２と、セラミックス基板１１の他方の面（図１において下面）に配設された金属層１３とを備えている。
セラミックス基板１１は、Ａｌ系セラミックス、例えば、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）等から構成されている。なお、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）等は、ＺｒＯ２等によって強化されたものであってもよい。
本実施形態では、セラミックス基板１１は、放熱性の優れた窒化アルミニウム（ＡｌＮ）で構成されている。セラミックス基板１１の厚さは、例えば０．２～１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍのものを用いている。
回路層１２は、図４に示すように、セラミックス基板１１の一方の面に銅又は銅合金からなる銅板２２が接合されることにより形成されている。本実施形態においては、回路層１２を構成する銅板２２として、無酸素銅の圧延板が用いられている。この回路層１２には、回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が搭載される搭載面とされている。ここで、回路層１２（銅板２２）の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では０．６ｍｍに設定されている。
金属層１３は、図４に示すように、セラミックス基板１１の他方の面に銅又は銅合金からなる銅板２３が接合されることにより形成されている。本実施形態においては、金属層１３を構成する銅板２３として、無酸素銅の圧延板が用いられている。ここで、金属層１３（銅板２３）の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。
ヒートシンク５１は、前述の絶縁回路基板１０を冷却するためのものであり、本実施形態では放熱板とされている。このヒートシンク５１は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、Ａ６０６３（アルミニウム合金）で構成されている。
このヒートシンク５１は、本実施形態においては、絶縁回路基板１０の金属層１３に第２はんだ層８を介して接合されている。
ここで、回路層１２（銅板２２）とセラミックス基板１１、及び、金属層１３（銅板２３）とセラミックス基板１１の接合界面の拡大図を、図２に示す。
図２に示すように、セラミックス基板１１と回路層１２（銅板２２）及び金属層１３（銅板２３）との接合界面には、接合層３０が形成されている。
この接合層３０は、図２に示すように、セラミックス基板１１側に形成された活性金属を含む化合物からなる活性金属化合物層３１と、活性金属化合物層３１と回路層１２（銅板２２）及び金属層１３（銅板２３）との間に形成された合金層３２と、を備えている。
本実施形態においては、後述するように、Ｃｕ－Ｐ系ろう材２４と活性金属としてＴｉを用いて、回路層１２（銅板２２）及び金属層１３（銅板２３）とセラミックス基板１１を接合していることから、活性金属化合物層３１は、チタン化合物によって構成される。
そして、活性金属化合物層３１は、結晶質のチタン化合物（チタン酸化物又はチタン窒化物）とされている。なお、活性金属化合物層３１の結晶性については、透過型電子顕微鏡によって電子回折図形を観察することで確認することができる。本実施形態では、活性金属化合物層３１がチタン酸化物で構成されており、ルチル型の電子回折図形が観察されることになる。
ここで、本実施形態においては、活性金属化合物層３１の厚さは、１．５ｎｍ以上１５０ｎｍ以下の範囲内であることが好ましい。
また、接合層３０においては、活性金属化合物層３１の回路層１２（銅板２２）側及び金属層１３（銅板２３）側の界面から回路層１２（銅板２２）及び金属層１３（銅板２３）に向かって、０．５μｍから３μｍの厚み範囲ＥにおけるＡｌ濃度が０．１５ａｔ％以下とされている。すなわち、活性金属化合物層３１の回路層１２（銅板２２）側及び金属層１３（銅板２３）側の界面から、回路層１２（銅板２２）及び金属層１３（銅板２３）に向けて０．５μｍ（Δｔ１）の位置で広がる面と、回路層１２（銅板２２）及び金属層１３（銅板２３）に向けて３μｍ（Δｔ２）の位置で広がる面との間の、２．５μｍの厚み範囲Ｅに広がる領域内においては、Ａｌ濃度が０．１５ａｔ％以下とされている。なお、Ａｌ濃度は厚み範囲Ｅにおける平均値とされている。
接合層３０におけるＡｌ成分は、セラミックス基板１１の構成材料、すなわち、Ａｌ系セラミックスの一部が、セラミックス基板１１と銅板２２、２３との接合時に分解され、Ａｌ成分が接合層３０に向かって拡散することにより生じたものである。例えば、本実施形態では、セラミックス基板１１を構成するＡｌＮが分解して、Ａｌが拡散したものである。
接合層３０の厚み範囲ＥにおけるＡｌ濃度は、セラミックス基板１１と銅板２２，２３との接合時における接合工程Ｓ０２での加熱温度、保持時間、ろう材量、活性金属量によってセラミックス基板１１の分解状態を調整することにより、制御することができる。
また、合金層３２は、接合時に用いたろう材の成分のいずれかを含む合金あるいは金属間化合物を含有するものとされている。本実施形態では、後述するように、Ｃｕ－Ｐ系ろう材２４、具体的には、Ｃｕ－Ｐ－Ｓｎ－Ｎｉろう材を用いているので、合金層３２は、Ｃｕ，Ｐ，Ｓｎ，Ｎｉのいずれかを含む合金あるいは金属間化合物を有している。
次に、上述した本実施形態である絶縁回路基板１０の製造方法について、図３及び図４を参照して説明する。
まず、図４に示すように、セラミックス基板１１の一方の面（図４において上面）に、Ｃｕ－Ｐ系ろう材２４、チタン材２５、及び回路層１２となる銅板２２を順に積層するとともに、セラミックス基板１１の他方の面（図４において下面）に、Ｃｕ－Ｐ系ろう材２４、チタン材２５、及び金属層１３となる銅板２３を順に積層する（積層工程Ｓ０１）。
本実施形態では、Ｃｕ－Ｐ系ろう材２４として、Ｐを３ｍａｓｓ％以上１０ｍａｓｓ％以下の範囲で含み、かつ、低融点元素であるＳｎを７ｍａｓｓ％以上５０ｍａｓｓ％以下の範囲で含み、さらに、Ｎｉを２ｍａｓｓ％以上１５ｍａｓｓ％以下の範囲で含むＣｕ－Ｐ－Ｓｎ－Ｎｉろう材を用いている。
ここで、Ｃｕ－Ｐ系ろう材２４の厚さは、１０μｍ以上５０μｍ以下の範囲とされている。
また、本実施形態では、活性金属元素であるＴｉを含むチタン材２５の厚さは、０．０５μｍ以上２μｍ以下の範囲内とされている。なお、チタン材２５は、厚さが０．１μｍ以上１．０μｍ以下の場合には蒸着やスパッタによって成膜することが好ましく、厚さが１．０μｍ以上の場合には箔材を用いることが好ましい。
次に、セラミックス基板１１、Ｃｕ－Ｐ系ろう材２４、チタン材２５、銅板２２及び銅板２３を、積層方向に加圧（圧力１～３５ｋｇｆ／ｃｍ２（０．１ＭＰａ～３．５ＭＰａ））した状態で、真空加熱炉内に装入して加熱して接合する（接合工程Ｓ０２）。
本実施形態では、真空加熱炉内の圧力は１０－６Ｐａ以上１０－３Ｐａ以下の範囲内としている。
また、加熱温度は７７０℃以上９５０℃以下の範囲内、加熱温度での保持時間を５分以上１２０分以下の範囲内に設定している。さらに、６００℃から７００℃までの昇温速度を５℃／ｍｉｎ以上２０℃／ｍｉｎ以下の範囲内に設定している。
ここで、活性金属元素であるＴｉを含むチタン材２５の厚さが０．０５μｍ未満の場合には、セラミックス基板１１と銅板２２，２３との接合が不十分となるおそれがある。一方、チタン材２５の厚さが２μｍを超える場合には、セラミックス基板１１の分解が促進され、接合層３０の厚み範囲ＥにおけるＡｌ濃度が０．１５ａｔ％を超えてしまい、超音波接合時にクラックが生じるおそれがある。
以上のことから、本実施形態では、チタン材２５の厚さを０．０５μｍ以上２μｍ以下の範囲内に設定している。
なお、セラミックス基板１１と銅板２２，２３とを確実に接合するためには、チタン材２５の厚さの下限を０．１μｍ以上とすることが好ましく、０．１５μｍ以上とすることがさらに好ましい。一方、セラミックス基板１１の分解を抑制するためには、チタン材２５の厚さの上限を１．５μｍ以下とすることが好ましく、１．０μｍ以下とすることがさらに好ましい。
Ｃｕ－Ｐ系ろう材２４の厚さが１０μｍ未満の場合には、セラミックス基板１１と銅板２２，２３との接合が不十分となるおそれがある。一方、Ｃｕ－Ｐ系ろう材２４の厚さが５０μｍを超える場合には、セラミックス基板１１の分解が促進され、接合層３０の厚み範囲ＥにおけるＡｌ濃度が０．１５ａｔ％を超えてしまい、超音波接合時にクラックが生じるおそれがある。
以上のことから、本実施形態では、Ｃｕ－Ｐ系ろう材２４の厚さを１０μｍ以上５０μｍ以下の範囲内に設定している。
なお、セラミックス基板１１と銅板２２，２３とを確実に接合するためには、Ｃｕ－Ｐ系ろう材２４の厚さの下限を１５μｍ以上とすることが好ましく、２０μｍ以上とすることがさらに好ましい。一方、セラミックス基板１１の分解を抑制するためには、Ｃｕ－Ｐ系ろう材２４の厚さの上限を４０μｍ以下とすることが好ましく、３５μｍ以下とすることがさらに好ましい。
接合工程Ｓ０２における加熱温度が７７０℃未満の場合には、セラミックス基板１１と銅板２２，２３との接合が不十分となるおそれがある。一方、接合工程Ｓ０２における加熱温度が９５０℃を超える場合には、セラミックス基板１１の熱劣化によってマイクロクラックが発生し、超音波接合時にセラミックス基板１１に割れが生じるおそれがある。
以上のことから、本実施形態では、接合工程Ｓ０２における加熱温度を７７０℃以上９５０℃以下の範囲内に設定している。
なお、セラミックス基板１１と銅板２２，２３とを確実に接合するためには、接合工程Ｓ０２における加熱温度の下限を８００℃以上とすることが好ましく、８３０℃以上とすることがさらに好ましい。一方、セラミックス基板１１の熱劣化を抑制するためには、接合工程Ｓ０２における加熱温度の上限を９４０℃以下とすることが好ましく、９３０℃以下とすることがさらに好ましい。
接合工程Ｓ０２における加熱温度での保持時間が５分未満の場合には、セラミックス基板１１と銅板２２，２３との接合が不十分となるおそれがある。一方、接合工程Ｓ０２における加熱温度での保持時間が１２０分を超える場合には、セラミックス基板１１の分解が促進され、接合層３０の厚み範囲ＥにおけるＡｌ濃度が０．１５ａｔ％を超えてしまい、超音波接合時にクラックが生じるおそれがある。
以上のことから、本実施形態では、加熱温度での保持時間を５分以上１２０分以下の範囲内に設定している。
なお、セラミックス基板１１と銅板２２，２３とを確実に接合するためには、接合工程Ｓ０２における加熱温度での保持時間の下限を１５分以上とすることが好ましく、３０ 分以上とすることがさらに好ましい。一方、セラミックス基板１１の分解を抑制するためには、接合工程Ｓ０２における加熱温度での保持時間の上限を１００分以下とすることが好ましく、９０分以下とすることがさらに好ましい。
接合工程Ｓ０２における６００℃から７００℃までの昇温速度が５℃／ｍｉｎ未満の場合には、セラミックス基板１１の分解が促進され、接合層３０の厚み範囲ＥにおけるＡｌ濃度が０．１５ａｔ％を超えてしまい、超音波接合時にクラックが生じるおそれがある。一方、接合工程Ｓ０２における６００℃から７００℃までの昇温速度が２０℃／ｍｉｎを超える場合には、熱衝撃によってセラミックス基板１１にマイクロクラックが発生し、超音波接合時にセラミックス基板１１に割れが生じるおそれがある。
以上のことから、本実施形態では、接合工程Ｓ０２における６００℃から７００℃までの昇温速度を５℃／ｍｉｎ以上２０℃／ｍｉｎ以下の範囲内に設定している。
なお、セラミックス基板１１の分解を抑制するためには、接合工程Ｓ０２における６００℃から７００℃までの昇温速度の下限を７℃／ｍｉｎ以上とすることが好ましく、１０℃／ｍｉｎ以上とすることがさらに好ましい。一方、熱衝撃によるマイクロクラックの発生を抑制するためには、接合工程Ｓ０２における６００℃から７００℃までの昇温速度の上限を１５℃／ｍｉｎ以下とすることが好ましく、１３℃／ｍｉｎ以下とすることがさらに好ましい。
以上の積層工程Ｓ０１及び接合工程Ｓ０２により、本実施形態である絶縁回路基板１０が製造される。
次に、絶縁回路基板１０の金属層１３の他方の面側に、ヒートシンク５１をはんだ接合する（ヒートシンク接合工程Ｓ０３）。
さらに、絶縁回路基板１０の回路層１２の一方の面に、半導体素子３をはんだ付けにより接合する（半導体素子接合工程Ｓ０４）。
以上の工程により、図１に示すパワーモジュール１が製出される。
以上のような構成とされた本実施形態の絶縁回路基板１０（接合体）によれば、セラミックス基板１１と回路層１２及び金属層１３との間に形成された接合層３０のセラミックス基板１１側に、結晶質のチタン酸化物からなる活性金属化合物層３１が形成されているので、超音波を負荷させた場合であっても、活性金属化合物層３１を起点としてクラックが発生することを抑制でき、セラミックス基板１１と回路層１２及び金属層１３との剥離を抑制することができる。
さらに、本実施形態では、活性金属化合物層３１の回路層１２及び金属層１３側の界面から、回路層１２及び金属層１３に向かって０．５μｍから３μｍの厚み範囲Ｅにおける接合層３０のＡｌ濃度が０．１５ａｔ％以下に抑えられているので、超音波を負荷させた場合であっても、接合層３０にクラックが生じることを抑制することができる。
なお、厚み範囲Ｅにおける接合層３０のＡｌ濃度は、０．１０ａｔ％以下であることが好ましく、０．０７ａｔ％以下であることがさらに好ましい。
また、本実施形態においては、活性金属化合物層３１の厚さが１．５ｎｍ以上とされているので、活性金属化合物層３１によってセラミックス基板１１の接合界面近傍の強度が適度に向上し、冷熱サイクル負荷時におけるセラミックス基板１１の割れの発生を抑制することができる。一方、性金属化合物層３１の厚さが１５０ｎｍ以下とされているので、硬い活性金属化合物層３１が過剰に形成されておらず、冷熱サイクル負荷時においてセラミックス基板１１に生じる熱歪を抑えることができ、冷熱サイクル負荷時におけるセラミックス基板１１の割れの発生を抑制することができる。
なお、活性金属化合物層３１の厚さの下限は３ｎｍ以上であることが好ましく、５ｎｍ以上であることがさらに好ましい。一方、活性金属化合物層３１の厚さの上限は６０ｎｍ以下であることが好ましく、１５ｎｍ以下であることがさらに好ましい。
また、本実施形態においては、セラミックス基板１１が窒化アルミニウム（ＡｌＮ）で構成されているので、絶縁性、および、耐熱性に優れた絶縁回路基板１０を製造することができる。
さらに、活性金属化合物層３１がチタン酸化物で構成されているので、セラミックス基板１１と回路層１２及び金属層１３との接合性が向上し、セラミックス基板１１と回路層１２及び金属層１３との剥離をさらに抑制することができる。
さらに、本実施形態においては、セラミックス基板１１の回路層１２とは反対側の面に、金属層１３が形成されているので、半導体素子３で発生した熱を効率良く放熱することが可能となる。また、セラミックス基板１１の反りの発生を抑制することができる。
また、金属層１３が銅又は銅合金で構成されているので、放熱性に優れた絶縁回路基板１０を実現できる。
（第二の実施形態）
次に、本発明の第二の実施形態について説明する。なお、第一の実施形態と同一の構成のものについては、同一の符号を付して記載し、詳細な説明を省略する。
図５に、本発明の第二の実施形態に係る絶縁回路基板１１０を備えたパワーモジュール１０１を示す。
このパワーモジュール１０１は、絶縁回路基板１１０と、この絶縁回路基板１１０の一方の面（図５において上面）にはんだ層２を介して接合された半導体素子３と、絶縁回路基板１１０の下側に接合されたヒートシンク５１と、を備えている。
セラミックス基板１１１は、Ａｌ系セラミックス、例えば、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）等から構成されている。本実施形態では、セラミックス基板１１１は、放熱性の優れたアルミナ（Ａｌ２Ｏ３）で構成されている。なお、本実施形態のセラミックス基板１１１を構成するアルミナ（Ａｌ２Ｏ３）は、焼結助剤としてＳｉＯ２を含んでいる。
また、セラミックス基板１１１の厚さは、例えば０．２～１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍのものを用いている。
回路層１１２は、図８に示すように、セラミックス基板１１１の一方の面に銅又は銅合金からなる銅板１２２が接合されることにより形成されている。本実施形態においては、回路層１１２を構成する銅板１２２として、無酸素銅の圧延板が用いられている。この回路層１１２には、回路パターンが形成されており、その一方の面（図５において上面）が、半導体素子３が搭載される搭載面とされている。ここで、回路層１１２（銅板１２２）の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では０．６ｍｍに設定されている。
金属層１１３は、図８に示すように、セラミックス基板１１１の他方の面にアルミニウム又はアルミニウム合金からなるアルミニウム板１２３が接合されることにより形成されている。本実施形態においては、金属層１１３を構成するアルミニウム板１２３として、純度９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）の圧延板が用いられている。ここで、金属層１１３（アルミニウム板１２３）の厚さは０．２ｍｍ以上６ｍｍ以下の範囲内に設定されており、本実施形態では、２．０ｍｍに設定されている。
ヒートシンク５１は、本実施形態においては、絶縁回路基板１１０の金属層１１３にＡｌ－Ｓｉ系ろう材等を用いて接合されている。
ここで、回路層１１２（銅板１２２）とセラミックス基板１１１の接合界面の拡大図を、図６に示す。
図６に示すように、セラミックス基板１１１と回路層１１２（銅板１２２）との接合界面には、接合層１３０が形成されている。
この接合層１３０は、図６に示すように、セラミックス基板１１１側に形成された活性金属を含む化合物からなる活性金属化合物層１３１と、活性金属化合物層１３１と回路層１１２（銅板１２２）との間に形成された合金層１３２と、を備えている。
さらに、本実施形態においては、活性金属化合物層１３１とセラミックス基板１１１との間に、Ｓｉ濃化層１３５が形成されている。
本実施形態においては、後述するように、Ｃｕ－Ｐ系ろう材２４と活性金属としてＴｉを含むチタン材２５を用いて、回路層１１２（銅板１２２）とセラミックス基板１１１を接合していることから、活性金属化合物層１３１は、チタン化合物によって構成される。
なお、Ｓｉ濃化層１３５は、アルミナ（Ａｌ２Ｏ３）からなるセラミックス基板１１１に焼結助剤として含まれるＳｉＯ２によって形成されたものであると推測される。
そして、活性金属化合物層１３１は、結晶質のチタン化合物（チタン酸化物又はチタン窒化物）とされている。なお、活性金属化合物層１３１の結晶性については、透過型電子顕微鏡によって電子回折図形を観察することで確認することができる。本実施形態では、活性金属化合物層１３１がチタン酸化物で構成されており、ルチル型の電子回折図形が観察されることになる。
ここで、本実施形態においては、活性金属化合物層１３１の厚さは、１．５ｎｍ以上１５０ｎｍ以下の範囲内であることが好ましい。
また、接合層１３０においては、活性金属化合物層１３１の回路層１１２（銅板１２２）側の界面から回路層１１２（銅板１２２）に向かって、０．５μｍから３μｍの厚み範囲ＥにおけるＡｌ濃度が０．１５ａｔ％以下とされている。
また、合金層１３２は、接合時に用いたろう材の成分のいずれかを含む合金あるいは金属間化合物を含有するものとされている。本実施形態では、Ｃｕ－Ｐ系ろう材２４、具体的には、Ｃｕ－Ｐ－Ｓｎ－Ｎｉろう材を用いているので、合金層３２は、Ｃｕ，Ｐ，Ｓｎ，Ｎｉのいずれかを含む合金あるいは金属間化合物を有している。
次に、上述した本実施形態である絶縁回路基板１１０の製造方法について、図７及び図８を参照して説明する。
まず、図８に示すように、セラミックス基板１１１の一方の面（図８において上面）に、Ｃｕ－Ｐ系ろう材２４、チタン材２５、及び回路層１１２となる銅板１２２を順に積層する（銅板積層工程Ｓ１０１）。
なお、Ｃｕ－Ｐ系ろう材２４及びチタン材２５の厚さ等は、第一の実施形態と同等の条件とした。
次に、セラミックス基板１１１、Ｃｕ－Ｐ系ろう材２４、チタン材２５、銅板１２２を、積層方向に加圧（圧力１～３５ｋｇｆ／ｃｍ２（０．１ＭＰａ～３．５ＭＰａ））した状態で、真空加熱炉内に装入して加熱して接合する（銅板接合工程Ｓ１０２）。
本実施形態では、真空加熱炉内の圧力は１０－６Ｐａ以上１０－３Ｐａ以下の範囲内としている。
また、加熱温度は７７０℃以上９５０℃以下の範囲内、加熱温度での保持時間を５分以上１２０分以下の範囲内に設定している。さらに、６００℃から７００℃までの昇温速度を５℃／ｍｉｎ以上２０℃／ｍｉｎ以下の範囲内に設定している。
次に、図８に示すように、セラミックス基板１１１の他方の面（図８において下面）に、Ａｌ－Ｓｉ系ろう材２７、及び金属層１１３となるアルミニウム板１２３を順に積層する（アルミニウム板積層工程Ｓ１０３）。
ここで、本実施形態では、Ａｌ－Ｓｉ系ろう材２７として、Ｓｉを７ｍａｓｓ％以上１２ｍａｓｓ％以下の範囲内で含有するアルミニウム合金からなるろう材箔を用いており、Ａｌ－Ｓｉ系ろう材２７の厚さが５μｍ以上３０μｍ以下の範囲内とされている。
次に、セラミックス基板１１１、Ａｌ－Ｓｉ系ろう材２７、アルミニウム板１２３を、積層方向に加圧（圧力１～３５ｋｇｆ／ｃｍ２（０．１ＭＰａ～３．５ＭＰａ））した状態で、真空加熱炉内に装入して加熱して接合する（アルミニウム板接合工程Ｓ１０４）。
本実施形態では、真空加熱炉内の圧力は１０－６Ｐａ以上１０－３Ｐａ以下の範囲内としている。
また、加熱温度は５８０℃以上６５０℃以下の範囲内、加熱温度での保持時間は１分以上１８０分以下の範囲内とされている。
以上の銅板積層工程Ｓ１０１、銅板接合工程Ｓ１０２、アルミニウム板積層工程Ｓ１０３、アルミニウム板接合工程Ｓ１０４により、本実施形態である絶縁回路基板１１０が製造される。
次に、絶縁回路基板１１０の金属層１１３の他方の面側に、ヒートシンク５１をＡｌ－Ｓｉ系ろう材を用いて接合する（ヒートシンク接合工程Ｓ１０５）。
さらに、絶縁回路基板１１０の回路層１１２の一方の面に、半導体素子３をはんだ付けにより接合する（半導体素子接合工程Ｓ１０６）。
以上の工程により、図５に示すパワーモジュール１０１が製出される。
以上のような構成とされた本実施形態の絶縁回路基板１１０（接合体）によれば、セラミックス基板１１１と回路層１１２との間に形成された接合層１３０のセラミックス基板１１１側に、結晶質のチタン酸化物からなる活性金属化合物層１３１が形成されているので、超音波を負荷させた場合であっても、活性金属化合物層１３１を起点としてクラックが発生することを抑制でき、セラミックス基板１１１と回路層１１２との剥離を抑制することができる。
さらに、本実施形態では、活性金属化合物層１３１の回路層１１２側の界面から、回路層１１２に向かって０．５μｍから３μｍの厚み範囲Ｅにおける接合層１３０のＡｌ濃度が０．１５ａｔ％以下に抑えられているので、超音波を負荷させた場合であっても、接合層１３０にクラックが生じることを抑制することができる。
なお、厚み範囲Ｅにおける接合層１３０のＡｌ濃度は、０．１０ａｔ％以下であることが好ましく、０．０７ａｔ％以下であることがさらに好ましい。
また、本実施形態においては、活性金属化合物層１３１の厚さが１．５ｎｍ以上１５０ｎｍ以下の範囲内とされているので、冷熱サイクル負荷時におけるセラミックス基板１１の割れの発生を抑制することができる。
なお、活性金属化合物層１３１の厚さの下限は３ｎｍ以上であることが好ましく、５ｎｍ以上であることがさらに好ましい。一方、活性金属化合物層１３１の厚さの上限は６０ｎｍ以下であることが好ましく、１５ｎｍ以下であることがさらに好ましい。
また、本実施形態においては、セラミックス基板１１１がアルミナ（Ａｌ２Ｏ３）で構成されているので、絶縁性、および、耐熱性に優れた絶縁回路基板１１０を製造することができる。
さらに、活性金属化合物層１３１がチタン酸化物で構成されているので、セラミックス基板１１１と回路層１１２との接合性が向上し、セラミックス基板１１１と回路層１１２との剥離をさらに抑制することができる。
さらに、本実施形態においては、セラミックス基板１１１の回路層１１２とは反対側の面に、金属層１１３が形成されているので、半導体素子３で発生した熱を効率良く放熱することが可能となる。また、セラミックス基板１１１の反りの発生を抑制することができる。
また、金属層１１３がアルミニウム又はアルミニウム合金で構成されているので、熱応力を金属層１１３で吸収することができ、冷熱サイクル時におけるセラミックス基板１１１への負荷を抑制することができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、セラミックス基板の回路層とは反対側の面に金属層を形成したものとして説明したが、これに限定されることはなく、金属層を設けなくてもよい。
また、ヒートシンクは、本実施形態で例示してものに限定されることはなく、ヒートシンクの構造に特に限定はない。
さらに、ヒートシンクと金属層との間に、アルミニウム又はアルミニウム合金若しくはアルミニウムを含む複合材（例えばＡｌＳｉＣ等）からなる緩衝層を設けてもよい。
また、本実施形態では、絶縁回路基板に半導体素子を搭載してパワーモジュールを構成するものとして説明したが、これに限定されることはない。例えば、絶縁回路基板の回路層にＬＥＤ素子を搭載してＬＥＤモジュールを構成してもよいし、絶縁回路基板の回路層に熱電素子を搭載して熱電モジュールを構成してもよい。
さらに、本実施形態においては、活性金属としてＴｉを用いるものとして説明したが、これに限定されることはなく、Ｔｉ，Ｎｂ，Ｈｆ，Ｚｒから選択される一種又は二種以上の活性金属を用いてもよい。
また、セラミックス基板と銅板とを接合する際に用いるろう材として、Ｃｕ－Ｐ－Ｓｎ－Ｎｉろう材を例に挙げて説明したが、これに限定されることはなく、他のろう材を用いてもよい。
さらに、本実施形態では、合金層がＣｕ，Ｐ，Ｓｎ，Ｎｉのいずれかを含む合金あるいは金属間化合物を有するものとして説明したが、これに限定されることはなく、接合時に用いたろう材の成分のいずれかを含む合金あるいは金属間化合物を含有するものであればよい。例えばろう材がＺｎを含有する場合には、Ｚｎを含む合金あるいは金属間化合物を含有していてもよい。
＜実施例１＞
表１記載の材質からなるセラミックス基板（２６ｍｍ×２６ｍｍ×０．６３５ｍｍ厚）の一方の面に、表１記載のろう材及び活性金属材を用いて、無酸素銅からなる銅板（６ｍｍ×６ｍｍ×０．３ｍｍ厚）を順に積層し、積層体を形成する。
そして、積層体を表２に示す荷重で加圧した状態で真空加熱炉に投入し、加熱することによってセラミックス基板の一方の面に銅板を接合した。加熱温度及び時間は表２記載の通りとした。
以上のようにして、本発明例、比較例の接合体を得た。得られた接合体について、「活性金属化合物層の材質及び結晶性」、「接合層の領域ＥのＡｌ濃度」、「超音波接合性」について評価した。
（活性金属化合物層の材質及び結晶性）
透過型電子顕微鏡（ＦＥＩ社製Ｔｉｔａｎ ＣｈｅｍｉＳＴＥＭ、加速電圧２００ｋＶ）を用いて倍率８００００倍で測定し、エネルギー分散型Ｘ線分析法（サーモサイエンティフィック社製ＮＳＳ７）により、Ｎ、Ｏ及び活性金属元素の元素マッピングを取得した。活性金属元素とＮまたはＯが同一領域に存在する場合に活性金属化合物層が有ると判断した。
さらに活性金属化合物層の高分解能像に格子縞が観察されており、かつ高分解能像を高速フーリエ変換することで得られる回折像に回折斑点が確認された場合に結晶質であると判断した。
評価結果を表２に示す。
（接合層の領域ＥのＡｌ濃度）
接合部におけるＡｌ濃度の測定方法としては、接合部の断面をＥＰＭＡ（電子線マイクロアナライザー、日本電子株式会社製ＪＸＡ－８５３０Ｆ）により分析し、活性金属化合物領域の一面から０．５μｍ以上３μｍ以下の範囲を定量分析しＡｌ濃度を測定した。具体的には上記範囲内の任意の個所１０点を分析し、その平均値をＡｌ濃度とした。
評価結果を表２に示す。
また、本発明例３のセラミックス基板と銅板との接合界面の透過電子顕微鏡観察を図９に示す。
さらに、本発明例３及び比較例１の接合界面のライン分析結果を図１０に示す。
また、本発明例４のセラミックス基板と銅板との接合界面の元素マッピングを図１１に示す。
（超音波接合後の剥離の有無）
得られた接合体に対して、超音波金属接合機（超音波工業株式会社製：６０Ｃ－９０４）を用いて、銅端子（１０ｍｍ×５ｍｍ×１ｍｍ厚）をコプラス量０．３ｍｍの条件で超音波接合した。
接合後に、銅板とセラミックス基板の接合界面の剥離が生じたものを「××」と評価した。また、剥離が確認されなかったものについては、さらに超音波探傷装置（株式会社日立ソリューションズ製ＦｉｎｅＳＡＴ２００）を用いて、銅板とセラミックス基板の接合界面を検査し、剥離又はセラミックス割れが観察されたものを「×」、どちらも確認されなかったものを「○」と評価した。評価結果を表２に示す。
Figure 0007124633000001
Figure 0007124633000002
活性金属化合物層が非晶質である比較例１，２においては、超音波接合後に銅板とセラミックス基板の接合界面において剥離が生じた。
接合部の領域ＥのＡｌ濃度が０．１５ａｔ％を超える比較例３，４においては、超音波接合後に銅板とセラミックス基板の接合界面での剥離は認められなかったが、超音波探傷装置で検査した結果、剥離又はセラミックス割れが確認された。
これに対して、活性金属化合物層が結晶質とされるとともに、接合部の領域ＥのＡｌ濃度が０．１５ａｔ％以下とされた本発明例１－９においては、超音波接合後に銅板とセラミックス基板の接合界面での剥離は認められず、超音波探傷装置で検査した結果、剥離又はセラミックス割れも確認されなかった。
また、図９を参照すると、本発明例３においては、セラミックス基板の界面部分に結晶質の活性金属化合物層（ルチル型のＴｉ－Ｏ層）が形成されていることが確認される。
さらに、図１０を参照すると、本発明例３においては、比較例１に比べて、セラミックス基板の界面部分における活性金属濃度（Ｔｉ濃度）が高くなっていることが確認される。
また、図１１を参照すると、本発明例４においては、アルミナからなるセラミックス基板と結晶質の活性金属化合物層との間に、Ｓｉ濃化層が形成されているのが確認される。
以上のことから、本発明例によれば、超音波接合を行った場合であっても、セラミックス部材と銅部材との剥離を抑制することが可能な接合体、及び、絶縁回路基板を提供できることが確認された。
＜実施例２＞
表３記載の材質からなるセラミックス基板（４０ｍｍ×４０ｍｍ×０．６３５ｍｍ厚）の両面に、表３記載のろう材及び活性金属材を用いて、無酸素銅からなる銅板（３７ｍｍ×３７ｍｍ×０．３ｍｍ厚）を順に積層し、積層体を形成する。
そして、積層体を表４に示す荷重で加圧した状態で真空加熱炉に投入し、加熱することによってセラミックス基板の両面にそれぞれ銅板を接合した。加熱温度及び時間は表４記載の通りとした。
以上のようにして、本発明例の接合体を得た。得られた接合体について、「活性金属化合物層の材質及び結晶性」、「接合層の領域ＥのＡｌ濃度」、「活性金属化合物層の厚さ」、「冷熱サイクル信頼性」について評価した。なお、「活性金属化合物層の材質及び結晶性」、「接合層の領域ＥのＡｌ濃度」については、実施例１と同様に評価した。
（活性金属化合物層の厚さ）
透過型電子顕微鏡（ＦＥＩ社製Ｔｉｔａｎ ＣｈｅｍｉＳＴＥＭ、加速電圧２００ｋＶ）を用いて倍率８００００倍で測定し、エネルギー分散型Ｘ線分析法（サーモサイエンティフィック社製ＮＳＳ７）により、Ｎ、Ｏ及び活性金属元素の元素マッピングを取得した。活性金属元素とＮまたはＯが同一領域に存在する場合に活性金属化合物層が有ると判断した。
５視野で観察を行い、活性金属元素とＮまたはＯが同一領域に存在する範囲の面積を測定した幅で割ったものの平均値を「活性金属化合物層の厚さ」とした。
（冷熱サイクル信頼性）
冷熱衝撃試験機（エスベック株式会社製ＴＳＡ－７２ＥＳ）を用いて、気相で－５０℃×１０ｍｉｎ←→１７５℃×１０ｍｉｎの冷熱サイクルを２５０サイクルまで実施した。
１０サイクル毎にセラミックス基板の割れの有無を、超音波探傷装置（日立パワーソリューションズ製ＦｉｎｅＳＡＴ２００）による界面検査によって判定した。
Figure 0007124633000003
Figure 0007124633000004
活性金属化合物層の厚さが１．５ｎｍ以上１５０ｎｍ以下の範囲内とされた本発明例１１－１９においては、セラミックス割れが発生した冷熱サイクルが１６０回以上であり、冷熱サイクル信頼性に優れていることが確認された。特に、活性金属化合物層の厚さが１．５ｎｍ以上１５ｎｍ以下の範囲内とされた本発明例１１，１７，１８，１９においては、冷熱サイクルを２５０サイクル負荷後においてもセラミックス基板の割れが確認されておらず、冷熱サイクル信頼性に特に優れていることが確認された。
以上のことから、さらに冷熱サイクル信頼性が必要な場合には、活性金属化合物層の厚さが１．５ｎｍ以上１５０ｎｍ以下の範囲内、さらには１．５ｎｍ以上１５ｎｍ以下の範囲内、とすることが好ましい。
１、１０１ パワーモジュール
３ 半導体素子（電子部品）
１０、１１０ 絶縁回路基板（接合体）
１１、１１１ セラミックス基板（セラミックス部材）
１２、１１２ 回路層
１３、１１３ 金属層
２２、２３、１２２ 銅板（銅部材）
３０、１３０ 接合層
３１、１３１ 活性金属化合物層

Claims (8)

  1. Ａｌ系セラミックスからなるセラミックス部材と、銅又は銅合金からなる銅部材とが接合されてなる接合体であって、
    前記セラミックス部材と前記銅部材との間に形成された接合層においては、前記セラミックス部材側に、活性金属を含む化合物からなる結晶質の活性金属化合物層が形成されており、
    前記活性金属化合物層の前記銅部材側の界面から前記銅部材に向かって０．５μｍから３μｍの厚み範囲におけるＡｌ濃度が０．１５ａｔ％以下であることを特徴とする接合体。
  2. 前記活性金属化合物層の厚さが１．５ｎｍ以上１５０ｎｍ以下の範囲内とされていることを特徴とする請求項１に記載の接合体。
  3. 前記セラミックス部材は、窒化アルミニウム、アルミナのいずれかで構成されることを特徴とする請求項１又は請求項２に記載の接合体。
  4. 前記活性金属化合物層は、活性金属の窒化物、又は、活性金属の酸化物のいずれかを含有することを特徴とする請求項１から請求項３のいずれか一項に記載の接合体。
  5. 請求項１から請求項４のいずれか一項に記載の接合体を備えた絶縁回路基板であって、
    前記セラミックス部材からなるセラミックス基板と、このセラミックス基板の一方の面に形成された前記銅部材からなる回路層と、を備えていることを特徴とする絶縁回路基板。
  6. 前記セラミックス基板の前記回路層とは反対側の面に、金属層が形成されていることを特徴とする請求項５に記載の絶縁回路基板。
  7. 前記金属層は銅又は銅合金からなることを特徴とする請求項６に記載の絶縁回路基板。
  8. 前記金属層はアルミニウム又はアルミニウム合金からなることを特徴とする請求項６に記載の絶縁回路基板。
JP2018199139A 2017-10-27 2018-10-23 接合体、及び、絶縁回路基板 Active JP7124633B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2018/039674 WO2019082970A1 (ja) 2017-10-27 2018-10-25 接合体、及び、絶縁回路基板
EP18871185.7A EP3702341B1 (en) 2017-10-27 2018-10-25 Bonded body and insulated circuit board
US16/755,934 US11177186B2 (en) 2017-10-27 2018-10-25 Bonded body and insulated circuit board
CN201880067110.6A CN111225891B (zh) 2017-10-27 2018-10-25 接合体及绝缘电路基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017208374 2017-10-27
JP2017208374 2017-10-27

Publications (2)

Publication Number Publication Date
JP2019081690A JP2019081690A (ja) 2019-05-30
JP7124633B2 true JP7124633B2 (ja) 2022-08-24

Family

ID=66670036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018199139A Active JP7124633B2 (ja) 2017-10-27 2018-10-23 接合体、及び、絶縁回路基板

Country Status (3)

Country Link
US (1) US11177186B2 (ja)
JP (1) JP7124633B2 (ja)
CN (1) CN111225891B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6870767B2 (ja) * 2019-09-02 2021-05-12 三菱マテリアル株式会社 銅／セラミックス接合体、及び、絶縁回路基板
US11638350B2 (en) * 2019-12-02 2023-04-25 Mitsubishi Materials Corporation Copper/ceramic bonded body, insulating circuit board, method for producing copper/ceramic bonded body, and method for producing insulating circuit board
DE102020111700A1 (de) 2020-04-29 2021-11-04 Rogers Germany Gmbh Trägersubstrat und Verfahren zur Herstellung eines Trägersubstrats

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311650A (ja) 2003-04-04 2004-11-04 Mitsubishi Materials Corp パワーモジュール用基板
JP2010215465A (ja) 2009-03-18 2010-09-30 Toshiba Corp 窒化アルミニウム基板およびその製造方法並びに回路基板、半導体装置
WO2015122446A1 (ja) 2014-02-12 2015-08-20 三菱マテリアル株式会社 銅／セラミックス接合体、及び、パワーモジュール用基板
JP2015224151A (ja) 2014-05-27 2015-12-14 Ｎｇｋエレクトロデバイス株式会社 Ｃｕ／セラミック基板
JP5871081B2 (ja) 2014-03-20 2016-03-01 三菱マテリアル株式会社 接合体、パワーモジュール用基板、パワーモジュール、及び、接合体の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162756A (ja) 1990-10-26 1992-06-08 Toshiba Corp 半導体モジュール
JP3495052B2 (ja) * 1992-07-15 2004-02-09 株式会社東芝 メタライズ体およびその製造方法
EP0743131A1 (en) * 1995-05-17 1996-11-20 Kabushiki Kaisha Toshiba Ceramic metal bonding
JP3447532B2 (ja) * 1997-09-19 2003-09-16 科学技術振興事業団 ろう付け用構造体およびメタライズ構造体
JP2000016878A (ja) * 1998-07-02 2000-01-18 Japan Science & Technology Corp 接合構造体
WO2011087055A1 (ja) * 2010-01-13 2011-07-21 京セラ株式会社 窒化珪素質基板およびこれを用いた回路基板ならびに電子装置
JP2012136378A (ja) * 2010-12-25 2012-07-19 Kyocera Corp 回路基板およびこれを用いた電子装置
JP5349714B2 (ja) * 2011-06-08 2013-11-20 京セラ株式会社 回路基板およびこれを備える電子装置
JP6111764B2 (ja) 2013-03-18 2017-04-12 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP5672324B2 (ja) 2013-03-18 2015-02-18 三菱マテリアル株式会社 接合体の製造方法及びパワーモジュール用基板の製造方法
WO2014148534A1 (ja) * 2013-03-19 2014-09-25 日本碍子株式会社 接合体及びその製造方法
JP6079505B2 (ja) 2013-08-26 2017-02-15 三菱マテリアル株式会社 接合体及びパワーモジュール用基板
JP5720839B2 (ja) * 2013-08-26 2015-05-20 三菱マテリアル株式会社 接合体及びパワーモジュール用基板
JP6456676B2 (ja) * 2014-09-10 2019-01-23 Ｊｘ金属株式会社 金属セラミック接合基板及び、その製造方法
EP3471517A4 (en) * 2016-06-10 2019-06-05 Tanaka Kikinzoku Kogyo K.K. CERAMIC CONDUCTOR PLATE AND METHOD FOR PRODUCING A CERAMIC CONDUCTOR PLATE

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311650A (ja) 2003-04-04 2004-11-04 Mitsubishi Materials Corp パワーモジュール用基板
JP2010215465A (ja) 2009-03-18 2010-09-30 Toshiba Corp 窒化アルミニウム基板およびその製造方法並びに回路基板、半導体装置
WO2015122446A1 (ja) 2014-02-12 2015-08-20 三菱マテリアル株式会社 銅／セラミックス接合体、及び、パワーモジュール用基板
JP5871081B2 (ja) 2014-03-20 2016-03-01 三菱マテリアル株式会社 接合体、パワーモジュール用基板、パワーモジュール、及び、接合体の製造方法
JP2015224151A (ja) 2014-05-27 2015-12-14 Ｎｇｋエレクトロデバイス株式会社 Ｃｕ／セラミック基板

Also Published As

Publication number Publication date
US20200243409A1 (en) 2020-07-30
JP2019081690A (ja) 2019-05-30
CN111225891B (zh) 2022-07-05
US11177186B2 (en) 2021-11-16
CN111225891A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
CN110382445B (zh) 铜-陶瓷接合体、绝缘电路基板、铜-陶瓷接合体的制造方法及绝缘电路基板的制造方法
JP7192451B2 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP2023033290A (ja) 接合体、及び、絶縁回路基板
JP7196799B2 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
WO2018159590A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
CN111566074B (zh) 铜-陶瓷接合体、绝缘电路基板及铜-陶瓷接合体的制造方法、绝缘电路基板的制造方法
JP7124633B2 (ja) 接合体、及び、絶縁回路基板
KR20170044105A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
JP7230432B2 (ja) 接合体、及び、絶縁回路基板
WO2020044593A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法
KR20170046649A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
TWI737894B (zh) 附有散熱片絕緣電路基板之製造方法
JP7136212B2 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法
JP6870767B2 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
WO2019082970A1 (ja) 接合体、及び、絶縁回路基板
WO2020044594A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法
JP7424043B2 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP2019087608A (ja) 接合体、絶縁回路基板、ヒートシンク付絶縁回路基板、ヒートシンク、及び、接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付絶縁回路基板の製造方法、ヒートシンクの製造方法
JP6991885B2 (ja) 半導体装置およびその製造方法
JP2018030738A (ja) セラミックス基板とアルミニウム含浸炭化珪素多孔質体との接合体の製造方法
JP6645271B2 (ja) 接合体の製造方法、パワーモジュール用基板の製造方法およびヒートシンク付パワーモジュール用基板の製造方法
CN117769533A (zh) 铜-陶瓷接合体及绝缘电路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220725

R150 Certificate of patent or registration of utility model

Ref document number: 7124633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150