JP2019144204A - サージ試験装置、及び、サージ試験方法 - Google Patents
サージ試験装置、及び、サージ試験方法 Download PDFInfo
- Publication number
- JP2019144204A JP2019144204A JP2018031016A JP2018031016A JP2019144204A JP 2019144204 A JP2019144204 A JP 2019144204A JP 2018031016 A JP2018031016 A JP 2018031016A JP 2018031016 A JP2018031016 A JP 2018031016A JP 2019144204 A JP2019144204 A JP 2019144204A
- Authority
- JP
- Japan
- Prior art keywords
- surge
- voltage
- current
- switch
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
第1の検査用端子と、
前記第1の検査用端子との間に逆バイアスとなるようにアバランシェ特性を有する検査対象素子が接続される第2の検査用端子と、
前記第1の検査用端子と前記第2の検査用端子との間に逆バイアスとなるように接続された前記検査対象素子に、予め設定した定電流を流したときにおける、前記検査対象素子のアバランシェ電圧を検出するための電圧測定部と、
前記第1の検査用端子と前記第2の検査用端子との間に逆バイアスとなるように接続された前記検査対象素子に、サージ電圧を印加するために印加電圧を生成して出力するプログラマブル電源と、
前記サージ電圧が印加された前記検査対象素子に流れるサージ電流を検出する電流検出部と、
前記電流検出部が検出したサージ電流の値と、予め設定された規格値と、を比較し、この比較結果に基づいた電流比較結果信号を出力する比較部と、
前記電圧測定部が検出したアバランシェ電圧に基づいて、前記プログラマブル電源が出力する前記印加電圧を設定するとともに、前記比較部が出力した電流比較結果信号に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否かを判定するコントロール部と、を備える
ことを特徴とする。
複数のアバランシェ電圧に関する情報と、前記複数のアバランシェ電圧のそれぞれに一対一に対応して予め設定された複数の印加電圧に関する情報と、を関連付けて記憶する記憶部をさらに備え、
前記コントロール部は、
前記電圧測定部が検出したアバランシェ電圧に対応する印加電圧の情報を前記記憶部から読み出し、前記プログラマブル電源が出力する前記印加電圧の値を、読み出した印加電圧の値に設定する
ことを特徴とする。
前記定電流を出力する定電流源をさらに備えることを特徴とする。
一端が前記プログラマブル電源の出力に接続された第1の抵抗と、
一端が前記第1の抵抗の他端に接続され、前記コントロール部により制御される第1のスイッチと、
一端が前記第1のスイッチの他端に接続され、他端が固定電位に接続されたコンデンサと、
一端が前記第1のスイッチの他端に接続された第2の抵抗と、
一端が前記第2の抵抗の他端に接続され、他端が前記第1の検査用端子に接続され、前記コントロール部により制御される第2のスイッチと、
一端が前記定電流源の出力に接続され、他端が前記第1の検査用端子に接続され、前記コントロール部により制御される第3のスイッチと、をさらに備え、
前記電流検出部は、前記第2の検査用端子と前記固定電位との間に接続されている
ことを特徴とする。
前記電圧測定部は、前記第3のスイッチの一端の電圧を測定することにより、前記検査対象素子のアバランシェ電圧を検出する
ことを特徴とする。
サージ試験時において、前記コントロール部は、
前記第1ないし第3のスイッチがオフした状態から前記第3のスイッチをオンすることで、前記第3のスイッチを介して、前記第1の検査用端子と前記第2の検査用端子との間に逆バイアスとなるように接続された前記検査対象素子に、前記定電流源から前記定電流を印加するとともに、前記電圧測定部により、前記検査対象素子のアバランシェ電圧を検出し、
その後、前記第3のスイッチをオフする
ことを特徴とする。
前記コントロール部は、
前記第3のスイッチをオフした後、前記電圧測定部が検出したアバランシェ電圧に対応する印加電圧の情報を前記記憶部から読み出し、
前記プログラマブル電源が出力する前記印加電圧の値を、読み出した印加電圧の値に設定し、その後、前記第1のスイッチをオンすることで、前記コンデンサを前記プログラマブル電源が出力する前記印加電圧により充電し、所定期間の経過後、前記第1のスイッチをオフする
ことを特徴とする。
前記コントロール部は、
前記第1のスイッチをオフした後、前記第2のスイッチをオンすることで、前記コンデンサを放電させて、前記第2のスイッチを介して、前記第1の検査用端子と前記第2の検査用端子との間に逆バイアスとなるように接続された前記検査対象素子に、前記サージ電圧を印加するとともに、前記電流検出部が、前記サージ電圧が印加された前記検査対象素子に流れるサージ電流を検出し、
その後、前記第2のスイッチをオフし、前記比較部が、前記電流検出部が検出したサージ電流の値と、予め設定された規格値と、を比較し、この比較結果に基づいた電流比較結果信号を出力し、
前記電流検出部が出力した電流比較結果信号に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否かを判定する
ことを特徴とする。
前記検査対象素子は、
カソードが前記第1の検査用端子に接続され、アノードが前記第2の検査用端子に接続されたダイオードである
ことを特徴とする。
前記電流検出部は、
前記第2の検査用端子と前記固定電位との間に接続された検出抵抗を有し、前記検出抵抗の電圧降下に基づいて前記サージ電流を検出する
ことを特徴とする。
前記定電流源は、
アノードが電源電位に接続され、カソードが前記第3のスイッチの一端に接続された定電流ダイオードである
ことを特徴とする。
前記コントロール部は、
前記電流検出部が検出したサージ電流の値が、予め設定された上限値と予め設定された下限値で規定される規定の範囲内にあるか否か判定し、
前記電流検出部が検出したサージ電流の値が、前記規定の範囲内であると判定した場合に、前記検査対象素子に規定の電力以上の電力が印加されたと判定し、
一方、前記電流検出部が検出したサージ電流の値が、前記規定の範囲外であると判定した場合に、前記検査対象素子に規定の電力以上の電力が印加されていないと判定する
ことを特徴とする。
前記固定電位は、接地電位であることを特徴とする。
前記電圧測定部は、
前記第1の検査用端子と前記第2の検査用端子との間の電圧を、前記アバランシェ電圧として検出する
ことを特徴とする。
第1の検査用端子と、前記第1の検査用端子との間に逆バイアスとなるようにアバランシェ特性を有する検査対象素子が接続される第2の検査用端子と、前記第1の検査用端子と前記第2の検査用端子との間に逆バイアスとなるように接続された前記検査対象素子に、予め設定した定電流を流したときにおける、前記検査対象素子のアバランシェ電圧を検出するための電圧測定部と、前記第1の検査用端子と前記第2の検査用端子との間に逆バイアスとなるように接続された前記検査対象素子に、サージ電圧を印加するために印加電圧を生成して出力するプログラマブル電源と、前記サージ電圧が印加された前記検査対象素子に流れるサージ電流を検出する電流検出部と、前記電流検出部が検出したサージ電流の値と、予め設定された規格値と、を比較し、この比較結果に基づいた電流比較結果信号を出力する比較部と、コントロール部と、を備えたサージ試験装置による、サージ試験方法であって、
前記コントロール部が、前記電圧測定部が検出したアバランシェ電圧に基づいて、前記プログラマブル電源が出力する前記印加電圧を設定するとともに、前記電流検出部が出力した電流比較結果信号に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否かを判定する
ことを特徴とする。
より詳しくは、第2の検査用端子T2は、第1の検査用端子T1との間に逆バイアスとなるようにアバランシェ特性を有する検査対象素子DUTが接続されるようになっている。
T1 第1の検査用端子
T2 第2の検査用端子
VMEAS 電圧測定部
VS プログラマブル電源
CD 電流検出部
CMP 比較部
LUT 記憶部
CRD1 定電流源
R1 第1の抵抗
SW1 第1のスイッチ
C コンデンサ
R2 第2の抵抗
SW2 第2のスイッチ
SW3 第3のスイッチ
CONT コントロール部
Claims (15)
- 第1の検査用端子と、
前記第1の検査用端子との間に逆バイアスとなるようにアバランシェ特性を有する検査対象素子が接続される第2の検査用端子と、
前記第1の検査用端子と前記第2の検査用端子との間に逆バイアスとなるように接続された前記検査対象素子に、予め設定した定電流を流したときにおける、前記検査対象素子のアバランシェ電圧を検出するための電圧測定部と、
前記第1の検査用端子と前記第2の検査用端子との間に逆バイアスとなるように接続された前記検査対象素子に、サージ電圧を印加するために印加電圧を生成して出力するプログラマブル電源と、
前記サージ電圧が印加された前記検査対象素子に流れるサージ電流を検出する電流検出部と、
前記電流検出部が検出したサージ電流の値と、予め設定された規格値と、を比較し、この比較結果に基づいた電流比較結果信号を出力する比較部と、
前記電圧測定部が検出したアバランシェ電圧に基づいて、前記プログラマブル電源が出力する前記印加電圧を設定するとともに、前記比較部が出力した電流比較結果信号に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否かを判定するコントロール部と、を備える
ことを特徴とするサージ試験装置。 - 複数のアバランシェ電圧に関する情報と、前記複数のアバランシェ電圧のそれぞれに一対一に対応して予め設定された複数の印加電圧に関する情報と、を関連付けて記憶する記憶部をさらに備え、
前記コントロール部は、
前記電圧測定部が検出したアバランシェ電圧に対応する印加電圧の情報を前記記憶部から読み出し、前記プログラマブル電源が出力する前記印加電圧の値を、読み出した印加電圧の値に設定する
ことを特徴とする請求項1に記載のサージ試験装置。 - 前記定電流を出力する定電流源をさらに備えることを特徴とする請求項2に記載のサージ試験装置。
- 一端が前記プログラマブル電源の出力に接続された第1の抵抗と、
一端が前記第1の抵抗の他端に接続され、前記コントロール部により制御される第1のスイッチと、
一端が前記第1のスイッチの他端に接続され、他端が固定電位に接続されたコンデンサと、
一端が前記第1のスイッチの他端に接続された第2の抵抗と、
一端が前記第2の抵抗の他端に接続され、他端が前記第1の検査用端子に接続され、前記コントロール部により制御される第2のスイッチと、
一端が前記定電流源の出力に接続され、他端が前記第1の検査用端子に接続され、前記コントロール部により制御される第3のスイッチと、をさらに備え、
前記電流検出部は、前記第2の検査用端子と前記固定電位との間に接続されている
ことを特徴とする請求項3に記載のサージ試験装置。 - 前記電圧測定部は、前記第3のスイッチの一端の電圧を測定することにより、前記検査対象素子のアバランシェ電圧を検出する
ことを特徴とする請求項4に記載のサージ試験装置。 - サージ試験時において、前記コントロール部は、
前記第1、第2、第3のスイッチがオフした状態から前記第3のスイッチをオンすることで、前記第3のスイッチを介して、前記第1の検査用端子と前記第2の検査用端子との間に逆バイアスとなるように接続された前記検査対象素子に、前記定電流源から前記定電流を印加するとともに、前記電圧測定部により、前記検査対象素子のアバランシェ電圧を検出し、
その後、前記第3のスイッチをオフする
ことを特徴とする請求項5に記載のサージ試験装置。 - 前記コントロール部は、
前記第3のスイッチをオフした後、前記電圧測定部が検出したアバランシェ電圧に対応する印加電圧の情報を前記記憶部から読み出し、
前記プログラマブル電源が出力する前記印加電圧の値を、読み出した印加電圧の値に設定し、その後、前記第1のスイッチをオンすることで、前記コンデンサを前記プログラマブル電源が出力する前記印加電圧により充電し、所定期間の経過後、前記第1のスイッチをオフする
ことを特徴とする請求項6に記載のサージ試験装置。 - 前記コントロール部は、
前記第1のスイッチをオフした後、前記第2のスイッチをオンすることで、前記コンデンサを放電させて、前記第2のスイッチを介して、前記第1の検査用端子と前記第2の検査用端子との間に逆バイアスとなるように接続された前記検査対象素子に、前記サージ電圧を印加するとともに、前記電流検出部が、前記サージ電圧が印加された前記検査対象素子に流れるサージ電流を検出し、
その後、前記第2のスイッチをオフし、前記比較部が、前記電流検出部が検出したサージ電流の値と、予め設定された規格値と、を比較し、この比較結果に基づいた電流比較結果信号を出力し、
前記電流検出部が出力した電流比較結果信号に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否かを判定する
ことを特徴とする請求項7に記載のサージ試験装置。 - 前記検査対象素子は、
カソードが前記第1の検査用端子に接続され、アノードが前記第2の検査用端子に接続されたダイオードである
ことを特徴とする請求項8に記載のサージ試験装置。 - 前記電流検出部は、
前記第2の検査用端子と前記固定電位との間に接続された検出抵抗を有し、前記検出抵抗の電圧降下に基づいて前記サージ電流を検出する
ことを特徴とする請求項9に記載のサージ試験装置。 - 前記定電流源は、
アノードが電源電位に接続され、カソードが前記第3のスイッチの一端に接続された定電流ダイオードである
ことを特徴とする請求項10に記載のサージ試験装置。 - 前記コントロール部は、
前記電流検出部が検出したサージ電流の値が、予め設定された上限値と予め設定された下限値で規定される規定の範囲内にあるか否か判定し、
前記電流検出部が検出したサージ電流の値が、前記規定の範囲内であると判定した場合に、前記検査対象素子に規定の電力以上の電力が印加されたと判定し、
一方、前記電流検出部が検出したサージ電流の値が、前記規定の範囲外であると判定した場合に、前記検査対象素子に規定の電力以上の電力が印加されていないと判定する
ことを特徴とする請求項8に記載のサージ試験装置。 - 前記固定電位は、接地電位であることを特徴とする請求項4に記載のサージ試験装置。
- 前記電圧測定部は、
前記第1の検査用端子と前記第2の検査用端子との間の電圧を、前記アバランシェ電圧として検出する
ことを特徴とする請求項1に記載のサージ試験装置。 - 第1の検査用端子と、前記第1の検査用端子との間に逆バイアスとなるようにアバランシェ特性を有する検査対象素子が接続される第2の検査用端子と、前記第1の検査用端子と前記第2の検査用端子との間に逆バイアスとなるように接続された前記検査対象素子に、予め設定した定電流を流したときにおける、前記検査対象素子のアバランシェ電圧を検出するための電圧測定部と、前記第1の検査用端子と前記第2の検査用端子との間に逆バイアスとなるように接続された前記検査対象素子に、サージ電圧を印加するために印加電圧を生成して出力するプログラマブル電源と、前記サージ電圧が印加された前記検査対象素子に流れるサージ電流を検出する電流検出部と、前記電流検出部が検出したサージ電流の値と、予め設定された規格値と、を比較し、この比較結果に基づいた電流比較結果信号を出力する比較部と、コントロール部と、を備えたサージ試験装置による、サージ試験方法であって、
前記コントロール部が、前記電圧測定部が検出したアバランシェ電圧に基づいて、前記プログラマブル電源が出力する前記印加電圧を設定するとともに、前記電流検出部が出力した電流比較結果信号に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否かを判定する
ことを特徴とするサージ試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018031016A JP7005380B2 (ja) | 2018-02-23 | 2018-02-23 | サージ試験装置、及び、サージ試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018031016A JP7005380B2 (ja) | 2018-02-23 | 2018-02-23 | サージ試験装置、及び、サージ試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019144204A true JP2019144204A (ja) | 2019-08-29 |
JP7005380B2 JP7005380B2 (ja) | 2022-01-21 |
Family
ID=67772202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018031016A Active JP7005380B2 (ja) | 2018-02-23 | 2018-02-23 | サージ試験装置、及び、サージ試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7005380B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114814517A (zh) * | 2022-06-27 | 2022-07-29 | 杭州宇称电子技术有限公司 | 芯片内部spad单点雪崩电压的测量方法及其应用 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61176870A (ja) * | 1985-01-31 | 1986-08-08 | Nec Kansai Ltd | 半導体素子の特性検査方法 |
JPH04294286A (ja) * | 1991-03-22 | 1992-10-19 | Yokogawa Hewlett Packard Ltd | ブレークダウン電圧の測定方法 |
JP2010107432A (ja) * | 2008-10-31 | 2010-05-13 | Fuji Electric Systems Co Ltd | 半導体統合試験方法、および半導体試験装置 |
JP2012225772A (ja) * | 2011-04-20 | 2012-11-15 | Renesas Electronics Corp | 半導体装置の検査方法及び検査装置 |
JP2015114199A (ja) * | 2013-12-11 | 2015-06-22 | 新電元工業株式会社 | サージ試験装置、サージ試験方法及び電子部品 |
JP2016134603A (ja) * | 2015-01-22 | 2016-07-25 | 力晶科技股▲ふん▼有限公司 | トランジスタテスト回路及び方法、半導体記憶装置、並びに半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4294286B2 (ja) | 2002-09-24 | 2009-07-08 | 富士重工業株式会社 | 車両の差動制限制御装置 |
-
2018
- 2018-02-23 JP JP2018031016A patent/JP7005380B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61176870A (ja) * | 1985-01-31 | 1986-08-08 | Nec Kansai Ltd | 半導体素子の特性検査方法 |
JPH04294286A (ja) * | 1991-03-22 | 1992-10-19 | Yokogawa Hewlett Packard Ltd | ブレークダウン電圧の測定方法 |
JP2010107432A (ja) * | 2008-10-31 | 2010-05-13 | Fuji Electric Systems Co Ltd | 半導体統合試験方法、および半導体試験装置 |
JP2012225772A (ja) * | 2011-04-20 | 2012-11-15 | Renesas Electronics Corp | 半導体装置の検査方法及び検査装置 |
JP2015114199A (ja) * | 2013-12-11 | 2015-06-22 | 新電元工業株式会社 | サージ試験装置、サージ試験方法及び電子部品 |
JP2016134603A (ja) * | 2015-01-22 | 2016-07-25 | 力晶科技股▲ふん▼有限公司 | トランジスタテスト回路及び方法、半導体記憶装置、並びに半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114814517A (zh) * | 2022-06-27 | 2022-07-29 | 杭州宇称电子技术有限公司 | 芯片内部spad单点雪崩电压的测量方法及其应用 |
CN114814517B (zh) * | 2022-06-27 | 2022-09-13 | 杭州宇称电子技术有限公司 | 芯片内部spad单点雪崩电压的测量方法及其应用 |
Also Published As
Publication number | Publication date |
---|---|
JP7005380B2 (ja) | 2022-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5497095A (en) | Apparatus for inspecting electric component for inverter circuit | |
US11675015B1 (en) | Battery cell analyzer | |
KR100983250B1 (ko) | 디바이스 식별 방법, 디바이스 제조 방법, 및 전자디바이스 | |
US20130041606A1 (en) | Detecting an open wire between a battery cell and an external circuit | |
EP2933646B1 (en) | Precision measurement of voltage drop across a semiconductor switching element | |
KR19990067608A (ko) | 가변전압 컴포넌트 검사장치 | |
US10101382B2 (en) | Systems and methods for dynamic Rdson measurement | |
CN101473237A (zh) | 具有测试结构的半导体器件以及半导体器件测试方法 | |
US20230019539A1 (en) | Temperature detection device and method using sets of dc voltages | |
US7482829B2 (en) | Electric power applying circuit and test apparatus | |
JP6258064B2 (ja) | 半導体試験装置 | |
JP2019193351A (ja) | 故障検知機能付き充電器、及び故障検知方法 | |
JP7005380B2 (ja) | サージ試験装置、及び、サージ試験方法 | |
US11705894B2 (en) | Pulsed high current technique for characterization of device under test | |
US10944259B2 (en) | System and method for over voltage protection in both positive and negative polarities | |
JP2023109886A (ja) | 電圧変化率検出回路、半導体装置及び電力変換器 | |
JP6230894B2 (ja) | サージ試験装置、サージ試験方法及び電子部品 | |
US6768309B2 (en) | Electronic battery condition tester | |
US6737671B2 (en) | Current measurement circuit and method for voltage regulated semiconductor integrated circuit devices | |
US2934705A (en) | Testing apparatus | |
JP6541456B2 (ja) | 試験装置 | |
JP2016219447A (ja) | 電気二重層キャパシタの電圧保持率特定装置および電気二重層キャパシタの電圧保持率特定方法 | |
SU163820A1 (ru) | УСТРОЙСТВО дл ПРОВЕРКИ МАЛЫХ | |
JPH0664119B2 (ja) | Cmos素子のラッチアップ現象測定方法 | |
JP2010122149A (ja) | Dcモジュールおよびそれを用いた半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7005380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |