JP6230894B2 - サージ試験装置、サージ試験方法及び電子部品 - Google Patents

Description

本発明は、サージ試験装置、サージ試験方法及び電子部品に関する。

従来、アバランシェ特性を有する検査対象素子に対してサージ耐量試験を行うサージ試験装置がある。このサージ試験装置は、検査対象素子のクランプ電圧の範囲を予め想定しておき、その検査対象素子に流れる電流を検出する。これにより、規定のサージ電力がその検査対象素子に印加されたかどうかの判定を行っていた。

特開昭５８−１７０３８２号公報

しかし、クランプ電圧の範囲は想定であるため、実際のクランプ電圧が上記範囲の下限値より低い場合に、規定のサージ電力が検査対象素子に印加されないことがある。これにより、規定のサージ電力が検査対象素子に印加されたことを確実に検出するには限界がある。一方、広範なクランプ電圧範囲を持つ検査対象素子に規定のサージ電力が確実に印加するために、必要以上のサージ電力を印加することが行われている場合がある。その場合、必要以上のサージ電力を検査対象素子に印加することで、検査対象素子の動作が不安定になり、検査対象素子が不良品でないにも関わらず不良品と誤判定する可能性がある。

そこで、本発明は上記問題に鑑みてなされたものであり、規定のサージ電力が検査対象素子に印加されたことを確実に検出することを可能とするサージ試験装置、サージ試験方法および電子部品を提供することを目的とする。

本発明の一態様に係るサージ試験装置は、
サージ電圧を印加するサージ電圧発生回路と、
前記サージ電圧発生回路の出力に接続された第１の検査用端子と、
接地された第２の検査用端子と、
前記第１の検査用端子と前記第２の検査用端子との間に逆バイアスとなるように接続されたアバランシェ特性を有する検査対象素子に前記サージ電圧発生回路が印加したサージ電圧を検出する電圧検出部と、
前記サージ電圧発生回路が前記サージ電圧を印加することで前記検査対象素子に流れるサージ電流を検出する電流検出部と、
前記電圧検出部が検出した検出電圧と前記電流検出部が検出した検出電流に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否かを判定する判定部と、
を備える。

本発明の一態様は、前記サージ試験装置において、
前記電圧検出部は、前記第１の検査用端子と前記接地との間に接続された第１の検出抵抗を有し、該第１の検出抵抗の電圧降下に基づいて前記検出電圧を検出し、
前記電流検出部は、前記第２の検査用端子と前記接地との間に接続された第２の検出抵抗を有し、該第２の検出抵抗の電圧降下に基づいて前記検出電流を検出し、
前記電圧検出部の前記第１の検出抵抗の値は、前記電流検出部の前記第２の検出抵抗の値よりも大きい。

本発明の一態様は、前記サージ試験装置において、
前記判定部は、
前記電圧検出部が検出した検出電圧と前記電流検出部が検出した検出電流に基づいて、前記検査対象素子に印加された電力に対応する電力信号を生成する電力信号生成部と、
前記電力信号生成部が生成した電力信号が示す電圧が、予め設定された上限値と下限値で規定される規定の範囲内にあるか否か判定する比較検出部と、
前記比較検出部が規定の範囲内であると判定した場合に、前記検査対象素子に規定の電力以上の電力が印加されたと判定する制御部と、
を備える。

本発明の一態様は、前記サージ試験装置において、
前記比較検出部は、
第１の入力に前記電力信号生成部が生成した電力信号が入力され、第２の入力に第１の基準電圧が入力され、第１のコンパレータの出力が前記制御部と接続された第１のコンパレータと、
第１の入力に前記電力信号生成部が生成した電力信号が入力され、第２の入力に第２の基準電圧が入力され、出力が前記制御部と接続された第２のコンパレータと、
を備え、
前記制御部は、前記第１のコンパレータの出力と前記第２のコンパレータの出力に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否か判定し、
前記第１の基準電圧は前記上限値で前記第２の基準電圧は前記下限値である。

本発明の一態様は、前記サージ試験装置において、
前記判定部は、
前記電圧検出部が検出した検出電圧が、規定の範囲内にあるか否か判定する電圧比較検出部と、
前記電流検出部が検出した検出電流が、規定の範囲内にあるか否か判定する電流比較検出部と、
を更に備え、
前記制御部は、前記比較検出部が規定の範囲内であると判定し、かつ前記電圧比較検出部が規定の範囲内であると判定し、かつ前記電流比較検出部が規定の範囲内であると判定した場合、前記検査対象素子に規定のサージ電圧が印加されたと判定する。

本発明の一態様は、前記サージ試験装置において、
前記判定部は、
前記電圧検出部が検出した検出電圧と前記電流検出部が検出した検出電流に基づいて、前記検査対象素子に印加された電力に対応する電力信号を生成する電力信号生成部と、
前記電力信号生成部が生成した電力信号のピークを検出する電力ピークホールド部と、
前記電力ピークホールド部が検出した電力のピーク値に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否か判定する制御部と、
を備える。

本発明の一態様は、前記サージ試験装置において、
前記ピーク検出部は、
一端が定電流回路の出力に接続されるスイッチと、
一端が前記スイッチの他端に接続され、他端が接地されているコンデンサと、
第１の入力が前記スイッチの他端と前記コンデンサの一端とに接続され、出力が第２の入力に接続されたオペアンプと、
前記電力信号生成部が生成した電力信号と前記オペアンプの出力とを比較し、この比較結果に基づいて前記スイッチを制御するコンパレータと、
を備える。

本発明の一態様は、前記サージ試験装置において、
前記コンパレータは、前記電力信号が前記オペアンプの出力以上の場合、前記スイッチに前記コンデンサの一端と前記定電流回路の出力とを導通させるよう制御し、前記電力信号が前記オペアンプの出力未満の場合、前記スイッチに前記コンデンサの一端と前記定電流回路の出力とを非導通にさせるよう制御する。

本発明の一態様は、前記サージ試験装置において、
前記判定部は、前記電圧検出部が検出した検出電圧のピーク値を検出する電圧ピークホールド部と、前記電流検出部が検出した検出電流のピーク値を検出する電流ピークホールド部と、
を更に備え、
前記制御部は、前記電力ピークホールド部が検出した電力のピーク値、前記電圧ピークホールド部が検出した検出電圧のピーク値及び前記電流ピークホールド部が検出した検出電流のピーク値に基づいて、前記検査対象素子に規定のサージ電圧が印加されたか否か判定する。

本発明の一態様は、前記サージ試験装置において、
前記電圧検出部は、前記検査対象素子に係る電圧を、所定の分圧比で分圧して検出し、
前記判定部は、前記電圧検出部が分圧して検出した電圧と前記電流検出部が検出した検出電流に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否かを判定する。

本発明の一態様は、前記サージ試験装置において、
前記電圧検出部は、前記電力信号生成部に接続された出力端子と、一端が前記第１の検査用端子に接続され、他端が前記出力端子に接続された第１の分圧抵抗と、
一端が前記出力端子に接続され、他端が接地された第２の分圧抵抗と、
一端が前記第１の分圧抵抗の一端に接続され、他端が前記第１の分圧抵抗の他端に接続された第１のコンデンサと、
一端が前記第２の分圧抵抗の一端に接続され、他端が前記第２の分圧抵抗の他端に接続された第２のコンデンサと、
を備え、
前記第１の分圧抵抗の抵抗値に対する前記第２の分圧抵抗の抵抗値の比は、前記所定の分圧比である。

本発明の一態様は、前記サージ試験装置において、
前記第１の分圧抵抗の抵抗値と前記第１のコンデンサの容量との積が、前記第２の分圧抵抗の抵抗値と前記第２のコンデンサの容量との積と等しい。

本発明の一態様は、前記サージ試験装置において、
前記検査対象素子は、カソードが前記第１の検査用端子に接続され、アノードが前記第２の検査用端子に接続されたダイオードである。

本発明の一態様に係るサージ試験方法は、
サージ電圧を印加するサージ電圧発生回路と、前記サージ電圧発生回路の出力に接続された第１の検査用端子と、接地された第２の検査用端子と、を備えるサージ試験装置が実行するサージ試験方法であって、
電圧検出部が、前記第１の検査用端子と前記第２の検査用端子との間に逆バイアスとなるように接続されたアバランシェ特性を有する検査対象素子に前記サージ電圧発生回路が印加したサージ電圧を検出するステップと、
電流検出部が、前記サージ電圧発生回路が前記サージ電圧を印加することで前記検査対象素子に流れるサージ電流を検出するステップと、
判定部が、前記電圧検出部が検出した検出電圧と前記電流検出部が検出した検出電流に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否かを判定するステップと、
を有する。

本発明の一態様に係る電子部品は、
アバランシェ特性を有する電子部品であって、
サージ電圧を印加するサージ電圧発生回路と、
前記サージ電圧発生回路の出力に接続された第１の検査用端子と、
接地された第２の検査用端子と、
前記第１の検査用端子と前記第２の検査用端子との間に逆バイアスとなるように接続された当該電子部品に前記サージ電圧発生回路が印加したサージ電圧を検出する電圧検出部と、
前記サージ電圧発生回路が前記サージ電圧を印加することで当該電子部品に流れるサージ電流を検出する電流検出部と、
前記電圧検出部が検出した検出電圧と前記電流検出部が検出した検出電流に基づいて、当該電子部品に規定の電力以上の電力が印加されたか否かを判定する判定部と、
を備えるサージ試験装置によって試験された電子部品である。

したがって、本発明の一態様に係るサージ試験装置は、検査対象素子のクランプ電圧にばらつきがあったとしても、そのばらつきに応じて得られる検出電圧と検出電流に基づいて検査対象素子に規定の電力以上の電力が印加されたか否かを判定することができるので、規定のサージ電力が検査対象素子に印加されたことを確実に検出することができる。

さらに、本発明の一態様に係るサージ試験方法は、検査対象素子のクランプ電圧にばらつきがあったとしても、そのばらつきに応じて得られる検出電圧と検出電流に基づいて検査対象素子に規定の電力以上の電力が印加されたか否かを判定することができるので、規定のサージ電力が検査対象素子に印加されたことを確実に検出することができる。

図１は、本発明の一態様である第１の実施形態に係るサージ試験装置１の構成の一例を示す図である。 図２は、第１の実施形態に係る判定部ＪＵＤの構成の一例を示す図である。 図３は、電圧検出部ＶＤ及び電流検出部ＣＤの回路構成の一例である。 図４は、第２のコンデンサＣ２と第３のコンデンサＣ３とを備えない場合のサージ電圧波形Ｗ１と備える場合のサージ電圧波形Ｗ２の一例を示す図である。 図５は、第１の実施形態に係る電力比較検出部ＰＣＭＰの回路構成の一例である。 図６は、第２の実施形態に係る判定部ＪＵＤの構成の一例を示す図である。 図７は、第２の実施形態に係る電力ピークホールド部ＰＰＨの回路構成の一例である。 図８は、第２の実施形態に係る電力ピークホールド部ＰＰＨの入力電圧と出力電圧の波形の一例である。 図９は、第２の実施形態に係る電力ピークホールド部ＰＰＨの回路構成の別の例である。 図１０は、比較例に係るサージ試験装置１００の構成の一例を示す図である。

＜比較例＞
図１０に示すように、比較例に係るサージ試験装置１００は、一端が電源Ｖ＋に接続され、他端が接地された電圧源ＶＳと、一端が電源ＶＳの出力に接続された第１の抵抗Ｒ１とを備える。サージ試験装置１００は、更に、一端が第１の抵抗Ｒ１の他端に接続された第１のスイッチＳＷ１と、一端が第１のスイッチＳＷ１の他端に接続され、他端が接地されたコンデンサＣとを備える。サージ試験装置１００は、更に、一端が第１のスイッチＳＷ１の他端とコンデンサＣの一端に接続された第２の抵抗Ｒ２と、一端が第２の抵抗Ｒ２の他端に接続された第２のスイッチＳＷ２とを備える。

サージ試験装置１００は、更に、一端が第２のスイッチＳＷ２の他端に接続された第１の検査用端子Ｔ１と、第２の検査用端子Ｔ２とを備える。この比較例において、サージ試験装置１００が行うサージ耐量試験の対象になる検査対象素子は、ダイオードＤ１である。ダイオードＤ１は、カソードが第１の検査用端子Ｔ１に接続され、アノードが第２の検査用端子Ｔ２に接続されている。

サージ試験装置１００は、更に、一端が第２の検査用端子Ｔ２に接続され、他端が接地に接続された電流検出部ＣＤと、一端が電流検出部ＣＤの出力に接続された比較検出部ＣＭＰと、比較検出部ＣＭＰに接続された制御部ＣＯＮとを備える。

まず、第２のスイッチＳＷが開いた状態で、第１のスイッチＳＷ１が閉じたときに、第１のコンデンサＣ１に電圧源ＶＳから供給された電荷が蓄積される。第１のスイッチＳＷ１が開き、第２のスイッチＳＷ２が閉じたときに、第１のコンデンサＣ１に充電された電荷がダイオードＤ１のカソードに供給される。これにより、アバランシェ特性（クランプ特性）を有する検査対象素子の一つであるダイオードＤ１のカソードにサージ電圧がかかる。

電流検出部ＣＤは、ダイオードＤ１のカソードにサージ電圧がかかった際に、ダイオードＤ１に流れる電流を検出し、検出した電流に応じた電圧を示す電流信号を比較検出部ＣＭＰへ出力する。

比較検出部ＣＭＤは、電流検出部ＣＤから入力された電流信号と、規定の電圧とを比較し、この比較結果を制御部ＣＯＮへ出力する。

制御部ＣＯＮは、比較検出部ＣＭＰから入力された比較結果に基づいて、規定以上のサージ電力がダイオードＤ１にかかったか否かを判定する。具体的には、例えば、制御部ＣＯＮは、この比較結果が上記電流信号が規定の電圧以上の場合、規定以上の電流信号がダイオードＤ１にかかったと判定する。一方、制御部ＣＯＮは、この比較結果が上記電流信号が規定の電圧未満の場合、規定以上の電流信号がダイオードＤ１にかからなかったと判定する。

この比較例において、ダイオードＤ１のクランプ電圧の変動などによって、ダイオードＤ１のクランプ電圧の範囲は想定であるため、実際のクランプ電圧が上記範囲の下限値より低い場合に、規定のサージ電力がダイオードＤ１に印加されない場合があり、規定のサージ電力がダイオードＤ１に印加されたことを確実に検出するには限界がある。一方、ダイオードＤ１に規定のサージ電力が確実に印加するために、必要以上のサージ電力を印加することが行われている場合がある。その場合、必要以上のサージ電力を検査対象素子に印加することで、ダイオードＤ１の動作が不安定になり、ダイオードＤ１が不良品でないにも関わらず不良品と誤判定してしまう場合がある。

そこで、以下では、規定のサージ電力が検査対象素子に印加されたことを確実に検出することを可能とする実施形態に係るサージ試験装置、サージ試験方法およびサージ試験装置により試験された電子部品について説明する。以下、本発明に係る各実施形態について図面に基づいて説明する。

＜第１の実施形態＞
本発明の一態様である第１の実施形態について説明する。図１に示すように、本発明の一態様である第１の実施形態に係るサージ試験装置１は、サージ電圧発生回路ＳＣと、サージ電圧発生回路ＳＣの出力に接続された第１の検査用端子Ｔ１と、一端が第１の検査用端子Ｔ１に接続され、他端が接地された電圧検出部ＶＤを備える。サージ試験装置１は、更に、第２の検査用端子Ｔ２と、一端が第２の検査用端子Ｔ２に接続され、他端が接地された電流検出部ＣＤとを備える。このように、第２の検査用端子Ｔ２は電流検出部ＣＤを介して接地されている。

サージ試験装置１が行うサージ耐量試験の対象になる検査対象素子は、アバランシェ特性（クランプ特性）を有する電子部品である。サージ耐量試験はＰＮ接合に逆バイアスをかける試験であるので、検査対象素子は、例えば、ダイオードまたはＭＯＳトランジスタなどである。
各実施形態において、一例として、検査対象素子は、カソードが第１の検査用端子Ｔ１に接続され、アノードが第２の検査用端子Ｔ２に接続されたダイオードＤ１である。

サージ試験装置１は、更に、電圧検出部ＶＤの出力及び電流検出部ＣＤの出力に接続された判定部ＪＵＤを備える。

サージ電圧発生回路ＳＣは、サージ電圧を印加する。なお、サージ電圧発生回路ＳＣは比較例と同様に、一端に電源電圧Ｖ＋が供給され他端が接地された電源ＶＳと、一端が電源ＶＳに接続された第１の抵抗Ｒ１と、一端が第１の抵抗Ｒ１の他端に接続された第１のスイッチＳＷ１とを備える。サージ電圧発生回路ＳＣは更に、一端が第１のスイッチＳＷ１の他端に接続され、他端が接地されたコンデンサＣと、一端が第１のスイッチＳＷ１の他端とコンデンサＣの一端に接続された第２の抵抗Ｒ２とを備える。サージ電圧発生回路ＳＣは更に、一端が第２の抵抗Ｒ２の他端に接続され、他端が第１の検査用端子Ｔ１に接続された第２のスイッチＳＷを備える。サージ電圧発生回路ＳＣの動作は比較例のサージ電圧発生回路ＳＣの動作と同じであるので、その説明を省略する。

電圧検出部ＶＤは、第１の検査用端子Ｔ１と第２の検査用端子Ｔ２との間に逆バイアスとなるように接続されたアバランシェ特性を有する検査対象素子（ここでは、一例としてダイオードＤ１）にサージ電圧発生回路ＳＣが印加したサージ電圧を検出する。電圧検出部ＶＤは、例えば、検出したサージ電圧に応じた電圧を示す電圧信号を判定部ＪＵＤの後述する電流比較検出部ＣＣＭＰと電力信号生成部ＭＰへ出力する。

電流検出部ＣＤは、サージ電圧発生回路ＳＣがサージ電圧を印加することで検査対象素子（ここでは、一例としてダイオードＤ１）に流れるサージ電流を検出する。電流検出部ＣＤは、例えば、検出したサージ電流に応じた電圧を示す電流信号を判定部ＪＵＤの後述する電流比較検出部ＣＣＭＰと電力信号生成部ＭＰへ出力する。

電圧検出部ＶＤは、第１の検査用端子Ｔ１と接地との間に接続された第１の検出抵抗を有し、この第１の検出抵抗の電圧降下に基づいて検出電圧を検出する。電流検出部ＣＤは、第２の検査用端子Ｔ２と接地との間に接続された第２の検出抵抗を有し、この第２の検出抵抗の電圧降下に基づいて検出電流を検出する。ここで、電圧検出部ＶＤの第１の検出抵抗の値は、電流検出部ＣＤの第２の検出抵抗の値よりも大きい。これにより、検査対象素子（ここでは、一例としてダイオードＤ１）に流れる電流に対して、電圧検出部ＶＤに流れる電流を無視できるほど小さくできるので、検出される電流に影響を与えないようにすることができる。

なお、電圧検出部ＶＤは、一例として、検査対象素子（ここでは、一例としてダイオードＤ１）に係る電圧を、所定の分圧比（例えば、１００分の１）で分圧して検出する。

判定部ＪＵＤは、電圧検出部ＶＤが検出した検出電圧と電流検出部ＣＤが検出した検出電流に基づいて、検査対象素子（ここでは、一例としてダイオードＤ１）に規定の電力以上の電力が印加されたか否かを判定する。具体的には、例えば、判定部ＪＵＤは、電圧検出部ＶＤが分圧して検出した電圧と電流検出部ＣＤが検出した検出電流に基づいて、検査対象素子（ここでは、一例としてダイオードＤ１）に規定の電力以上の電力が印加されたか否かを判定する。

ここで、例えば図２に示すように判定部ＪＵＤは、入力が電圧検出部ＶＤに接続された電圧比較検出部ＶＣＭＰと、入力が電流検出部ＣＤに接続された電流比較検出部ＣＣＭＰとを備える。判定部ＪＵＤは、更に、第１入力が電圧検出部の出力に接続され、第２入力が電流検出部ＣＤの出力に接続された電力信号生成部ＭＰと、電力信号生成部ＭＰの出力に接続された電力比較検出部ＰＣＭＰとを備える。判定部ＪＵＤは、更に、第１入力が電圧比較検出部ＶＣＭＰの出力に接続され、第２入力が電力比較検出部ＰＣＭＰの出力に接続され、第３入力が電流比較検出部ＣＣＭＰの出力に接続された制御部ＣＯＮを備える。

電力信号生成部ＭＰは、電圧検出部ＶＤが検出した検出電圧と電流検出部ＣＤが検出した検出電流に基づいて、検査対象素子（ここでは、一例としてダイオードＤ１）に印加された電力に対応する電力信号を生成する。電力信号生成部ＭＰは、一例として、乗算器である。具体的には、例えば、電力信号生成部ＭＰは、電圧検出部ＶＤが検出した検出電圧と電流検出部ＣＤが検出した検出電流とを乗算した電力信号を生成する。電力信号生成部ＭＰは、生成した電力信号を電力比較検出部ＰＣＭＰへ出力する。

電力比較検出部ＰＣＭＰは、電力信号生成部ＭＰが生成した電力信号が示す電圧が、予め設定された上限値と下限値で規定される規定の範囲内にあるか否か判定する。電力比較検出部ＰＣＭＰは、判定結果を制御部ＣＯＮへ出力する。

電圧比較検出部ＶＣＭＰは、電圧検出部ＶＤが検出した検出電圧が、規定の範囲内にあるか否か判定する。電圧比較検出部ＶＣＭＰは、判定結果を制御部ＣＯＮへ出力する。
電流比較検出部ＣＣＭＰは、電流検出部ＣＤが検出した検出電流が、規定の範囲内にあるか否か判定する。電流比較検出部ＣＣＭＰは、判定結果を制御部ＣＯＮへ出力する。

制御部ＣＯＮは、電力比較検出部ＰＣＭＰが規定の範囲内であると判定した場合に、検査対象素子に規定の電力以上の電力が印加されたと判定する。一方、制御部ＣＯＮは、電力比較検出部ＰＣＭＰが規定の範囲内でないと判定した場合に、検査対象素子に規定の電力以上の電力が印加されなかったと判定する。

なお、制御部ＣＯＮは、電力比較検出部ＰＣＭＰが規定の範囲内であると判定し、かつ電圧比較検出部ＶＣＭＰが規定の範囲内であると判定し、かつ電流比較検出部ＣＣＭＰが規定の範囲内であると判定した場合、検査対象素子に規定のサージ電圧が印加されたと判定してもよい。一方、制御部ＣＯＮは、それ以外の場合、検査対象素子に規定のサージ電圧が印加されなかったと判定してもよい。

また、図３に示すように、電圧検出部ＶＤは、電力信号生成部ＭＰに接続された出力端子ＴＯＵＴと、一端が第１の検査用端子Ｔ１に接続され、他端が出力端子ＴＯＵＴに接続された第１の分圧抵抗Ｒ３と、を備える。電圧検出部ＶＤは、更に、一端が出力端子ＴＯＵＴに接続され、他端が接地に接続された第２の分圧抵抗Ｒ４と、を備える。ここで、第１の分圧抵抗Ｒ３と第２の分圧抵抗Ｒ４との合成抵抗が上述した第１の検出抵抗である。また、第１の分圧抵抗Ｒ３の抵抗値に対する第２の分圧抵抗Ｒ４の抵抗値の比は、上述した所定の分圧比である。

電圧検出部ＶＤは、一端が第１の分圧抵抗Ｒ３の一端に接続され、他端が第１の分圧抵抗Ｒ３の他端に接続された第１のコンデンサＣ１と、一端が第２の分圧抵抗Ｒ４の一端に接続され、他端が第２の分圧抵抗Ｒ４の他端に接続された第２のコンデンサＣ２と、を更に備える。また、一例として、第１の分圧抵抗Ｒ３の抵抗値と第１のコンデンサＣ１の容量との積が、第２の分圧抵抗Ｒ４の抵抗値と第２のコンデンサＣ２の容量との積と等しい。

ここで図４の波形Ｗ１に示すように、第１のコンデンサＣ１と第２のコンデンサＣ２とを備えない場合、サージ電圧の立ち上がり時の電圧変化が、所望のサージ電圧の立ち上がり時の電圧変化よりも急峻になる。それに対し、第１のコンデンサＣ１と第２のコンデンサＣ２とを備えることで、図４の波形Ｗ２に示すように、サージ電圧の立ち上がり時の急峻な電圧変化をなくすことができ、所望のサージ電圧変化を得ることができる。

電流検出部ＣＤは、一端が第２の検査用端子Ｔ２に接続され他端が接地された第５の抵抗Ｒ５を備える。電流検出部ＣＤは、第５の抵抗Ｒ５の両端の電圧を示す電流信号を電力比較検出部ＰＣＭＰへ出力する。

例えば図５に示すように、電力比較検出部ＰＣＭＰは、第１の入力（反転入力端子）に電力信号生成部ＭＰが生成した電力信号が入力され、第２の入力（非反転入力端子）に第１の基準電圧が入力され、第１のコンパレータＣＭＰ１の出力が制御部ＣＯＮと接続された第１のコンパレータＣＭＰ１を備える。ここで、一例として、第１のコンパレータＣＭＰ１の第２の入力は、両端の電圧がこの第１の基準電圧でありかつ陰極が接地された第１の基準電圧源Ｖｒｅｆ１の陽極に接続されている。

電力比較検出部ＰＣＭＰは、更に、第１の入力（反転入力端子）に電力信号生成部が生成した電力信号が入力され、第２の入力（非反転入力端子）に第２の基準電圧が入力され、出力が制御部ＣＯＮと接続された第２のコンパレータＣＭＰ２を備える。ここで、一例として、第２のコンパレータＣＭＰ２の第２の入力は、両端の電圧がこの第２の基準電圧でありかつ陰極が接地された第２の基準電圧源Ｖｒｅｆ２の陽極に接続されている。

第１のコンパレータＣＭＰ１は、電力信号生成部ＭＰが生成した電力信号が第１の基準電圧以上の場合、ハイレベルの信号を第１のコンパレータＣＭＰ１の出力として制御部ＣＯＮへ出力する。一方、第１のコンパレータＣＭＰ１は、電力信号生成部ＭＰが生成した電力信号が第１の基準電圧未満の場合、ローレベルの信号を第１のコンパレータＣＭＰ１の出力として制御部ＣＯＮへ出力する。

第２のコンパレータＣＭＰ２は、電力信号生成部ＭＰが生成した電力信号が第２の基準電圧以上の場合、ハイレベルの信号を第２のコンパレータＣＭＰ２の出力として制御部ＣＯＮへ出力する。一方、第２のコンパレータＣＭＰ２は、電力信号生成部ＭＰが生成した電力信号が第２の基準電圧未満の場合、ローレベルの信号を第２のコンパレータＣＭＰ２の出力として制御部ＣＯＮへ出力する。

制御部ＣＯＮは、第１のコンパレータＣＭＰ１の出力と第２のコンパレータＣＭＰ２の出力に基づいて、検査対象素子（ここでは、一例としてダイオードＤ１）に規定の電力以上の電力が印加されたか否か判定する。ここで、第１の基準電圧は上述した上限値で第２の基準電圧は上述した下限値である。

具体的には例えば、制御部ＣＯＮは、第１のコンパレータＣＭＰ１の出力がハイレベルで、かつ第２のコンパレータＣＭＰ２の出力がローレベルの場合、検査対象素子（ここでは、一例としてダイオードＤ１）に規定の電力以上の電力が印加されたと判定する。一方、第１のコンパレータＣＭＰ１の出力がローレベルまたは第２のコンパレータＣＭＰ２の出力がハイレベルの少なくともいずれかに該当する場合、制御部ＣＯＮは、検査対象素子（ここでは、一例としてダイオードＤ１）に規定の電力以上の電力が印加されていないと判定する。

電圧比較検出部ＶＣＭＰ及び電流比較検出部ＣＣＭＰも、電力比較検出部ＰＣＭＰと同様の回路構成で実現できる。

以上、第１の実施形態におけるサージ試験装置１は、サージ電圧を印加するサージ電圧発生回路ＳＣと、サージ電圧発生回路ＳＣの出力に接続された第１の検査用端子Ｔ１と、接地された第２の検査用端子Ｔ２と、第１の検査用端子Ｔ１と第２の検査用端子Ｔ２との間に逆バイアスとなるように接続されたアバランシェ特性を有する検査対象素子にサージ電圧発生回路ＳＣが印加したサージ電圧を検出する電圧検出部ＶＤと、サージ電圧発生回路ＳＣがサージ電圧を印加することで検査対象素子に流れるサージ電流を検出する電流検出部ＣＤと、電圧検出部ＶＤが検出した検出電圧と電流検出部ＣＤが検出した検出電流に基づいて、検査対象素子に規定の電力以上の電力が印加されたか否かを判定する判定部ＪＵＤと、を備える。

これにより、サージ試験装置１は、検査対象素子のクランプ電圧にばらつきがあったとしても、そのばらつきに応じて得られる検出電圧と検出電流に基づいて検査対象素子に規定の電力以上の電力が印加されたか否かを判定することができる。このため規定のサージ電力が検査対象素子に印加されたことを確実に検出することができる。

また、第１の実施形態のサージ試験装置１において、電力信号生成部ＭＰは、電圧検出部ＶＤが検出した検出電圧と電流検出部ＣＤが検出した検出電流とを乗算した電力信号を生成する。これにより、電力信号生成部ＭＰは、サージ電圧を印加後、直ちに印加されたサージ電力を検出することができる。そして、電力比較検出部ＰＣＭＰは、電力信号生成部ＭＰが生成した電力信号が示す電圧が、予め設定された上限値と下限値で規定される規定の範囲内にあるか否か判定する。これにより、電力比較検出部ＰＣＭＰは、印加されたサージ電力が規定の値以上であるかを検出することができる。

＜第２の実施形態＞
続いて、第２の実施形態について説明する。第１の実施形態のサージ試験装置１は、サージ電力が規定の値以上であるか検出する比較検出部ＰＣＭＰを有した。それに対し、第２の実施形態のサージ試験装置１は、サージ電力のピーク値を保持するピーク検出部を有し、サージ電力のピーク値をＡＤ変換した後に規定の値以上であるか検出する。

第２の実施形態のサージ試験装置１は、第１の実施形態と比べて、判定部ＪＵＤの構成のみが異なっている。

図６に示すように、判定部ＪＵＤは、第１の入力が電圧検出部ＶＤに接続され第２の入力が電流検出部ＣＤに接続された電力信号生成部ＭＰと、第１の入力が電圧検出部ＶＤに接続され第２の入力が制御部ＣＯＮの第１の入力に接続された電圧ピークホールド部ＶＰＨと、第１の入力が電力信号生成部ＭＰの出力に接続され第２の入力が制御部ＣＯＮの第２の出力に接続された電力ピークホールド部ＰＰＨと、を備える。判定部ＪＵＤは、更に、第１の入力が電流検出部ＣＤに接続され第２の入力が制御部ＣＯＮの第３の出力に接続された電流ピークホールド部ＣＰＨと、第１の入力が電圧ピークホールド部ＶＰＨに接続され、第２の入力が電力ピークホールド部ＰＰＨに接続され、第３の入力が電流ピークホールド部ＣＰＨに接続された切替部ＳＬとを備える。判定部ＪＵＤは、更に、入力が切替部ＳＬの出力に接続されたＡＤコンバータＡＤＣと入力がＡＤコンバータＡＤＣの出力に接続された制御部ＣＯＮとを備える。

電力信号生成部ＭＰは、電圧検出部ＶＤが検出した検出電圧と電流検出部ＣＤが検出した検出電流に基づいて、検査対象素子（ここでは、一例としてダイオードＤ１）に印加された電力に対応する電力信号を生成する。電力信号生成部ＭＰは、一例として、乗算器である。具体的には、例えば、電力信号生成部ＭＰは、電圧検出部ＶＤが検出した検出電圧と電流検出部ＣＤが検出した検出電流とを乗算した電力信号を生成する。電力信号生成部ＭＰは、生成した電力信号を電力ピークホールド部ＰＰＨへ出力する。

電圧ピークホールド部ＶＰＨは、電圧検出部ＶＤが検出した電圧のピーク値を検出し、この検出したピーク電圧信号を切替部ＳＬへ出力する。電圧ピークホールド部ＶＰＨは、例えば、制御部ＣＯＮからリセット信号が入力された場合、このピーク電圧信号を０Ｖにする。

電力ピークホールド部ＰＰＨは、電力信号生成部ＭＰが生成した電力信号のピークを検出し、この検出したピーク電力信号を切替部ＳＬへ出力する。電力ピークホールド部ＰＰＨは、例えば、制御部ＣＯＮからリセット信号が入力された場合、このピーク電力信号を０Ｖにする。

電流ピークホールド部ＣＰＨは、電流検出部ＣＤが検出した電流のピーク値を検出し、この検出したピーク電流信号を切替部ＳＬへ出力する。電流ピークホールド部ＣＰＨは、例えば、制御部ＣＯＮからリセット信号が入力された場合、このピーク電流信号を０Ｖにする。

切替部ＳＬは、例えば、所定の周期で、電圧ピークホールド部ＶＰＨが出力したピーク電圧信号、電力ピークホールド部ＰＰＨが出力したピーク電力信号、及び電流ピークホールド部ＣＰＨが出力したピーク電流信号を順にＡＤコンバータＡＤＣへ出力することを繰り返す。

ＡＤコンバータＡＤＣは、切替部ＳＬから入力される信号をアナログ信号からデジタル信号に変換し、変換後のデジタル信号を制御部ＣＯＮへ出力する。

制御部ＣＯＮは、電力ピークホールド部ＰＰＨが検出したピーク値に基づいて、検査対象素子（ここでは、一例としてダイオードＤ１）に規定の電力以上の電力が印加されたか否か判定する。具体的には例えば、制御部ＣＯＮは、電力ピークホールド部ＰＰＨが検出したピーク値が規定の値以上である場合、検査対象素子に規定の電力以上の電力が印加されたと判定する。一方、制御部ＣＯＮは、例えば、電力ピークホールド部ＰＰＨが検出したピーク値が規定の値未満である場合、検査対象素子に規定の電力以上の電力が印加されていないと判定する。

なお、制御部ＣＯＮは、電力ピークホールド部ＰＰＨが検出した電力のピーク値、電圧ピークホールド部ＶＰＨが検出した電圧のピーク値及び電流ピークホールド部ＣＰＨが検出した電流のピーク値に基づいて、検査対象素子（ここでは、一例としてダイオードＤ１）に規定のサージ電圧が印加されたか否か判定してもよい。具体的には例えば、制御部ＣＯＮは、電力のピーク値、電圧のピーク値および電流のピーク値がそれぞれについて設定された規定の値以上である場合、検査対象素子に規定の電力以上の電力が印加されたと判定してもよい。一方、制御部ＣＯＮは、例えば、電力のピーク値、電圧のピーク値および電流のピーク値がそれぞれについて設定された規定の値未満である場合、検査対象素子に規定の電力以上の電力が印加されていないと判定してもよい。

例えば図７に示すように、電力ピークホールド部ＰＰＨは、入力に電源電圧Ｖｐの電圧が供給される定電流回路ＣＣＣと、一端が定電流回路ＣＣＣの出力に接続されるスイッチＳＷ３と、一端がスイッチＳＷ３の他端に接続され、他端が接地されているコンデンサＣ３と、を備える。
更に、電力ピークホールド部ＰＰＨは、第１の入力（非反転入力端子）がスイッチＳＷ３の他端とコンデンサＣ３の一端とに接続され、出力が第２の入力（反転入力端子）と切替部ＳＬの第２の入力に接続されたオペアンプＡＭＰ１と、第１の入力（非反転入力端子）が電力信号生成部ＭＰに接続され、第２の入力（反転入力端子）がオペアンプＡＭＰ１の第２の入力（反転入力端子）及び出力に接続され、出力がスイッチＳＷ３に接続されたコンパレータＣＭＰ３とを備える。

更に、電力ピークホールド部ＰＰＨは、一端がオペアンプＡＭＰ１の第１の入力（非反転入力端子）に接続され他端が接地され、制御部ＣＯＮによる制御に応じて開閉する放電用スイッチＳＷ４を備える。

コンパレータＣＭＰ３は、電力信号生成部ＭＰが生成した電力信号とオペアンプＡＭＰ１の出力とを比較し、この比較結果に基づいてスイッチＳＷ３を制御する。具体的には例えば、コンパレータＣＭＰ３は、電力信号生成部ＭＰが生成した電力信号がオペアンプＡＭＰ１の出力以上の場合、スイッチＳＷ３にコンデンサＣ３の一端と定電流回路ＣＣＣの出力とを導通させるよう制御する。その制御に応じて、スイッチＳＷ３は、電力信号生成部ＭＰが生成した電力信号がオペアンプＡＭＰ１の出力以上の場合、コンデンサＣ３の一端と定電流回路ＣＣＣの出力とを導通させる。

これにより、電力信号生成部ＭＰが生成した電力信号がオペアンプＡＭＰ１の出力以上の間、定電流回路ＣＣＣからコンデンサＣ３に電流が供給され、コンデンサＣ３が電荷を蓄積することで、コンデンサＣ３の一端の電圧すなわちオペアンプＡＭＰ１の第１の入力の電圧が上昇する。

オペアンプＡＭＰ１は、一例として第１の入力の電圧と同じ電圧を出力する。このため、電力信号生成部ＭＰが生成した電力信号がオペアンプＡＭＰ１の出力以上の間、オペアンプＡＭＰ１の出力の電圧が上昇する。このため、図８に示すように、オペアンプＡＭＰ１の出力すなわち電力ピークホールド部ＰＰＨの出力の電圧は、この電力信号すなわち電力ピークホールド部ＰＰＨの入力の電圧の上昇に追従して上昇する。

一方、例えば、コンパレータＣＭＰ３は、電力信号がオペアンプＡＭＰ１の出力未満の場合、スイッチＳＷ３にコンデンサＣ３の一端と定電流回路ＣＣＣの出力とを非導通にさせるよう制御する。その制御に応じて、スイッチＳＷ３は、電力信号生成部ＭＰが生成した電力信号がオペアンプＡＭＰ１の出力未満の場合、コンデンサＣ３の一端と定電流回路ＣＣＣの出力とを非導通にさせる。

これにより、この電力信号がオペアンプＡＭＰ１の出力未満の間、定電流回路ＣＣＣからコンデンサＣ３には電流が供給されないので、コンデンサＣ３に蓄積される電荷が、それまでに蓄積された電荷量で維持され、コンデンサＣ３の一端の電圧すなわちオペアンプＡＭＰ１の第１の入力の電圧が、一定の電圧で維持される。その結果、この電力信号がオペアンプＡＭＰ１の出力未満の間、オペアンプＡＭＰ１の出力の電圧がほぼ一定の電圧で維持される。このため、図８に示すように、オペアンプＡＭＰ１の出力すなわち電力ピークホールド部ＰＰＨの出力の電圧は、この電力信号すなわち電力ピークホールド部ＰＰＨの入力の電圧が下降しても、ほぼ一定の電圧を維持する。

放電用スイッチＳＷ４は、例えば、制御部ＣＯＮから出力されたリセット信号に応じて開閉する。例えば、放電用スイッチＳＷ４がＮＭＯＳトランジスタの場合、リセット信号がハイレベルの場合、放電用スイッチＳＷ４は、スイッチを閉じて一端と他端とを導通させることで、コンデンサＣ３に蓄積された電荷を０にする。これにより、電力ピークホールド部ＰＰＨの出力がリセットされて０Ｖを示す。

なお、電力ピークホールド部ＰＰＨは、上述した回路構成に限ったものではない。例えば図９に示すように、電力ピークホールド部ＰＰＨは、以下の回路構成であってもよい。電力ピークホールド部ＰＰＨは、アノードが電力信号生成部ＭＰの出力に接続されたダイオードＤ２と、一端がダイオードＤ２のカソードに接続され他端が接地されたコンデンサＣ４とを備えてもよい。そして、電力ピークホールド部ＰＰＨは、更に、第１の入力（非反転入力端子）がダイオードＤ２のカソード及びコンデンサＣ４の一端と接続され、出力が第２の入力（反転入力端子）に接続されたオペアンプＡＭＰ２を備えてもよい。

続いて、この電力ピークホールド部ＰＰＨの回路動作について説明する。ダイオードＤ２は、電力信号生成部ＭＰから供給された電力信号の電圧がコンデンサＣ４の一端の電圧以上の間、アノードからカソードに向かって電流を流す。これにより、この電流がコンデンサＣ４に供給され、コンデンサＣ４が電荷を蓄積することで、コンデンサＣ３の一端の電圧すなわちオペアンプＡＭＰ２の第１の入力の電圧が上昇する。その場合、オペアンプＡＭＰ２は、オペアンプＡＭＰ２の第１の入力とオペアンプＡＭＰ２の出力の差に応じた電圧を切替部ＳＬへ出力する。これにより、電力信号生成部ＭＰから供給された電力信号の電圧がコンデンサＣ４の一端の電圧以上の間、オペアンプＡＭＰ２の出力すなわち電力ピークホールド部ＰＰＨの出力は、この電力信号の電圧すなわち電力ピークホールド部ＰＰＨの入力に追従する。

ダイオードＤ２は、電力信号生成部ＭＰから供給された電力信号の電圧がコンデンサＣ４の一端の電圧未満の間、アノードからカソードに向かって電流を流さない。これにより、電流がコンデンサＣ４に供給されず、コンデンサＣ４に蓄積された電荷がそのまま維持される。その結果、コンデンサＣ４の一端の電圧すなわちオペアンプＡＭＰ２の第１の入力の電圧は、電力のピーク値のまま維持される。その場合、オペアンプＡＭＰ２は、この電力のピーク値とオペアンプＡＭＰ２の出力の差に応じた電圧を切替部ＳＬへ出力する。これにより、電力信号生成部ＭＰから供給された電力信号の電圧がコンデンサＣ４の一端の電圧未満の間、オペアンプＡＭＰ２の出力すなわち電力ピークホールド部ＰＰＨの出力は、ほぼ一定の電圧に維持される。

以上、第２の実施形態におけるサージ試験装置１において、判定部ＪＵＤは、電圧検出部ＶＤが検出した検出電圧と電流検出部ＣＤが検出した検出電流に基づいて、検査対象素子に印加された電力に対応する電力信号を生成する電力信号生成部ＭＰと、電力信号生成部ＭＰが生成した電力信号に基づいて電力のピーク値を検出する電力ピークホールド部ＰＰＨと、電力ピークホールド部ＰＰＨが検出した電力のピーク値に基づいて、検査対象素子に規定の電力以上の電力が印加されたか否か判定する制御部ＣＯＮとを備える。

これにより、制御部ＣＯＮは、ピーク電力と規定の電力とを比較することで、検査対象素子に規定の電力以上の電力が印加されたか否か検出することができる。よって、第１の実施形態と同様に、第２の実施形態におけるサージ試験装置１は、検査対象素子に規定の電力以上の電力が印加されたか否かを確実に検出することができる。

また、本発明の一態様に係るサージ試験方法は、サージ電圧を印加するサージ電圧発生回路ＳＣと、サージ電圧発生回路ＳＣの出力に接続された第１の検査用端子Ｔ１と、接地された第２の検査用端子Ｔ２と、を備えるサージ試験装置が実行するサージ試験方法であって、以下の手順を有する。

（第１ステップ）電圧検出部ＶＤが、第１の検査用端子Ｔ１と第２の検査用端子Ｔ２との間に逆バイアスとなるように接続されたアバランシェ特性を有する検査対象素子にサージ電圧発生回路ＳＣが印加したサージ電圧を検出する。

（第２ステップ）第１のステップと並行して、電流検出部ＣＤが、サージ電圧発生回路ＳＣがサージ電圧を印加することでこの検査対象素子に流れるサージ電流を検出する。

（第３ステップ）次に、判定部ＪＵＤが、電圧検出部ＶＤが検出した検出電圧と電流検出部ＣＤが検出した検出電流に基づいて、この検査対象素子に規定の電力以上の電力が印加されたか否かを判定する。

また、本発明の一態様に係る電子部品は、アバランシェ特性を有する電子部品であって、以下の構成を備えるサージ試験装置によって試験された電子部品である。サージ試験装置は、サージ電圧を印加するサージ電圧発生回路ＳＣと、サージ電圧発生回路ＳＣの出力に接続された第１の検査用端子Ｔ１と、接地された第２の検査用端子Ｔ２と、第１の検査用端子Ｔ１と第２の検査用端子Ｔ２との間に逆バイアスとなるように接続された当該電子部品にサージ電圧発生回路ＳＣが印加したサージ電圧を検出する電圧検出部ＶＤと、サージ電圧発生回路ＳＣが上記サージ電圧を印加することで当該電子部品に流れるサージ電流を検出する電流検出部ＣＤと、電圧検出部ＶＤが検出した検出電圧と電流検出部ＣＤが検出した検出電流に基づいて、当該電子部品に規定の電力以上の電力が印加されたか否かを判定する判定部ＪＵＤと、を備える。

なお、実施形態は例示であり、発明の範囲はそれらに限定されない。

１、１００ サージ試験装置
ＶＳ 電圧源
Ｒ１ 第１の抵抗
ＳＷ１ 第１のスイッチ
Ｃ コンデンサ
Ｒ２ 第２の抵抗
ＳＷ２ 第２のスイッチ
Ｔ１ 第１の検査用端子
Ｄ１、Ｄ２ ダイオード
Ｔ２ 第２の検査用端子
ＣＤ 電流検出部
ＣＭＰ 比較検出部
ＰＣＭＰ 電力比較検出部
ＣＯＮ 制御部
ＳＣ サージ電圧発生回路
ＶＤ 電圧検出部
ＪＵＤ 判定部
ＶＣＭＰ 電圧比較検出部
ＣＣＭＰ 電流比較検出部
ＭＰ 電力信号生成部
ＴＯＵＴ 出力端子
Ｒ３、Ｒ４、Ｒ５ 抵抗
Ｃ１ 第１のコンデンサ
Ｃ２ 第２のコンデンサ
Ｃ３、Ｃ４ コンデンサ
ＣＭＰＣＭＰ１ 第１のコンパレータ
ＣＭＰＣＭＰ２ 第２のコンパレータ
ＶＰＨ 電圧ピークホールド部ＣＰＨ 電流ピークホールド部
ＰＰＨ 電力ピークホールド部
ＳＬ 切替部
ＡＤＣ ＡＤコンバータ
ＣＣＣ 定電流回路
ＳＷ３、ＳＷ４ スイッチ
ＡＭＰ１、ＡＭＰ２ オペアンプ
ＣＭＰ３ コンパレータ
Ｖｒｅｆ１ 第１の基準電圧源
Ｖｒｅｆ２ 第２の基準電圧源

Claims (14)

1. サージ電圧を印加するサージ電圧発生回路と、
   前記サージ電圧発生回路の出力に接続された第１の検査用端子と、
   第２の検査用端子と、
   前記第１の検査用端子と前記第２の検査用端子との間に逆バイアスとなるように接続されたアバランシェ特性を有する検査対象素子に前記サージ電圧発生回路が印加したサージ電圧を検出する電圧検出部と、
   前記サージ電圧発生回路が前記サージ電圧を印加することで前記検査対象素子に流れるサージ電流を検出する電流検出部と、
   前記電圧検出部が検出した検出電圧と前記電流検出部が検出した検出電流に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否かを判定する判定部と、
   を備え、
   前記第２の検査用端子は、前記電流検出部を介して接地に接続されているサージ試験装置。
2. 前記電圧検出部は、前記第１の検査用端子と前記接地との間に接続された第１の検出抵抗を有し、該第１の検出抵抗の電圧降下に基づいて前記検出電圧を検出し、
   前記電流検出部は、前記第２の検査用端子と前記接地との間に接続された第２の検出抵抗を有し、該第２の検出抵抗の電圧降下に基づいて前記検出電流を検出し、
   前記電圧検出部の前記第１の検出抵抗の値は、前記電流検出部の前記第２の検出抵抗の値よりも大きい請求項１に記載のサージ試験装置。
3. 前記判定部は、
   前記電圧検出部が検出した検出電圧と前記電流検出部が検出した検出電流に基づいて、前記検査対象素子に印加された電力に対応する電力信号を生成する電力信号生成部と、
   前記電力信号生成部が生成した電力信号が示す電圧が、予め設定された上限値と下限値で規定される規定の範囲内にあるか否か判定する比較検出部と、
   前記比較検出部が規定の範囲内であると判定した場合に、前記検査対象素子に規定の電力以上の電力が印加されたと判定する制御部と、
   を備える請求項１または２に記載のサージ試験装置。
4. 前記比較検出部は、
   第１の入力に前記電力信号生成部が生成した電力信号が入力され、第２の入力に第１の基準電圧が入力され、第１のコンパレータの出力が前記制御部と接続された第１のコンパレータと、
   第１の入力に前記電力信号生成部が生成した電力信号が入力され、第２の入力に第２の基準電圧が入力され、出力が前記制御部と接続された第２のコンパレータと、
   を備え、
   前記制御部は、前記第１のコンパレータの出力と前記第２のコンパレータの出力に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否か判定し、
   前記第１の基準電圧は前記上限値で前記第２の基準電圧は前記下限値である
   請求項３に記載のサージ試験装置。
5. 前記判定部は、
   前記電圧検出部が検出した検出電圧が、規定の範囲内にあるか否か判定する電圧比較検出部と、
   前記電流検出部が検出した検出電流が、規定の範囲内にあるか否か判定する電流比較検出部と、
   を更に備え、
   前記制御部は、前記比較検出部が規定の範囲内であると判定し、かつ前記電圧比較検出部が規定の範囲内であると判定し、かつ前記電流比較検出部が規定の範囲内であると判定した場合、前記検査対象素子に規定のサージ電圧が印加されたと判定する
   請求項３または４に記載のサージ試験装置。
6. 前記判定部は、
   前記電圧検出部が検出した検出電圧と前記電流検出部が検出した検出電流に基づいて、前記検査対象素子に印加された電力に対応する電力信号を生成する電力信号生成部と、
   前記電力信号生成部が生成した電力信号のピークを検出する電力ピークホールド部と、 前記電力ピークホールド部が検出した電力のピーク値に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否か判定する制御部と、
   を備える請求項１または２に記載のサージ試験装置。
7. 前記電力ピークホールド部は、
   一端が定電流回路の出力に接続されるスイッチと、
   一端が前記スイッチの他端に接続され、他端が接地されているコンデンサと、
   第１の入力が前記スイッチの他端と前記コンデンサの一端とに接続され、出力が第２の入力に接続されたオペアンプと、
   前記電力信号生成部が生成した電力信号と前記オペアンプの出力とを比較し、この比較結果に基づいて前記スイッチを制御するコンパレータと、
   を備える請求項６に記載のサージ試験装置。
8. 前記コンパレータは、前記電力信号が前記オペアンプの出力以上の場合、前記スイッチに前記コンデンサの一端と前記定電流回路の出力とを導通させるよう制御し、前記電力信号が前記オペアンプの出力未満の場合、前記スイッチに前記コンデンサの一端と前記定電流回路の出力とを非導通にさせるよう制御する
   請求項７に記載のサージ試験装置。
9. 前記判定部は、前記電圧検出部が検出した検出電圧のピーク値を検出する電圧ピークホールド部と、前記電流検出部が検出した検出電流のピーク値を検出する電流ピークホールド部と、
   を更に備え、
   前記制御部は、前記電力ピークホールド部が検出した電力のピーク値、前記電圧ピークホールド部が検出した検出電圧のピーク値及び前記電流ピークホールド部が検出した検出電流のピーク値に基づいて、前記検査対象素子に規定のサージ電圧が印加されたか否か判定する
   請求項６から８のいずれか一項に記載のサージ試験装置。
10. 前記電圧検出部は、前記検査対象素子に係る電圧を、所定の分圧比で分圧して検出し、 前記判定部は、前記電圧検出部が分圧して検出した電圧と前記電流検出部が検出した検出電流に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否かを判定する
    請求項１から９のいずれか一項に記載のサージ試験装置。
11. 前記電圧検出部は、前記電力信号生成部に接続された出力端子と、一端が前記第１の検査用端子に接続され、他端が前記出力端子に接続された第１の分圧抵抗と、
    一端が前記出力端子に接続され、他端が接地された第２の分圧抵抗と、
    一端が前記第１の分圧抵抗の一端に接続され、他端が前記第１の分圧抵抗の他端に接続された第１のコンデンサと、
    一端が前記第２の分圧抵抗の一端に接続され、他端が前記第２の分圧抵抗の他端に接続された第２のコンデンサと、
    を備え、
    前記第１の分圧抵抗の抵抗値に対する前記第２の分圧抵抗の抵抗値の比は、前記所定の分圧比である
    請求項１０に記載のサージ試験装置。
12. 前記第１の分圧抵抗の抵抗値と前記第１のコンデンサの容量との積が、前記第２の分圧抵抗の抵抗値と前記第２のコンデンサの容量との積と等しい
    請求項１１に記載のサージ試験装置。
13. 前記検査対象素子は、カソードが前記第１の検査用端子に接続され、アノードが前記第２の検査用端子に接続されたダイオードである
    請求項１から１２のいずれか一項に記載のサージ試験装置。
14. サージ電圧を印加するサージ電圧発生回路と、前記サージ電圧発生回路の出力に接続された第１の検査用端子と、接地された第２の検査用端子と、を備えるサージ試験装置が実行するサージ試験方法であって、
    電圧検出部が、前記第１の検査用端子と前記第２の検査用端子との間に逆バイアスとなるように接続されたアバランシェ特性を有する検査対象素子に前記サージ電圧発生回路が印加したサージ電圧を検出するステップと、
    電流検出部が、前記サージ電圧発生回路が前記サージ電圧を印加することで前記検査対象素子に流れるサージ電流を検出するステップと、
    判定部が、前記電圧検出部が検出した検出電圧と前記電流検出部が検出した検出電流に基づいて、前記検査対象素子に規定の電力以上の電力が印加されたか否かを判定するステップと、
    を有するサージ試験方法。

Images