JP2019128658A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2019128658A5 JP2019128658A5 JP2018008246A JP2018008246A JP2019128658A5 JP 2019128658 A5 JP2019128658 A5 JP 2019128658A5 JP 2018008246 A JP2018008246 A JP 2018008246A JP 2018008246 A JP2018008246 A JP 2018008246A JP 2019128658 A5 JP2019128658 A5 JP 2019128658A5
- Authority
- JP
- Japan
- Prior art keywords
- board
- control
- graphic
- numerical control
- numerical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000926 separation method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Description
本発明の第1の態様は、表示器と一体に接続される、または、表示器と分離して接続される数値制御装置であって、数値制御を行う制御処理装置が搭載された制御ボードと、前記数値制御装置に一体に接続される前記表示器を制御する画像処理装置が搭載されたグラフィックボード、および、前記数値制御装置と分離して接続される前記表示器と通信を行う通信ケーブルが接続されるインタフェイスボードの一方を選択的に挿入可能なスロットと、を有する。
一体型の数値制御装置NCは、電子基板20として、数値制御を行う制御処理装置40mbが搭載されたメインボードMB(図5A)、および、表示器M1を制御する画像処理装置42gb1が搭載されたグラフィックボードGB1(図5A)を有している。メインボードMBは、電子基板20の中で最も面積が大きく、筐体14の前側に形成されたスロット24aに挿入されている。なお、メインボードMBは、制御ボード64を構成している。グラフィックボードGB1は、メインボードMBよりも面積が小さく、筐体14の後側の左右中央に形成されたスロット24bに挿入されている。メインボードMBとグラフィックボードGB1とは、バックボード26を介して、相互通信を行うことができる。また、グラフィックボードGB1と表示器M1とは、バックボード26を介して、相互通信を行うことができる。
また、表示器M2の後面であって左下の位置に、外部スロット62が着脱可能に取り付けられている。外部スロット62は、USB、SDカード等を挿入可能なスロットであって、表示器M2の表面側からUSB、SDカード等を挿入することができるように設けられている。
[作用効果]
本実施の形態では、表示器M2は、グラフィックボードGB2とインタフェイスボードIB2を有するようにした。これにより、表示器M2のグラフィックボードGB2と、一体型の数値制御装置NCに挿入されるグラフィックボードGB1とを共通化し、表示器M2のインタフェイスボードIB2と、分離型の数値制御装置NCに挿入されるインタフェイスボードIB1とを共通化することができる。
本実施の形態では、表示器M2は、グラフィックボードGB2とインタフェイスボードIB2を有するようにした。これにより、表示器M2のグラフィックボードGB2と、一体型の数値制御装置NCに挿入されるグラフィックボードGB1とを共通化し、表示器M2のインタフェイスボードIB2と、分離型の数値制御装置NCに挿入されるインタフェイスボードIB1とを共通化することができる。
表示器(M1)と一体に接続される、または、表示器(M2)と分離して接続される数値制御装置(NC)であって、数値制御を行う制御処理装置(40mb)が搭載された制御ボード(64)と、前記数値制御装置(NC)に一体に接続される前記表示器(M1)を制御する画像処理装置(42gb1)が搭載されたグラフィックボード(GB1)、および、前記数値制御装置(NC)と分離して接続される前記表示器(M2)と通信を行う通信ケーブル(66)が接続されるインタフェイスボード(IB1)の一方を選択的に挿入可能なスロット(24b)と、を有する。これにより、グラフィックボード(GB1)とインタフェイスボード(IB1)とを入れ替えるだけで、一体型の数値制御装置(NC)と分離型の数値制御装置(NC)とを構成することができ、一体型の数値制御装置(NC)の開発と分離型の数値制御装置(NC)の開発とを共通化することができるため、開発工数を抑制することができる。また、一体型の数値制御装置(NC)と分離型の数値制御装置(NC)との間で、大部分の部品を共通化することができる。
上記の数値制御装置(NC)であって、前記制御ボード(64)には、前記制御処理装置(40mb)、および、論理信号と電気信号とを変換するPHYチップ(46mb)が搭載され、前記グラフィックボード(GB1)には、PHYチップ(46gb1)、および、前記画像処理装置(42gb1)が搭載され、前記インタフェイスボード(IB1)には、パルス信号を伝送するとともに電気的に絶縁するトランス(48ib1)、および、通信ケーブル(66)が接続されるコネクタ(44ib1)が搭載され、前記表示器(M1)と前記数値制御装置(NC)とが一体に接続される場合には、前記スロット(24b)に前記グラフィックボード(GB1)が挿入されて、前記制御ボード(64)の前記PHYチップ(46mb)と、前記グラフィックボード(GB1)の前記PHYチップ(46gb1)とが接続され、前記表示器(M2)と前記数値制御装置(NC)とが分離して接続される場合には、前記スロット(24b)に前記インタフェイスボード(IB1)が挿入されて、前記制御ボード(64)の前記PHYチップ(46mb)と、前記インタフェイスボード(IB1)の前記トランス(48ib1)とが接続されてもよい。これにより、一体型の数値制御装置(NC)と分離型の数値制御装置(NC)において、制御ボード(64)を共通化することができる。
上記の数値制御装置(NC)であって、前記制御ボード(64)には、前記制御処理装置(40mb)、論理信号と電気信号とを変換するPHYチップ(46mb)、および、パルス信号を伝送するとともに電気的に絶縁するトランス(48mb)が搭載され、前記グラフィックボード(GB1)には、PHYチップ(46gb1)、および、前記画像処理装置(42gb1)が搭載され、前記インタフェイスボード(IB1)には、通信ケーブル(66)が接続されるコネクタ(44ib1)が搭載され、前記表示器(M1)と前記数値制御装置(NC)とが一体に接続される場合には、前記スロット(24b)に前記グラフィックボード(GB1)が挿入されて、前記制御ボード(64)の前記トランス(48mb)と、前記グラフィックボード(GB1)の前記PHYチップ(46gb1)とが接続され、前記表示器(M2)と前記数値制御装置(NC)とが分離して接続される場合には、前記スロット(24b)に前記インタフェイスボード(IB1)が挿入されて、前記制御ボード(64)の前記トランス(48mb)と、前記インタフェイスボード(IB1)の前記コネクタ(44ib1)とが接続されてもよい。これにより、分離型の数値制御装置(NC)のインタフェイスボード(IB1)には、コネクタ(44ib1)のみが搭載されていればよく、インタフェイスボード(IB1)の構成を簡略化することができる。
上記の数値制御システム(10)であって、前記制御ボード(64)には、前記制御処理装置(40mb)、および、論理信号と電気信号とを変換するPHYチップ(46mb)が搭載され、前記第1グラフィックボード(GB1)には、PHYチップ(46gb1)、および、前記画像処理装置(42gb1)が搭載され、前記第1インタフェイスボード(IB1)には、パルス信号を伝送するとともに電気的に絶縁するトランス(48ib1)、および、通信ケーブル(66)が接続されるコネクタ(44ib1)が搭載され、前記第2グラフィックボード(GB2)には、コネクタ(44gb2)、トランス(48gb2)、PHYチップ(46gb2)、および、前記画像処理装置(42gb2)が搭載され、前記表示器(M1)と前記数値制御装置(NC)とが一体に接続される場合には、前記スロット(24b)に前記第1グラフィックボード(GB1)が挿入されて、前記制御ボード(64)の前記PHYチップ(46mb)と、前記第1グラフィックボード(GB1)の前記PHYチップ(46gb1)とが接続され、前記表示器(M2)と前記数値制御装置(NC)とが分離して接続される場合には、前記スロット(24b)に前記第1インタフェイスボード(IB1)が挿入されて、前記制御ボード(64)の前記PHYチップ(46mb)と、前記第1インタフェイスボード(IB1)の前記トランス(48ib1)とが接続されるとともに、前記第1インタフェイスボード(IB1)の前記コネクタ(44ib1)と、前記第2グラフィックボード(GB2)の前記コネクタ(44gb2)とが、前記通信ケーブル(66)によって接続されてもよい。これにより、一体型の数値制御装置(NC)と分離型の数値制御装置(NC)において、制御ボード(64)を共通化することができる。
上記の数値制御システム(10)であって、前記数値制御装置(NC)と分離して接続される前記表示器(M2)は、前記第2グラフィックボード(GB2)と接続される第2インタフェイスボード(IB2)を有し、前記制御ボード(64)には、前記制御処理装置(40mb)、および、論理信号と電気信号とを変換するPHYチップ(46mb)が搭載され、前記第1グラフィックボード(GB1)および第2グラフィックボード(GB2)には、それぞれPHYチップ(46gb1、46gb2)、および、前記画像処理装置(42gb1、42gb2)が搭載され、前記第1インタフェイスボード(IB1)および第2インタフェイスボード(IB2)には、それぞれパルス信号を伝送するとともに電気的に絶縁するトランス(48ib1、48ib2)、および、通信ケーブル(66)が接続されるコネクタ(44ib1、44ib2)が搭載され、前記表示器(M1)と前記数値制御装置(NC)とが一体に接続される場合には、前記スロット(24b)に前記第1グラフィックボード(GB1)が挿入されて、前記制御ボード(64)の前記PHYチップ(46mb)と、前記第1グラフィックボード(GB1)の前記PHYチップ(46gb1)とが接続され、前記表示器(M2)と前記数値制御装置(NC)とが分離して接続される場合には、前記スロット(24b)に前記第1インタフェイスボード(IB1)が挿入されて、前記制御ボード(64)の前記PHYチップ(46mb)と、前記第1インタフェイスボード(IB1)の前記トランス(48ib1)とが接続され、前記第2グラフィックボード(GB2)の前記PHYチップ(46gb2)と、前記第2インタフェイスボード(IB2)の前記トランス(48ib2)とが前記表示器(M2)内で接続され、前記第1インタフェイスボード(IB1)の前記コネクタ(44ib1)と、前記第2インタフェイスボード(IB2)の前記コネクタ(44ib2)とが前記通信ケーブル(66)によって接続されてもよい。これにより、第1グラフィックボード(GB1)と第2グラフィックボード(GB2)とを共通化することができ、また、第1インタフェイスボード(IB1)と第2インタフェイスボード(IB2)とを共通化することができる。
上記の数値制御システム(10)であって、前記制御ボード(64)には、前記制御処理装置(40mb)、論理信号と電気信号とを変換するPHYチップ(46mb)、および、パルス信号を伝送するとともに電気的に絶縁するトランス(48mb)が搭載され、前記第1グラフィックボード(GB1)には、PHYチップ(46gb1)、および、前記画像処理装置(42gb1)が搭載され、前記第1インタフェイスボード(IB1)には、通信ケーブル(66)が接続されるコネクタ(44ib1)が搭載され、前記第2グラフィックボード(GB2)には、コネクタ(44gb2)、トランス(48gb2)、PHYチップ(46gb2)、および、前記画像処理装置(42gb2)が搭載され、前記表示器(M1)と前記数値制御装置(NC)とが一体に接続される場合には、前記スロット(24b)に前記第1グラフィックボード(GB1)が挿入されて、前記制御ボード(64)の前記トランス(48mb)と、前記第1グラフィックボード(GB1)の前記PHYチップ(46gb1)とが接続され、前記表示器(M2)と前記数値制御装置(NC)とが分離して接続される場合には、前記スロット(24b)に前記第1インタフェイスボード(IB1)が挿入されて、前記制御ボード(64)の前記トランス(48mb)と、前記第1インタフェイスボード(IB1)の前記コネクタ(44ib1)とが接続されるとともに、前記第1インタフェイスボード(IB1)の前記コネクタ(44ib1)と、前記第2グラフィックボード(GB2)の前記コネクタ(44gb2)とが前記通信ケーブル(66)によって接続されてもよい。これにより、分離型の数値制御装置(NC)のインタフェイスボード(IB1)には、コネクタ(44ib1)のみが搭載されていればよく、インタフェイスボード(IB1)の構成を簡略化することができる。
上記の数値制御システム(10)であって、前記制御ボード(64)には、前記制御処理装置(40mb)が搭載され、前記第1グラフィックボード(GB1)には、前記画像処理装置(42gb1)が搭載され、前記第1インタフェイスボード(IB1)には、論理信号と電気信号とを変換するPHYチップ(46ib1)、パルス信号を伝送するとともに電気的に絶縁するトランス(48ib1)、および、通信ケーブル(66)が接続されるコネクタ(44ib1)が搭載され、前記第2グラフィックボード(GB2)には、コネクタ(44gb2)、トランス(48gb2)、PHYチップ(46gb2)、および、前記画像処理装置(42gb2)が搭載され、前記表示器(M1)と前記数値制御装置(NC)とが一体に接続される場合には、前記スロット(24b)に前記第1グラフィックボード(GB1)が挿入されて、前記制御ボード(64)の前記制御処理装置(40mb)と、前記第1グラフィックボード(GB1)の前記画像処理装置(42gb1)とが接続され、前記表示器(M2)と前記数値制御装置(NC)とが分離して接続される場合には、前記スロット(24b)に前記第1インタフェイスボード(IB1)が挿入されて、前記制御ボード(64)の前記制御処理装置(40mb)と、前記第1インタフェイスボード(IB1)の前記PHYチップ(46ib1)とが接続されるとともに、前記第1インタフェイスボード(IB1)の前記コネクタ(44ib1)と、前記第2グラフィックボード(GB2)の前記コネクタ(44gb2)とが前記通信ケーブル(66)によって接続されてもよい。これにより、制御ボード(64)の制御処理装置(40mb)とグラフィックボード(GB1)の画像処理装置(42gb1)とは、直接通信を行うことができ、メインボード(MB)およびグラフィックボード(GB1)の構成を簡略化することができる。
Claims (13)
- 表示器と一体に接続される、または、表示器と分離して接続される数値制御装置であって、
数値制御を行う制御処理装置が搭載された制御ボードと、
前記数値制御装置に一体に接続される前記表示器を制御する画像処理装置が搭載されたグラフィックボード、および、前記数値制御装置と分離して接続される前記表示器と通信を行う通信ケーブルが接続されるインタフェイスボードの一方を選択的に挿入可能なスロットと、
を有する、数値制御装置。 - 請求項1に記載の数値制御装置であって、
前記スロットに前記グラフィックボードが挿入された、数値制御装置。 - 請求項1に記載の数値制御装置であって、
前記スロットに前記インタフェイスボードが挿入された、数値制御装置。 - 請求項1〜3のいずれか1項に記載の数値制御装置であって、
前記グラフィックボードと前記制御ボードとの間の通信規格と、前記インタフェイスボードと前記制御ボードとの間の通信規格とは同一である、数値制御装置。 - 請求項1〜4のいずれか1項に記載の数値制御装置であって、
前記制御ボードには、前記制御処理装置、および、論理信号と電気信号とを変換するPHYチップが搭載され、
前記グラフィックボードには、PHYチップ、および、前記画像処理装置が搭載され、
前記インタフェイスボードには、パルス信号を伝送するとともに電気的に絶縁するトランス、および、通信ケーブルが接続されるコネクタが搭載され、
前記表示器と前記数値制御装置とが一体に接続される場合には、前記スロットに前記グラフィックボードが挿入されて、前記制御ボードの前記PHYチップと、前記グラフィックボードの前記PHYチップとが接続され、
前記表示器と前記数値制御装置とが分離して接続される場合には、前記スロットに前記インタフェイスボードが挿入されて、前記制御ボードの前記PHYチップと、前記インタフェイスボードの前記トランスとが接続される、数値制御装置。 - 請求項1〜4のいずれか1項に記載の数値制御装置であって、
前記制御ボードには、前記制御処理装置、論理信号と電気信号とを変換するPHYチップ、および、パルス信号を伝送するとともに電気的に絶縁するトランスが搭載され、
前記グラフィックボードには、PHYチップ、および、前記画像処理装置が搭載され、
前記インタフェイスボードには、通信ケーブルが接続されるコネクタが搭載され、
前記表示器と前記数値制御装置とが一体に接続される場合には、前記スロットに前記グラフィックボードが挿入されて、前記制御ボードの前記トランスと、前記グラフィックボードの前記PHYチップとが接続され、
前記表示器と前記数値制御装置とが分離して接続される場合には、前記スロットに前記インタフェイスボードが挿入されて、前記制御ボードの前記トランスと、前記インタフェイスボードの前記コネクタとが接続される、数値制御装置。 - 請求項1〜4のいずれか1項に記載の数値制御装置であって、
前記制御ボードには、前記制御処理装置が搭載され、
前記グラフィックボードには、前記画像処理装置が搭載され、
前記インタフェイスボードには、論理信号と電気信号とを変換するPHYチップ、パルス信号を伝送するとともに電気的に絶縁するトランス、および、通信ケーブルが接続されるコネクタが搭載され、
前記表示器と前記数値制御装置とが一体に接続される場合には、前記スロットに前記グラフィックボードが挿入されて、前記制御ボードの前記制御処理装置と、前記グラフィックボードの前記画像処理装置とが接続され、
前記表示器と前記数値制御装置とが分離して接続される場合には、前記スロットに前記インタフェイスボードが挿入されて、前記制御ボードの前記制御処理装置と、前記インタフェイスボードの前記PHYチップとが接続される、数値制御装置。 - 表示器と、
前記表示器と一体に、または、前記表示器と分離して接続される数値制御装置と、
を備えた数値制御システムであって、
前記数値制御装置は、
数値制御を行う制御処理装置が搭載された制御ボードと、
前記数値制御装置に一体に接続される前記表示器を制御する画像処理装置が搭載された第1グラフィックボード、および、前記数値制御装置と分離して接続される前記表示器を制御する画像処理装置が搭載された第2グラフィックボードと通信を行う通信ケーブルが接続される第1インタフェイスボードの一方を選択的に挿入可能なスロットと、
を有する、数値制御システム。 - 請求項8に記載の数値制御システムであって、
前記第1グラフィックボードと前記制御ボードとの間の通信規格と、前記第1インタフェイスボードと前記制御ボードとの間の通信規格とは同一である、数値制御システム。 - 請求項8または9に記載の数値制御システムであって、
前記制御ボードには、前記制御処理装置、および、論理信号と電気信号とを変換するPHYチップが搭載され、
前記第1グラフィックボードには、PHYチップ、および、前記画像処理装置が搭載され、
前記第1インタフェイスボードには、パルス信号を伝送するとともに電気的に絶縁するトランス、および、通信ケーブルが接続されるコネクタが搭載され、
前記第2グラフィックボードには、コネクタ、トランス、PHYチップ、および、前記画像処理装置が搭載され、
前記表示器と前記数値制御装置とが一体に接続される場合には、前記スロットに前記第1グラフィックボードが挿入されて、前記制御ボードの前記PHYチップと、前記第1グラフィックボードの前記PHYチップとが接続され、
前記表示器と前記数値制御装置とが分離して接続される場合には、前記スロットに前記第1インタフェイスボードが挿入されて、前記制御ボードの前記PHYチップと、前記第1インタフェイスボードの前記トランスとが接続されるとともに、前記第1インタフェイスボードの前記コネクタと、前記第2グラフィックボードの前記コネクタとが、前記通信ケーブルによって接続される、数値制御システム。 - 請求項8または9に記載の数値制御システムであって、
前記数値制御装置と分離して接続される前記表示器は、前記第2グラフィックボードと接続される第2インタフェイスボードを有し、
前記制御ボードには、前記制御処理装置、および、論理信号と電気信号とを変換するPHYチップが搭載され、
前記第1グラフィックボードおよび第2グラフィックボードには、それぞれPHYチップ、および、前記画像処理装置が搭載され、
前記第1インタフェイスボードおよび第2インタフェイスボードには、それぞれパルス信号を伝送するとともに電気的に絶縁するトランス、および、通信ケーブルが接続されるコネクタが搭載され、
前記表示器と前記数値制御装置とが一体に接続される場合には、前記スロットに前記第1グラフィックボードが挿入されて、前記制御ボードの前記PHYチップと、前記第1グラフィックボードの前記PHYチップとが接続され、
前記表示器と前記数値制御装置とが分離して接続される場合には、前記スロットに前記第1インタフェイスボードが挿入されて、前記制御ボードの前記PHYチップと、前記第1インタフェイスボードの前記トランスとが接続され、前記第2グラフィックボードの前記PHYチップと、前記第2インタフェイスボードの前記トランスとが前記表示器内で接続され、前記第1インタフェイスボードの前記コネクタと、前記第2インタフェイスボードの前記コネクタとが前記通信ケーブルによって接続される、数値制御システム。 - 請求項8または9に記載の数値制御システムであって、
前記制御ボードには、前記制御処理装置、論理信号と電気信号とを変換するPHYチップ、および、パルス信号を伝送するとともに電気的に絶縁するトランスが搭載され、
前記第1グラフィックボードには、PHYチップ、および、前記画像処理装置が搭載され、
前記第1インタフェイスボードには、通信ケーブルが接続されるコネクタが搭載され、
前記第2グラフィックボードには、コネクタ、トランス、PHYチップ、および、前記画像処理装置が搭載され、
前記表示器と前記数値制御装置とが一体に接続される場合には、前記スロットに前記第1グラフィックボードが挿入されて、前記制御ボードの前記トランスと、前記第1グラフィックボードの前記PHYチップとが接続され、
前記表示器と前記数値制御装置とが分離して接続される場合には、前記スロットに前記第1インタフェイスボードが挿入されて、前記制御ボードの前記トランスと、前記第1インタフェイスボードの前記コネクタとが接続されるとともに、前記第1インタフェイスボードの前記コネクタと、前記第2グラフィックボードの前記コネクタとが前記通信ケーブルによって接続される、数値制御システム。 - 請求項8または9に記載の数値制御システムであって、
前記制御ボードには、前記制御処理装置が搭載され、
前記第1グラフィックボードには、前記画像処理装置が搭載され、
前記第1インタフェイスボードには、論理信号と電気信号とを変換するPHYチップ、パルス信号を伝送するとともに電気的に絶縁するトランス、および、通信ケーブルが接続されるコネクタが搭載され、
前記第2グラフィックボードには、コネクタ、トランス、PHYチップ、および、前記画像処理装置が搭載され、
前記表示器と前記数値制御装置とが一体に接続される場合には、前記スロットに前記第1グラフィックボードが挿入されて、前記制御ボードの前記制御処理装置と、前記第1グラフィックボードの前記画像処理装置とが接続され、
前記表示器と前記数値制御装置とが分離して接続される場合には、前記スロットに前記第1インタフェイスボードが挿入されて、前記制御ボードの前記制御処理装置と、前記第1インタフェイスボードの前記PHYチップとが接続されるとともに、前記第1インタフェイスボードの前記コネクタと、前記第2グラフィックボードの前記コネクタとが前記通信ケーブルによって接続される、数値制御システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018008246A JP2019128658A (ja) | 2018-01-22 | 2018-01-22 | 数値制御装置および数値制御システム |
DE102019101332.1A DE102019101332A1 (de) | 2018-01-22 | 2019-01-18 | Numerische steuervorrichtung und numerisches steuersystem |
US16/251,587 US20190227527A1 (en) | 2018-01-22 | 2019-01-18 | Numerical control device and numerical control system |
CN201910058296.5A CN110069040A (zh) | 2018-01-22 | 2019-01-22 | 数控装置以及数控系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018008246A JP2019128658A (ja) | 2018-01-22 | 2018-01-22 | 数値制御装置および数値制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019128658A JP2019128658A (ja) | 2019-08-01 |
JP2019128658A5 true JP2019128658A5 (ja) | 2019-09-12 |
Family
ID=67144954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018008246A Pending JP2019128658A (ja) | 2018-01-22 | 2018-01-22 | 数値制御装置および数値制御システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US20190227527A1 (ja) |
JP (1) | JP2019128658A (ja) |
CN (1) | CN110069040A (ja) |
DE (1) | DE102019101332A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6585685B2 (ja) * | 2017-10-31 | 2019-10-02 | ファナック株式会社 | 表示器付き制御装置 |
CN111443659A (zh) * | 2020-06-02 | 2020-07-24 | 湖北理工学院 | 一种用于数控机床的远程监测控制系统 |
WO2022024319A1 (ja) * | 2020-07-30 | 2022-02-03 | 三菱電機株式会社 | 数値制御装置および数値制御システム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7075541B2 (en) * | 2003-08-18 | 2006-07-11 | Nvidia Corporation | Adaptive load balancing in a multi-processor graphics processing system |
US20050270298A1 (en) * | 2004-05-14 | 2005-12-08 | Mercury Computer Systems, Inc. | Daughter card approach to employing multiple graphics cards within a system |
TWI291646B (en) * | 2005-05-03 | 2007-12-21 | Asustek Comp Inc | A display card with touch screen controller |
US7561163B1 (en) * | 2005-12-16 | 2009-07-14 | Nvidia Corporation | Detecting connection topology in a multi-processor graphics system |
US7623131B1 (en) * | 2005-12-16 | 2009-11-24 | Nvidia Corporation | Graphics processing systems with multiple processors connected in a ring topology |
TWM366845U (en) * | 2009-03-24 | 2009-10-11 | Elitegroup Computer Sys Co Ltd | Signal transmission device of single output and related motherboard |
JP5731781B2 (ja) * | 2010-09-21 | 2015-06-10 | キヤノン株式会社 | ネットワーク機器 |
JP2013232102A (ja) * | 2012-04-27 | 2013-11-14 | Nec Computertechno Ltd | 数値制御装置 |
JP6003681B2 (ja) * | 2013-01-30 | 2016-10-05 | 富士通株式会社 | サージ保護回路、及び、通信装置 |
US9117392B2 (en) * | 2013-07-05 | 2015-08-25 | Nvidia Corporation | Direct interfacing of an external graphics card to a data processing device at a motherboard-level |
JP2015042063A (ja) * | 2013-08-22 | 2015-03-02 | パナソニック株式会社 | サーボ制御装置の通信装置および通信ネットワーク |
JP6396276B2 (ja) * | 2015-11-19 | 2018-09-26 | ファナック株式会社 | サーボ制御性能を向上にした数値制御装置 |
-
2018
- 2018-01-22 JP JP2018008246A patent/JP2019128658A/ja active Pending
-
2019
- 2019-01-18 DE DE102019101332.1A patent/DE102019101332A1/de not_active Withdrawn
- 2019-01-18 US US16/251,587 patent/US20190227527A1/en not_active Abandoned
- 2019-01-22 CN CN201910058296.5A patent/CN110069040A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019128658A5 (ja) | ||
EP1134669A1 (en) | Incremental bus structure for modular electronic equipment | |
TW201640366A (zh) | USB Type-C連接器模組(一) | |
US20070224844A1 (en) | Graphics card connector module, and motherboard device having the same | |
TW201640367A (zh) | USB Type-C連接器模組(二) | |
DE60336738D1 (de) | Schnittstellenhalbleiterschaltanordnung für eine usb verbindung | |
TWM516187U (zh) | USB Type-C連接器模組 | |
CN110069040A (zh) | 数控装置以及数控系统 | |
TWI258670B (en) | Main board with a slot-sharing circuit for PCI express x16 and x1 slot to be connected to | |
CN107870881A (zh) | 一种在存储设备中使用的转接卡 | |
TWM519845U (zh) | 複合式連接器(二) | |
CN103226677B (zh) | 移动数据存储器 | |
KR20130031188A (ko) | 다중 데이터 접속 포트들을 구비한 전기 장치 | |
CN104281220B (zh) | 一种用于安装PCI Express板卡的6U CPCI Express转接卡 | |
US9673581B1 (en) | Electrical connector | |
TWI483118B (zh) | 可攜式電子裝置 | |
US8583849B2 (en) | Signal switch connector set applied to motherboard of computer system | |
JP3203004U (ja) | 読取装置 | |
US10712793B2 (en) | External device, electronic device and electronic system | |
US9928198B2 (en) | Adapter card with a computer module form factor | |
TWM442597U (en) | Built-in hub ic the stack type connector | |
TWI595718B (zh) | 複合式連接器(一) | |
CA2822628C (en) | Multi connector interconnect system | |
US20100067187A1 (en) | Motherboard | |
CN105739641B (zh) | 电脑主机 |