JP6003681B2 - サージ保護回路、及び、通信装置 - Google Patents

Description

本発明は、サージ保護回路、及び、通信装置に関する。

従来より、終端インピーダンスとサージ保護回路と給電トランスと送／受信回路とを有するデジタル方式の加入者回路がある。この加入者回路への外来雷サージを保護するサージ保護回路では、ツェナーダイオードを双方向に直列に組合せた第１の保護素子と第２の保護素子とを直列に組合せて接続している。また、同一構成による第３の保護素子と第４の保護素子とを直列に組合せて接続している。そして、第１の保護素子と第４の保護素子とを線路両端に接続し、第２の保護素子と第３の保護素子との接続点を接地している（例えば、特許文献１参照）。

また、従来より、トランスの１次側の端子間に双方向型定電圧ダイオードが接続されるＩＳＤＮ端末装置の雷サージ保護回路がある。トランスの１次側の一方の端子には２つの抵抗器が直列に接続され、トランスの１次側の他方の端子には２つの抵抗器が直列に接続されている。また、トランスの１次側の一方の端子に接続される２つの抵抗器の第１接続点とアース回路の間には第１シリコンサージ保護素子が接続される。トランスの１次側の他方の端子に接続される２つの抵抗器の第２接続点とアース回路との間には第２シリコンサージ保護素子が接続される。更に、第１接続点と第２接続点の間には第３シリコンサージ保護素子が接続されている。この雷サージ保護回路では、上述のような構成は、雷サージからトランス及び２次側回路を保護するために設けられている（例えば、特許文献２参照）。

特開平０５−３１６６４１号公報 特開２００２−０７７４５４号公報

ところで、従来のサージ保護回路は、第１の保護素子から第４の保護素子を線路の間に設けているため、あるいは、第１シリコンサージ保護素子乃至第３シリコンサージ保護素子を線路の間に設けているため、浮遊容量が大きい。

このように浮遊容量が大きいサージ保護回路を、例えば、Ethernet（登録商標）仕様の高速ＬＡＮ（Local Area Network）等の高速伝送路に用いると、浮遊容量の大きさが原因となって伝送特性が劣化し、高速伝送路への対応が困難になるという問題が生じる。

そこで、高速伝送路に適したサージ保護回路、及び、通信装置を提供することを目的とする。

本発明の実施の形態のサージ保護回路は、高速伝送路に接続される第１端子と、ＰＨＹ回路に接続される第２端子と、前記第１端子と前記第２端子との間の線路から分岐して接続され、前記第１端子に入力される電圧を所定のクランプ電圧にクランプするクランプ部と、前記線路から前記クランプ部が分岐する分岐点と、前記第２端子との間に配設され、前記第２端子から前記第１端子に向かう整流方向を有し、前記クランプ部のクランプ電圧よりも高い逆耐圧を有する半導体スイッチ素子と、前記クランプ部と前記半導体スイッチ素子との間で一端が前記線路に接続され、他端が接地される信号グランド線と、前記信号グランド線に挿入される抵抗器とを含む。

高速伝送路に適したサージ保護回路、及び、通信装置を提供することができる。

実施の形態１のサージ保護回路１００Ａ、１００Ｂを含むサーバ２０が高速伝送路１０Ａ、１０Ｂによってサーバ３０に接続された状態を示す図である。 実施の形態１のサージ保護回路１００と周辺の回路構成を示す図である。 実施の形態１のサージ保護回路１００を含むサーバ２０を試験用の伝送路１１に接続した状態を示す図である。 実施の形態１のサージ保護回路１００の雷サージの試験結果を示す図である。 比較用のサージ保護回路を示す図である。 実施の形態２のサージ保護回路２００と周辺の回路構成を示す図である。 実施の形態３のサージ保護回路３００と周辺の回路構成とを示す図である。 実施の形態４のサージ保護回路４００と周辺の回路構成とを示す図である。 実施の形態５のサージ保護回路５００と周辺の回路構成とを示す図である。

以下、本発明のサージ保護回路、及び、通信装置を適用した実施の形態について説明する。

＜実施の形態１＞
図１は、実施の形態１のサージ保護回路１００Ａ、１００Ｂを含むサーバ２０が高速伝送路１０Ａ、１０Ｂによってサーバ３０に接続された状態を示す図である。

高速伝送路１０Ａ、１０Ｂは、例えば、Ethernet（登録商標）仕様の高速ＬＡＮ（Local Area Network）ケーブルであり、１Ｇｂｐｓの通信速度を実現する1000BASE-T規格の高速伝送路の一例である。

なお、高速伝送路１０Ａ、１０Ｂは、Ethernet（登録商標）仕様のものに限定されず他の規格の高速伝送路であってもよい。また、通信速度は1000BASE-T規格のものに限定されず、他の通信速度又は他の規格に適合した高速伝送路であってもよい。

高速伝送路１０Ａ、１０Ｂは、サーバ２０とサーバ３０との間を接続している。高速伝送路１０Ａ、１０Ｂは、それぞれ、図１に実線で示すように、一対の信号線を含む。

実施の形態１では、高速伝送路１０Ａ、１０Ｂは、少なくとも一部が屋外を通ってサーバ２０とサーバ３０とを接続している。

なお、一例として、高速伝送路１０Ａは、サーバ２０からサーバ３０にデータを送信する際に用いられ、高速伝送路１０Ｂは、サーバ２０がサーバ３０からデータを受信（サーバ３０からサーバ２０にデータを送信）する際に用いられる。このようなデータの伝送方向は一例であり、上述とは逆方向にデータを伝送してもよい。

サーバ２０は、サージ保護回路１００Ａ、１００Ｂを含む。サーバ２０は、サージ保護回路１００Ａ、１００Ｂを介して、高速伝送路１０Ａ、１０Ｂに接続されている。サーバ２０は、サージ保護回路１００Ａ、１００Ｂを含む通信装置又は情報処理装置の一例である。

実施の形態１では、高速伝送路１０Ａ又は１０Ｂに雷が落ちた場合に、サージ保護回路１００Ａ又は１００Ｂを用いることにより、雷によるサージ電圧からサーバ２０を保護する形態について説明する。

サーバ２０は、サージ保護回路１００Ａ、１００Ｂの他に、主な構成要素として、ＣＰＵ（Central Processing Unit：中央演算処理装置）２１、チップセット２２、２３、メモリ２４、ハードディスク２５、ＰＣＩ（Peripheral Components Interconnect）スロット２６、及びネットワークカード４０Ａ、４０Ｂを含む。

サーバ２０は、さらに、ＵＳＢ（Universal Serial Bus）コネクタ、グラフィックス部、及びＢＩＯＳ（Basic Input Output System）ＲＯＭ（Read Only Memory：読み出し専用メモリ）等を含んでもよいが、ここでは図示を省略する。

ＣＰＵ２１は、チップセット２２に接続されており、チップセット２２を介して、チップセット２３、主記憶装置であるメモリ２４、及びＰＣＩスロット２６に接続されている。ＣＰＵ２１は、例えば、チップセット２２を介してメモリ２４との間でデータの読み出し又は書き込みを行いながら、演算処理を実行する。ＣＰＵ２１は、演算処理部の一例である。

チップセット２２は、所謂ノースブリッジ（North Bridge）としてのチップセットであり、メモリコントローラ及びグラフィックスインターフェイス等の制御回路を含む。チップセット２２には、ＣＰＵ２１、チップセット２３、メモリ２４、及びＰＣＩスロット２６がバスを介して接続される。

チップセット２３は、所謂サウスブリッジ（South Bridge）としてのチップセットである。サーバ２０がＵＳＢコネクタ、グラフィックス部、及びＢＩＯＳＲＯＭ等を含む場合は、チップセット２３は、ＵＳＢコネクタ、グラフィックス部、及びＢＩＯＳＲＯＭ等を接続するＩ／Ｏ（Input/Output）ポート等を含む。

メモリ２４は、サーバ２０の主記憶装置であり、例えば、ＤＲＡＭ（Dynamic Random Access Memory）を用いることができる。メモリ２４は、チップセット２２を介してＣＰＵ２１に接続されており、ＣＰＵ２１によってデータの読み出し又は書き込みが行われる。

ハードディスク２５は、外部記憶装置であり、バスを介してチップセット２３に接続されている。ハードディスク２５は、ＣＰＵ２１が演算処理を行うために必要なデータ、ＣＰＵ２１が演算処理によって生成したデータ、あるいは、ＰＣＩスロット２６又はＵＳＢコネクタ等を通じてサーバに入力されたデータを保管する。

ＰＣＩスロット２６は、ＰＣＩ規格のコネクタ又は端子等を有する外部メモリ又はネットワークカード等を接続するためのスロットである。

ＰＣＩスロット２６には、ネットワークカード４０Ａ、４０Ｂが差し込まれている。ネットワークカード４０Ａ、４０Ｂは、それぞれ、サーバ２０を高速伝送路１０Ａ、１０Ｂに接続するために設けられている。

ネットワークカード４０Ａ、４０Ｂは、それぞれ、サージ保護回路１００Ａ、１００Ｂを介して高速伝送路１０Ａ、１０Ｂに接続されている。ネットワークカード４０Ａの一対の端子４１Ａ、４１Ｂは、サージ保護回路１００Ａの端子１０２Ａ、１０２Ｂに接続されており、ネットワークカード４０Ｂの一対の端子４１Ａ、４１Ｂは、サージ保護回路１００Ｂの端子１０２Ａ、１０２Ｂに接続されている。

サーバ２０のネットワークカード４０Ａは、サージ保護回路１００Ａ及び高速伝送路１０Ａを介して、サーバ３０のネットワークカード８０Ａにデータを送信する。サーバ２０のネットワークカード４０Ｂは、高速伝送路１０Ｂ及びサージ保護回路１００Ｂを介して、サーバ３０のネットワークカード８０Ｂからデータを受信する。

ネットワークカード４０Ａ、４０Ｂは、ともにＰＨＹ回路５０及びデータリンク回路６０を含む。

ＰＨＹ回路５０は、ネットワークにおけるプロトコルの機能を表す７層のうちの第１層である所謂物理層（PHYsical layer）でのデータ伝送を行う回路である。ＰＨＹ回路５０としては、高速通信機能と、データのアナログ/デジタル変換（ＡＤ変換、ＤＡ変換）を行う機能を有するＰＨＹチップを用いればよい。

データリンク回路６０は、ネットワークにおけるプロトコルの機能を表す７層のうちの第２層である所謂データリンク層でのデータ転送を行う回路である。データリンク回路６０は、ＰＨＹ回路５０との間でデジタルデータの転送を行うとともに、ＰＣＩスロット２６との間でデジタルデータの転送を行う。

なお、ネットワークカード４０Ａは、ＰＨＹ回路５０と一対の端子４１Ａ、４１Ｂとの間に、チョークコイル、又は、チョークコイルとパルストランスを含むが、図１ではチョークコイル等の図示を省略する。同様に、ネットワークカード４０Ｂは、ＰＨＹ回路５０と一対の端子４１Ａ、４１Ｂとの間に、チョークコイル、又は、チョークコイルとパルストランスを含むが、図１ではチョークコイル等の図示を省略する。

サーバ３０は、サーバ２０からサージ保護回路１００Ａ、１００Ｂを取り除くとともに、ネットワークカード４０Ａ、４０Ｂの代わりにネットワークカード８０Ａ、８０Ｂを含むこと以外は、サーバ２０と同様の構成を有する。

図１では、説明の便宜上、サーバ３０の構成要素のうちのネットワークカード８０Ａ、８０Ｂだけを示し、ネットワークカード８０Ａ、８０Ｂ以外のものを省略する。ネットワークカード８０Ａの一対の端子８１Ａ、８１Ｂは、高速伝送路１０Ａに接続されており、ネットワークカード８０Ｂの一対の端子８１Ａ、８１Ｂは、高速伝送路１０Ｂに接続されている。

サーバ３０のネットワークカード８０Ａは、サージ保護回路１００Ａ及び高速伝送路１０Ａを介して、サーバ２０のネットワークカード４０Ａからデータを受信する。サーバ３０のネットワークカード８０Ｂは、高速伝送路１０Ｂ及びサージ保護回路１００Ｂを介して、サーバ２０のネットワークカード４０Ｂにデータを送信する。

ここで、サーバ３０がサージ保護回路１００Ａ、１００Ｂを含まないのは、実施の形態１では、サーバ３０が雷によるサージ電圧から保護する必要のない環境に設置されているものとして取り扱うためである。ただし、サーバ３０を雷によるサージ電圧から保護する場合には、サーバ２０と同様に、サーバ３０にサージ保護回路１００Ａ、１００Ｂを追加すればよい。

サージ保護回路１００Ａ、１００Ｂは、それぞれ、端子１０１Ａ、１０１Ｂ、１０２Ａ、１０２Ｂを含む。サージ保護回路１００Ａの端子１０１Ａ、１０１Ｂは、それぞれ、高速伝送路１０Ａの一対の信号線（一対の実線で示す信号線）に接続されている。同様に、サージ保護回路１００Ｂの端子１０１Ａ、１０１Ｂは、それぞれ、高速伝送路１０Ｂの一対の信号線（一対の実線で示す信号線）に接続されている。

サージ保護回路１００Ａの端子１０２Ａ、１０２Ｂは、それぞれ、ネットワークカード４０Ａの一対の端子４１Ａ、４１Ｂに接続されている。同様に、サージ保護回路１００Ｂの端子１０２Ａ、１０２Ｂは、それぞれ、ネットワークカード４０Ｂの一対の端子４１Ａ、４１Ｂに接続されている。

実施の形態１では、サーバ２０にサージ保護回路１００Ａ又は１００Ｂを内蔵させることにより、高速伝送路１０Ａ又は１０Ｂに雷が落ちた場合に、雷によるサージ電圧（雷サージ電圧）からサーバ２０を保護する。

なお、以下では、サージ保護回路１００Ａ、１００Ｂを区別しない場合には、単にサージ保護回路１００と称す。同様に、ネットワークカード４０Ａ、４０Ｂを区別しない場合には、単にネットワークカード４０と称し、ネットワークカード８０Ａ、８０Ｂを区別しない場合には、単にネットワークカード８０と称す。また、高速伝送路１０Ａ、１０Ｂを区別しない場合には、単に高速伝送路１０と称す。

次に、図２を用いて、実施の形態１のサージ保護回路１００について説明する。

図２は、実施の形態１のサージ保護回路１００と周辺の回路構成を示す図である。

図２には、サーバ２０の構成要素としてネットワークカード４０及びサージ保護回路１００を示し、その他の構成要素は省略する。また、サーバ３０の構成要素として、ネットワークカード８０を示し、その他の構成要素は省略する。

サージ保護回路１００は、端子１０１Ａ、１０１Ｂ、１０２Ａ、１０２Ｂ、線路１１０Ａ、１１０Ｂ、クランプ回路１２０Ａ、１２０Ｂ、抵抗器１３０Ａ、１３０Ｂ、及びダイオード１４０Ａ、１４０Ｂを含む。

端子１０１Ａ、１０１Ｂは、高速伝送路１０の一対の信号線に接続される。端子１０１Ａ、１０１Ｂとしては、高速伝送路１０の規格に対応したコネクタを用いることができる。端子１０１Ａ、１０１Ｂは、第１端子の一例である。

端子１０２Ａ、１０２Ｂは、ネットワークカード４０の端子４１Ａ、４１Ｂに接続される。端子１０２Ａ、１０２Ｂは、ネットワークカード４０のチョークコイル４２及びパルストランス４３を介して、ＰＨＹ回路５０に接続される。端子１０２Ａ、１０２Ｂは、第２端子の一例である。

線路１１０Ａ、１１０Ｂは、端子１０１Ａ、１０１Ｂと、端子１０２Ａ、１０２Ｂとの間をそれぞれ接続する一対の線路である。線路１１０Ａには、クランプ回路１２０Ａと抵抗器１３０Ａが別々に分岐して接続されるとともに、ダイオード１４０Ａが挿入されている。同様に、線路１１０Ｂには、クランプ回路１２０Ｂと抵抗器１３０Ｂが別々に分岐して接続されるとともに、ダイオード１４０Ｂが挿入されている。

クランプ回路１２０Ａは、分岐点１１１Ａにおいて線路１１０Ａから分岐してフレームグランドＦＧ（Frame Ground）に接続される線路に挿入される。分岐点１１１Ａは、線路１１０Ａに抵抗器１３０Ａが接続される線路が分岐する分岐点１１２Ａよりも端子１０１Ａに近い側に位置する。

クランプ回路１２０Ｂは、分岐点１１１Ｂにおいて線路１１０Ｂから分岐してフレームグランドＦＧに接続される線路に挿入される。分岐点１１１Ｂは、線路１１０Ｂに抵抗器１３０Ｂが接続される線路が分岐する分岐点１１２Ｂよりも端子１０１Ｂに近い側に位置する。

クランプ回路１２０Ａは、図２に示すように、バリスタ１２１Ａと４つのダイオード１２２Ａとをブリッジ状に接続した回路である。バリスタ１２１Ａに、４つのダイオード１２２Ａを追加して、ブリッジ状に接続することにより、バリスタ１２１Ａを単独でクランプ回路１２０Ａの代わりに用いる場合に比べて、クランプ回路１２０Ａの浮遊容量を大幅に低減することができる。

同様に、クランプ回路１２０Ｂは、図２に示すように、バリスタ１２１Ｂと４つのダイオード１２２Ｂとをブリッジ状に接続した回路である。バリスタ１２１Ｂに、４つのダイオード１２２Ｂを追加して、ブリッジ状に接続することにより、バリスタ１２１Ｂを単独でクランプ回路１２０Ｂの代わりに用いる場合に比べて、クランプ回路１２０Ｂの浮遊容量を大幅に低減することができる。

このようなクランプ回路１２０Ａ、１２０Ｂとしては、例えば、ＳＥＭＴＥＣＨ社のＴＶＳ素子を用いることができる。

クランプ回路１２０Ａは、高速伝送路１０の一対の信号線の一方（端子１０１Ａに接続されている信号線）に雷が落ちた場合に、端子１０１Ａから線路１１０Ａに侵入する雷サージ電圧を所定電圧（クランプ電圧）にクランプする。クランプ回路１２０Ａのクランプ電圧は、例えば、２０Ｖである。

クランプ回路１２０Ｂは、高速伝送路１０の一対の信号線の他方（端子１０１Ｂに接続されている信号線）に雷が落ちた場合に、端子１０１Ｂから線路１１０Ｂに侵入する雷サージ電圧を所定電圧（クランプ電圧）にクランプする。クランプ回路１２０Ｂのクランプ電圧は、例えば、２０Ｖである。

なお、クランプ回路１２０Ａ、１２０Ｂのクランプ電圧は、バリスタ１２１Ａ、１２１Ｂのインピーダンスが低下する電圧値によって決まる。すなわち、バリスタ１２１Ａ、１２１Ｂのインピーダンスが低下する電圧値が２０Ｖである場合に、クランプ回路１２０Ａ、１２０Ｂのクランプ電圧が２０Ｖになる。

しかしながら、クランプ回路１２０Ａ、１２０Ｂのクランプ電圧は、２０Ｖに限られず、ダイオード１４０Ａの逆耐圧より低ければ、２０Ｖ以外の電圧値であってもよい。

抵抗器１３０Ａ、１３０Ｂは、それぞれ、線路１１０Ａ、１１０Ｂの分岐点１１２Ａ、１１２Ｂと、シグナルグランドＳＧ（Signal Ground）との間に挿入されている。分岐点１１２Ａ、１１２Ｂと、シグナルグランドＳＧとの間の線路は、信号グランド線の一例であり、抵抗器１３０Ａ、１３０Ｂは、信号グランド線に挿入される抵抗器の一例である。

抵抗器１３０Ａ、１３０Ｂは、それぞれ、ネットワークカード４０の抵抗器４４からパルストランス４３及びチョークコイル４２を介してダイオード１４０Ａ、１４０Ｂに供給されるバイアス電流をシグナルグランドＳＧに誘導するために設けられている。

抵抗器１３０Ａ、１３０Ｂの抵抗値は、それぞれ、ダイオード１４０Ａ、１４０Ｂをオンにさせるために必要なバイアス電圧がダイオード１４０Ａ、１４０Ｂに印加されるように、適切な値に設定すればよい。

ダイオード１４０Ａ、１４０Ｂは、それぞれ、線路１１０Ａ、１１０Ｂの分岐点１１２Ａ、１１２Ｂと、端子１０２Ａ、１０２Ｂとの間に挿入される。ダイオード１４０Ａ、１４０Ｂは、それぞれ、アノードが端子１０２Ａ、１０２Ｂに接続され、カソードが分岐点１１２Ａ、１１２Ｂに接続される。

ダイオード１４０Ａ、１４０Ｂは、それぞれ、端子１０２Ａ、１０２Ｂから分岐点１１２Ａ、１１２Ｂに向かう整流方向を有し、逆耐圧がクランプ回路１２０Ａ、１２０Ｂのクランプ電圧よりも大きい半導体スイッチ素子の一例である。

ダイオード１４０Ａ、１４０Ｂは、それぞれ、ネットワークカード４０の抵抗器４４に接続される電源Ｖｃｃから抵抗器４４、パルストランス４３、チョークコイル４２、端子４１Ａ、４１Ｂ、及び端子１０２Ａ、１０２Ｂを介して供給されるバイアス電圧によってオンにされる。

ダイオード１４０Ａ、１４０Ｂがオンの状態では、交流信号はダイオード１４０Ａ、１４０Ｂを双方向に流れることが可能である。このため、ダイオード１４０Ａ、１４０Ｂがオンの状態では、サージ保護回路１００の端子１０１Ａ、１０１Ｂと、端子１０２Ａ、１０２Ｂとの間で、双方向にデータを伝送することができる。データは交流的な信号としてサーバ２０とサーバ３０の間で伝送される。

一方、端子１０１Ａ、１０１Ｂを介して線路１１０Ａ、１１０Ｂに雷サージ電圧が入力されると、クランプ回路１２０Ａ、１２０Ｂによって雷サージ電圧がクランプされることにより、分岐点１１１Ａ、１１１Ｂよりもダイオード１４０Ａ、１４０Ｂ側の電位は、クランプ回路１２０Ａ、１２０Ｂのクランプ電圧と等しくなる。

このため、端子１０１Ａ、１０１Ｂを介して線路１１０Ａ、１１０Ｂに雷サージ電圧が入力されると、ダイオード１４０Ａ、１４０Ｂのカソードに２０Ｖ程度のクランプ電圧が印加される。

このとき、ダイオード１４０Ａ、１４０Ｂは、逆方向バイアスが印加されることによってオフにされる。

また、ダイオード１４０Ａ、１４０Ｂの逆耐圧は、クランプ回路１２０Ａ、１２０Ｂのクランプ電圧よりも高いので、ダイオード１４０Ａ、１４０Ｂがカソードに印加されるクランプ電圧によって破壊されることはなく、ダイオード１４０Ａ、１４０Ｂはオフの状態に保持される。

すなわち、雷サージ電圧によってダイオード１４０Ａ、１４０Ｂが破壊されることはなく、また、ダイオード１４０Ａ、１４０Ｂがオフになることによって、ネットワークカード４０を雷サージ電圧から保護することができる。

従って、実施の形態１のサージ保護回路１００を高速伝送路１０とネットワークカード４０との間に挿入すれば、高速伝送路１０に雷が落ちた場合に、サージ保護回路１００で雷サージ電圧からサーバ２０を保護することができる。

ネットワークカード４０は、ＰＨＹ回路５０及びデータリンク回路６０に加えて、一対の端子４１Ａ、４１Ｂ、チョークコイル４２、パルストランス４３、及び抵抗器４４を含む。

チョークコイル４２は、２つのコイル４２Ａ、４２Ｂを含む。２つのコイル４２Ａ、４２Ｂは、それぞれ、端子４１Ａ、４１Ｂと、パルストランス４３の一次側コイル４３Ａ１、４３Ｂ１との間に挿入されている。図２において、２つのコイル４２Ａと４２Ｂとの間に示す二重線は、２つのコイル４２Ａ、４２Ｂに共通のコアを表す。２つのコイル４２Ａ、４２Ｂは、同一極性で巻回されている。チョークコイル４２は、サージ保護回路１００とパルストランス４３との間で、ノイズを遮断するために設けられている。ここでいうノイズとは、例えば、高速伝送路１０の途中で外部から侵入するノイズをいう。

パルストランス４３は、一次側コイル４３Ａ１、４３Ｂ１と、二次側コイル４３Ａ２、４３Ｂ２とを含む。一次側コイル４３Ａ１、４３Ｂ１と、二次側コイル４３Ａ２、４３Ｂ２とは、交流的に結合されている。

一次側コイル４３Ａ１と４３Ｂ１との中点には、抵抗器４４を介して、電源Ｖｃｃが接続されている。

パルストランス４３は、チョークコイル４２とＰＨＹ回路５０との間に設けられる広帯域伝送トランスであり、高速伝送路１０に印加されるノイズからＰＨＹ回路５０及びデータリンク回路６０を保護するために設けられている。

抵抗器４４は、パルストランス４３の一次側コイル４３Ａ１及び４３Ｂ１の中点と、電源Ｖｃｃとの間に挿入されている。抵抗器４４の抵抗値は、ダイオード１４０Ａ、１４０Ｂをオンにさせるために必要なバイアス電圧がダイオード１４０Ａ、１４０Ｂに印加されるように、適切な値に設定すればよい。

抵抗器４４の抵抗値は、一次側コイル４３Ａ１及び４３Ｂ１、チョークコイル４２、及びダイオード１４０Ａ、１４０Ｂを介して分岐点１１２Ａ、１１２Ｂに印加される電圧値が、所定の電圧値になるように、設定されている。分岐点１１２Ａ、１１２Ｂの電圧値は、ダイオード１４０Ａ、１４０Ｂの電圧値に等しい。

ここで、ダイオード１４０Ａ、１４０Ｂへのバイアス電流は、電源Ｖｃｃ、抵抗器４４、パルストランス４３の一次側コイル４３Ａ１、４３Ｂ１、チョークコイル４２、端子４１Ａ、４１Ｂ、及び端子１０２Ａ、１０２Ｂを経て、ダイオード１４０Ａ、１４０Ｂのアノードに流入する。

高速伝送路１０を伝送されるデータの信号波高値は、ピーク・トゥ・ピークで１Ｖ（１Ｖｐｐ）程度であるので、分岐点１１２Ａ、１１２Ｂでのバイアス電圧が約２Ｖ強であることとする。

また、電源Ｖｃｃの電圧が１２Ｖ、ダイオード１４０Ａ、１４０Ｂのオン電流を１ｍＡとすると、抵抗器１３０Ａ、１３０Ｂの抵抗値Ｒ１、Ｒ２は、Ｒ１＝Ｒ２＝２Ｖ／１ｍＡ≒２．２ｋΩと求まる。

このため、抵抗器４４の抵抗値Ｒ３は、Ｒ３＝（Ｖｃｃ−２Ｖ）／２ｍＡ≒４．７ｋΩと求まる。なお、ダイオード１４０Ａ、１４０Ｂでの電圧降下は、約０．６Ｖである。

サーバ３０のネットワークカード８０は、ＰＨＹ回路５０及びデータリンク回路６０に加えて、パルストランス８２を含む。パルストランス８２は、一次側コイル８２Ａ１、８２Ｂ１と、二次側コイル８２Ａ２、８２Ｂ２を含む。パルストランス８２の構成は、一次側コイル８２Ａ１及び８２Ｂ１の中点にバイアス電圧が印加されていないこと以外は、パルストランス４３と同様である。

以上のように、実施の形態１のサージ保護回路１００によれば、分岐点１１２Ａ、１１２Ｂと端子１０２Ａ、１０２Ｂとの間にそれぞれ挿入したダイオード１４０Ａ、１４０Ｂに、ネットワークカード４０から順方向バイアス電圧を印加している。

また、このような順方向バイアス電圧の印加に加えて、ダイオード１４０Ａ、１４０Ｂの逆耐圧をクランプ回路１２０Ａ、１２０Ｂのクランプ電圧よりも高く設定している。ダイオード１４０Ａ、１４０Ｂとしては、例えば、逆耐圧が１８０Ｖ程度のものを選択すればよい。例えば、東芝セミコンダクター＆ストレージ社のＪＤＰ２Ｓ１２ＣＲ（シリコンエピタキシャルＰＩＮ形ダイオード）を用いることができる。

ダイオード１４０Ａ、１４０Ｂは、オン抵抗が小さく、容量が小さい。例えば、上述の製品の場合は、オン抵抗値が０．４Ω程度であり、容量は１．０ｐＦ程度である。

従って、分岐点１１２Ａ、１１２Ｂと端子１０２Ａ、１０２Ｂとの間にダイオード１４０Ａ、１４０Ｂをそれぞれ挿入したサージ保護回路１００は、浮遊容量が小さいため、伝送特性の劣化を抑制でき、高速伝送路１０への対応が容易である。

ダイオード１４０Ａ、１４０Ｂには、ネットワークカード４０から順方向バイアス電圧が印加されることにより、高速伝送路１０に雷が落ちていない通常の動作時には、ダイオード１４０Ａ、１４０Ｂはオンになり、交流信号を双方向に伝送可能である。

このため、実施の形態１によれば、高速伝送路１０に適したサージ保護回路１００を提供することができる。

また、実施の形態１のサージ保護回路１００は、クランプ回路１２０Ａ、１２０Ｂのクランプ電圧よりも大きい逆耐圧を有するダイオード１４０Ａ、１４０Ｂを含む。このため、高速伝送路１０に雷が落ちた場合には、ダイオード１４０Ａ、１４０Ｂをオフすることにより、雷サージ電圧からサーバ２０を効果的に保護することができる。

ここで、図３及び図４を用いて、実施の形態１のサージ保護回路１００を含むサーバ２０の雷サージの試験と、試験結果について説明する。

図３は、実施の形態１のサージ保護回路１００を含むサーバ２０を試験用の伝送路１１に接続した状態を示す図である。

試験用の伝送路１１は、高速伝送路１０と同様に一対の線路１１Ａ、１１Ｂを含む。線路１１Ａには、スイッチＳＷ、抵抗値が１５Ωの抵抗器、及び抵抗値が２５Ωの抵抗器が挿入されている。また、線路１１Ａと線路１１Ｂとの間には、図３に示すように、静電容量が２０μＦのキャパシタ、抵抗値が５０Ωの抵抗器、及び静電容量が０．２μＦのキャパシタが接続されている。また、線路１１ＢはフレームグランドＦＧに接続されている。

このような試験用の伝送路１１において、静電容量が２０μＦのキャパシタに＋４ｋＶ又は−４ｋＶの電圧を充電させた状態で、スイッチＳＷを閉じることにより、線路１１Ａ、１１Ｂに雷が落ちた状態を人工的に発生させて、サージ保護回路１００の試験を行う。

図３では、線路１１Ａを端子１０１Ａに接続し、線路１１Ｂを端子１０１Ｂに接続した状態で試験を行う状態を示すが、接続を切り替えることにより、線路１１Ａを端子１０１Ｂに接続し、線路１１Ｂを端子１０１Ａに接続した状態でも試験も行う。

このようにして、端子１０１Ａと端子１０１Ｂのそれぞれに雷サージが入力する試験を行う。

図４は、実施の形態１のサージ保護回路１００の雷サージの試験結果を示す図であり、（Ａ）は線路１１Ａでの点Ｔ１における電圧の時間変化を表し、（Ｂ）は、線路１１Ａでの点Ｔ１における電流の時間変化を表す。

ここでは、静電容量が２０μＦのキャパシタに＋４ｋＶ又は−４ｋＶの電圧を充電した状態で、スイッチＳＷを閉じることにより、雷サージの立ち上がりが１０μｓの間に行われ、立ち下がりが７００μｓの間に行われる、所謂１０／７００μｓ試験を行った。

図４（Ａ）、（Ｂ）には、フレームグランドＦＧに接続される線路１１Ｂに対して、線路１１Ａに正の電圧を印加した場合の電圧及び電流の時間変化を示す。

図４（Ａ）に示すように、点Ｔ１におけるサージ電圧は、約１０μｓの間に２２０Ｖ上昇している。また、図４（Ｂ）に示すように、点Ｔ１におけるサージ電流は、約１０μｓの間に、約１００Ａ上昇している。

ここで、線路１１Ａに雷が落ちた場合を考えると、点Ｔ１に生じる２２０Ｖのサージ電圧は、クランプ回路１２０Ａによって２０Ｖにクランプされる。そして、ダイオード１４０Ａのカソードの電圧が２０Ｖに上昇することにより、ダイオード１４０Ａはオフになる。

このため、実施の形態１のサージ保護回路１００で、雷サージを遮断することができる。

また、ここで、図５を用いて、比較用のサージ保護回路について説明する。

図５は、比較用のサージ保護回路を示す図である。図５において、図２に示す構成要素と同様の構成要素には同一符号を付し、その説明を省略する。

図５に示すサーバ２０Ａは、一対の端子２７Ａ、２７Ｂ、一対の線路２８Ａ、２８Ｂ、及びネットワークカード９０を含む。また、サーバ２０Ａは、サージ保護回路として、回路（Ａ）、（Ｂ）、（Ｃ）を含む。回路（Ｃ）はネットワークカード９０に含まれる。ネットワークカード９０は、パルストランス４３、ＰＨＹ回路５０、及びデータリンク回路６０を含む。

サーバ２０Ａの一対の端子２７Ａ、２７Ｂは、高速伝送路１０を介して、サーバ３０に接続されている。一対の端子２７Ａ、２７Ｂには、線路２８Ａ、２８Ｂを介して、ネットワークカード９０が接続されている。

線路２８Ａ、２８Ｂの分岐点２８Ａ１、２８Ｂ１からフレームグランドＦＧに分岐する一対の線路には、それぞれ、回路（Ａ）が挿入される。また、線路２８Ａ、２８Ｂには、分岐点２８Ａ１、２８Ｂ１と、ネットワークカード９０のパルストランス４３の一次側コイル４３Ａ１、４３Ｂ１との間において、それぞれ、回路（Ｂ）が挿入される。

また、ネットワークカード９０のパルストランス４３の二次側コイル４３Ａ２、４３Ｂ２と、ＰＨＹ回路５０との間の一対の線路の間には、回路（Ｃ）が接続される。すなわち、回路（Ｃ）は、二次側コイル４３Ａ２及び４３Ｂ２と並列に接続される。

このような比較用のサージ保護回路の回路（Ａ）には、例えば、バリスタを用いることが考えられる。回路（Ａ）として用いるバリスタは、実施の形態１のサージ保護回路１００のクランプ回路１２０Ａ、１２０Ｂに含まれるバリスタ１２１Ａ、１２１Ｂと同様のものである。バリスタは、所定以上の大きさの電圧が印加されると、インピーダンスが低下するため、雷サージによる電流をフレームグランドＦＧに誘導することができる。

しかしながら、バリスタは、単独では、浮遊容量が例えば数百ｐＦ程度と大きいため、例えば、１Ｇｂｐｓオーダでデータの高速伝送を行う高速伝送路１０に（サーバ２０Ａの内部の電子部品として）接続すると、データの伝送波形に大きな歪みが生じ、高速伝送路１０のサージ保護回路として用いることは困難である。

また、回路（Ａ）には、ガスチューブを用いることが考えられる。ガスチューブは、気体の放電現象を利用しており、一般的にサージ保護用の素子として用いられている。しかし、ガスチューブは、クランプ電圧が９０Ｖ程度と比較的高いため、サージ電圧（サージ電流）を遮断しきれないおそれがあり、パルストランス４３の一次側コイル４３Ａ１、４３Ｂ１が破損する場合がある。また、クランプがかかるまでに、１０μｓ程度の遅延時間があるため、パルストランス４３の損傷度合が増大する可能性がある。

従って、回路（Ａ）としてガスチューブを用いることは、高速伝送路１０のサージ保護回路としては不向きである。

また、回路（Ｂ）には、ポリスイッチを用いることが考えられる。一般に、ポリスイッチは、正の温度係数を持つサーミスタであり、素子温度がある温度より上昇すると、急激に抵抗値が増大する素子である。温度上昇に伴う抵抗値の増大により、過電流等から素子を保護するために用いられる。

しかしながら、抵抗値が増大して雷サージ電圧（雷サージ電流）が遮断されるまでに、約５００μｓ程度の遅延時間があるため、データの伝送速度が高い高速伝送路１０には不向きである。また、耐圧が約６０Ｖ程度であるため、雷サージ電圧によって破損する可能性があることからも、高速伝送路１０を雷サージから保護するためのサージ保護回路としては、十分な適格性を有しているとは言えない。

また、回路（Ｃ）には、サージアブソーバを用いることが考えられる。一般に、サージアブソーバは、通常時は高い抵抗値を有するが、ある一定以上の電圧が印加されると抵抗値が急激に低下するため、印加される電圧を制限するために用いられる素子である。

しかしながら、ＰＨＹ回路５０の電源電圧は低いため、サージアブソーバでＰＨＹ回路５０の電源電圧以下に雷サージ電圧をクランプすることは困難である。

以上のように、回路（Ａ）、（Ｂ）、（Ｃ）を含む比較用のサージ保護回路では、高速伝送路１０を雷サージから十分に保護することはできない。

これに対して、実施の形態１のサージ保護回路１００（図２参照）は、分岐点１１２Ａ、１１２Ｂと端子１０２Ａ、１０２Ｂとの間にそれぞれ挿入したダイオード１４０Ａ、１４０Ｂに、ネットワークカード４０から順方向バイアス電圧を印加している。

また、このような順方向バイアス電圧の印加に加えて、ダイオード１４０Ａ、１４０Ｂの逆耐圧をクランプ回路１２０Ａ、１２０Ｂのクランプ電圧よりも高く設定している。

従って、実施の形態１によれば、高速伝送路１０に適したサージ保護回路１００を提供することができる。

なお、以上では、ダイオード１４０Ａ、１４０Ｂを半導体スイッチ素子の一例として用いる形態について説明した。しかしながら、ダイオード１４０Ａ、１４０Ｂと同一方向の整流方向を有し、かつ、ダイオード１４０Ａ、１４０Ｂと同等の逆耐圧を有し、さらに、ダイオード１４０Ａ、１４０Ｂと同程度に小さい浮遊容量を有する素子であれば、ダイオード１４０Ａ、１４０Ｂの代わりに用いてもよい。

また、以上では、サージ保護回路１００（１００Ａ、１００Ｂ）がサーバ２０の内部に含まれる形態について説明したが、サージ保護回路１００は、サーバ２０の外部に設けられて、高速伝送路１０に接続されてもよい。

また、以上では、サージ保護回路１００が一対の線路１１０Ａ、１１０Ｂのそれぞれにダイオード１４０Ａ、１４０Ｂを挿入する形態について説明した。しかしながら、線路１１０Ａ、１１０Ｂのいずれか一方のみにダイオード（１４０Ａ又は１４０Ｂ）を挿入すれば足りる場合は、サージ保護回路１００がダイオード１４０Ａ又は１４０Ｂのいずれか一方のみを含む構成であってもよい。例えば、線路１１０Ａ、１１０Ｂのうちのいずれか一方を雷サージから保護する必要がないような場合には、サージ保護回路１００は、ダイオード１４０Ａ又は１４０Ｂのいずれか一方のみを含む構成であってよい。また、このような場合には、クランプ回路１２０Ａ、１２０Ｂ、抵抗器１３０Ａ、１３０Ｂについても、一方のみであってもよい。

＜実施の形態２＞
図６は、実施の形態２のサージ保護回路２００と周辺の回路構成を示す図である。

実施の形態２のサージ保護回路２００は、サーバ２０Ｂに含まれている。実施の形態２のサーバ２０Ｂは、実施の形態１のサーバ２０（図１及び図２参照）のサージ保護回路１００をサージ保護回路２００に置き換えたものであり、その他の構成は、実施の形態１のサーバ２０と同様である。

サージ保護回路２００は、端子１０１Ａ、１０１Ｂ、１０２Ａ、１０２Ｂ、線路１１０Ａ、１１０Ｂ、ガスチューブ２２０Ａ、２２０Ｂ、抵抗器１３０Ａ、１３０Ｂ、及びダイオード１４０Ａ、１４０Ｂを含む。

すなわち、実施の形態２のサージ保護回路２００は、実施の形態１のサージ保護回路１００のクランプ回路１２０Ａ、１２０Ｂをガスチューブ２２０Ａ、２２０Ｂに置き換えたものである。ガスチューブ２２０Ａ、２２０Ｂは、クランプ回路の一例である。

実施の形態２のサージ保護回路２００は、雷サージが生じていない場合には、実施の形態１のサージ保護回路１００と同様に、ダイオード１４０Ａ、１４０Ｂがネットワークカード４０から供給される順方向バイアス電圧によってオンにされるため、同様に動作する。

また、高速伝送路１０に雷サージが生じて、端子１０１Ａ又は１０１Ｂから線路１１０Ａ又は１１０Ｂに雷サージ電圧が入力された場合には、線路１１０Ａ又は１１０Ｂに入力された雷サージ電圧をガスチューブ２２０Ａ、２２０Ｂが９０Ｖ程度までクランプする。

そして、（端子１０１Ａ又は１０１Ｂのうち雷サージ電圧が入力された方に対応するダイオード１４０Ａ又は１４０Ｂは、逆方向バイアス電圧が印加されることによってオフになる。このため、雷サージはガスチューブ２２０Ａ又は２２０Ｂと、ダイオード１４０Ａ又は１４０Ｂとによって遮断される。

従って、実施の形態２によれば、実施の形態１と同様に、雷サージからネットワークカード４０を保護することができ、これにより、雷サージからサーバ２０Ｂを保護することができる。

なお、実施の形態２のサージ保護回路２００で用いるガスチューブ２２０Ａ、２２０Ｂは、実施の形態１のサージ保護回路１００で用いるクランプ回路１２０Ａ、１２０Ｂに比べて、クランプがかかるまでに、１０μｓ程度の遅延時間がある。

しかしながら、ダイオード１４０Ａ、１４０Ｂの逆耐圧は大きく、約１８０Ｖであるため、ガスチューブ２２０Ａ、２２０Ｂに多少の遅延時間があっても、サージ保護回路２００で雷サージを遮断することができ、サーバ２０Ｂを雷サージから保護することができる。

以上、実施の形態２のサージ保護回路２００は、実施の形態１のサージ保護回路１００と同様に、分岐点１１２Ａ、１１２Ｂと端子１０２Ａ、１０２Ｂとの間に、浮遊容量が小さいダイオード１４０Ａ、１４０Ｂをそれぞれ挿入しているため、伝送特性の劣化を抑制でき、高速伝送路１０への対応が容易である。

このため、実施の形態２によれば、高速伝送路１０に適したサージ保護回路２００を提供することができる。

＜実施の形態３＞
図７は、実施の形態３のサージ保護回路３００と周辺の回路構成とを示す図である。

実施の形態３のサージ保護回路３００は、サーバ２０Ｃに含まれている。実施の形態３のサーバ２０Ｃは、サージ保護回路３００とネットワークカード３４０とを含む。

実施の形態３のサーバ２０Ｃは、実施の形態１のサーバ２０（図１及び図２参照）のサージ保護回路１００及びネットワークカード４０を、それぞれ、サージ保護回路３００及びネットワークカード３４０に置き換えたものであり、その他の構成は、実施の形態１のサーバ２０と同様である。

サージ保護回路３００は、端子１０１Ａ、１０１Ｂ、１０２Ａ、１０２Ｂ、線路１１０Ａ、１１０Ｂ、クランプ回路１２０Ａ、１２０Ｂ、抵抗器１３０Ａ、１３０Ｂ、ダイオード１４０Ａ、１４０Ｂ、及び抵抗器３５０Ａ、３５０Ｂを含む。

すなわち、実施の形態３のサージ保護回路３００は、実施の形態１のサージ保護回路１００に、分岐点１１３Ａと電源Ｖｃｃとの間の線路に挿入される抵抗器３５０Ａと、分岐点１１３Ｂと電源Ｖｃｃとの間の線路に挿入される抵抗器３５０Ｂとを追加したものである。

サージ保護回路３００は、ダイオード１４０Ａ、１４０Ｂに順方向バイアス電圧を印加するために、分岐点１１３Ａと電源Ｖｃｃとの間の線路に挿入される抵抗器３５０Ａと、分岐点１１３Ｂと電源Ｖｃｃとの間の線路に挿入される抵抗器３５０Ｂとを含む。

また、実施の形態３のサーバ２０Ｃに含まれるネットワークカード３４０は、実施の形態１のサーバ２０に含まれるネットワークカード４０から、一次側コイル４３Ａ１及び４３Ｂ１の中点と電源Ｖｃｃとの間に抵抗器４４（図２参照）を挿入する線路を取り除いた構成を有する。

これは、サージ保護回路３５０がダイオード１４０Ａ、１４０Ｂに順方向バイアス電圧を印加する回路を含むことにより、実施の形態１のサーバ２０に含まれるネットワークカード４０のように、一次側コイル４３Ａ１及び４３Ｂ１の中点と電源Ｖｃｃとの間に抵抗器４４（図２参照）を挿入する線路が不要になったためである。

サージ保護回路３００は、雷サージが生じていないときには、電源Ｖｃｃから抵抗器３５０Ａと分岐点１１３Ａを経て、ダイオード１４０Ａに順方向バイアス電圧が印加される。ダイオード１４０Ａを順方向に通流するバイアス電流は、分岐点１１２Ａと抵抗器１３０Ａを経て、シグナルグランドＳＧに流れる。

同様に、雷サージが生じていないときには、電源Ｖｃｃから抵抗器３５０Ｂと分岐点１１３Ｂを経て、ダイオード１４０Ｂに順方向バイアス電圧が印加される。ダイオード１４０Ｂを順方向に通流するバイアス電流は、分岐点１１２Ｂと抵抗器１３０Ｂを経て、シグナルグランドＳＧに流れる。

このように、雷サージが生じていないときには、ダイオード１４０Ａ、１４０Ｂがオンにされるため、実施の形態１のサージ保護回路１００と同様に、高速伝送路１０を介して、サーバ２０Ｃとサーバ３０との間で双方向のデータ通信を行うことができる。

また、高速伝送路１０に雷が落ちて雷サージが生じた場合には、実施の形態１のサージ保護回路１００と同様に、雷サージ電圧はクランプ回路１２０Ａ又は１２０Ｂによってクランプされ、クランプ電圧によってダイオード１４０Ａ、１４０Ｂに逆方向バイアスが印加され、ダイオード１４０Ａ、１４０Ｂはオフになる。

このため、雷サージ電圧は、サージ保護回路３００によって遮断される。従って、サージ保護回路３００で、ネットワークカード３４０と、ネットワークカード３４０を含むサーバ２０Ｃとを保護することができる。

以上、実施の形態３のサージ保護回路３００は、実施の形態１のサージ保護回路１００と同様に、分岐点１１２Ａ、１１２Ｂと端子１０２Ａ、１０２Ｂとの間に、浮遊容量が小さいダイオード１４０Ａ、１４０Ｂをそれぞれ挿入しているため、伝送特性の劣化を抑制でき、高速伝送路１０への対応が容易である。

このため、実施の形態３によれば、高速伝送路１０に適したサージ保護回路３００を提供することができる。

なお、抵抗器３５０Ａ、３５０Ｂの抵抗値は、実施の形態１のサーバ２０に含まれるネットワークカード４０の抵抗器４４と同様に、ダイオード１４０Ａ、１４０Ｂをオンにさせるために必要なバイアス電圧がダイオード１４０Ａ、１４０Ｂに印加されるように、適切な値に設定すればよい。

ここで、実施の形態１と同様に、高速伝送路１０を伝送されるデータの信号波高値は、ピーク・トゥ・ピークで１Ｖ（１Ｖｐｐ）程度であるので、分岐点１１２Ａ、１１２Ｂでのバイアス電圧が約２Ｖ強であることとする。

また、電源Ｖｃｃの電圧が１２Ｖ、ダイオード１４０Ａ、１４０Ｂのオン電流を１ｍＡとすると、抵抗器１３０Ａ、１３０Ｂの抵抗値Ｒ１、Ｒ２は、Ｒ１＝Ｒ２＝２Ｖ／１ｍＡ≒２．２ｋΩと求まる。これは、実施の形態１と同様である。

このため、抵抗器３５０Ａ、３５０Ｂの抵抗値Ｒ４、Ｒ５は、Ｒ４＝Ｒ５＝（Ｖｃｃ−２Ｖ）／１ｍＡ≒１０ｋΩと求まる。

従って、抵抗器３５０Ａ、３５０Ｂの抵抗値Ｒ４、Ｒ５は、例えば、約１０ｋΩに設定すればよい。

＜実施の形態４＞
図８は、実施の形態４のサージ保護回路４００と周辺の回路構成とを示す図である。

実施の形態４のサージ保護回路４００は、サーバ２０Ｄに含まれている。実施の形態４のサーバ２０Ｄは、サージ保護回路４００とネットワークカード４４０とを含む。

実施の形態４のサーバ２０Ｄは、実施の形態３のサーバ２０Ｃ（図７参照）のサージ保護回路３００及びネットワークカード３４０を、それぞれ、サージ保護回路４００及びネットワークカード４４０に置き換えたものであり、その他の構成は、実施の形態３のサーバ２０Ｃと同様である。

サージ保護回路４００は、端子１０１Ａ、１０１Ｂ、１０２Ａ、１０２Ｂ、線路１１０Ａ、１１０Ｂ、クランプ回路１２０Ａ、１２０Ｂ、抵抗器１３０Ａ、１３０Ｂ、ダイオード１４０Ａ、１４０Ｂ、及び抵抗器３５０Ａ、３５０Ｂを含む。

すなわち、実施の形態４のサージ保護回路４００の構成要素は、実施の形態３のサージ保護回路３００の構成要素と同様である。サージ保護回路４００は、抵抗器１３０Ａ、１３０Ｂと抵抗器３５０Ａ、３５０Ｂの抵抗値が、実施の形態３のサージ保護回路３００において対応する抵抗値と異なる。

ネットワークカード４４０は、パルストランス４３（図７参照）を含まない点が実施の形態３のネットワークカード３４０と異なる。ネットワークカード４４０は、一対の端子４１Ａ、４１Ｂ、チョークコイル４２、ＰＨＹ回路５０、及びデータリンク回路６０を含む。

なお、図８では、ＰＨＹ回路５０の内部にオペアンプ５１を示す。オペアンプ５１は、電源Ｖｃｃから電源供給を受け、シグナルグランドＳＧに接続されている。オペアンプ５１は、データのアナログ/デジタル変換（ＡＤ変換、ＤＡ変換）を行う際に、高速伝送路１０側から入力されるデータを増幅してデータリンク回路６０に出力する。

ここで、ＰＨＹ回路５０の電源Ｖｃｃの電圧値をＶｃｃ、ダイオード１４０Ａ、１４０Ｂのバイアス電圧（電圧降下）をＶｄ、ダイオード１４０Ａ、１４０Ｂのオン電流（バイアス電流）をＩとする。

この場合に、抵抗器１３０Ａ、１３０Ｂの抵抗値Ｒ１、Ｒ２は、Ｒ１＝Ｒ２＝（Ｖｃｃ／２−Ｖｄ）／Ｉであり、抵抗器３５０Ａ、３５０Ｂの抵抗値Ｒ４、Ｒ５は、Ｒ４＝Ｒ５＝（Ｖｃｃ／２）／Ｉとなる。

ここで、抵抗器１３０Ａ、１３０Ｂの抵抗値Ｒ１、Ｒ２と、抵抗器３５０Ａ、３５０Ｂの抵抗値Ｒ４、Ｒ５とを求めるにあたり、電圧値として（Ｖｃｃ／２）を用いるのは、高速伝送路１０を伝送されるデータの信号波高値（ピーク・トゥ・ピークの値）をなるべく大きく取るために、電源電圧Ｖｃｃの半分の値を用いたものである。

また、実施の形態４のサーバ２０Ｄは、ネットワークカード４４０がパルストランス４３（図７参照）を含まないため、電源Ｖｃｃの電圧を２．５Ｖとし、分岐点１１２Ａ、１１２Ｂの電位を１．３Ｖとする。

この条件の下では、抵抗器１３０Ａ、１３０Ｂの抵抗値Ｒ１、Ｒ２は、Ｒ１＝Ｒ２＝（１．３−０．６）／Ｉであり、抵抗器３５０Ａ、３５０Ｂの抵抗値Ｒ４、Ｒ５は、Ｒ４＝Ｒ５≒１．２×Ｉとなる。これより、Ｒ１≒０．５８３×Ｒ４となる。

また、高速伝送路１０の特性インピーダンスをＺｎとすると、Ｚｎは、Ｚｎ＝Ｒ１×Ｒ４／（Ｒ１＋Ｒ４）で表すことができる。高速伝送路１０の特性インピーダンスＺｎを１００Ωとすると、抵抗器１３０Ａ、１３０Ｂと抵抗器３５０Ａ、３５０Ｂの合成抵抗値を１００Ωにすれば良いことが分かる。

従って、抵抗器１３０Ａ（抵抗値Ｒ１）と抵抗器３５０Ａ（抵抗値Ｒ４）の合成抵抗は２００Ωになる。

これより、Ｒ１×Ｒ４／（Ｒ１＋Ｒ４）＝２００であり、Ｒ１≒０．５８３×Ｒ４であることから、Ｒ４＝２００×１．５８３／０．５８３＝５４３≒５６０Ωとなる。また、Ｒ１≒０．５８３×Ｒ４であることから、Ｒ１＝３３０Ωとなる。

以上より、抵抗器１３０Ａ、１３０Ｂの抵抗値Ｒ１、Ｒ２を３３０Ωに設定し、抵抗器３５０Ａ、３５０Ｂの抵抗値Ｒ４、Ｒ５を５６０Ωに設定すればよい。

なお、このときダイオード１４０Ａ、１４０Ｂに流れるバイアス電流Ｉは、Ｒ４＝Ｒ５≒１．２×Ｉより、Ｉ＝１．２／Ｒ４＝２．１ｍＡとなる。

電源Ｖｃｃの電圧（Ｖｃｃ）、抵抗器１３０Ａ、１３０Ｂの抵抗値Ｒ１、Ｒ２、及び抵抗器３５０Ａ、３５０Ｂの抵抗値Ｒ４、Ｒ５を、一例として上述のように設定することにより、実施の形態４のサージ保護回路４００は、実施の形態３のサージ保護回路３００と同様の動作を実現することができる。

従って、実施の形態４のサージ保護回路４００は、実施の形態３のサージ保護回路３００と同様に、分岐点１１２Ａ、１１２Ｂと端子１０２Ａ、１０２Ｂとの間に、浮遊容量が小さいダイオード１４０Ａ、１４０Ｂをそれぞれ挿入しているため、伝送特性の劣化を抑制でき、高速伝送路１０への対応が容易である。

このため、実施の形態４によれば、高速伝送路１０に適したサージ保護回路４００を提供することができる。

＜実施の形態５＞
図９は、実施の形態５のサージ保護回路５００と周辺の回路構成とを示す図である。

実施の形態５のサージ保護回路５００は、サーバ２０Ｅに含まれている。実施の形態５のサーバ２０Ｅは、サージ保護回路５００とネットワークカード４４０とを含む。

実施の形態５のサーバ２０Ｅは、実施の形態４のサーバ２０Ｄ（図８参照）のサージ保護回路４００をサージ保護回路５００に置き換えたものであり、その他の構成は、実施の形態４のサーバ２０Ｄと同様である。

サージ保護回路５００は、端子１０１Ａ、１０１Ｂ、１０２Ａ、１０２Ｂ、線路１１０Ａ、１１０Ｂ、クランプ回路１２０Ａ、１２０Ｂ、抵抗器１３０Ａ、１３０Ｂ、ダイオード１４０Ａ、１４０Ｂ、抵抗器３５０Ａ、３５０Ｂ、ダイオード５６０Ａ、５６０Ｂ、抵抗器５７０Ａ、５７０Ｂ、及び線路５８０Ａ、５８０Ｂを含む。

すなわち、実施の形態５のサージ保護回路５００は、実施の形態４のサージ保護回路４００に、ダイオード５６０Ａ、５６０Ｂ、抵抗器５７０Ａ、５７０Ｂ、及び線路５８０Ａ、５８０Ｂを追加した構成を有する。

また、サージ保護回路５００は、上述のようにダイオード５６０Ａ、５６０Ｂ、抵抗器５７０Ａ、５７０Ｂ、及び線路５８０Ａ、５８０Ｂを追加したことに伴い、抵抗器１３０Ａ、１３０Ｂの抵抗値が、実施の形態４のサージ保護回路４００において対応する抵抗値と異なる。

ダイオード５６０Ａ、５６０Ｂは、それぞれ、分岐点１１３Ａ、１１３Ｂと、端子１０２Ａ、１０２Ｂとの間に挿入されている。ダイオード５６０Ａ、５６０Ｂは、第２半導体スイッチ素子の一例である。

ダイオード５６０Ａ、５６０Ｂのアノードは、それぞれ、分岐点１１３Ａ、１１３Ｂに接続され、ダイオード５６０Ａ、５６０Ｂのカソードは、それぞれ、端子１０２Ａ、１０２Ｂに接続される。

すなわち、ダイオード５６０Ａ、５６０Ｂは、それぞれ、分岐点１１３Ａ、１１３Ｂから端子１０２Ａ、１０２Ｂに向かう整流方向を有する。これは、ダイオード１４０Ａ、１４０Ｂの整流方向とは逆方向である。

また、ダイオード５６０Ａ、５６０Ｂは、ダイオード１４０Ａ、１４０Ｂと等しいバイアス電圧（電圧降下）Ｖｄ（＝０．６Ｖ）を有する。

抵抗器５７０Ａ、５７０Ｂは、分岐点１１４Ａ、１１４Ｂと、シグナルグランドＳＧとの間の一対の線路に、それぞれ挿入されている。分岐点１１４Ａ、１１４Ｂは、ダイオード５６０Ａ、５６０Ｂのカソードと、端子１０２Ａ、１０２Ｂとの間において、それぞれ、線路１１０Ａ、１１０Ｂから分岐する点である。

抵抗器５７０Ａ、５７０Ｂは、それぞれ、線路１１０Ａ、１１０Ｂの分岐点１１４Ａ、１１４Ｂと、シグナルグランドＳＧとの間に挿入されている。抵抗器５７０Ａ、５７０Ｂは、それぞれ、電源Ｖｃｃから抵抗器１３０Ａ、１３０Ｂを経て、ダイオード５６０Ａ、５６０Ｂに流れる順方向のバイアス電流をシグナルグランドＳＧに誘導するために設けられている。

抵抗器５７０Ａ、５７０Ｂの抵抗値は、それぞれ、ダイオード５６０Ａ、５６０Ｂをオンにさせるために必要なバイアス電圧がダイオード５６０Ａ、５６０Ｂに印加されるように、適切な値に設定すればよい。

線路５８０Ａ、５８０Ｂは、それぞれ、クランプ回路１２０Ａ、１２０Ｂに接続されるフレームグランドＦＧと、抵抗器１３０Ａ、１３０Ｂに接続されるシグナルグランドＳＧとを接続している。

ここで、ＰＨＹ回路５０の電源Ｖｃｃの電圧値を２．５Ｖ、ダイオード１４０Ａ、１４０Ｂのカソードに接続される分岐点１１２Ａ、１１２Ｂにおける電位を０．７Ｖ、ダイオード１４０Ａ、１４０Ｂ、５６０Ａ、５６０Ｂのオン電流（バイアス電流）をＩとする。また、ダイオード１４０Ａ、１４０Ｂのバイアス電圧（電圧降下）は、０．６Ｖである。

また、雷サージが発生していない場合には、ダイオード１４０Ａ、１４０Ｂ、５６０Ａ、５６０Ｂは、電源Ｖｃｃから抵抗器３５０Ａ、３５０Ｂを介して供給されるバイアス電圧によってオンにされる。実施の形態５では、抵抗器３５０Ａ、３５０Ｂは、ダイオード１４０Ａ、１４０Ｂ、５６０Ａ、５６０Ｂに順方向バイアス電圧を印加する電力供給線に挿入されている抵抗器の一例である。

回路の対称性から、抵抗器１３０Ａ、１３０Ｂの抵抗値Ｒ１、Ｒ２と、抵抗器５７０Ａ、５７０Ｂの抵抗値Ｒ６、Ｒ７とは等しくされる。

従って、抵抗器１３０Ａ、１３０Ｂの抵抗値Ｒ１、Ｒ２と、抵抗器５７０Ａ、５７０Ｂの抵抗値Ｒ６、Ｒ７とは、Ｒ１＝Ｒ２＝Ｒ６＝Ｒ７＝０．７Ｖ／Ｉである。

また、抵抗器３５０Ａ、３５０Ｂの抵抗値Ｒ４、Ｒ５は、Ｒ４＝Ｒ５＝１．２Ｖ／２Ｉ＝０．６Ｖ／Ｉとなる。

従って、０．７Ｖ／Ｒ１＝０．６／Ｒ４となり、Ｒ１＝（０．７／０．６）×Ｒ４＝１．１６７×Ｒ４と求まる。

また、高速伝送路１０の特性インピーダンスＺｎを１００Ωとすると、抵抗器１３０Ａ、１３０Ｂ、抵抗器３５０Ａ、３５０Ｂ、及び抵抗器５７０Ａ、５７０Ｂの合成抵抗値を１００Ωにすれば良いことが分かる。

すなわち、Ｒ１、Ｒ２、Ｒ４、Ｒ５、Ｒ６、Ｒ７の合成抵抗値が１００Ωになればよい。

従って、抵抗器１３０Ａ（抵抗値Ｒ１）、抵抗器３５０Ａ（抵抗値Ｒ４）、及び抵抗器５７０Ａ（抵抗値Ｒ６）の合成抵抗値を２００Ωにすればよい。

ここで、抵抗器１３０Ａ（抵抗値Ｒ１）と抵抗器５７０Ａ（抵抗値Ｒ６）の合成抵抗値をＲ１６とすると、Ｒ１６＝Ｒ１／２＝０．５８３×Ｒ４である。このため、Ｒ１６×Ｒ４／（Ｒ１６＋Ｒ４）＝２００となる。

従って、０．５８３×Ｒ４／１．５８３＝２００となり、Ｒ４＝２００×１．５８３／０．５８３≒５４３≒５６０Ωと求まる。

以上より、抵抗器３５０Ａ、３５０Ｂの抵抗値Ｒ４、Ｒ５は、５６０Ωに設定すればよい。

また、Ｒ１＝１．１６７×Ｒ４であるため、Ｒ１＝６３４≒６８０Ωに設定すればよい。これより、抵抗器１３０Ａ、１３０Ｂの抵抗値Ｒ１、Ｒ２は、６８０Ωに設定すればよい。

このとき、ダイオード１４０Ａ、１４０Ｂ、５６０Ａ、５６０Ｂに流れるバイアス電流Ｉは、Ｉ＝０．６／Ｒ４＝１．１ｍＡとなる。

以上のように、電源Ｖｃｃの電圧（Ｖｃｃ）、抵抗器１３０Ａ、１３０Ｂの抵抗値Ｒ１、Ｒ２、抵抗器３５０Ａ、３５０Ｂの抵抗値Ｒ４、Ｒ５、抵抗器５７０Ａ、５７０Ｂの抵抗値Ｒ６、Ｒ７を、一例として上述のように設定することにより、実施の形態５のサージ保護回路５００は、実施の形態４のサージ保護回路４００と同様の動作を実現することができる。

すなわち、雷サージの生じていない通常時は、ダイオード１４０Ａ、１４０Ｂ、５６０Ａ、５６０Ｂがオンになることにより、サージ保護回路５００は、端子１０１Ａ、１０１Ｂと、端子１０２Ａ、１０２Ｂとの間の線路１１０Ａ、１１０Ｂで双方向にデータ通信を行うことが可能になる。

このため、サージ保護回路５００及び高速伝送路１０を介して、サーバ２０Ｅとサーバ３０との間で双方向のデータ通信が可能になる。

なお、ダイオード５６０Ａ、５６０Ｂは、ダイオード１４０Ａ、１４０Ｂと同様に浮遊容量が小さいため、実施の形態５のサージ保護回路５００を高速伝送路１０に接続しても、実施の形態４と同様に、伝送特性の劣化を抑制することができる。

また、高速伝送路１０に雷が落ちて雷サージが生じた場合には、実施の形態４のサージ保護回路４００と同様に、雷サージ電圧はクランプ回路１２０Ａ又は１２０Ｂによってクランプされ、クランプ電圧によってダイオード１４０Ａ、１４０Ｂに逆方向バイアスが印加され、ダイオード１４０Ａ、１４０Ｂはオフになる。

このため、雷サージ電圧は、サージ保護回路５００によって遮断される。従って、サージ保護回路５００で、ネットワークカード４４０と、ネットワークカード４４０を含むサーバ２０Ｅとを保護することができる。

以上のように、実施の形態５のサージ保護回路５００は、実施の形態４のサージ保護回路４００と同様に、分岐点１１２Ａ、１１２Ｂと端子１０２Ａ、１０２Ｂとの間に、浮遊容量が小さいダイオード１４０Ａ、１４０Ｂ、５６０Ａ、５６０Ｂをそれぞれ挿入しているため、伝送特性の劣化を抑制でき、高速伝送路１０への対応が容易である。

このため、実施の形態５によれば、高速伝送路１０に適したサージ保護回路５００を提供することができる。

以上、本発明の例示的な実施の形態のサージ保護回路、及び、通信装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）
高速伝送路に接続される第１端子と、
ＰＨＹ回路に接続される第２端子と、
前記第１端子と前記第２端子との間の線路から分岐して接続され、前記第１端子に入力される電圧を所定のクランプ電圧にクランプするクランプ部と、
前記線路から前記クランプ部が分岐する分岐点と、前記第２端子との間に配設され、前記第２端子から前記第１端子(101A,101B)に向かう整流方向を有し、前記クランプ部のクランプ電圧よりも高い逆耐圧を有する半導体スイッチ素子と
を含む、サージ保護回路。
（付記２）
前記クランプ部と前記半導体スイッチ素子との間で一端が前記線路に接続され、他端が接地される信号グランド線と、
前記信号グランド線に挿入される抵抗器と
をさらに含む、付記１記載のサージ保護回路。
（付記３）
前記半導体スイッチ素子には、前記半導体スイッチ素子と前記第２端子との間から、又は、前記第２端子から、順方向バイアス電圧が印加される、付記１又は２記載のサージ保護回路。
（付記４）
前記半導体スイッチ素子と前記第２端子との間で前記線路から分岐して電源に接続され、前記前記半導体スイッチ素子に順方向バイアス電圧を印加する電力供給線をさらに含む、付記３記載のサージ保護回路。
（付記５）
前記半導体スイッチ素子は、前記第２端子から前記第１端子に向かう方向の整流方向を有するダイオードである、付記１乃至４のいずれか一項記載のサージ保護回路。
（付記６）
前記半導体スイッチ素子と前記第２端子との間に配設され、前記半導体スイッチ素子から前記第２端子に向かう方向の整流方向を有する第２半導体スイッチ素子と、
前記半導体スイッチ素子と前記第２半導体スイッチ素子との接続点から、前記半導体スイッチ素子及び前記第２半導体スイッチ素子に順方向バイアス電圧を印加する電力供給線と
をさらに含む、付記１記載のサージ保護回路。
（付記７）
前記クランプ部は、バリスタとダイオードをブリッジ接続したクランプ回路、又は、ガスチューブである、付記１乃至６のいずれか一項記載のサージ保護回路。
（付記８）
ＰＨＹ回路と、
前記ＰＨＹ回路に接続される演算処理部と、
前記ＰＨＹ回路に接続されるサージ保護回路と
を含む、通信装置であって、
前記サージ保護回路は、
高速伝送路に接続される第１端子と、
前記ＰＨＹ回路に接続される第２端子と、
前記第１端子と前記第２端子との間の線路から分岐して接続され、前記第１端子に入力される電圧を所定のクランプ電圧にクランプするクランプ部と、
前記線路から前記クランプ部が分岐する分岐点と、前記第２端子との間に配設され、前記第２端子から前記第１端子に向かう整流方向を有し、前記クランプ部のクランプ電圧よりも高い逆耐圧を有する半導体スイッチ素子と
を有する、通信装置。

１００、１００Ａ、１００Ｂ サージ保護回路
２０、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、３０ サーバ
１０、１０Ａ、１０Ｂ 高速伝送路
４０、４０Ａ、４０Ｂ ネットワークカード
４１Ａ、４１Ｂ 端子
４２ チョークコイル
４３ パルストランス
４４ 抵抗器
５０ ＰＨＹ回路
６０ データリンク回路
１０１Ａ、１０１Ｂ、１０２Ａ、１０２Ｂ 端子
１１０Ａ、１１０Ｂ 線路
１２０Ａ、１２０Ｂ クランプ回路
１３０Ａ、１３０Ｂ 抵抗器
１４０Ａ、１４０Ｂ ダイオード
２００ サージ保護回路
２２０Ａ、２２０Ｂ ガスチューブ
３００ サージ保護回路
３４０ ネットワークカード
３５０Ａ、３５０Ｂ 抵抗器
４００ サージ保護回路
４４０ ネットワークカード
５００ サージ保護回路
５６０Ａ、５６０Ｂ ダイオード
５７０Ａ、５７０Ｂ 抵抗器
５８０Ａ、５８０Ｂ 線路

Claims (6)

1. 高速伝送路に接続される第１端子と、
   ＰＨＹ回路に接続される第２端子と、
   前記第１端子と前記第２端子との間の線路から分岐して接続され、前記第１端子に入力される電圧を所定のクランプ電圧にクランプするクランプ部と、
   前記線路から前記クランプ部が分岐する分岐点と、前記第２端子との間に配設され、前記第２端子から前記第１端子に向かう整流方向を有し、前記クランプ部のクランプ電圧よりも高い逆耐圧を有する半導体スイッチ素子と、
   前記クランプ部と前記半導体スイッチ素子との間で一端が前記線路に接続され、他端が接地される信号グランド線と、
   前記信号グランド線に挿入される抵抗器と
   を含む、サージ保護回路。
2. 前記半導体スイッチ素子には、前記半導体スイッチ素子と前記第２端子との間から、又は、前記第２端子から、順方向バイアス電圧が印加される、請求項１記載のサージ保護回路。
3. 前記半導体スイッチ素子は、前記第２端子から前記第１端子に向かう方向の整流方向を有するダイオードである、請求項１又は２記載のサージ保護回路。
4. 前記半導体スイッチ素子と前記第２端子との間に配設され、前記半導体スイッチ素子から前記第２端子に向かう方向の整流方向を有する第２半導体スイッチ素子と、
   前記半導体スイッチ素子と前記第２半導体スイッチ素子との接続点から、前記半導体スイッチ素子及び前記第２半導体スイッチ素子に順方向バイアス電圧を印加する電力供給線と
   をさらに含む、請求項１記載のサージ保護回路。
5. 前記クランプ部は、バリスタとダイオードをブリッジ接続したクランプ回路、又は、ガスチューブである、請求項１乃至４のいずれか一項記載のサージ保護回路。
6. ＰＨＹ回路と、
   前記ＰＨＹ回路に接続される演算処理部と、
   前記ＰＨＹ回路に接続されるサージ保護回路と
   を含む、通信装置であって、
   前記サージ保護回路は、
   高速伝送路に接続される第１端子と、
   前記ＰＨＹ回路に接続される第２端子と、
   前記第１端子と前記第２端子との間の線路から分岐して接続され、前記第１端子に入力される電圧を所定のクランプ電圧にクランプするクランプ部と、
   前記線路から前記クランプ部が分岐する分岐点と、前記第２端子との間に配設され、前記第２端子から前記第１端子に向かう整流方向を有し、前記クランプ部のクランプ電圧よりも高い逆耐圧を有する半導体スイッチ素子と、
   前記クランプ部と前記半導体スイッチ素子との間で一端が前記線路に接続され、他端が接地される信号グランド線と、
   前記信号グランド線に挿入される抵抗器と
   を有する、通信装置。

Images