JP2019118162A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】複数種類の電源電圧に対応しながら、消費電力が異なる複数の動作状態において電力の使用効率を高め得るようにする。【解決手段】画像形成装置の電源部３は、電圧検出回路４６及びＰＦＣ制御回路４７により、商用電源から供給される交流電圧の大きさ及びパワーセーブ信号に応じて、ＰＦＣ回路部４４ＰＦＣを通常通り動作させるか又は昇圧比を変化させるか或いはその動作を停止させるようにした。これにより電源部３は、商用電源の交流電圧に関わらず、パワーセーブ状態及び通常状態の何れにおいても、入力される交流電圧を高い効率で変換して浪費を抑えながら、直流電圧を安定的に出力することができる。【選択図】図５

Description

本発明は電源装置及び画像形成装置に関し、例えば画像形成装置（以下プリンタとも呼ぶ）に適用して好適なものである。

従来、プリンタにおいては、電源回路が組み込まれており、この電源回路において、商用電源から交流電圧の供給を受け、該交流電圧を所定の直流電圧（例えば２４［Ｖ］や５［Ｖ］等）に変換した上で、画像形成部や制御部等の各部に供給するものが広く普及している。この電源回路としては、ＰＦＣ（Power Factor Correction）回路を組み込むことにより、力率を改善するものも提案されている（例えば、特許文献１参照）。

特開２０１７−１０２２０２号公報（図１等）

ところで商用電源の電圧は、国や地域によって相違しており、大きく分けて約１００［Ｖ］又は約２３０［Ｖ］となっている。例えば日本では、ＡＣ（Alternating Current）１００［Ｖ］及びＡＣ２００［Ｖ］が普及している。そこでプリンタの電源回路は、約１００［Ｖ］及び約２３０［Ｖ］の双方に対応し得るように設計されており、何れの交流電圧が供給された場合であっても、所望の直流電圧を生成し得るようになっている。

またプリンタは、コンピュータ装置等の上位装置から印刷すべきデータの受信を待ち受けている場合のように印刷処理を行っていない場合、一部の動作を停止させて消費電力を低減させる、いわゆるパワーセーブ状態で動作するようになっている。しかしながらプリンタの電源回路は、供給される交流電圧により、パワーセーブ状態においてＰＦＣ回路の効率が却って悪化し、消費電力が増加してしまう場合がある、という問題があった。

本発明は以上の点を考慮してなされたもので、複数種類の電源電圧に対応しながら、消費電力が異なる複数の動作状態において電力の使用効率を高め得る電源装置及び画像形成装置を提案しようとするものである。

かかる課題を解決するため本発明の電源装置においては、交流電源から供給される交流電圧を整流して直流電圧とする整流回路と、整流回路により整流された直流電圧の力率を改善し、所定の通常電圧で出力可能なＰＦＣ（Power Factor Correction）回路と、直流電圧を平滑化する平滑回路と、直流電圧の大きさを変換するＤＣ（Direct Current）−ＤＣ変換部と、消費電力を低減させるパワーセーブ状態において、交流電源から供給される交流電圧の大きさが所定の閾値電圧未満であれば、ＰＦＣ回路から出力される直流電圧の大きさを通常電圧よりも低減させ、交流電源から供給される交流電圧の大きさが閾値電圧以上であれば、ＰＦＣ回路の動作を停止させるよう、ＰＦＣ回路を制御するＰＦＣ制御回路とを設けるようにした。

また本発明の画像形成装置においては、電源装置から供給される直流電圧を用いて動作し媒体に画像を形成する画像形成装置であって、電源制御回路は、交流電源から供給される交流電圧を整流して直流電圧とする整流回路と、整流回路により整流された直流電圧の力率を改善し、所定の通常電圧で出力可能なＰＦＣ回路と、直流電圧を平滑化する平滑回路と、直流電圧の大きさを変換するＤＣ−ＤＣ変換部と、消費電力を低減させるパワーセーブ状態において、交流電源から供給される交流電圧の大きさが所定の閾値電圧未満であれば、ＰＦＣ回路から出力される直流電圧の大きさを通常電圧よりも低減させ、交流電源から供給される交流電圧の大きさが閾値電圧以上であれば、ＰＦＣ回路の動作を停止させるよう、ＰＦＣ回路を制御するＰＦＣ制御回路とを設けるようにした。

本発明は、パワーセーブ状態において、交流電源の交流電圧が比較的低い場合、ＰＦＣ回路から出力する直流電圧を通常電圧よりも低減させ、交流電源の交流電圧が比較的高い場合、ＰＦＣ回路の動作を停止させる。これにより本発明は、パワーセーブ状態において、交流電源の交流電圧に関わらず、ＰＦＣ回路から供給される直流電流を基にＤＣ−ＤＣ変換部により所望の直流電圧を生成でき、且つ消費電力を抑えることができる。

本発明によれば、複数種類の電源電圧に対応しながら、消費電力が異なる複数の動作状態において電力の使用効率を高め得る電源装置及び画像形成装置を実現できる。

画像形成装置の構成を示す略線図である。 画像形成ユニットの構成を示す略線図である。 画像形成装置の回路構成を示す略線図である。 動作状態遷移処理手順を示すフローチャートである。 電源部の回路構成を示す略線図である。 電源供給動作手順を示すフローチャートである。 電源部における各部の波形（１００［Ｖ］）を示す略線図である。 電源部における各部の波形（２３０［Ｖ］）を示す略線図である。 仮想的な電源部の回路構成を示す略線図である。 仮想的な電源部における各部の波形を示す略線図である。

以下、発明を実施するための形態（以下実施の形態とする）について、図面を用いて説明する。

［１．画像形成装置の構成］
［１−１．各部の構成］
図１に示すように、画像形成装置１は、いわゆるプリンタであり、例えばＡ３サイズやＡ４サイズ等の大きさでなる用紙Ｐに対し、所望のカラー画像を印刷することができる。この画像形成装置１は、略箱型に形成された筐体２の内部に電源部３、制御部４、用紙給紙部５、画像形成部６、定着部７及び用紙排出部８といった複数のブロックが配置されている。因みに以下では、図１における右端部分を画像形成装置１の正面とし、この正面と対峙して見た場合の上下方向、左右方向及び前後方向をそれぞれ定義した上で説明する。

電源部３は、後述する商用電源に接続されており、例えば１００［Ｖ］や２３０［Ｖ］等の交流電圧が供給されると、これを例えば２４［Ｖ］や５［Ｖ］等の直流電圧に変換し、制御部４等の各ブロックに供給する（詳しくは後述する）。

制御部４は、コンピュータ装置等の上位装置（図示せず）と無線又は有線により接続されており、全体を統括制御するようになっている。制御部４は、上位装置から印刷対象の画像を表す画像データが与えられると共に当該画像データの印刷が指示されると、用紙Ｐの表面に印刷画像を形成する印刷処理を実行する。

用紙給紙部５は、筐体２内の最下部及び前部に配置されており、該最下部に媒体としての用紙Ｐを収容する給紙トレイ１１が設けられている。給紙トレイ１１の前上側には、該給紙トレイ１１から用紙Ｐを前方へ送り出すピックアップローラ１２が設けられ、その前側に、２個１対のローラでなり用紙Ｐを１枚ずつに分離して前方へ送り出す分離ローラ対１３が設けられている。この分離ローラ対１３の前側ないし上側には、用紙Ｐを搬送路Ｕに沿って前上方ないし後上方へ案内する搬送ガイド１４が設けられ、さらに該搬送ガイド１４の上端近傍に、２個１対のローラでなり用紙Ｐを送り出すレジストローラ対１５が配置されている。

用紙給紙部５は、制御部４の制御に基づいて各ローラを適宜回転させることにより、給紙トレイ１１に集積された状態で収容されている用紙Ｐを１枚ずつ分離しながらピックアップし、搬送ガイド１４により搬送路Ｕに沿って前上方へ進行させ、やがてレジストローラ対１５に当接させる。レジストローラ対１５は、回転が適宜抑制されており、用紙Ｐに摩擦力を作用させることにより、進行方向に対して該用紙Ｐの側辺が傾斜する、いわゆる斜行を修正し、先頭及び末尾の端辺を左右に沿わせた状態としてから、進行させる。続いて用紙給紙部５は、用紙Ｐを後方の画像形成部６に引き渡す。

画像形成部６は、筐体２の中央上寄りに配置されている。この画像形成部６の下側、すなわち筐体２の中央付近には、前側及び後側にそれぞれ配置されたベルトローラの周囲に、無端ベルトでなる転写ベルト２０が張架されている。転写ベルト２０のうち上側に張架された部分の上面は、用紙給紙部５におけるレジストローラ対１５の中心付近から後方に延長された搬送路Ｕの一部を形成している。転写ベルト２０は、ベルトローラに駆動力が供給されると、図の反時計回りに走行することにより、用紙給紙部５から引き渡された用紙Ｐを上面に乗せた状態で、後方へ搬送することができる。

また画像形成部６には、転写ベルト２０の上側に、搬送路Ｕに沿うようにして、４個の画像形成ユニット２１Ｋ、２１Ｙ、２１Ｍ及び２１Ｃが前側から後側に向かって順次配置されている。画像形成ユニット２１Ｋ、２１Ｙ、２１Ｍ及び２１Ｃ（以下これらをまとめて画像形成ユニット２１とも呼ぶ）は、ブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）及びシアン（Ｃ）の各色にそれぞれ対応しているものの、色のみが相違しており、何れも同様に構成されている。

画像形成ユニット２１は、図２に模式的な側面図を示すように、ローラ保持部３１、トナーカートリッジ３２、プリントヘッド３３により構成されており、その下側に配置された転写ローラ２２との間に転写ベルト２０を挟んでいる。因みに画像形成ユニット２１及びこれを構成する各部品は、用紙Ｐにおける左右方向の長さに応じて、左右方向に十分な長さを有している。このため多くの部品は、前後方向や上下方向の長さに対して左右方向の長さが比較的長くなっており、左右方向に沿って細長い形状に形成されている。

トナーカートリッジ３２は、現像剤としてのトナーを収容しており、ローラ保持部３１内に形成されたトナー収容部３４の上方に取り付けられている。このトナーカートリッジ３２は、収容しているトナーを下方のトナー収容部３４へ供給する。ローラ保持部３１には、トナー収容部３４の他、トナー供給ローラ３５、現像ローラ３６、感光体ドラム３８及び帯電ローラ３９が組み込まれている。トナー供給ローラ３５は、現像ローラ３６、感光体ドラム３８及び帯電ローラ３９は、何れも中心軸を左右方向に沿わせた円柱状に形成され、それぞれ帯電し得るようになっている。

このローラ保持部３１は、図示しないモータから駆動力が供給されることにより、トナー供給ローラ３５、現像ローラ３６及び帯電ローラ３９を矢印Ｎ２方向（図中の反時計回り）へ回転させると共に、感光体ドラム３８を矢印Ｎ１方向（図中の時計回り）へ回転させる。さらにローラ保持部３１は、トナー供給ローラ３５、現像ローラ３６及び帯電ローラ３９にそれぞれ所定のバイアス電圧を印加することにより、それぞれ帯電させる。

トナー供給ローラ３５は、帯電によりトナー収容部３４内のトナーを周側面に付着させ、回転によりこのトナーを現像ローラ３６の周側面に付着させる。現像ローラ３６は、図示しない規制ブレードによって周側面から余分なトナーが除去された後、この周側面を感光体ドラム３８の周側面に当接させる。このとき現像ローラ３６の周側面に付着しているトナーは、マイナス電位に帯電している。

一方、帯電ローラ３９は、帯電した状態で感光体ドラム３８と当接することにより、当該感光体ドラム３８の周側面を一様にマイナスに帯電させる。プリントヘッド３３には、多数のＬＥＤ（Light Emitting Diode）でなる発光素子が、主走査方向である左右方向に沿って直線状に配置されている。このプリントヘッド３３は、制御部４（図１）から供給される画像データ信号に基づいた発光パターンで発光することにより感光体ドラム３８を露光し、光を照射した箇所のみ電位を上昇させる。これにより感光体ドラム３８は、その上端近傍において周側面に静電潜像が形成される。

続いて感光体ドラム３８は、矢印Ｎ１方向へ回転することにより、この静電潜像を形成した箇所を現像ローラ３６と当接させる。これにより感光体ドラム３８の周側面には、静電潜像に基づいてトナーが付着し、画像データに基づいたトナー画像が現像される。

転写ローラ２２は、感光体ドラム３８の真下に位置しており、その周側面における上端近傍と該感光体ドラム３８の下端近傍との間に、転写ベルト２０の上側部分を挟んでいる。この転写ローラ２２は、所定のバイアス電圧が印加されると共に、転写ベルト２０により矢印Ｎ２方向へ連れ回る。これにより画像形成ユニット２１は、搬送路Ｕに沿って用紙Ｐが搬送されていた場合、感光体ドラム３８の周側面に現像されたトナー画像をこの用紙Ｐに転写することができる。

このようにして各画像形成ユニット２１は、搬送路Ｕに沿って前方から搬送されて来る用紙Ｐに対し、それぞれの色によるトナー画像を順次転写して重ねながら、後方へ進行させていく。

定着部７（図１）は、画像形成部６の後側に配置されており、搬送路Ｕの上側及び下側にそれぞれ定着ローラ２４が配置されている。このうち上側の定着ローラ２４は、回転可能に構成されており、その内部に、例えばハロゲンランプでなり定着ローラ２４を加熱するヒータ２５が組み込まれている。また、定着ローラ２４の上側には、該定着ローラ２４の温度を検出する温度検出センサ２６が配置されている。

この定着部７は、予めヒータ２５により定着ローラ２４を加熱しておき、トナー画像が転写された用紙Ｐが搬送路Ｕに沿って搬送されてくると、定着ローラ２４同士の間にこの用紙Ｐを挟み込んで当接し、熱及び圧力を加えてトナー画像を用紙Ｐに定着させた上で、後方へ送り出す。

用紙排出部８は、定着部７の後側に配置されている。この用紙排出部８は、用紙給紙部５と一部類似した構成となっており、用紙Ｐを案内する搬送ガイド２８及び排出ローラ対２９等が搬送路Ｕに沿って配置されている。この用紙排出部８は、制御部４の制御に従って各搬送ローラ対を適宜回転させることにより、定着部７から引き渡される用紙Ｐを搬送ガイド２８に沿って後上方へ向けてから前方へ向けるように搬送し、回転する排出ローラ対２９により、筐体２の上面に形成された排出トレイ２Ｔへ排出する。

［１−２．回路構成］
次に、画像形成装置１の回路構成について、図３を参照しながら説明する。電源部３は、保護素子４１及びフィルタ４２を介して外部の商用電源ＰＳに接続されている。交流電源としての商用電源ＰＳは、正弦波でなる交流電圧を供給しており、該交流電圧の実効値が９０〜１４０［Ｖ］の比較的低い値、又は１９８〜２６４［Ｖ］の比較的高い値となっている。説明の都合上、以下では、９０〜１４０［Ｖ］の比較的低い交流電圧の代表例として１００［Ｖ］を用い、１９８〜２６４［Ｖ］の比較的高い交流電圧の代表例として２３０［Ｖ］を用いる。

保護素子４１は、過電流保護用のヒューズや雷サージ保護用のバリスタ（非直線性抵抗素子）等により構成され、過電流により電源部３が損傷することを阻止する。フィルタ４２は、コモンモードチョークコイル、或いはチョークコイル及びコンデンサ等により構成され、交流電圧から比較的高い周波数のノイズを除去する。

電源部３には、交流電圧を整流して直流電圧とする整流回路４３、力率の改善及び平滑化を行うＰＦＣ／平滑回路４４、直流電圧の大きさを変換するＤＣ（Direct Current）−ＤＣ変換部４５、電圧を検出する電圧検出回路４６、及びＰＦＣ回路の制御を行うＰＦＣ制御回路４７が設けられている（詳しくは後述する）。

制御部４には、種々の演算処理を行うＣＰＵ（Central Processing Unit）５１が設けられ、このＣＰＵ５１にＲＯＭ（Read Only Memory）５２及びＲＡＭ（Random Access Memory）５３がそれぞれ接続されている。ＣＰＵ５１は、ＲＯＭ５２から所定のプログラムを読み出し、ＲＡＭ５３をワークエリアとして使用しながら、印刷処理や動作状態遷移処理等の種々の処理を行う。

また制御部４には、高圧電源５４、アクチュエータ駆動部５５、ヘッド制御部５６、センサオンオフ回路５７及び温度検出部５８が設けられている。高圧電源５４は、ＣＰＵ５１の制御に従い、比較的高い電圧（例えば数百［Ｖ］）を生成し、これを画像形成部６のトナー供給ローラ３５、現像ローラ３６、帯電ローラ３９および転写ローラ２２にそれぞれ供給する。

アクチュエータ駆動部５５は、ＣＰＵ５１の制御に従い、メインモータ６１、給紙モータ６２及びレジストモータ６３といった複数のモータ等（すなわちアクチュエータ）をそれぞれ駆動させる。各モータは、それぞれ回転することにより、各部のローラやドラム等に駆動力を伝達し、それぞれを適宜回転させる。

ヘッド制御部５６は、ＣＰＵ５１から印刷すべき画像データの供給を受けると、この画像データに基づいた発光信号を生成し、これを画像形成部６のプリントヘッド３３へ供給する。これによりプリントヘッド３３は、画像データに応じた発光パターンで各ＬＥＤ素子を発光させ、感光体ドラム３８（図２）を適宜感光させて静電潜像を形成する。

センサオンオフ回路５７は、ＣＰＵ５１の制御に従い、各部に設置された各種センサ５９をオン又はオフに切り替える。この各種センサ５９には、例えば用紙給紙部５、画像形成部６及び用紙排出部８にそれぞれ配設されたＬＮセンサ５Ｓ、ＷＲセンサ６Ｓ及びＥＸＴセンサ８Ｓ等が含まれる。温度検出部５８は、定着部７の温度検出センサ２６から供給される電気信号を基に、定着ローラ２４の温度を検出し、得られた温度をＣＰＵ５１に通知する。

［２．動作状態の遷移］
ところで画像形成装置１は、動作状態として、比較的大きな電力を消費しながら用紙Ｐに対して印刷処理を行う通常状態の他に、印刷処理を行わず比較的小さな電力を消費しながら上位装置からの印刷指示を待ち受けるパワーセーブ状態にも遷移し得るようになっている。ここでは、画像形成装置１における動作状態（すなわち通常状態又はパワーセーブ状態）の遷移について、図４のフローチャートを参照しながら説明する。

画像形成装置１の制御部４（図３）は、最初のステップＳＰ１において、図示しない電源スイッチが「オフ」から「オン」に切り替えられ電源が投入されると、次のステップＳＰ２へ移る。ステップＳＰ２において制御部４は、定着部７のヒータ２５による加熱を開始させる等、各部においてウォームアップ動作を開始させ、これが完了すると次のステップＳＰ３へ移る。ステップＳＰ３において制御部４は、パワーセーブ信号の信号レベルをハイレベルとして動作状態を通常状態に遷移させ、次のステップＳＰ４へ移る。

ステップＳＰ４において制御部４は、上位装置から印刷指示を受け付けたか否かを判定する。ここで肯定結果が得られると、制御部４は次のステップＳＰ５へ移り、各部を適宜制御することにより、印刷指示と共に取得した画像データに基づいた画像を用紙Ｐに印刷する印刷処理を行い、次のステップＳＰ６へ移る。一方、ステップＳＰ４において否定結果が得られると、制御部４は印刷処理を行わずに次のステップＳＰ６へ移る。

ステップＳＰ６において制御部４は、最後に印刷処理を行ってから、或いはウォームアップ動作が完了してから印刷処理を行わずに、所定時間（例えば５分間）が経過したか否かを判定する。このことは、印刷処理を直ちに開始可能な状態でありながら、印刷処理を行わずに経過した時間が、所定時間であるか否かを判定することになる。

ここで否定結果が得られると、制御部４は再びステップＳＰ４へ戻り、上位装置からの印刷指示を待ち受ける。一方、肯定結果が得られると、このとき制御部４は次のステップＳＰ７へ移る。

ステップＳＰ７において制御部４は、パワーセーブ信号の信号レベルをハイレベルからローレベルに切り替えることにより、動作状態を通常状態からパワーセーブ状態に遷移させて、次のステップＳＰ８へ移る。これにより画像形成装置１は、印刷時に動作させる必要がある各部分を適宜停止させて消費電力を動作状態よりも大幅に低減させるものの、制御部４の一部を動作させることにより、上位装置からの新たな印刷指示を受け付け得るようになっている。

ステップＳＰ８において制御部４は、上位装置から新たな印刷指示を受け付けたか否かを判定する。ここで否定結果が得られると、制御部４はこのステップＳＰ８を繰り返すことにより、上位装置からの新たな印刷指示を待ち受ける。一方、ステップＳＰ８において肯定結果が得られると、制御部４はステップＳＰ２へ戻って一連の処理を繰り返すことにより、パワーセーブ状態から通常状態に遷移した上で新たな印刷指示に基づいた印刷処理を行う。

［３．電源部の回路構成］
次に、電源部３の詳細な回路構成について、図５を参照しながら説明する。整流回路４３は、４個のダイオードが相互に接続されたブリッジダイオードＢＤ１により構成されている。ブリッジダイオードＢＤ１には、入力端子に商用電源ＰＳのＬＩＮＥ及びＮｅｕｔｒａｌがそれぞれ接続され、出力端子に出力線ＬＶ１及びグランド線ＬＧ１がそれぞれ接続されている。この整流回路４３は、商用電源ＰＳから供給される正弦波の交流電圧を全波整流し、出力線ＬＶ１及びグランド線ＬＧ１から出力する。

因みに電源部３には、図示しない突入抑制回路が設けられている。この突入抑制回路は、例えばサーミスタや抵抗、スイッチ素子であるトライアック、或いはリレー等を組み合わせて構成され、電源オン時にＰＦＣ／平滑回路４４の電解コンデンサＣ１（後述する）に過大な突入電流が流れることを阻止するようになっている。

ＰＦＣ／平滑回路４４は、コイルＬ１、整流用ダイオードＤ１、ＦＥＴ（Field Effect Transistor）素子Ｑ１、制御用ＩＣ（Integrated Circuit）４８、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４、並びに電解コンデンサＣ１により構成されている。このＰＦＣ／平滑回路４４では、これらの素子のうち最後段に位置する電解コンデンサＣ１が平滑回路として機能し、これ以外の素子により形成される前段の回路がＰＦＣ回路として機能するようになっている。このため以下では、ＰＦＣ／平滑回路４４のうちＰＦＣ回路として機能する部分をＰＦＣ回路部４４ＰＦＣと呼び、また平滑回路として機能する部分を平滑回路部４４ＲＦと呼ぶ。

コイルＬ１及び整流用ダイオードＤ１は、出力線ＬＶ１に対して直列に接続されている。制御用ＩＣ４８は、電源端子（図中Ｖｃｃと表記）、出力端子（図中ＯＵＴと表記）、フィードバック入力端子（図中ＦＢと表記）及びグランド端子（図中ＧＮＤと表記）を有している。ＦＥＴ素子Ｑ１は、ドレイン端子が出力線ＬＶ１におけるコイルＬ１及び整流用ダイオードＤ１の間に接続され、ソース端子が抵抗Ｒ１を介してグランド線ＬＧ１に接続され、ゲート端子が制御用ＩＣ４８の出力端子に接続されている。抵抗Ｒ２、Ｒ３及びＲ４は、互いに直列に接続され、出力線ＬＶ１及びグランド線ＬＧ１の間を渡るように配置されている。また抵抗Ｒ２及びＲ３と接続されている点ＰＦＢは、制御用ＩＣ４８のフィードバック入力端子にも接続されている。

制御用ＩＣ４８は、電源端子に電圧源Ｖｃｃからの電圧が供給される間のみ動作し、フィードバック入力端子に供給されるフィードバック電圧ＶＦＢ、すなわち点ＰＦＢの電位に応じて、出力端子から出力する矩形波のデューティー比を変化させる。換言すれば、制御用ＩＣは、フィードバック電圧ＶＦＢに基づいた電圧フィードバック制御を行う。これによりＰＦＣ回路部４４ＰＦＣでは、ＦＥＴ素子Ｑ１のスイッチ動作におけるデューティー比を変化させ、後段の平滑回路部４４ＲＦ（すなわち電解コンデンサＣ１）に供給する直流電圧の昇圧比を変化させることができる。

電圧検出回路４６及びＰＦＣ制御回路４７は、整流回路４３とＰＦＣ／平滑回路４４との間に挟まれるように配置されている。この電圧検出回路４６及びＰＦＣ制御回路４７は、図４に示したように、互いに組み合わされて１つの回路を形成しているものの、最前段のトランジスタＱ２及びツェナーダイオードＤ２等が実質的に電圧検出回路４６として機能し、これ以外の後段の回路がＰＦＣ制御回路４７として機能するようになっている。

トランジスタＱ２は、エミッタ端子が出力線ＬＶ１に接続され、コレクタ端子が抵抗Ｒ５、ツェナーダイオードＤ２及びコンデンサＣ２を直列に介してグランド線ＬＧ１に接続され、ベース端子が抵抗Ｒ８を介して電圧源Ｖｃｃに接続されている。ツェナーダイオードＤ２は、その逆耐電圧が１００［Ｖ］及び２３０［Ｖ］の間の値、例えば１６０〜１８０［Ｖ］となるように選定されている。説明の都合上、以下ではこの逆耐電圧を閾値電圧とも呼ぶ。

またＰＦＣ制御回路４７には、制御部４（図３）のＣＰＵ５１から負論理のパワーセーブ信号（図中Power-save-Nと表記）が供給されている。このパワーセーブ信号は、信号レベルがローである時に、画像形成装置１が印刷処理を行わないパワーセーブ状態であることを表し、信号レベルがハイである時に画像形成装置１が印刷処理を行う通常状態であることを表す。

このパワーセーブ信号は、抵抗Ｒ６を介してトランジスタＱ３のベース端子に接続され、抵抗Ｒ１０を介してトランジスタＱ４のベース端子に接続され、さらに抵抗Ｒ９を介してトランジスタＱ５のベース端子に接続されている。トランジスタＱ３は、エミッタ端子がトランジスタＱ２のベース端子に接続され、コレクタ端子がグランド線ＬＧ１に接続されている。トランジスタＱ４は、コレクタ端子がグランド線ＬＧ１に接続され、エミッタ端子がＰＦＣ回路部４４ＰＦＣにおける抵抗Ｒ３及びＲ４の接続点に接続されている。

トランジスタＱ５は、コレクタ端子がグランド線ＬＧ１に接続され、エミッタ端子がトランジスタＱ６のベース端子に接続されると共に、抵抗Ｒ１１を介してツェナーダイオードＤ２及びコンデンサＣ２の接続点に接続されている。トランジスタＱ６は、コレクタ端子がグランド線ＬＧ１に接続され、エミッタ端子がトランジスタＱ７のベース端子に接続されている。トランジスタＱ７は、エミッタ端子が電圧源Ｖｃｃに接続されており、コレクタ端子がＰＦＣ回路部４４ＰＦＣにおける制御用ＩＣ４８の電源端子に接続されている。またトランジスタＱ７のベース端子及びエミッタ端子は、抵抗Ｒ１２を介して相互に接続されている。

ところで電圧検出回路４６及びＰＦＣ制御回路４７では、トランジスタＱ２〜Ｑ７が何れもベース端子の電位に応じてエミッタ端子及びコレクタ端子の間に電流を流すか否かを切り替えるスイッチとして機能するようになっている。このためＰＦＣ制御回路４７は、例えばトランジスタＱ７をオン又はオフに切り替えることにより、制御用ＩＣ４８に電圧源Ｖｃｃの電圧を供給するか否か、すなわち該制御用ＩＣ４８を動作させるか否かを切り替えることができる。

またＰＦＣ制御回路４７は、例えばトランジスタＱ４をオン又はオフに切り替えることにより、ＰＦＣ回路部４４ＰＦＣの点ＰＦＢにおける分圧比をＲ３／（Ｒ２＋Ｒ３）又は（Ｒ３＋Ｒ４）／（Ｒ２＋Ｒ３＋Ｒ４）に切り替えることができる。因みにＰＦＣ回路部４４ＰＦＣでは、分圧比（Ｒ３＋Ｒ４）／（Ｒ２＋Ｒ３＋Ｒ４）が分圧比Ｒ３／（Ｒ２＋Ｒ３）よりも小さくなるよう、抵抗Ｒ２、Ｒ３及びＲ４の抵抗値が適宜選定されている。

ＤＣ−ＤＣ変換部４５には、ＤＣ−ＤＣコンバータ４９が設けられている。ＤＣ−ＤＣコンバータ４９は、ＰＦＣ／平滑回路４４から供給される直流電圧の大きさを変換することにより、例えば２４［Ｖ］及び５［Ｖ］の直流電圧を生成し、これらを制御部４（図３）等へ供給する。因みにＤＣ−ＤＣコンバータ４９は、例えば２個のコイル（Ｌ）及び１個のコンデンサ（Ｃ）による共振を利用するＬＬＣ方式となっている。

［４．電源供給動作］
次に、画像形成装置１の電源部３において商用電源ＰＳを基に直流電圧を生成して各部へ供給する電源供給動作手順について、図６のフローチャート並びに図７及び図８の波形図を参照しながら説明する。

因みに図６は、電源部３における動作の順序を厳密に表したものでは無く、種々の条件に応じた具体的な動作の違いについて、概念的に表したものである。また図７及び図８は、商用電源ＰＳの電圧が１００［Ｖ］の場合及び２３０［Ｖ］の場合における、各部の波形をそれぞれ表したものである。また図７及び図８では、縦軸が電圧又は電流の大きさを表し、横軸が時間の経過を表しており、さらにそれぞれ前半の期間ＰＤ１がパワーセーブ状態を表し、後半の期間ＰＤ２が通常状態を表している。

電源部３は、最初のステップＳＰ１１において、商用電源ＰＳ（図３）から供給される交流波を整流回路４３により全波整流する。このとき整流回路４３は、図７（Ａ）及び図８（Ａ）にそれぞれ示すような交流波を整流することにより、図７（Ｂ）及び図８（Ｂ）にそれぞれ示すような全整流波の直流電圧を出力する。

次に制御部４は、ステップＳＰ１２において、動作状態が通常状態であるか否か、具体的には制御部４から供給されるパワーセーブ信号の信号レベルがハイレベルであるか否かを判定する。ステップＳＰ１２において肯定結果が得られると、このことは、図７（Ｃ）及び図８（Ｃ）における後半部分（すなわち期間ＰＤ２）のように、パワーセーブ信号がハイレベルであることを意味する。

このとき電源部３は、ステップＳＰ１３に移り、ＰＦＣ制御回路４７の動作を停止させる。具体的に電源部３では、パワーセーブ信号がハイレベルであるために、トランジスタＱ３、Ｑ４及びＱ５が何れも「オン」となり、それぞれのエミッタ端子の電位がローレベルとなる。これによりＰＦＣ制御回路４７では、点Ｐ２３及び点Ｐ５６の電位が何れもローレベルとなり、さらに点Ｐ６７の電位がグランド線ＬＧ１から切り離される。

そうするとトランジスタＱ７は、図７（Ｄ）及び図８（Ｄ）の期間ＰＤ２に示すように、電圧源Ｖｃｃの電圧が抵抗Ｒ１２を介してベース端子に供給されて「オン」の状態となり、該電圧源Ｖｃｃの電圧をＰＦＣ回路部４４ＰＦＣにおける制御用ＩＣ４８の電源端子に供給させる。すなわちＰＦＣ制御回路４７は、ＰＦＣ回路部４４ＰＦＣに対して特別な制御を行うこと無く、通常通りに動作させる。

またＰＦＣ／平滑回路４４では、点Ｐ３４の電位がローレベルとなる。このため点ＰＦＢにおける分圧比は、比較的大きい値であるＲ３／（Ｒ２＋Ｒ３）となる。これにより、図７（Ｅ）及び図８（Ｅ）の期間ＰＤ２に示すように、グランド線ＬＧ１に対する点ＰＦＢの電圧であるフィードバック電圧ＶＦＢも、比較的高い値となる。

次のステップＳＰ１４において電源部３は、電圧検出回路４６の動作を停止させる。具体的に電源部３では、点Ｐ２３がローレベルであるために、スイッチ素子としてのトランジスタＱ２が「オフ」の状態となり、出力線ＬＶ１及びグランド線ＬＧ１の間の電圧がツェナーダイオードＤ２に印加されない。この結果、電圧検出回路４６は、動作を停止した状態となる。

ステップＳＰ１５において電源部３は、通常通りに動作しているＰＦＣ回路部４４ＰＦＣにより、図７（Ｆ）及び図８（Ｆ）の期間ＰＤ２に示すように、ＦＥＴ素子Ｑ１を比較的高いデューティー比でスイッチング動作させて力率を改善させる。また電源部３は、ステップＳＰ１６において、図７（Ｇ）及び図８（Ｇ）の期間ＰＤ２に示すように、フィードバック電圧ＶＦＢが比較的高い値であることに応じて、出力電圧ＶＰＦＣを約３９０［Ｖ］にまで昇圧させる。説明の都合上、以下では通常通りに動作しているＰＦＣ回路部４４ＰＦＣから出力される直流電圧の大きさ（すなわち３９０［Ｖ］）を、通常電圧とも呼ぶ。

ステップＳＰ１７において電源部３は、ＰＦＣ／平滑回路４４の平滑回路部４４ＲＦにより直流電圧を平滑化させる。これにより、平滑回路部４４ＲＦから後段のＤＣ−ＤＣ変換部に供給される直流電圧は、適切に平滑化されて概ね一定の値となる。ステップＳＰ１８において電源部３は、ＤＣ−ＤＣ変換部４５のＤＣ−ＤＣコンバータ４９により、例えば約３９０［Ｖ］のような比較的高い直流電圧を、図７（Ｈ）及び（Ｊ）並びに図８（Ｈ）及び（Ｊ）の期間ＰＤ２に示すように、２４［Ｖ］や５［Ｖ］のような比較的低い直流電圧に変換する。ステップＳＰ１９において電源部３は、ＤＣ−ＤＣ変換部４５により変換した直流電圧を所定の供給先、例えば制御部４等へ出力する。その後、電源部３はステップＳＰ２０において、電源供給動作を終了する。

一方、ステップＳＰ１２において否定結果が得られると、このことは画像形成装置１がパワーセーブ状態であり、図７（Ｃ）及び図８（Ｃ）における前半部分（すなわち期間ＰＤ１）のように、パワーセーブ信号がローレベルであることを意味する。

このとき電源部３は、次のステップＳＰ２１に移り、ＰＦＣ制御回路４７の動作を開始させる。具体的に電源部３では、パワーセーブ信号がローレベルであるために、トランジスタＱ３、Ｑ４及びＱ５が何れも「オフ」となり、それぞれのエミッタ端子がグランド線ＬＧ１から電気的に切り離される。これによりＰＦＣ制御回路４７では、電圧源Ｖｃｃの電圧により点Ｐ２３がハイレベルとなる。またＰＦＣ制御回路４７では、点Ｐ５６がグランド線ＬＧ１から電気的に切り離され、ツェナーダイオードＤ２のアノード端子側にある点Ｐ２２の電位と連動することになる。

このためＰＦＣ制御回路４７では、点Ｐ５６の電位がローレベルであれば、通常状態の場合と同様に、トランジスタＱ６が「オフ」となりトランジスタＱ７が「オン」となるため、電圧源Ｖｃｃの電圧をＰＦＣ／平滑回路４４における制御用ＩＣ４８の電源端子に供給する。一方、ＰＦＣ制御回路４７では、点Ｐ５６の電位がハイレベルであれば、トランジスタＱ６が「オン」となりトランジスタＱ７が「オフ」となるため、電圧源Ｖｃｃの電圧がＰＦＣ／平滑回路４４における制御用ＩＣ４８の電源端子に供給されず、該制御用ＩＣ４８の動作を停止させる。

すなわちＰＦＣ制御回路４７では、ツェナーダイオードＤ２におけるアノード端子側の点Ｐ２２における電位に応じて、ＰＦＣ／平滑回路４４の制御用ＩＣ４８を動作させるか否かを切り替える（すなわち制御する）ことができる。

ステップＳＰ２２において電源部３は、電圧検出回路４６を動作させる。具体的に電源部３では、点Ｐ２３がハイレベルであるために、スイッチ素子としてのトランジスタＱ２が「オン」の状態となり、出力線ＬＶ１及びグランド線ＬＧ１の間の電圧がツェナーダイオードＤ２に印加される。このツェナーダイオードＤ２は、上述したように、逆耐電圧が１００［Ｖ］及び２３０［Ｖ］の間となるように選定されている。このため電圧検出回路４６では、商用電源ＰＳからの交流電圧が１００［Ｖ］でありツェナーダイオードＤ２の逆耐電圧を越えない場合、点Ｐ２２の電位がローレベルとなり、商用電源ＰＳからの交流電圧が２３０［Ｖ］でありツェナーダイオードＤ２の逆耐電圧を越える場合、点Ｐ２２の電位がハイレベルとなる。

すなわち電圧検出部としての電圧検出回路４６は、点Ｐ２３がハイレベルであるために、出力線ＬＶ１及びグランド線ＬＧ１の間の直流電圧をツェナーダイオードＤ２に印加し、これにより商用電源ＰＳの交流電圧に応じて、点Ｐ２２の電位をハイレベル又はローレベルに切り替えることができる。

ステップＳＰ２３において電源部３は、商用電源ＰＳからの交流電圧が１００［Ｖ］であるか否か、具体的には電圧検出回路４６において点Ｐ２２がローレベルであるか否かを判定する。ここで肯定結果が得られた場合、すなわち商用電源ＰＳからの交流電圧が１００［Ｖ］であった場合、電源部３は次のステップＳＰ２４に移る。この場合、電源部３における各部の波形は、図７における期間ＰＤ１に示す形状となる。

ステップＳＰ２４において、ＰＦＣ制御回路４７では、点Ｐ２２がローレベルであるために、点Ｐ５６もローレベルとなり、トランジスタＱ６を「オフ」とする。これによりトランジスタＱ７は、図７（Ｄ）の期間ＰＤ１に示すように、電圧源Ｖｃｃの電圧が抵抗Ｒ１２を介してベース端子に供給されて「オン」となり、該電圧源Ｖｃｃの電圧をＰＦＣ回路部４４ＰＦＣにおける制御用ＩＣ４８の電源端子に供給して動作させる。

ステップＳＰ２４において電源部３は、ＰＦＣ回路部４４ＰＦＣにおけるフィードバック定数を、通常状態の値から変更する。具体的に電源部３は、パワーセーブ信号がローレベルでありＰＦＣ制御回路４７においてトランジスタＱ４が「オフ」であるために、ＰＦＣ回路部４４ＰＦＣにおける点Ｐ３４の電位をグランド線ＬＧ１から切り離す。これに応じてＰＦＣ回路部４４ＰＦＣでは、点ＰＦＢにおける分圧比が、通常状態におけるＲ３／（Ｒ２＋Ｒ３）から（Ｒ３＋Ｒ４）／（Ｒ２＋Ｒ３＋Ｒ４）に変更される。この結果、フィードバック電圧ＶＦＢは、図７（Ｅ）の期間ＰＤ１に示すように、通常状態（期間ＰＤ２）よりも低い値となる。

ステップＳＰ２５において電源部３は、ＰＦＣ回路部４４ＰＦＣから出力する直流電圧を、通常状態よりも低下させる。具体的にＰＦＣ回路部４４ＰＦＣは、点ＰＦＢにおける分圧比が通常状態よりも低い（Ｒ３＋Ｒ４）／（Ｒ２＋Ｒ３＋Ｒ４）であるため、図７（Ｆ）の期間ＰＤ１に示すように、通常状態（期間ＰＤ２）よりもデューティー比を低下させる。これによりＰＦＣ回路部４４ＰＦＣでは、出力電圧ＶＰＦＣを通常状態の約３９０［Ｖ］よりも低い約３００［Ｖ］として、消費電力を通常状態よりも低減させる。

そのうえで電源部３は、通常状態と同様にステップＳＰ１５〜ＳＰ２０の動作を行うことにより、２４［Ｖ］及び５［Ｖ］の直流電圧を生成して出力する。この結果、電源部３では、図７（Ｈ）及び（Ｊ）の期間ＰＤ１に示すように、通常状態（期間ＰＤ２）と同様の電圧である２４［Ｖ］や５［Ｖ］の電力を安定的に出力できる。

一方、ステップＳＰ２３において否定結果が得られた場合、すなわち商用電源ＰＳの電圧が２３０［Ｖ］であった場合、電源部３は次のステップＳＰ２６に移る。この場合、電源部３における各部の波形は、図８における期間ＰＤ１に示す形状となる。

ステップＳＰ２６において電源部３は、制御用ＩＣ４８の動作を停止させる。具体的にＰＦＣ制御回路４７では、点Ｐ２２がハイレベルであるために、点Ｐ５６もハイレベルとなり、トランジスタＱ６を「オン」とする。これによりトランジスタＱ７は、図８（Ｆ）の期間ＰＤ１に示すように、ベース端子の電位がローレベルとなって「オフ」となり、電圧源Ｖｃｃの電圧をＰＦＣ回路部４４ＰＦＣにおける制御用ＩＣ４８の電源端子に供給しなくなり、その動作を停止させる。

すなわちＰＦＣ制御回路４７は、制御用ＩＣ４８の動作を停止させ、図８（Ｆ）の期間ＰＤ１に示すように、ＦＥＴ素子Ｑ１の動作も停止させ、ＰＦＣ回路部４４ＰＦＣによる力率改善及び昇圧の動作を停止させる。この結果、ＰＦＣ回路部４４ＰＦＣの出力電圧ＶＰＦＣは、図８（Ｇ）の期間ＰＤ１に示すように、通常状態（期間ＰＤ２）よりも低く、且つ脈動する直流電圧を生成する。またこのときＰＦＣ制御回路４７は、動作を停止しているため、実質的に電力を消費しない。

そのうえで電源部３は、通常状態と同様にステップＳＰ１７〜ＳＰ２０の動作を行うことにより、２４［Ｖ］及び５［Ｖ］の直流電圧を生成して出力する。このとき電源部３では、ＰＦＣ回路部４４ＰＦＣの出力電圧ＶＰＦＣが脈動しているものの、平滑回路部４４ＲＦによりこれを平滑化した上でＤＣ−ＤＣ変換部４５によりその電圧を変換する。この結果、電源部３では、図８（Ｈ）及び（Ｊ）の期間ＰＤ１に示すように、通常状態（期間ＰＤ２）と同様に、２４［Ｖ］及び５［Ｖ］の直流電圧を安定的に出力できる。

［５．効果等］
以上の構成において、画像形成装置１の電源部３は、電圧検出回路４６及びＰＦＣ制御回路４７により、商用電源ＰＳから供給される交流電圧の大きさ及びパワーセーブ信号に応じて、ＰＦＣ回路部４４ＰＦＣの動作を制御するようにした。

ここで、電源部３との比較用に、仮想的な電源部１０３を想定する。この電源部１０３は、図５と対応する図９に示すように、電源部３から電圧検出回路４６及びＰＦＣ制御回路４７が省略され、さらにＰＦＣ／平滑回路４４に代わるＰＦＣ／平滑回路１４４が設けられた構成となっている。

ＰＦＣ／平滑回路１４４は、ＰＦＣ回路部４４ＰＦＣに代わるＰＦＣ回路部１４４ＰＦＣと、平滑回路部４４ＲＦとにより構成されている。このうちＰＦＣ回路部１４４ＰＦＣは、ＰＦＣ回路部４４ＰＦＣから抵抗Ｒ４が省略され、抵抗Ｒ３の一端がグランド線ＬＧ１に接続された構成となっている。すなわちＰＦＣ回路部１４４ＰＦＣは、常に通常状態におけるＰＦＣ回路部４４ＰＦＣと同様に動作する。

このため電源部１０３における各部の波形は、図７（Ａ）、（Ｂ）、（Ｃ）、（Ｇ）、（Ｈ）及び（Ｊ）における期間ＰＤ２とそれぞれ対応する図１０（Ａ）、（Ｂ）、（Ｃ）、（Ｇ）、（Ｈ）及び（Ｊ）に示すようになる。特に図１０（Ｇ）に示すように、ＰＦＣ回路部１４４ＰＦＣの出力電圧ＶＰＦＣは、常に約３９０［Ｖ］となる。

これにより電源部１０３では、特に商用電源ＰＳから供給される交流電圧の大きさが２３０［Ｖ］である場合、パワーセーブ状態であっても、ＰＦＣ回路部１４４ＰＦＣの出力電圧ＶＰＦＣが常に約３９０［Ｖ］となり、結果的に消費電力が比較的高くなってしまっていた。

これに対し本実施の形態による電源部３では、商用電源ＰＳから２３０［Ｖ］の交流電圧が供給される場合、電圧検出回路４６及びＰＦＣ制御回路４７により、パワーセーブ状態において制御用ＩＣ４８に対する電源の供給を遮断し、ＰＦＣ回路部４４ＰＦＣの動作を停止させる（図４、図６及び図８）。これにより電源部３では、交流電圧が２３０［Ｖ］である場合、パワーセーブ状態において、ＤＣ−ＤＣ変換部４５により２４［Ｖ］及び５［Ｖ］の直流電圧を安定的に出力しながら、仮想的な電源部１０３（図９）よりも不必要な電力の浪費を削減できる。

また電源部３では、商用電源ＰＳから１００［Ｖ］の交流電圧が供給される場合、電圧検出回路４６及びＰＦＣ制御回路４７により、パワーセーブ状態においてフィードバック電圧ＶＦＢを通常状態よりも低下させ、ＰＦＣ回路部４４ＰＦＣから出力する電力の電圧を約３００［Ｖ］に低下させるようにした（図４、図６及び図７）。これにより電源部３では、交流電圧が１００［Ｖ］である場合にも、パワーセーブ状態において、ＤＣ−ＤＣ変換部４５により２４［Ｖ］及び５［Ｖ］の直流電圧を安定的に出力しながら、仮想的な電源部１０３（図９）よりも消費電力を格段に削減できる。

さらに電源部３では、商用電源ＰＳから供給される交流電圧の大きさに関わらず、通常状態において、ＰＦＣ回路部４４ＰＦＣを通常通りに動作させることにより、出力電圧ＶＰＦＣを約３９０［Ｖ］とするようにした。これにより電源部３では、画像形成装置１において印刷処理等を行う通常状態であれば、ＰＦＣ回路部４４ＰＦＣにより力率を適切に改善しながら、電力消費の効率を高めることができる。

すなわち電源部３では、電圧検出回路４６及びＰＦＣ制御回路４７によってＰＦＣ回路部４４ＰＦＣを適切に制御することにより、商用電源ＰＳからの交流電圧に関わらず、パワーセーブ状態及び通常状態の何れにおいても、電力を高い効率で変換して浪費を抑えながら、２４［Ｖ］及び５［Ｖ］等の直流電圧を安定的に出力できる。

これを他の観点から見れば、電源部３は、仮想的な電源部１０３（図９）と比較して、電圧検出回路４６及びＰＦＣ制御回路４７を追加し、さらにＰＦＣ回路部１４４ＰＦＣに抵抗Ｒ４や一部の配線を追加してＰＦＣ回路部４４ＰＦＣとすれば良い。このため電源部３は、例えばＰＦＣ回路部４４ＰＦＣにおける中心部分である制御用ＩＣ４８やＦＥＴ素子Ｑ１等を変更する必要が無く、既存の部品や回路構成を効率良く活用でき、製造コストの増加幅を必要最小限に抑えることができる。

また電圧検出回路４６は、ツェナーダイオードＤ２の逆耐電圧を利用して商用電源ＰＳの電圧が１００［Ｖ］又は２３０［Ｖ］の何れであるかを検出するようにした。これにより電源部３は、極めて簡素に構成された電圧検出回路４６により商用電源ＰＳの交流電圧を正しく検出でき、その検出結果に応じてＰＦＣ回路部４４ＰＦＣの動作を適切に制御できる。

以上の構成によれば、画像形成装置１の電源部３は、電圧検出回路４６及びＰＦＣ制御回路４７により、商用電源ＰＳから供給される電力の電圧及びパワーセーブ信号に応じて、ＰＦＣ回路部４４ＰＦＣを通常通り動作させ、又は昇圧比を変化させ、或いはその動作を停止させるようにした。これにより電源部３は、商用電源ＰＳの電圧に関わらず、パワーセーブ状態及び通常状態の何れにおいても、入力される交流の電力を高い効率で変換して浪費を抑えながら、直流の電力を安定的に出力することができる。

［６．他の実施の形態］
なお上述した実施の形態においては、トランジスタＱ３〜Ｑ７等の回路素子を用いてＰＦＣ制御回路４７を構成する場合について述べた。しかしながら本発明はこれに限らず、他の種々の素子等を用いてＰＦＣ制御回路４７を構成しても良い。要は、ＰＦＣ回路部４４ＰＦＣの動作について、画像形成装置１が通常状態でありパワーセーブ信号がハイレベルの場合に通常動作とする一方、パワーセーブ状態でありパワーセーブ信号がローレベルの場合に、商用電源ＰＳの交流電圧が１００［Ｖ］であれば昇圧比を低下させ、２３０［Ｖ］であれば停止させるよう、それぞれ制御できれば良い。

また上述した実施の形態においては、制御部４から電源部３へ供給するパワーセーブ信号を負論理とし、通常状態においてハイレベルとし、パワーセーブ状態においてローレベルとする場合について述べた。しかしながら本発明はこれに限らず、例えばパワーセーブ信号を正論理とし、通常状態においてローレベルとし、パワーセーブ状態においてハイレベルとしても良い。或いは、例えばパワーセーブ信号を例えば値「０」や「１」等の符号の組合せにより表されるデジタルデータとしても良い。要は、ＰＦＣ制御回路４７において、パワーセーブ信号を基に画像形成装置１の動作状態が通常状態又はパワーセーブ状態の何れであるかを正しく検出でき、得られた検出結果に応じてＰＦＣ回路部４４ＰＦＣを適切に制御できれば良い。

さらに上述した実施の形態においては、電圧検出回路４６においてツェナーダイオードＤ２の逆耐電圧を利用することにより、商用電源ＰＳの電圧を検出する場合について述べた。しかしながら本発明はこれに限らず、例えばコンパレータを用いた回路や、ゼロクロス検出回路等のように、種々の素子を用いた種々の回路を電圧検出回路４６としても良い。また、定着部７（図３）においてヒータ２５にコンパレータを用いている場合、当該コンパレータを電圧検出回路４６において共用しても良い。

さらに上述した実施の形態においては、ＤＣ−ＤＣ変換部４５においてＬＬＣ方式のＤＣ−ＤＣコンバータ４９を用いる場合について述べた。しかしながら本発明はこれに限らず、例えばフライバック方式やフォワード方式等、種々の方式でなるＤＣ−ＤＣコンバータを用いても良い。

さらに上述した実施の形態においては、ＤＣ−ＤＣ変換部４５から出力する直流電圧を２４［Ｖ］及び５［Ｖ］とする場合について述べた。しかしながら本発明はこれに限らず、例えば３．３［Ｖ］や１２［Ｖ］等、他の種々の電圧であっても良い。また出力する直流電圧の種類も２種類に限らず、１種類又は３種類以上であっても良い。

さらに上述した実施の形態においては、本発明を画像形成装置１の電源部３に適用する場合について述べた。しかしながら本発明はこれに限らず、例えば複写機やイメージスキャナ等、種々の電子機器における電源部に適用しても良い。特に本発明は、通常状態及びパワーセーブ状態のように消費電力が異なる複数の動作状態に遷移可能であり、且つ１００［Ｖ］及び２３０［Ｖ］のように複数種類の電圧でなる商用電源に対応する電子機器の電源部に好適である。

さらに本発明は、上述した実施の形態及び他の実施の形態に限定されるものではない。すなわち本発明は、上述した実施の形態と上述した他の実施の形態の一部又は全部を任意に組み合わせた実施の形態や、一部を抽出した実施の形態にもその適用範囲が及ぶものである。

さらに上述した実施の形態においては、整流回路としての整流回路４３と、ＰＦＣ回路としてのＰＦＣ回路部４４ＰＦＣと、平滑回路としての平滑回路部４４ＲＦと、ＤＣ−ＤＣ変換部としてのＤＣ−ＤＣ変換部４５と、ＰＦＣ制御回路としてのＰＦＣ制御回路４７とによって電源装置としての電源部３を構成する場合について述べた。しかしながら本発明はこれに限らず、その他種々の構成でなる整流回路と、ＰＦＣ回路と、平滑回路と、ＤＣ−ＤＣ変換部と、ＰＦＣ制御回路とによって電源装置を構成しても良い。

本発明は、例えば１００［Ｖ］又は２３０［Ｖ］のように複数種類の電圧でなる商用電源に対応し、且つ通常状態及びパワーセーブ状態のように消費電力が異なる動作状態に遷移可能である画像形成装置で利用できる。

１……画像形成装置、３……電源部、４……制御部、６……画像形成部、７……定着部、２１……画像形成ユニット、４３……整流回路、４４……平滑回路、４４ＰＦＣ……ＰＦＣ回路部、４４ＲＦ……平滑回路部、４５……ＤＣ−ＤＣ変換部、４６……電圧検出回路、４７……ＰＦＣ制御回路、４８……制御用ＩＣ、４９……ＤＣ−ＤＣコンバータ、Ｄ２……ツェナーダイオード、ＬＧ１……グランド線、ＬＶ１……出力線、ＰＳ……商用電源、Ｑ１……ＦＥＴ素子、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７……トランジスタ、Ｒ２、Ｒ３、Ｒ４……抵抗、ＶＦＢ……フィードバック電圧、ＶＰＦＣ……出力電圧。

Claims (6)

1. 交流電源から供給される交流電圧を整流して直流電圧とする整流回路と、
   前記整流回路により整流された前記直流電圧の力率を改善し、所定の通常電圧で出力可能なＰＦＣ（Power Factor Correction）回路と、
   前記直流電圧を平滑化する平滑回路と、
   前記直流電圧の大きさを変換するＤＣ（Direct Current）−ＤＣ変換部と、
   消費電力を低減させるパワーセーブ状態において、前記交流電源から供給される前記交流電圧の大きさが所定の閾値電圧未満であれば、前記ＰＦＣ回路から出力される前記直流電圧の大きさを前記通常電圧よりも低減させ、前記交流電源から供給される前記交流電圧の大きさが前記閾値電圧以上であれば、前記ＰＦＣ回路の動作を停止させるよう、前記ＰＦＣ回路を制御するＰＦＣ制御回路と
   を具えることを特徴とする電源装置。
2. 前記ＰＦＣ制御回路は、通常の消費電力となる通常状態において、前記交流電源から供給される前記交流電圧の大きさに関わらず、前記ＰＦＣ回路により前記力率が改善された前記直流電圧を前記通常電圧で出力させる
   ことを特徴とする請求項１に記載の電源装置。
3. 前記ＰＦＣ回路は、電圧フィードバック制御により前記直流電圧の力率を改善し、
   前記ＰＦＣ制御回路は、前記パワーセーブ状態において、前記交流電源から供給される前記交流電圧の大きさが前記閾値電圧未満であれば、前記電圧フィードバック制御におけるフィードバック定数を切り替えさせることにより、前記ＰＦＣ回路から出力される前記直流電圧の大きさを前記通常電圧よりも低減させる
   ことを特徴とする請求項１に記載の電源装置。
4. 前記ＰＦＣ回路は、スイッチング動作により前記直流電圧の力率を改善し、
   前記ＰＦＣ制御回路は、前記パワーセーブ状態において、前記交流電源から供給される前記直流電圧の大きさが前記閾値電圧未満であれば、前記スイッチング動作におけるデューティー比を変化させることにより、前記ＰＦＣ回路から出力される前記直流電圧の大きさを前記通常電圧よりも低減させる
   ことを特徴とする請求項１に記載の電源装置。
5. 前記ＰＦＣ制御回路は、前記交流電圧の大きさを検出する電圧検出部を具え、
   前記電圧検出部は、ツェナーダイオードを含み、且つ該ツェナーダイオードの逆耐電圧を前記閾値電圧とする
   ことを特徴とする請求項１に記載の電源装置。
6. 電源装置から供給される直流電圧を用いて動作し媒体に画像を形成する画像形成装置であって、
   前記電源装置は、
   交流電源から供給される交流電圧を整流して前記直流電圧とする整流回路と、
   前記整流回路により整流された前記直流電圧の力率を改善し、所定の通常電圧で出力可能なＰＦＣ回路と、
   前記直流電圧を平滑化する平滑回路と、
   前記直流電圧の大きさを変換するＤＣ−ＤＣ変換部と、
   消費電力を低減させるパワーセーブ状態において、前記交流電源から供給される前記交流電圧の大きさが所定の閾値電圧未満であれば、前記ＰＦＣ回路から出力される前記直流電圧の大きさを前記通常電圧よりも低減させ、前記交流電源から供給される前記交流電圧の大きさが前記閾値電圧以上であれば、前記ＰＦＣ回路の動作を停止させるよう、前記ＰＦＣ回路を制御するＰＦＣ制御回路と
   を具えることを特徴とする画像形成装置。

Images