JP2019103271A

JP2019103271A - モータ制御装置

Info

Publication number: JP2019103271A
Application number: JP2017232587A
Authority: JP
Inventors: 遠藤　和隆; Kazutaka Endo; 和隆遠藤; 門谷　秀俊; Hidetoshi Kadotani; 秀俊門谷
Original assignee: Aisin Seiki Co Ltd
Current assignee: Aisin Corp
Priority date: 2017-12-04
Filing date: 2017-12-04
Publication date: 2019-06-24
Also published as: EP3493394A1

Abstract

【課題】効率良く三相モータを駆動することが可能なモータ制御装置を提供する。【解決手段】モータ制御装置１は、第１の電源ライン９１と第２の電源ライン９２との間において、直列に接続されたＦＥＴＱＨとＦＥＴＱＬとを有するアーム部１１を３組備えたインバータ１０と、ＦＥＴＱＨ及びＦＥＴＱＬの夫々をＰＭＷ制御で駆動する制御部２０と、第１の電源ライン９１に印加される電位よりも高い電位の電圧を第３の電源ライン９３に出力する高電圧出力部３０と、３組のアーム部１１におけるＦＥＴＱＨのソース端子と第３の電源ライン９３との間に夫々、設けられるコンデンサ４０と、を備え、制御部２０は、３組のアーム部１１のうちの所定の１つのアーム部１１のＦＥＴＱＨをオン状態からオフ状態にした後、予め設定された時間が経過してから、当該所定の１つのアーム部１１とは異なる他の１つのアーム部１１のＦＥＴＱＨをオフ状態からオン状態にする。【選択図】図１

Description

本発明は、三相モータを駆動するモータ制御装置に関する。

従来、三相モータを駆動する際に複数のスイッチング素子を有するインバータが利用されてきた。一方、このようなインバータを効率良く駆動するために、上述したスイッチング素子としてＮチャネル型電界効果トランジスタが利用されてきた。このようなＮチャネル型電界効果トランジスタを用いて構成されたインバータに関する技術として、例えば特許文献１に記載のものがある。

特許文献１には、モータ駆動の効率を向上させるブラシレスモータの制御装置（以下「制御装置」とする）が開示されている。この制御装置は、インバータを構成するスイッチング素子を駆動する制御信号のデューティ比が予め設定された範囲に含まれることになる場合には、他の範囲に含まれる場合よりもスイッチング素子の駆動電圧を低く補正して制御する。これにより、制御信号の振幅が小さくなり、スイッチングに係るノイズを低減しつつ、モータ駆動の効率を向上させている。

特開２００３−２３０２９４号公報

特許文献１に記載されるインバータを構成するスイッチング素子のうち、ハイサイド側のスイッチング素子の全てはＮチャネル型電界効果トランジスタが用いられている。このようなＮチャネル型電界効果トランジスタをオフ状態からオン状態にするために、一般的に、Ｎチャネル型電界効果トランジスタのゲート端子とソースとの間に所謂ブートストラップコンデンサが設けられ、ブートストラップコンデンサを予め充電しておくことで、Ｎチャネル型電界効果トランジスタが駆動可能な電位の電圧（ゲート−ソース間電圧）を確保している。しかしながら、Ｎチャネル型電界効果トランジスタのオンデューティが１００％である場合には、ブートストラップコンデンサへの充電が不十分となり、次にオン状態にするＮチャネル型電界効果トランジスタのゲート−ソース間電圧が確保できないことが想定される。このため、ハイサイド側のＮチャネル型電界効果トランジスタのオンデューティの最大値を１００％未満にする必要があるが、係る場合、三相モータへの通電時間が制限され、モータ出力が所期の出力に達しない可能性がある。

そこで、所期のモータ出力を確保しつつ、効率良く三相モータを駆動することが可能なモータ制御装置が求められる。

本発明に係るモータ制御装置の特徴構成は、三相モータを駆動し、且つ、第１の電源ラインと前記第１の電源ラインの電位よりも低い電位に接続される第２の電源ラインとの間において、ソース端子が前記三相モータに接続されると共にドレーン端子が前記第１の電源ラインに接続されたハイサイド側のＮチャネル型電界効果トランジスタとソース端子が前記第２の電源ラインに接続されると共にドレーン端子が前記ハイサイド側のＮチャネル型電界効果トランジスタのソース端子に接続されたローサイド側のＮチャネル型電界効果トランジスタとを有するアーム部を３組備えたインバータと、前記ハイサイド側のＮチャネル型電界効果トランジスタ及び前記ローサイド側のＮチャネル型電界効果トランジスタの夫々をＰＭＷ制御で駆動する制御部と、前記第１の電源ラインに印加される電位よりも高い電位の電圧を第３の電源ラインに出力する高電圧出力部と、前記３組のアーム部における前記ハイサイド側のＮチャネル型電界効果トランジスタのソース端子と前記第３の電源ラインとの間に夫々、設けられるコンデンサと、を備え、前記制御部は、前記３組のアーム部のうちの所定の１つのアーム部の前記ハイサイド側のＮチャネル型電界効果トランジスタをオン状態からオフ状態にした後、予め設定された時間が経過してから、前記３組のうちの前記所定の１つのアーム部とは異なる他の１つのアーム部の前記ハイサイド側のＮチャネル型電界効果トランジスタをオフ状態からオン状態にする点にある。

このような特徴構成とすれば、三相モータのモータ出力を確保しつつ、効率良く駆動することが可能となる。また、ハイサイド側のＮチャネル型電界効果トランジスタのスイッチングは電子部品の発熱に相関があることから電子部品の過熱保護にも寄与することができる。更には、スイッチングは電気雑音と相関があることから電気雑音を低減することも可能となる。

また、前記ハイサイド側のＮチャネル型電界効果トランジスタ及び前記ローサイド側のＮチャネル型電界効果トランジスタの夫々は、予め設定された周期に基づいてオン状態とオフ状態とが順次、切り換えられ、前記所定の１つのアーム部の前記ハイサイド側のＮチャネル型電界効果トランジスタをオン状態からオフ状態にするタイミングは、前記異なる他の１つのアーム部の前記ハイサイド側のＮチャネル型電界効果トランジスタを前記予め設定された周期にしたがってオフ状態からオン状態にするタイミングから前記予め設定された時間だけ早められていると好適である。

このような構成とすれば、オン状態であるハイサイド側のＮチャネル型電界効果トランジスタのオフ状態への切り換えを、ＵＶＷ相切り替えの最終段階で行うことができる。したがって、充電されたコンデンサの電荷が放電されることを防止できる。また、オン状態であるハイサイド側のＮチャネル型電界効果トランジスタのオフ状態への切り換えを、上記タイミング以外で行う場合に比べて、スイッチングノイズの増大を抑制できる。

モータ制御装置の構成を示す模式図である。モータ制御装置による通電波形である。モータ制御装置の処理を示すフローチャートである。

本発明に係るモータ制御装置は、効率良く三相モータを駆動することができるように構成される。以下、本実施形態のモータ制御装置１について説明する。

図１は、モータ制御装置１の構成を模式的に示した図である。図１に示されるように、モータ制御装置１は、インバータ１０と、制御部２０と、高電圧出力部３０と、コンデンサ４０とを備えて構成される。特に、制御部２０は、三相モータＭの駆動に係る処理を行うために、ＣＰＵを中核部材としてハードウェア又はソフトウェア或いはその両方で構築されている。

インバータ１０は、後述する制御部２０から伝達される制御信号に基づき、三相モータＭが有するコイルに流れる電流を制御して当該三相モータＭを駆動する。三相モータＭを駆動するとは、三相モータＭから回転力を出力させることをいう。

インバータ１０は、第１の電源ライン９１と第１の電源ライン９１の電位よりも低い電位に接続される第２の電源ライン９２との間に設けられる。本実施形態では、第１の電源ライン９１は所定の電位からなる直流電圧を出力する電圧源９９に接続される。したがって、第２の電源ライン９２とは、電圧源９９の出力電圧よりも低い電位が印加される。本実施形態では、第２の電源ライン９２は、抵抗器９８を介して接地される。

インバータ１０は、３組のアーム部１１を備えて構成される。３組のアーム部１１の夫々は、ハイサイド側のＮチャネル型電界効果トランジスタ（以下「ＦＥＴ」とする）ＱＨとローサイド側のＮチャネル型電界効果トランジスタ（以下「ＦＥＴ」とする）ＱＬとを有する。ＦＥＴＱＨは、ソース端子が三相モータＭに接続され、ドレーン端子が第１の電源ライン９１に接続される。ＦＥＴＱＬは、ソース端子が第２の電源ライン９２に接続され、ドレーン端子がＦＥＴＱＨのソース端子に接続される。したがって、１組のアーム部１１に着目した場合、第１の電源ライン９１と第２の電源ライン９２との間において、ＦＥＴＱＨとＦＥＴＱＬとが直列に接続されていることになり、インバータ１０は、このような３組のアーム部１１が並列に接続されていることになる。なお、各アーム部１１のＦＥＴＱＨのソース端子は、夫々、三相モータＭが有する３つの端子に１対１対応で接続される。すなわち、図１に示されるように、各アーム部１１のＦＥＴＱＨのソース端子は、夫々、三相モータＭが有する３つの端子（後述する「Ｕ相端子」、「Ｖ相端子」、「Ｗ相端子」）の夫々と接続される。ＦＥＴＱＨのゲート端子及びＦＥＴＱＬのゲート端子は、夫々、後述する制御部２０と接続される。

制御部２０は、ＦＥＴＱＨ及びＦＥＴＱＬの夫々をＰＭＷ（Pulse Width Modulation）制御で駆動する。ＰＷＭ制御は公知であるので、ここでは説明を省略する。本実施形態では、制御部２０がＰＷＭ制御を行うために、制御信号を出力する。この制御信号が、上述したＦＥＴＱＨのゲート端子及びＦＥＴＱＬのゲート端子に入力されるが、当該制御信号のドライブ能力を高めるために、制御部２０と各ゲート端子との間に後述するドライバ２１が設けられる。

高電圧出力部３０は、第１の電源ライン９１に印加される電位よりも高い電位の電圧を第３の電源ライン９３に出力する。本実施形態では、第１の電源ライン９１には、電圧源９９から出力される所定の電位からなる直流電圧が印加される。高電圧出力部３０は、電圧源９９の出力電圧よりも高い電位を生成するように構成される。本実施形態では、高電圧出力部３０は、矩形波出力部３１、コンデンサ３２，３３、ダイオード３４，３５を有するチャージポンプ回路を用いて構成される。矩形波出力部３１はマイクロコンピュータユニット（以下「ＭＣＵ」）２に集積される。ＭＣＵ２に電圧源９９から直流電圧が印加されると、ＭＣＵ２に集積されるレギュレータ３が電圧源９９の出力電圧を所定の電位に降圧し、降圧された直流電圧が矩形波出力部３１に印加される。矩形波出力部３１は、直流電圧が印加されると、所定の周期で振幅する矩形波を出力する。この矩形波がコンデンサ３２に入力されると、ダイオード３４のアノード端子が電圧源９９に接続されているので、電圧源９９の直流電圧が矩形波の振幅に応じた電位差だけ昇圧される。昇圧された電圧は、コンデンサ３３で平滑され、高電圧出力部３０から第３の電源ライン９３に直流電圧が出力される。

コンデンサ４０は、３組のアーム部１１におけるＦＥＴＱＨのソース端子と第３の電源ライン９３との間に夫々、設けられる。３組のアーム部１１を夫々、第１のアーム部１１Ａ、第２のアーム部１１Ｂ、第３のアーム部１１Ｃとすると、第１のアーム部１１ＡのＦＥＴＱＨのソース端子と第３の電源ライン９３との間にコンデンサ４０（「第１のコンデンサ４０Ａ」とする）が設けられ、第２のアーム部１１ＢのＦＥＴＱＨのソース端子と第３の電源ライン９３との間にコンデンサ４０（「第２のコンデンサ４０Ｂ」とする）が設けられ、第３のアーム部１１ＣのＦＥＴＱＨのソース端子と第３の電源ライン９３との間にコンデンサ４０（「第３のコンデンサ４０Ｃ」とする）が設けられる。

本実施形態では、第１のコンデンサ４０ＡはスイッチＳＷ１を介して第３の電源ライン９３に接続され、第２のコンデンサ４０ＢはスイッチＳＷ２を介して第３の電源ライン９３に接続され、第３のコンデンサ４０ＣはスイッチＳＷ３を介して第３の電源ライン９３に接続される。したがって、第１のコンデンサ４０Ａ、第２のコンデンサ４０Ｂ、及び第３のコンデンサ４０Ｃは、各スイッチＳＷ１，ＳＷ２，ＳＷ３が閉状態である時、高電圧出力部３０の出力電圧と各ＦＥＴＱＨのソース端子の電位との電位差の電圧で充電されることになる。なお、第１のコンデンサ４０Ａ、第２のコンデンサ４０Ｂ、及び第３のコンデンサ４０Ｃの夫々のスイッチＳＷ１，ＳＷ２，ＳＷ３と接続される端子は、アノードがレギュレータ３に接続されたダイオード４１，４２，４３のカソードと接続される。

ドライバ２１は、ＭＣＵ２に集積され、増幅器を用いて構成される。ドライバ２１は、ＦＥＴＱＨの夫々に入力される制御信号のドライブ能力を向上させる３つの第１のドライバ２１Ａと、ＦＥＴＱＬの夫々に入力される制御信号のドライブ能力を向上させる３つの第２のドライバ２１Ｂとから構成される。夫々の第１のドライバ２１Ａは、２つの電源端子を有し、これら２つの電源端子は第３の電源ライン９３、及び夫々の第１のドライバ２１Ａが接続されるゲート端子を有するＦＥＴＱＨのソース端子に接続される。したがって、第１のドライバ２１Ａの夫々は、スイッチＳＷ１，ＳＷ２，ＳＷ３が閉状態である時には、高電圧出力部３０の出力電圧により駆動され、スイッチＳＷ１，ＳＷ２，ＳＷ３が開状態である時には、第１のコンデンサ４０Ａ、第２のコンデンサ４０Ｂ、及び第３のコンデンサ４０Ｃに充電されたエネルギーを電源として駆動される。一方、夫々の第２のドライバ２１Ｂは、２つの電源端子を有し、これら２つの電源端子はレギュレータ３の出力端子、及び夫々の第２のドライバ２１Ｂが接続されるゲート端子を有するＦＥＴＱＬのソース端子に接続される。したがって、第２のドライバ２１Ｂの夫々は、レギュレータ３の出力電圧を電源として駆動される。

ここで、スイッチＳＷ１は、当該スイッチＳＷ１が接続される第１のドライバ２１Ａに制御部２０から制御信号が入力される場合、すなわち制御信号のドライブ能力を向上させるために駆動する場合に閉状態とされ、それ以外の時は開状態とされる。同様に、スイッチＳＷ２は、当該スイッチＳＷ２が接続される第１のドライバ２１Ａに制御部２０から制御信号が入力される場合、すなわち制御信号のドライブ能力を向上させるために駆動する場合に閉状態とされ、それ以外の時は開状態とされる。更に、スイッチＳＷ３は、当該スイッチＳＷ３が接続される第１のドライバ２１Ａに制御部２０から制御信号が入力される場合、すなわち制御信号のドライブ能力を向上させるために駆動する場合に閉状態とされ、それ以外の時は開状態とされる。このため、第１のドライバ２１Ａの夫々を駆動する場合には、第１のドライバ２１Ａの駆動直後は第１のコンデンサ４０Ａ、第２のコンデンサ４０Ｂ、及び第３のコンデンサ４０Ｃの夫々に充電されたエネルギーが利用される。

しかしながら、各スイッチＳＷ１，ＳＷ２，ＳＷ３の夫々が閉状態である時に第１のコンデンサ４０Ａ、第２のコンデンサ４０Ｂ、及び第３のコンデンサ４０Ｃの夫々に充電されたエネルギーは、各スイッチＳＷ１，ＳＷ２，ＳＷ３の夫々が開状態である時でも各第１のドライバ２１Ａの電源として用いられ、減少する。これは、高電圧出力部３０の電力供給容量（発生エネルギー）が十分でないからである。このため、スイッチＳＷ１，ＳＷ２，ＳＷ３の夫々が閉状態になった直後は、第１のコンデンサ４０Ａ、第２のコンデンサ４０Ｂ、及び第３のコンデンサ４０Ｃの夫々に充電されたエネルギーは少なくなっており、制御信号のドライブ能力が不足している可能性があり、適切にＦＥＴＱＨを駆動することができない。すなわち、第１のコンデンサ４０Ａ、第２のコンデンサ４０Ｂ、及び第３のコンデンサ４０Ｃの夫々は、充電後、第１のドライバ２１Ａの消費電流により電荷が徐々に減っていくため、三相モータＭの回転数が低い（相切り替えが遅い）と、次にＦＥＴＱＨをオン状態にするタイミングで電荷不足となり、当該ＦＥＴＱＨを飽和状態で使用することができなくなる。

そこで、制御部２０は、３組のアーム部１１のうちの所定の１つのアーム部１１のＦＥＴＱＨをオン状態からオフ状態にした後、予め設定された時間が経過してから、３組のうちの所定の１つのアーム部１１とは異なる他の１つのアーム部１１のＦＥＴＱＨをオフ状態からオン状態にするように構成されている。このような制御について、図２に示されるモータ制御装置１の各部の通電波形を用いて説明する。なお、理解を容易にするために、３つのＦＥＴＱＨは、夫々ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３であるとし、３つのＦＥＴＱＬは、夫々ＦＥＴＱ４、ＦＥＴＱ５、ＦＥＴＱ６であるとして説明する。また、図２は、三相モータＭの駆動が定常状態となった以降の通電波形を示している。

図２の上部には、三相モータＭのＵ相端子、Ｖ相端子、Ｗ相端子の電圧波形が示される。Ｕ相端子、Ｖ相端子、Ｗ相端子は、図１において、夫々、符号Ｕ、Ｖ、Ｗを付して示される。図２の下部には、ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３、ＦＥＴＱ４、ＦＥＴＱ５、ＦＥＴＱ６の夫々の動作状態が示される。ハッチングを付した箇所が該当するＦＥＴがオン状態となることを示している。

ここで、上述したように、ＦＥＴＱＨ及びＦＥＴＱＬの夫々は制御部２０によりＰＷＭ制御により駆動される。したがって、ＦＥＴＱＨ及びＦＥＴＱＬの夫々は、予め設定された周期Ｔに基づいてオン状態とオフ状態とが順次、切り換えられる。また、上述したように、次にＦＥＴＱＨをオン状態にするタイミングで電荷不足となることを防止するために、例えばＦＥＴＱ１がオン状態からオフ状態に切り替わった後、予め設定された時間Ｓが経過してから、ＦＥＴＱ２がオフ状態からオン状態に切り替えられる。この時間Ｓの間に、ＦＥＴＱ２をオン状態にするエネルギーが第２のコンデンサ４０Ｂが充電される。

同様に、ＦＥＴＱ２がオン状態からオフ状態に切り替わった後、予め設定された時間Ｓが経過してから、ＦＥＴＱ３がオフ状態からオン状態に切り替えられ、この時間Ｓの間に、ＦＥＴＱ３をオン状態にするエネルギー（電荷）がコンデンサ４０に充電される。また、ＦＥＴＱ３がオン状態からオフ状態に切り替わった後、予め設定された時間Ｓが経過してから、ＦＥＴＱ１がオフ状態からオン状態に切り替えられ、この時間Ｓの間に、ＦＥＴＱ１をオン状態にするエネルギー（電荷）がコンデンサ４０に充電される。これにより、夫々オフ状態からオン状態にするＦＥＴのゲート−ソース間電圧以上の電位差を夫々のコンデンサ４０で供給することができるので、オフ状態であったＦＥＴを円滑にオン状態に切り替えることが可能となる。

ここで、本実施形態では、所定の１つのアーム部１１のＦＥＴＱＨをオン状態からオフ状態にするタイミングは、所定の１つのアーム部１１とは異なる他の１つのアーム部１１のＦＥＴＱＨを予め設定された周期Ｔにしたがってオフ状態からオン状態にするタイミングから予め設定された時間Ｓだけ早められている。すなわち、例えばＦＥＴＱ１に着目した場合、ＦＥＴＱ１がオン状態からオフ状態になるタイミングは、次にオフ状態からオン状態になるＦＥＴＱ２のタイミングであるｔ３よりも予め設定された時間Ｓだけ早いタイミングとされる。したがって、ｔ２からｔ３において、ＦＥＴＱ１がオン状態とされる時間は、ｔ１からｔ２に係る一つ前の周期Ｔにおけるオン状態とされる時間よりも短くなるように制御される。同様に、ＦＥＴＱ２がオン状態からオフ状態になるタイミングは、次にオフ状態からオン状態になるＦＥＴＱ３のタイミングよりも予め設定された時間Ｓだけ早いタイミングとされ、ＦＥＴＱ３がオン状態からオフ状態になるタイミングは、次にオフ状態からオン状態になるＦＥＴＱ１のタイミングよりも予め設定された時間Ｓだけ早いタイミングとされる。なお、このようなＦＥＴＱＨのオン状態からオフ状態になるタイミングを早める制御は、特に三相モータＭの回転数が低い時に有効である。

ここで、上記「予め設定された時間Ｓ」の設定について説明する。図１における抵抗器９８の抵抗値Ｒ１と、ＦＥＴＱ４、ＦＥＴＱ５、ＦＥＴＱ６のうち、コンデンサ４０を充電する際にオン状態となるＦＥＴのオン抵抗Ｒ２と、コンデンサ４０の抵抗成分Ｒ３と、コンデンサ４０の充電時の電流経路のパターン抵抗（インピーダンス）Ｒ４との合成抵抗をＲ〔Ω〕とし、コンデンサ４０の静電容量をＣ〔Ｆ〕とし、コンデンサ４０が満充電の時のコンデンサ４０の端子間電圧をＶｃ〔Ｖ〕とし、ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３のいずれかの駆動に必要な電圧を０．９×Ｖｃ〔Ｖ〕（すなわち、Ｖｃの９０％）とすると、上記関係は、
０．９×Ｖｃ＝Ｖｃ（１−ｅｘｐ（-ｔ／（Ｒ×Ｃ）））・・・（１）
で表される。「予め設定された時間Ｓ」は、上記（１）式を満たす時間ｔで設定すると良い。なお、上記「ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３のいずれかの駆動に必要な電圧を０．９×Ｖｃ〔Ｖ〕とする」に係る「０．９」は一例であり、利用するＦＥＴによって設定される。また、「０．９」に限定されず、「１（すなわち、Ｖｃの１００％）」でも良いし、「０．７５（すなわち、Ｖｃの７５％）」であっても良い。

次に、モータ制御装置１の処理について、図３のフローチャートを用いて説明する。まず、制御部２０によりＰＷＭ制御が開始される（ステップ＃１）。この時、ＦＥＴＱＨにおいてＵＶＷ相の切り換えがあり（ステップ＃２：Ｙｅｓ）、現在の三相モータＭの回転数が予め設定された制御判断用モータ回転数閾値未満であり（ステップ＃３：Ｙｅｓ）、現在の電源電圧（電圧源９９の出力電圧）が予め設定された制御判断用電源電圧未満であれば（ステップ＃４：Ｙｅｓ）、制御部２０は、現在、オン状態であるＦＥＴＱＨを、当該ＦＥＴＱＨとは異なる相のＦＥＴＱＨをオン状態とするタイミングより所定時間前にオフ状態にする（ステップ＃５）。ＰＷＭ制御を継続する場合には（ステップ＃６：Ｎｏ）、ステップ＃２から処理を継続し、ＰＷＭ制御を終了する場合には（ステップ＃６：Ｙｅｓ）、処理を終了する。

一方、少なくとも、ＦＥＴＱＨにおいてＵＶＷ相の切り換えがないか（ステップ＃２：Ｎｏ）、あるいは、現在の三相モータＭの回転数が予め設定された制御判断用モータ回転数閾値未満でないか（ステップ＃３：Ｎｏ）、あるいは、現在の電源電圧（電圧源９９の出力電圧）が予め設定された制御判断用電源電圧未満でなければ（ステップ＃４：Ｎｏ）、ステップ＃６において処理が行われる。

〔その他の実施形態〕
上記実施形態では、所定の１つのアーム部１１のＦＥＴＱＨをオン状態からオフ状態にするタイミングは、当該所定の１つのアーム部１１とは異なる他の１つのアーム部１１のＦＥＴＱＨを予め設定された周期Ｔにしたがってオフ状態からオン状態にするタイミングから予め設定された時間Ｓだけ早められているとして説明したが、所定の１つのアーム部１１のＦＥＴＱＨをオン状態としている予め設定された周期Ｔ内のいずれかのタイミングで、予め設定された時間Ｓだけオフ状態にしても良い。

上記実施形態では、特に図３のフローチャートを用いて、ＦＥＴＱＨにおいてＵＶＷ相の切り換えがあり（ステップ＃２：Ｙｅｓ）、現在の三相モータＭの回転数が予め設定された制御判断用モータ回転数閾値未満であり（ステップ＃３：Ｙｅｓ）、現在の電源電圧（電圧源９９の出力電圧）が予め設定された制御判断用電源電圧未満であれば（ステップ＃４：Ｙｅｓ）、制御部２０は、現在、オン状態であるＦＥＴＱＨを、当該ＦＥＴＱＨとは異なる相のＦＥＴＱＨをオン状態とするタイミングより所定時間前にオフ状態にする（ステップ＃５）として説明したが、ＦＥＴＱＨにおいてＵＶＷ相の切り換えがある場合に（ステップ＃２：Ｙｅｓ）、三相モータＭの回転数や電源電圧に関わらず、制御部２０が、現在、オン状態であるＦＥＴＱＨを、当該ＦＥＴＱＨとは異なる相のＦＥＴＱＨをオン状態とするタイミングより所定時間前にオフ状態にするように構成することも可能である。

あるいは、ＦＥＴＱＨにおいてＵＶＷ相の切り換えがある場合で（ステップ＃２：Ｙｅｓ）、且つ、現在の三相モータＭの回転数が予め設定された制御判断用モータ回転数閾値未満である場合か、或いは、現在の電源電圧が予め設定された制御判断用電源電圧未満である場合に、制御部２０が、現在、オン状態であるＦＥＴＱＨを、当該ＦＥＴＱＨとは異なる相のＦＥＴＱＨをオン状態とするタイミングより所定時間前にオフ状態にするように構成することも可能である。

本発明は、三相モータを駆動するモータ制御装置に用いることが可能である。

１：モータ制御装置
１１：アーム部
１０：インバータ
２０：制御部
３０：高電圧出力部
４０：コンデンサ
９１：第１の電源ライン
９２：第２の電源ライン
９３：第３の電源ライン
Ｍ：三相モータ
ＱＨ：ＦＥＴ（ハイサイド側のＮチャネル型電界効果トランジスタ）
ＱＬ：ＦＥＴ（ローサイド側のＮチャネル型電界効果トランジスタ）
Ｓ：予め設定された時間
Ｔ：予め設定された周期

Claims

三相モータを駆動し、且つ、第１の電源ラインと前記第１の電源ラインの電位よりも低い電位に接続される第２の電源ラインとの間において、ソース端子が前記三相モータに接続されると共にドレーン端子が前記第１の電源ラインに接続されたハイサイド側のＮチャネル型電界効果トランジスタとソース端子が前記第２の電源ラインに接続されると共にドレーン端子が前記ハイサイド側のＮチャネル型電界効果トランジスタのソース端子に接続されたローサイド側のＮチャネル型電界効果トランジスタとを有するアーム部を３組備えたインバータと、
前記ハイサイド側のＮチャネル型電界効果トランジスタ及び前記ローサイド側のＮチャネル型電界効果トランジスタの夫々をＰＭＷ制御で駆動する制御部と、
前記第１の電源ラインに印加される電位よりも高い電位の電圧を第３の電源ラインに出力する高電圧出力部と、
前記３組のアーム部における前記ハイサイド側のＮチャネル型電界効果トランジスタのソース端子と前記第３の電源ラインとの間に夫々、設けられるコンデンサと、を備え、
前記制御部は、前記３組のアーム部のうちの所定の１つのアーム部の前記ハイサイド側のＮチャネル型電界効果トランジスタをオン状態からオフ状態にした後、予め設定された時間が経過してから、前記３組のうちの前記所定の１つのアーム部とは異なる他の１つのアーム部の前記ハイサイド側のＮチャネル型電界効果トランジスタをオフ状態からオン状態にするモータ制御装置。
前記ハイサイド側のＮチャネル型電界効果トランジスタ及び前記ローサイド側のＮチャネル型電界効果トランジスタの夫々は、予め設定された周期に基づいてオン状態とオフ状態とが順次、切り換えられ、
前記所定の１つのアーム部の前記ハイサイド側のＮチャネル型電界効果トランジスタをオン状態からオフ状態にするタイミングは、前記異なる他の１つのアーム部の前記ハイサイド側のＮチャネル型電界効果トランジスタを前記予め設定された周期にしたがってオフ状態からオン状態にするタイミングから前記予め設定された時間だけ早められている請求項１に記載のモータ制御装置。