JP2019102569A - 光走査装置及び画像形成装置、光走査装置の製造方法 - Google Patents

光走査装置及び画像形成装置、光走査装置の製造方法 Download PDF

Info

Publication number
JP2019102569A
JP2019102569A JP2017229899A JP2017229899A JP2019102569A JP 2019102569 A JP2019102569 A JP 2019102569A JP 2017229899 A JP2017229899 A JP 2017229899A JP 2017229899 A JP2017229899 A JP 2017229899A JP 2019102569 A JP2019102569 A JP 2019102569A
Authority
JP
Japan
Prior art keywords
solder
substrate
laser diode
scanning device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017229899A
Other languages
English (en)
Inventor
祐介 鎌田
Yusuke Kamata
祐介 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017229899A priority Critical patent/JP2019102569A/ja
Publication of JP2019102569A publication Critical patent/JP2019102569A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Arrangement Of Elements, Cooling, Sealing, Or The Like Of Lighting Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Mechanical Optical Scanning Systems (AREA)
  • Fastening Of Light Sources Or Lamp Holders (AREA)

Abstract

【課題】レーザダイオードの複数のリード線を半田によって配線基板に接合する場合の、隣接するリード線間の半田による短絡を防止し、光源の発光不良を防止する光走査装置を提供する。【解決手段】レーザダイオードから出射されたレーザ光を感光ドラムの表面へ走査する光走査装置であって、レーザダイオードが半田によって接合される制御基板12を有する。レーザダイオードは、半田によって制御基板12の接合ランド30a、31a、32a、39aにそれぞれ接合される複数のリード線1bを有する。制御基板12は、各接合ランド30a〜39aの間に、互いの半田の流れ込みを遮断するスリット40と半田流れ込み防止部材41を有する。【選択図】図7

Description

本発明は、複写機、プリンタ、ファクシミリ、それらの複合機等の画像形成装置に用いられる光走査装置及びその製造方法に関する。
電子写真方式の画像形成装置に用いられる光走査装置は、光源から出射される光ビームを回転多面鏡により偏向し、偏向された光ビームをレンズやミラー等の光学部品により感光体の感光面上に導くことによって、感光体上に潜像画像を形成する。光走査装置の光源としては、レーザダイオードが用いられる。
特許文献1では、レーザダイオードの複数のリード線を半田によって配線基板に固定している。
特開2015−43245号公報
特許文献1のように、レーザダイオードの複数のリード線を半田によって固定する構成の場合、半田の量が少なすぎると、リード線と配線基板との接合が不十分となり、レーザダイオードが発光しない等の不具合が発生する虞がある。
これに対し、リード線と配線基板との接合が不十分とならないよう、固定に用いる半田の量を多くすることが考えられる。しかしながら、固定に用いる半田の量を多くすると、隣接するリード線同士が半田によって繋がってしまい、回路が短絡することでレーザダイオードに異常発光等の発光不良が発生する虞がある。また、画像形成装置に用いられる光走査装置では、レーザダイオードの発光不良によって所望の画像が出力できなくなってしまう場合があった。
本発明は前記課題を解決するものであり、その目的とするところは、レーザダイオードの複数のリード線を半田によって配線基板に接合する場合の、隣接するリード線間の半田による短絡を防止する。これにより光源の発光不良を抑制することができる光走査装置及び画像形成装置、光走査装置の製造方法を提供するものである。
前記目的を達成するための本発明に係る光走査装置の代表的な構成は、フォトダイオードを内蔵した半導体レーザチップを有し、前記半導体レーザチップから出射された光を被走査面へ走査する光走査装置であって、前記半導体レーザチップが半田によって接合される基板を有し、前記半導体レーザチップは、半田によって前記基板の複数の位置にそれぞれ接合される複数のリード線を有し、前記基板は、前記複数の位置の間に、互いの半田の流れ込みを遮断する遮断部を有することを特徴とする。
また、前記目的を達成するための本発明に係る光走査装置の製造方法は、フォトダイオードを内蔵する半導体レーザチップを有し、前記半導体レーザチップから出射された光を被走査面へ走査する光走査装置の製造方法であって、前記光走査装置は、前記半導体レーザチップが半田によって接合される基板を有し、前記半導体レーザチップは、半田によって前記基板の複数の位置にそれぞれ接合される複数のリード線を有し、前記基板は、前記複数の位置の間に、互いの半田の流れ込みを遮断する遮断部を有し、前記遮断部に壁部を装着する装着工程と、前記装着工程において前記壁部が装着された前記基板の前記複数の位置と前記複数のリード線とをそれぞれ接合する接合工程と、を備えることを特徴とする。
本発明によれば、レーザダイオードの複数のリード線を半田によって配線基板に接合する場合の、隣接するリード線間の半田による短絡を防止し、光源の発光不良を防止することができる。
本発明に係る光走査装置を備えた画像形成装置の構成を示す断面説明図である。 本発明に係る光走査装置の構成を示す斜視説明図である。 レーザダイオードをレーザホルダの筒状部内に圧入する前の状態を示す斜視説明図である。 レーザダイオードをレーザホルダの筒状部内に圧入した状態を示す斜視説明図である。 レーザホルダに制御基板を取り付けた状態を示す斜視説明図である。 (a)は、2本ビームのレーザダイオードを実装する制御基板の回路パターンを示す平面図である。(b)は、第1実施形態の半田流れ込み防止部材の構成を示す斜視説明図である。(c)は、(a)の各回路パターンに接続された各接合ランド間に設けられた貫通穴からなるスリット内に(b)に示す第1実施形態の半田流れ込み防止部材を挿入して取り付けて各接合ランドを仕切った状態を示す平面図である。 (a)は、制御基板の各回路パターンに接続された各接合ランドを第1実施形態の半田流れ込み防止部材により仕切る前の状態を示す斜視説明図である。(b)は、制御基板の各回路パターンに接続された各接合ランド間に設けられた貫通穴からなるスリット内に第1実施形態の半田流れ込み防止部材を挿入して取り付けて各接合ランドを仕切った状態を示す斜視説明図である。 第2実施形態において、制御基板の回路パターンに接続された各接合ランド間に各接合ランド間を仕切る半田流れ込み防止部材が設けられた様子を示す斜視説明図である。 (a)は、1本ビームのレーザダイオードを実装する制御基板の回路パターンを示す平面図である。(b)は、第3実施形態の半田流れ込み防止部材の構成を示す斜視説明図である。(c)は、(a)の各回路パターンに接続された各接合ランド間に設けられた貫通穴からなるスリット内に(b)に示す第3実施形態の半田流れ込み防止部材を挿入して取り付けて各接合ランドを仕切った状態を示す平面図である。 (a)は、4本ビームのレーザダイオードを実装する制御基板の回路パターンを示す平面図である。(b)は、第4実施形態の半田流れ込み防止部材の構成を示す斜視説明図である。(c)は、(a)の各回路パターンに接続された各接合ランド間に設けられた貫通穴からなるスリット内に(b)に示す第4実施形態の半田流れ込み防止部材を挿入して取り付けて各接合ランドを仕切った状態を示す平面図である。 (a)は、8本ビームのレーザダイオードを実装する制御基板の回路パターンを示す平面図である。(b)は、第5実施形態の半田流れ込み防止部材の構成を示す斜視説明図である。(c)は、(a)の回路パターンに接続された各接合ランドの間の貫通穴からなるスリット内に(b)の第5実施形態の半田流れ込み防止部材を挿入して取り付けて各接合ランドを仕切った状態を示す平面図である。 (a)は、8本ビームのレーザダイオードを実装する制御基板の回路パターンに接続された各接合ランドが円形に均等分割していない一例を示す平面図である。(b)は、(a)の回路パターンに接続された各接合ランド間の貫通穴からなるスリット内に第6実施形態の半田流れ込み防止部材を挿入して取り付けて各接合ランドを仕切った状態を示す平面図である。
図により本発明に係る光走査装置を備えた画像形成装置及び光走査装置の製造方法の一実施形態を具体的に説明する。
〔第1実施形態〕
図1〜図7を用いて本発明に係る光走査装置を備えた画像形成装置及び光走査装置の製造方法の第1実施形態の構成について説明する。
<画像形成装置>
先ず、図1及び図2を用いて本発明に係る光走査装置を備えた画像形成装置の構成について説明する。図1は、本発明に係る光走査装置9を備えた画像形成装置110の構成を示す断面説明図である。図2は、本発明に係る光走査装置9の構成を示す斜視説明図である。図1に示す画像形成装置110は、電子写真方式のレーザプリンタの一例を示す。図1に示す画像形成装置110は、光走査装置9を備えている。画像形成装置110は、光走査装置9により像担持体となる感光ドラム15の表面上に露光走査された画像に基づいて記録材Pに画像を形成する画像形成手段を備える。画像形成手段は、感光ドラム15の表面上(像担持体上)に形成された静電潜像を現像し、画像を形成する。
図1に示す画像形成装置110は、得られた画像情報に基づいたレーザ光11を露光手段となる光走査装置9により出射し、プロセスカートリッジ102に内蔵された感光ドラム15の表面上に照射する。プロセスカートリッジ102は、感光ドラム15と、該感光ドラム15に作用する画像形成プロセス手段として帯電手段となる帯電ローラ6、現像手段となる現像装置16、クリーニング手段となるクリーナ25等が一体的に設けられている。プロセスカートリッジ102は、画像形成装置110本体に対して着脱可能に設けられる。
図1の時計回り方向に回転する感光ドラム15の表面は、帯電ローラ6により一様に帯電される。一様に帯電された感光ドラム15の表面に対して光走査装置9により画像情報に応じたレーザ光11を露光走査する。これにより感光ドラム15の表面上に画像情報に応じた静電潜像が形成される。図2に示す光走査装置9に設けられたレーザダイオード1(半導体レーザチップ)から出射されたレーザ光11(光)が、一様に帯電された感光ドラム15(像担持体)の表面上に照射されて静電潜像が形成される。感光ドラム15の表面上に形成された静電潜像に対して現像装置16に設けられた現像剤担持体となる現像ローラ16aにより現像剤を供給してトナー像として現像する。
一方、給送カセット104内に収容された記録材Pは、給送ローラ105により繰り出され、分離ローラ17との協働により一枚ずつ分離給送される。更に、搬送ローラ106により挟持搬送されて停止したレジストローラ18のニップ部に記録材Pの先端部が付き当てられる。このとき、記録材Pの腰の強さにより扱かれて記録材Pの斜行が補正される。
感光ドラム15の表面と転写手段となる転写ローラ107とにより形成される転写ニップ部Nに感光ドラム15の表面上に形成されたトナー像が到達するタイミングに同期してレジストローラ18が回転する。これにより記録材Pはレジストローラ18により挟持されて転写ニップ部Nに搬送される。図示しない転写バイアス電源により転写ローラ107に転写バイアスが印加されて感光ドラム15の表面上に形成されたトナー像が記録材Pに転写される。転写後に感光ドラム15の表面上に残留した残トナーは、クリーナ25により除去されて回収される。
未定着のトナー像が形成された記録材Pは、感光ドラム15と転写ローラ107とにより挟持されて定着手段となる定着装置108に搬送される。定着装置108に設けられた定着ローラと加圧ローラとにより挟持搬送される過程において加熱及び加圧されてトナー像が熱溶融し、記録材Pに熱定着される。定着装置108の定着ローラと加圧ローラとにより挟持搬送された記録材Pは、排出ローラ109により機外に設けられた排出トレイ19上に排出される。
<光走査装置>
次に、図2を用いて本発明に係る光走査装置9の構成について説明する。図2に示す光走査装置9は、図1に示す画像形成装置110に備えられる。図2に示す光走査装置9では、フォトダイオードを内蔵した半導体レーザチップであるレーザダイオード1から出射したレーザ光11(光)は、コリメータレンズ13を通過する。その後、光偏向器3により図2の時計回り方向に回転駆動される回転多面鏡2の反射面2aに反射されて偏向走査される。回転多面鏡2の反射面2aに反射されて偏向走査されたレーザ光11は、fθレンズ14を通過して、像担持体となる感光ドラム15の表面(被走査面)上に照射されて走査される。
レーザ光11は、感光ドラム15の軸方向に沿って図2の左から右方向に走査される。これと同時に感光ドラム15が回転する。これにより感光ドラム15の表面上に画像情報に応じたレーザ光11が露光される。ここで、コリメータレンズ13は、レーザ光11を平行光に偏光する。fθレンズ14は、レーザ光11が角度θで入ってくると、該fθレンズ14の焦点距離fを掛け合わせた大きさ(f×θ)の像を結ぶようなレンズ特性(fθ特性)を有する。
レーザダイオード1から出射したレーザ光11を回転多面鏡2からなる光偏向器3で偏向走査を行う際に、回転多面鏡2の反射面2aにより反射されたレーザ光11の画像の書き出し位置を制御する。そのためにfθレンズ14を通過したレーザ光11は、BD(Beam Detect)センサ20にも照射される。レーザ光11を受光したBDセンサ20は、水平同期信号を発生する。BDセンサ20が発生した水平同期信号に基づいて、光偏向器3の回転多面鏡2の反射面2aにより反射されたレーザ光11の画像の書き出し位置を制御する。
<半導体レーザチップ>
次に、図3及び図4を用いて、半導体レーザチップとなるレーザダイオード1の構成について説明する。図3は、レーザダイオード1をレーザホルダ10の筒状部10a内に圧入する前の状態を示す斜視説明図である。図4は、レーザダイオード1をレーザホルダ10の筒状部10a内に圧入した状態を示す斜視説明図である。
光走査装置9の光源として、図3に示すエッジエミッタ型のレーザダイオード(Edge Emitting Laser Diode;端面発光レーザダイオード)1が広く用いられている。エッジエミッタ型のレーザダイオード1は、ビーム数が1本のものから複数本あるものまでラインナップされ、印字処理枚数や印字画像の解像度に応じて所望のものを選択できるため幅広く利用されている。
画像形成装置の高速化、高画質化に伴い、レーザダイオード1は、1本ビーム、2本ビーム、4本ビーム、8本ビーム等、複数ビームを同時に照射できるものが普及している。図2は、4本ビームのレーザ光11を感光ドラム15の表面上に照射した一例である。レーザダイオード1は、1本ビーム、2本ビーム、4本ビーム、8本ビーム等、ビームの本数に応じてリード線1bの本数が異なる。
一般的に、レーザダイオード1のリード線(ピン)1bは、各ビームの制御端子、コモン端子、PD(Photodiode;フォトダイオード)端子に接続される。このためレーザダイオード1のリード線1bの本数は、ビーム本数+2本となる。例えば、4本ビームのレーザダイオード1であれば、リード線1bの本数は6本で、リード線1bが接合される接合ランド数は6箇所となる。また、8本ビームのレーザダイオード1であれば、リード線1bの本数は10本で、リード線1bが接合される接合ランド数は10箇所となる。
ビーム本数が増えるほどレーザダイオード1のリード線1bの本数と接合ランド数が増える。このため面積が限られた制御基板12上にレーザダイオード1のリード線1bの本数に対応した数の接合ランドを配置する必要性がある。このため1箇所あたりの接合ランドの面積が小さく、また、隣接される接合ランド間の距離も短くなる。図3に示すレーザダイオード1は、2本ビームのレーザダイオード1で4本のリード線1bが設けられた一例である。レーザダイオード1は、リード線1bが設けられた側とは反対側からレーザ光11を出射する。レーザダイオード1(半導体レーザチップ)は、半田によって制御基板12(基板)に接合される。
<レーザホルダ>
レーザダイオード1は、図3に示すように、光路上にコリメータレンズ13が設けられた筒状部10aを有するレーザホルダ10に固定される。レーザダイオード1には、円形の外周を有するフランジ1aが設けられており、円形の貫通孔を有する筒状部10a内にフランジ1aを圧入することで、光学的な位置決め、及びレーザダイオード1の取付回転角を管理している。レーザホルダ10は、樹脂製や金属製で作成することができる。
光走査装置9におけるレーザダイオード1(半導体レーザチップ)は、樹脂製または金属製のレーザホルダ10の筒状部10a内に圧入して固定する。その後、レーザホルダ10にコリメータレンズ13が取り付けられる。レーザダイオード1のレーザホルダ10の筒状部10a内の圧入量を管理することで、レーザダイオード1の発光位置と、コリメータレンズ13との距離を一定に保っている。
レーザダイオード1は、単品の状態で、レーザホルダ10の筒状部10a内に圧入される。このため光走査装置9の組み立て工程では、制御基板12に電子部品を実装する際に、レーザダイオード1を直接、制御基板12に実装せずに、レーザダイオード1をレーザホルダ10の筒状部10a内に圧入する。
そして、レーザダイオード1のリード線1bを制御基板12の回路パターン30〜39に接続された接合ランド30a〜39aの中央に設けられた貫通孔30b〜39b内に通した状態で、レーザホルダ10と制御基板12とをビス留めする。そして、最後にレーザダイオード1のリード線1bと制御基板12の回路パターン30〜39に接続された接合ランド30a〜39aとを半田で接合している。レーザダイオード1(半導体レーザチップ)は、半田によって制御基板12(基板)の複数の位置となる接合ランド30a〜39aにそれぞれ接合される複数のリード線1bを有する。
このような組み立て方法において、レーザダイオード1のリード線1bは、リフロー実装やフロー実装を適用できない。ここで、フロー実装とは、電子部品をプリント基板に挿入したり、接着剤で仮止めしてから、溶融した半田槽に浸して接合するものである。また、リフロー実装とは、プリント基板の接合ランドに、半田ペーストを印刷し、その上に電子部品をマウントしてからリフロー炉に送り、赤外線や熱風等で半田を溶かして接合するものである。
リフロー実装では、レーザホルダ10が樹脂製である場合に高熱に耐え切れない。また、フロー実装では、制御基板12上の他の微細部品がレーザダイオード1のリード線1bの接合ランド30a〜39a近くに存在するためスポット的に適用することが困難な場合がある。このため半田こて5を用いて、レーザダイオード1のリード線1bと接合ランド30a〜39aとを接合する。その際に、こて先の劣化や糸半田の種類、半田の送り量や加熱時間等は、リフロー実装やフロー実装と比較して、ばらつきが大きくなり易く、仕上がり具合にも影響が出てしまう。
半田の量が少なくなってしまうと、半田づけした接合ランド30a〜39aに穴が開いたり、接合ランド30a〜39aとレーザダイオード1のリード線1bとの接合が不十分になってしまい、接触不良となってしまう可能性がある。一方、半田の量が多くなってしまうと、半田が母材(リード線1bや接合ランド30a〜39a)になじまず接触不良となったり、隣接する接合ランド30a〜39aの間でリークが発生して回路がショート(短絡)してしまう可能性がある。
レーザダイオード1のリード線1bと接合ランド30a〜39aとが接触不良を起こしたり、隣接する接合ランド30a〜39aの間でリークが発生して回路がショート(短絡)してしまう。すると、レーザダイオード1が発光しなかったり、異常発光してしまう等の不具合が発生する場合がある。このように光走査装置9でレーザダイオード1(半導体レーザチップ)が発光しないと、描画しなかったり、異常発光により所望の画像が出力できないといった不具合となる。
<圧入接合>
レーザダイオード1とレーザホルダ10との接合方法としては、レーザホルダ10の筒状部10a内にレーザダイオード1のフランジ1aを圧入することで、レーザダイオード1とレーザホルダ10とを接合することができる。レーザダイオード1は、レーザホルダ10の筒状部10a内にレーザダイオード1から出射されるレーザ光11の出射方向に圧入して固定される。
このとき、感光ドラム15の表面上で副走査方向(感光ドラム15の周方向、記録材の搬送方向)のレーザ光11のビームピッチを決定するために、レーザホルダ10の筒状部10a内で、レーザダイオード1をフランジ1aの周方向に回転させる。これにより隣接するレーザ光11の感光ドラム15の表面上での照射位置の間隔を調整することができる。
この圧入工程では、レーザダイオード1の個体差や部品のばらつきがあるため、予め設定された称呼の回転角に対して微調整をしながらレーザダイオード1の位置決めを行う。その後、図4に示すように、レーザホルダ10の筒状部10a内にレーザダイオード1のフランジ1aを圧入してレーザダイオード1とレーザホルダ10とを一体化する。
<基板>
次に、図5〜図7を用いて、制御基板12の構成について説明する。図5は、レーザホルダ10に制御基板12を取り付けた状態を示す斜視説明図である。図6(a)は、2本ビームのレーザダイオード1を実装する制御基板12の各回路パターン30〜32,39を示す平面図である。図6(b)は、本実施形態の半田流れ込み防止部材41の構成を示す斜視説明図である。
図6(c)は、図6(a)の各回路パターン30〜32,39に接続された各接合ランド30a〜32a,39a(複数の位置)の間に設けられた遮断部を示す。遮断部は、制御基板12(基板)の板厚方向に貫通する貫通穴からなるスリット40を有する。そして、スリット40内に図6(b)に示す半田流れ込み防止部材41を取り付ける。これにより半田流れ込み防止部材41により各接合ランド30a〜32a,39aを仕切った状態を示す平面図である。制御基板12(基板)は、各接合ランド30a〜32a,39a(複数の位置)の間に、互いの半田の流れ込みを遮断する遮断部となるスリット40と半田流れ込み防止部材41とを有する。
図7(a)は、制御基板12の各回路パターン30〜32,39に接続された各接合ランド30a〜32a,39aを半田流れ込み防止部材41により仕切る前の状態を示す斜視説明図である。図7(b)は、制御基板12の各回路パターン30〜32,39に接続された各接合ランド30a〜32a,39a間に設けられた貫通穴からなるスリット40内に半田流れ込み防止部材41を挿入して取り付ける。これにより半田流れ込み防止部材41により各接合ランド30a〜32a,39aを仕切った状態を示す斜視説明図である。
図4に示すように、レーザホルダ10の筒状部10a内にレーザダイオード1のフランジ1aを圧入する。その後、図5及び図6(a)に示すように、制御基板12の各回路パターン30〜32,39に接続された各接合ランド30a〜32a,39aの略中央で制御基板12を貫通する貫通孔30b〜32b,39b内にレーザダイオード1の各リード線1bを挿通する。
そして、ビス4により制御基板12をレーザホルダ10にビス止めする。このようにして、制御基板12(基板)にレーザダイオード1(半導体レーザチップ)を取り付ける。各回路パターン30〜32,39と、各接合ランド30a〜32a,39aは、制御基板12にスクリーン印刷される。
例えば、レーザダイオード1を制御基板12上に実装した後、制御基板12にレーザホルダ10を取り付けるような製造工程では、レーザダイオード1の回転角の微調整ができなくなってしまう。このため、レーザダイオード1の回転角の微調整を行いながらレーザダイオード1のフランジ1aをレーザホルダ10の筒状部10a内に圧入し,その後、レーザホルダ10に制御基板12を取り付けるという順番で組み立てる必要がある。
<半田付け>
図5に示すように、レーザダイオード1とレーザホルダ10と制御基板12とが固定される。その状態で、各接合ランド30a〜32a,39a(電気的な接合部)と、レーザダイオード1(半導体レーザチップ)のリード線1b(電気的な接合部)とを半田こて5を用いて半田付けにより接合する。
また、光走査装置9におけるレーザ駆動信号は高速で動作する。このため、複数ビームを持つレーザダイオード1でのビーム間、また、異色レーザでの色間パターン長の差が極力小さくなるよう制御基板12を設計している。このような背景があるため回路パターン30〜39の経路を変更しないことが望まれる。このため隣接する接合ランド30a〜39a間のピッチが狭くなり、過剰に流れ込んだ半田により接合ランド30a〜39a同士にリークが発生し易くなる。
半田付けによる接合工程において、隣接される各接合ランド30a〜32a,39aが近接している場合には、過剰に流れ込んだ半田により各接合ランド30a〜32a,39a上に盛り上がった半田同士が接触してリークする場合がある。このようなリークを発生させないために、一般的には、隣接するリード線1b同士や隣接する各接合ランド30a〜32a,39a同士の間隔を広く取る。或いは、各接合ランド30a〜32a,39aの面積を小さくして、隣接する各接合ランド30a〜32a,39a同士の絶縁距離を長く取る等の対策が講じられている。
各接合ランド30a〜32a,39a同士のリークの発生を防止するために、隣接するリード線1b同士や隣接する各接合ランド30a〜32a,39a同士の間隔を広く取ると、レーザダイオード1や制御基板12の面積等が大型化する可能性がある。制御基板12の面積の大型化を避けようとすると、各接合ランド30a〜32a,39a同士の間隔を広く取った分だけ各回路パターン30〜32,39が微細化するといった問題がある。また、各接合ランド30a〜32a,39aの面積を小さくすると、各接合ランド30a〜32a,39a上に十分な量の半田を盛ることができず、通電不良を招く恐れがある。
<スリット>
本実施形態では、図6(a)及び図7(a)に示すように、制御基板12の各回路パターン30〜32,39に接続された各接合ランド30a〜32a,39a間に半田の流れ込みを遮断する遮断部として貫通穴からなる十字形状のスリット40が設けられている。スリット40は、所定の絶縁間隔と、制御基板12の板厚に対応した所定の深さを有する。
本実施形態のレーザダイオード1のリード線1bと、各接合ランド30a〜32a,39aとは、同一円周上に配置される。本実施形態では、制御基板12(基板)の各回路パターン30〜32,39に接続された隣接する各接合ランド30a〜32a,39a間(接合部間)に十字形状のスリット40を設ける。スリット40は、半田の流れ込みを遮断する遮断部として構成される。スリット40は、制御基板12を貫通する貫通穴からなる。
<壁部>
本実施形態では、図7(b)に示すように、半田こて5を用いて、レーザダイオード1のリード線1bと、制御基板12の各回路パターン30〜32,39に接続された各接合ランド30a〜32a,39aとを半田付けにより接合する。その際に、貫通穴からなる十字形状のスリット40内(貫通穴内)に、断面がスリット40の形状に対応した嵌合部を有する壁部材となる半田流れ込み防止部材41を挿入して起立させる。
半田流れ込み防止部材41は、隣接する各接合ランド30a〜32a,39a間(接合部間)での半田の流れ込みを遮断する壁部として構成される。この半田流れ込み防止部材41により隣接する各接合ランド30a〜32a,39a同士を仕切ることができる。これにより制御基板12の各回路パターン30〜32,39にそれぞれ接続された各接合ランド30a〜32a,39a同士のリークの発生を確実に防止することができる。半田流れ込み防止部材41は、電気的絶縁物で構成される。
図6(c)及び図7(b)は、半田こて5を用いて、2本ビームのレーザダイオード1の4本のリード線1bを、制御基板12の各回路パターン30〜32,39に接続された各接合ランド30a〜32a,39aにそれぞれ半田付けする場合の一例である。図3〜図5に示すように、2本ビームのレーザダイオード1のリード線1bの本数は4本である。また、図6(a),(c)及び図7(a),(b)に示すように、制御基板12の各回路パターン30〜32,39に接続された各接合ランド30a〜32a,39aの数も4箇所である。
図6(b)及び図7(a),(b)に示す半田流れ込み防止部材41は、4枚の仕切り片41a〜41dを有して構成されている。半田流れ込み防止部材41は、軸方向(図6(b)の上下方向)に直交する方向に切断したときの断面がスリット40の十字形状に対応する断面を有して形成される。各仕切り片41a〜41dは、隣接する各仕切り片41a〜41dがそれぞれ90度ずつの角度を持って配置されている。
図6(b)及び図7(a),(b)に示す半田流れ込み防止部材41を用意し、図6(c)及び図7(b)に示すように、図6(a)及び図7(a)に示す貫通穴からなるスリット40内に半田流れ込み防止部材41を挿入して起立させる。これにより各接合ランド30a〜32a,39a間は、貫通穴からなるスリット40内に挿入して起立した半田流れ込み防止部材41により確実に仕切られる。
その状態で、各接合ランド30a〜32a,39aと、各接合ランド30a〜32a,39aの略中央に設けられた各貫通孔30b,31b,32b,39b内に挿通されたレーザダイオード1のリード線1bとを半田こて5を用いて、半田付けする。
その際に、過剰に流れ込んだ半田の一部は、スリット40と半田流れ込み防止部材41との間の隙間内にも流れ込む。それ以外の殆どの半田は、半田流れ込み防止部材41の各仕切り片41a〜41dで堰き止められて各仕切り片41a〜41dの壁面に沿って上昇し、冷却されて固まる。
これにより隣接する各接合ランド30a〜32a,39a間に半田が過剰に流れ込んで各接合ランド30a〜32a,39a同士のリークが発生することを確実に防止することができる。半田付け作業が終了したら、スリット40から半田流れ込み防止部材41を取り外しても良いし、過剰に流れ込んだ半田により半田流れ込み防止部材41が制御基板12に接合された場合には、半田流れ込み防止部材41を制御基板12に取り付けたままでも良い。
<製造方法>
前述した本実施形態の光走査装置9の製造方法について説明する。制御基板12(基板)の各回路パターン30〜32,39に接続された複数の位置となる各接合ランド30a〜32a,39a間に、互いの半田の流れ込みを遮断する遮断部となるスリット40が設けられる。そのスリット40内に壁部となる半田流れ込み防止部材41を装着する(装着工程)。
その後、装着工程において半田流れ込み防止部材41(壁部)が装着された制御基板12(基板)の各接合ランド30a〜32a,39a(複数の位置)を考慮する。更に、レーザダイオード1(半導体レーザチップ)の複数のリード線1bを考慮する。各接合ランド30a〜32a,39aと各リード線1bとを、それぞれ半田により接合する(接合工程)。
レーザダイオード1(半導体レーザチップ)と制御基板12(基板)との電気的な接合部となるリード線1bと、各接合ランド30a〜32a,39aとを半田により接合する。そのとき、スリット40内に壁部となる半田流れ込み防止部材41を挿入して起立させる。半田流れ込み防止部材41により各接合ランド30a〜32a,39a間で半田の流れ込みを遮断することができる。これにより制御基板12(基板)の各回路パターン30〜32,39に接続された隣接する各接合ランド30a〜32a,39a間(接合部間)のリークを防止することができる。
〔第2実施形態〕
次に、図8を用いて本発明に係る光走査装置を備えた画像形成装置及び光走査装置の製造方法の第2実施形態の構成について説明する。尚、前記第1実施形態と同様に構成したものは同一の符号、或いは符号が異なっても同一の部材名を付して説明を省略する。図8は、本実施形態において、制御基板12の表面上の各回路パターン30〜32,39に接続された各接合ランド30a〜32a,39a間に遮断部となる半田流れ込み防止部材41が設けられた様子を示す斜視説明図である。
前記第1実施形態では、半田流れ込み防止部材41を制御基板12の貫通穴からなるスリット40内に嵌入して起立させた。本実施形態では、制御基板12に貫通穴からなるスリット40を設けずに、制御基板12上に直接、遮断部となる半田流れ込み防止部材41を形成した一例である。
本実施形態では、図8に示すように、制御基板12上に予め電気的絶縁物からなる十字形状の半田流れ込み防止部材41が設けられている。遮断部となる半田流れ込み防止部材41は、制御基板12(基板)の板厚方向において、制御基板12(基板)のレーザダイオード1(半導体レーザチップ)が実装される表面よりも高い絶縁壁部として構成される。
前記第1実施形態では、半田付け作業の都度、制御基板12の貫通穴からなるスリット40内に半田流れ込み防止部材41を嵌入して起立させる作業が必要であった。本実施形態では、半田流れ込み防止部材41が予め制御基板12に設けられているため半田流れ込み防止部材41を制御基板12に組み付ける作業が必要ない。半田流れ込み防止部材41(絶縁壁部)は、制御基板12(基板)のレーザダイオード1(半導体レーザチップ)が実装される表面上に電気的絶縁物となるシルク(絹)をスクリーン印刷(シルク印刷)により形成することにより構成される。
制御基板12上(基板上)には、部品番号や部品の種類、または制御基板12の管理番号等の各種情報がシルク(絹)をスクリーン印刷する(シルク印刷)ことにより記録されている。制御基板12上(基板上)に各種情報をシルク印刷する際に前記第1実施形態のスリット40と同様の位置と形状で半田流れ込み防止部材41をシルク印刷することができる。これにより半田の流れ込みを遮断する壁部となる絶縁物からなる半田流れ込み防止部材41を制御基板12(基板)の表面よりも高い高さ位置まで形成することができる。
半田流れ込み防止部材41を形成する際のシルク印刷は、部品番号や部品の種類、または制御基板12の管理番号等の文字の高さよりも高い位置に半田流れ込み防止部材41の高さが到達するように、スクリーン印刷版の厚みを増してスクリーン印刷する。本実施形態では、制御基板12に貫通穴からなるスリット40を設けなくても良い。このため回路パターンの引き回しの自由度が向上する。他の構成は前記第1実施形態と同様に構成され、同様の効果を得ることが出来る。
〔第3実施形態〕
次に、図9を用いて本発明に係る光走査装置を備えた画像形成装置及び光走査装置の製造方法の第3実施形態の構成について説明する。尚、前記各実施形態と同様に構成したものは同一の符号、或いは符号が異なっても同一の部材名を付して説明を省略する。図9(a)は、1本ビームのレーザダイオード1を実装する制御基板12の各回路パターン30,31,39を示す平面図である。
図9(b)は、本実施形態の半田流れ込み防止部材41の構成を示す斜視説明図である。図9(c)は、図9(a)の各回路パターン30,31,39に接続された各接合ランド30a,31a,39aの間に貫通穴からなるスリット40(遮断部)が設けられる。そして、貫通穴からなるスリット40内に図9(b)の本実施形態の半田流れ込み防止部材41の嵌入部を挿入して取り付けて各接合ランド30a,31a,39aを仕切った状態を示す平面図である。
1本ビームのレーザダイオード1のリード線1bの本数は3本である。また、半田付け部となる接合ランド30a,31a,39aの数も3箇所である。本実施形態のレーザダイオード1のリード線1bと、各接合ランド30a,31a,39aとは、同一円周上に配置される。図9(b)に示す半田流れ込み防止部材41は、3枚の仕切り片41a〜41cを有して構成されている。
本実施形態の半田流れ込み防止部材41は、軸方向(図9(b)の上下方向)に直交する方向に切断したときの断面がスリット40のY字形状に対応して形成されている。各仕切り片41a〜41cは、隣接する各仕切り片41a〜41cのうち、仕切り片41b,41cの間の角度が90度で、仕切り片41a,41bの間の角度と、仕切り片41a,41cの間の角度とが、それぞれ135度の角度を持って配置されている。
尚、各回路パターン30,31,39に接続された各接合ランド30a,31a,39aの間に形成されるスリット40の形状に応じて隣接する各仕切り片41a〜41cの間の角度を適宜設定すれば良い。例えば、隣接する各仕切り片41a〜41cの間の角度がそれぞれ120度ずつの角度を持って配置される場合もある。
本実施形態も前記第1実施形態と同様に、図9(b)に示す半田流れ込み防止部材41を用意し、図9(c)に示すように、図9(a)に示す貫通穴からなるY字形状のスリット40内に半田流れ込み防止部材41の嵌入部を挿入して起立させる。これにより各接合ランド30a,31a,39a間は、貫通穴からなるスリット40内に挿入して起立した半田流れ込み防止部材41により確実に仕切られる。
ここで、レーザダイオード1(半導体レーザチップ)は、図9(a),(c)に示す制御基板12(基板)の第1位置となる接合ランド31aに接合される第1リード線1bを有する。更に、制御基板12(基板)の接合ランド31a(第1位置)と異なる第2位置となる接合ランド39aに接合される第2リード線1bを有する。更に、制御基板12(基板)の接合ランド31a(第1位置)及び接合ランド39a(第2位置)と異なる第3位置となる接合ランド30aに接合される第3リード線1bと、を有する。
一方、スリット40と半田流れ込み防止部材41からなる遮断部は、接合ランド31a(第1位置)と接合ランド39a(第2位置)との間にスリット40aが設けられる。スリット40a内に仕切り片41aが挿入される。これらのスリット40aと仕切り片41a(第1遮断部)により接合ランド31a(第1位置)と接合ランド39a(第2位置)との互いの半田の流れ込みを遮断する。
更に、接合ランド39a(第2位置)と接合ランド30a(第3位置)との間にスリット40bが設けられる。スリット40b内に仕切り片41bが挿入される。これらのスリット40bと仕切り片41b(第2遮断部)により接合ランド39a(第2位置)と接合ランド30a(第3位置)との互いの半田の流れ込みを遮断する。
更に、接合ランド30a(第3位置)と接合ランド31a(第1位置)との間にスリット40cが設けられる。スリット40c内に仕切り片41cが挿入される。これらのスリット40cと仕切り片41c(第3遮断部)により接合ランド30a(第3位置)と接合ランド31a(第1位置)との互いの半田の流れ込みを遮断する。
図9(c)に示すように、図9(a)に示す貫通穴からなるY字形状のスリット40内に半田流れ込み防止部材41の嵌入部を挿入して起立させる。その状態で、各接合ランド30a,31a,39aと、各接合ランド30a,31a,39aの略中央に設けられた各貫通孔30b,31b,39b内に挿通されたレーザダイオード1のリード線1bとを半田こて5を用いて半田付けする。
これにより半田こて5を用いた各接合ランド30a,31a,39aと、レーザダイオード1のリード線1bとの半田付け工程において半田の過剰な流れ込みによる各接合ランド30a,31a,39a同士のリークの発生を防止することができる。他の構成は前記各実施形態と同様に構成され、同様の効果を得ることが出来る。
〔第4実施形態〕
次に、図10を用いて本発明に係る光走査装置を備えた画像形成装置及び光走査装置の製造方法の第4実施形態の構成について説明する。尚、前記各実施形態と同様に構成したものは同一の符号、或いは符号が異なっても同一の部材名を付して説明を省略する。図10(a)は、4本ビームのレーザダイオード1を実装する制御基板12の各回路パターン30〜34,39を示す平面図である。
図10(b)は、本実施形態の半田流れ込み防止部材41の構成を示す斜視説明図である。図10(c)は、図10(a)の各回路パターン30〜34,39に接続された各接合ランド30a〜34a,39aの間に貫通穴からなるスリット40(遮断部)が設けられる。そして、貫通穴からなるスリット40内に図10(b)に示す本実施形態の半田流れ込み防止部材41を挿入して取り付けて各接合ランド30a〜34a,39aを仕切った状態を示す平面図である。
図10(a)に示すように、4本ビームのレーザダイオード1では、リード線1bの本数は6本で、制御基板12の各回路パターン30〜34,39に接続される各接合ランド30a〜34a,39aの数も6箇所である。本実施形態のレーザダイオード1のリード線1bと、各接合ランド30a〜34a,39aとは、同一円周上に配置される。図10(a)に示すように、6個の各接合ランド30a〜34a,39aを同一円周上に並べると、各接合ランド30a〜34a,39a間のピッチが一層狭くなる。
図10(b)に示す半田流れ込み防止部材41は、図10(a)に示す隣接する各接合ランド30a〜34a,39a間に設けられた貫通穴からなるスリット40の6点の放射形状に対応して形成された6枚の仕切り片41a〜41fを有して構成されている。各仕切り片41a〜41fは、隣接する各仕切り片41a〜41fがそれぞれ60度ずつの角度を持って配置されている。
本実施形態でも前記各実施形態と同様に、図10(b)に示す半田流れ込み防止部材41を用意し、図10(c)に示すように、図10(a)に示す貫通穴からなる6点の放射形状のスリット40内に半田流れ込み防止部材41の嵌入部を挿入して起立させる。これにより各接合ランド30a〜34a,39a間は、貫通穴からなるスリット40内に挿入して起立した半田流れ込み防止部材41により確実に仕切られる。
この状態で、各接合ランド30a〜34a,39aと、各接合ランド30a〜34a,39aの略中央に設けられた各貫通孔30b〜34b,39b内に挿通されたレーザダイオード1のリード線1bとを半田こて5を用いて半田付けする。これにより半田こて5を用いた各接合ランド30a〜34a,39aと、レーザダイオード1のリード線1bとの半田付け工程において半田の過剰な流れ込みによる各接合ランド30a〜34a,39a同士のリークの発生を防止することができる。他の構成は前記各実施形態と同様に構成され、同様の効果を得ることが出来る。
〔第5実施形態〕
次に、図11を用いて本発明に係る光走査装置を備えた画像形成装置及び光走査装置の製造方法の第5実施形態の構成について説明する。尚、前記各実施形態と同様に構成したものは同一の符号、或いは符号が異なっても同一の部材名を付して説明を省略する。図11(a)は、8本ビームのレーザダイオード1を実装する制御基板12の各回路パターン30〜39を示す平面図である。
図11(b)は、本実施形態の半田流れ込み防止部材41の構成を示す斜視説明図である。図11(c)は、図11(a)の各回路パターン30〜39に接続された各接合ランド30a〜39a間に貫通穴からなるスリット40(遮断部)が設けられる。そして、貫通穴からなるスリット40内に図11(b)に示す本実施形態の半田流れ込み防止部材41の嵌入部を挿入して取り付けて各接合ランド30a〜39aを仕切った状態を示す平面図である。
図11(a)に示すように、8本ビームのレーザダイオード1の場合は、レーザダイオード1のリード線1bの本数は10本で、制御基板12の各回路パターン30〜39に接続された各接合ランド30a〜39aも10箇所である。本実施形態のレーザダイオード1のリード線1bと、各接合ランド30a〜39aとは、同一円周上に配置される。図11(a)に示すように、10個の各接合ランド30a〜39aを同一円周上に並べると、各接合ランド30a〜39a間のピッチが更に狭くなる。
図11(b)に示す半田流れ込み防止部材41は、図11(a)に示す隣接する各接合ランド30a〜39a間に設けられた貫通穴からなるスリット40の10点の放射形状に対応して形成された10枚の仕切り片41a〜41jを有して構成されている。各仕切り片41a〜41jは、隣接する各仕切り片41a〜41jがそれぞれ36度ずつの角度を持って配置されている。
本実施形態でも前記各実施形態と同様に、図11(b)に示す半田流れ込み防止部材41を用意し、図11(c)に示すように、図11(a)に示す貫通穴からなる10点の放射形状のスリット40内に半田流れ込み防止部材41の嵌入部を挿入して起立させる。これにより各接合ランド30a〜39a間は、貫通穴からなるスリット40内に挿入して起立した半田流れ込み防止部材41により確実に仕切られる。
この状態で、半田流れ込み防止部材41により仕切られた各接合ランド30a〜39aと、各接合ランド30a〜39aの略中央に設けられた各貫通孔30b〜39b内に挿通されたレーザダイオード1のリード線1bとを半田こて5を用いて半田付けする。これにより半田こて5を用いた各接合ランド30a〜39aと、レーザダイオード1のリード線1bとの半田付け工程において半田の過剰な流れ込みによる各接合ランド30a〜39a同士のリークの発生を防止することができる。他の構成は前記各実施形態と同様に構成され、同様の効果を得ることが出来る。
〔第6実施形態〕
次に、図12を用いて本発明に係る光走査装置を備えた画像形成装置及び光走査装置の製造方法の第6実施形態の構成について説明する。尚、前記各実施形態と同様に構成したものは同一の符号、或いは符号が異なっても同一の部材名を付して説明を省略する。図12(a)は、8本ビームのレーザダイオード1を実装する制御基板12の各回路パターン30〜39に接続された各接合ランド30a〜39aが円形に均等分割していない一例を示す平面図である。
図12(b)は、スリット40(遮断部)内に本実施形態の半田流れ込み防止部材41の嵌入部を挿入して取り付けて各接合ランド30a〜39aを仕切った状態を示す平面図である。
図12(a)は、8本ビームのレーザダイオード1の他の例である。本実施形態の8本ビームのレーザダイオード1もリード線1bの本数は10本で、制御基板12の各回路パターン30〜39に接続された各接合ランド30a〜39aも10箇所である。前記実施形態と異なるのは、リード線1bと各接合ランド30a〜39aとの並びが同一円周上に並んでいないことである。
各接合ランド30a〜32a,37a,38aの略中央に設けられた貫通孔30b〜32b,37b,38bと、各貫通孔30b〜32b,37b,38b内に挿通されるレーザダイオード1の各リード線1bは、同一直線上に配置される。また、各接合ランド33a〜36aの略中央に設けられた貫通孔33b〜36bと、各貫通孔33b〜36b内に挿通されるレーザダイオード1の各リード線1bは、同一直線上に配置される。接合ランド39aの略中央に設けられた貫通孔39bと、貫通孔39b内に挿通されるレーザダイオード1のリード線1bのみが、各貫通孔33b〜36bを結ぶ直線から外側に外れた位置に配置された一例である。
このような場合であっても図12(a)に示す隣接する各接合ランド30a〜39a間に貫通穴からなるスリット40を設ける。そして、図12(b)に示すように、図12(a)に示す貫通穴からなるスリット40内に、スリット40の形状に対応した断面形状を有する半田流れ込み防止部材41の嵌入部を挿入して起立させる。半田流れ込み防止部材41は、スリット40の形状に対応して各仕切り片を組み合わせて作成することができる。
これにより各接合ランド30a〜39a間は、貫通穴からなるスリット40内に挿入して起立した半田流れ込み防止部材41により確実に仕切られる。この状態で、半田流れ込み防止部材41により仕切られた各接合ランド30a〜39aと、各接合ランド30a〜39aの略中央に設けられた各貫通孔30b〜39b内に挿通されたレーザダイオード1のリード線1bとを半田こて5を用いて半田付けする。これにより半田こて5を用いた各接合ランド30a〜39aと、レーザダイオード1のリード線1bとの半田付け工程において半田の過剰な流れ込みによる各接合ランド30a〜39a同士のリークの発生を防止することができる。
このように、制御基板12に設けられた各回路パターンに接続された各接合ランドの配置がどのような形状であっても、隣接する各接合ランド間に貫通穴からなるスリット40を設ける。そして、そのスリット40内に、スリット40の形状に対応した断面形状を有する半田流れ込み防止部材41の嵌入部を挿入して起立させる。これにより各接合ランド間は、貫通穴からなるスリット40内に挿入して起立した半田流れ込み防止部材41により確実に仕切られる。
この状態で、半田流れ込み防止部材41により仕切られた各接合ランドと、各接合ランドの略中央に設けられた各貫通孔内に挿通されたレーザダイオード1のリード線1bとを半田こて5を用いて半田付けする。これにより半田こて5を用いた各接合ランドと、レーザダイオード1のリード線1bとの半田付け工程において半田の過剰な流れ込みによる各接合ランド同士のリークの発生を防止することができる。他の構成は前記各実施形態と同様に構成され、同様の効果を得ることが出来る。
尚、前記各実施形態では、隣接する各接合ランド間に制御基板12を貫通する貫通穴からなるスリット40を設け、そのスリット40内に、スリット40の形状に対応した断面形状を有する半田流れ込み防止部材41の嵌入部を挿入して起立させる構成とした。他に、貫通穴からなるスリット以外にも隣接する接合ランド間に、半田付け工程において半田の過剰な流れ込みによる各接合ランド同士のリークの発生を防止し得る物理的な空間が設けられれば良い。したがって、細長い形状のスリット40以外にも円形や四角形等の任意の形状で貫通穴を設け、その貫通穴の形状に対応した断面形状を有する半田流れ込み防止部材41の嵌入部を挿入して起立させる構成としても良い。
このような構成で光走査装置9を組み立てる。これによりレーザダイオード1のリード線1bと、制御基板12に設けられた各回路パターンに接続された各接合ランドとの半田付けを行う。この工程において、過剰な半田が隣接する接合ランドや隣接するリード線に流れ込んだ場合でも、各接合ランド同士や各リード線同士のリークの発生を防止することができる。これによりレーザダイオード1の電気的な不具合を防止でき、レーザダイオード1の発光不具合や不点灯等の異常点灯による異常画像出力を防止することができる。
また、前記各実施形態では、代表例として、1本ビーム、2本ビーム、4本ビーム、8本ビームのレーザダイオード1の一例について説明した。他のビーム本数に対応したレーザダイオード1のリード線1bと、制御基板12に設けられた各回路パターンに接続された各接合ランドとの半田付けを行う。その工程において、隣接する各接合ランド間に貫通穴からなるスリット40を設ける。
そして、そのスリット40の形状に対応した断面形状を有する半田流れ込み防止部材41の嵌入部をスリット40内に挿入して起立させる。或いは、隣接する各接合ランド間に凸部からなる壁部を設ける。これにより過剰な半田が隣接する接合ランドや隣接するリード線に流れ込んだ場合でも、各接合ランド同士や各リード線同士のリークの発生を防止することができる。
尚、図9に示した第3実施形態では、レーザダイオード1(半導体レーザチップ)が制御基板12(基板)に設けられた第1〜第3の位置(接合ランド31a,39a,30a)にそれぞれ接合される第1〜第3リード線1bを有する場合を考慮した。そして、第1〜第3の位置(接合ランド31a,39a,30a)の互いの間に設けられ、互いの半田の流れ込みを遮断する第1〜第3遮断部(スリット40a〜40c、仕切り片41a〜41c)を設けた一例について説明した。
他に、図6〜図11に示すように、レーザダイオード1(半導体レーザチップ)の複数のリード線1bと、制御基板12(基板)に設けられた各接合ランドとの並びが同一円周上に並んでいる場合を考慮する。その場合には、レーザダイオード1(半導体レーザチップ)が制御基板12(基板)に設けられた第1〜第nの位置(接合ランド)にそれぞれ接合される第1〜第nリード線1bを有する場合を考慮する。そして、第1〜第nの位置(接合ランド)の互いの間に設けられ、互いの半田の流れ込みを遮断する第1〜第n遮断部(スリット40、半田流れ込み防止部材41の仕切り片)を設けることができる。ここで、N≧3である。
1…レーザダイオード(半導体レーザチップ)
1b…リード線(複数のリード線;第1リード線;第2リード線;第3リード線)
9…光走査装置
11…レーザ光(光)
12…制御基板(基板)
15…感光ドラム(像担持体;被走査面)
30a〜39a…接合ランド(基板の複数の位置;第1位置;第2位置;第3位置)
40…スリット(遮断部;貫通穴)
41…半田流れ込み防止部材(遮断部;絶縁壁部;壁部)

Claims (7)

  1. フォトダイオードを内蔵した半導体レーザチップを有し、前記半導体レーザチップから出射された光を被走査面へ走査する光走査装置であって、
    前記半導体レーザチップが半田によって接合される基板を有し、
    前記半導体レーザチップは、半田によって前記基板の複数の位置にそれぞれ接合される複数のリード線を有し、
    前記基板は、前記複数の位置の間に、互いの半田の流れ込みを遮断する遮断部を有することを特徴とする光走査装置。
  2. 前記遮断部は、前記基板の前記複数の位置の間に、前記基板の板厚方向に貫通する貫通穴を有する、ことを特徴とする請求項1に記載の光走査装置。
  3. 前記遮断部は、前記基板の板厚方向において、前記基板の前記半導体レーザチップが実装される表面よりも高い絶縁壁部を有することを特徴とする請求項1に記載の光走査装置。
  4. 前記絶縁壁部は、前記基板の前記表面上にシルクをスクリーン印刷により形成することにより構成されることを特徴とする請求項3に記載の光走査装置。
  5. 前記半導体レーザチップは、
    前記基板の第1位置に接合される第1リード線と、
    前記基板の前記第1位置と異なる第2位置に接合される第2リード線と、
    前記基板の前記第1位置及び前記第2位置と異なる第3位置に接合される第3リード線と、
    を有し、
    前記遮断部は、
    前記第1位置と前記第2位置の間に設けられ、前記第1位置と前記第2位置との互いの半田の流れ込みを遮断する第1遮断部と、
    前記第2位置と前記第3位置の間に設けられ、前記第2位置と前記第3位置との互いの半田の流れ込みを遮断する第2遮断部と、
    前記第3位置と前記第1位置の間に設けられ、前記第3位置と前記第1位置との互いの半田の流れ込みを遮断する第3遮断部と、
    を有することを特徴とする請求項1〜4のいずれか1項に記載の光走査装置。
  6. 請求項1〜5のいずれか1項に記載の光走査装置と、
    前記半導体レーザチップから出射された光が走査されて、静電潜像が形成される像担持体と、
    前記像担持体上に形成された静電潜像を現像し、画像を形成する画像形成手段と、
    を有することを特徴とする画像形成装置。
  7. フォトダイオードを内蔵する半導体レーザチップを有し、前記半導体レーザチップから出射された光を被走査面へ走査する光走査装置の製造方法であって、
    前記光走査装置は、前記半導体レーザチップが半田によって接合される基板を有し、
    前記半導体レーザチップは、半田によって前記基板の複数の位置にそれぞれ接合される複数のリード線を有し、
    前記基板は、前記複数の位置の間に、互いの半田の流れ込みを遮断する遮断部を有し、
    前記遮断部に壁部を装着する装着工程と、
    前記装着工程において前記壁部が装着された前記基板の前記複数の位置と前記複数のリード線とをそれぞれ接合する接合工程と、
    を備えることを特徴とする光走査装置の製造方法。
JP2017229899A 2017-11-30 2017-11-30 光走査装置及び画像形成装置、光走査装置の製造方法 Pending JP2019102569A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017229899A JP2019102569A (ja) 2017-11-30 2017-11-30 光走査装置及び画像形成装置、光走査装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017229899A JP2019102569A (ja) 2017-11-30 2017-11-30 光走査装置及び画像形成装置、光走査装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019102569A true JP2019102569A (ja) 2019-06-24

Family

ID=66977199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017229899A Pending JP2019102569A (ja) 2017-11-30 2017-11-30 光走査装置及び画像形成装置、光走査装置の製造方法

Country Status (1)

Country Link
JP (1) JP2019102569A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56104176U (ja) * 1980-01-14 1981-08-14
JPS59173372U (ja) * 1983-05-04 1984-11-19 株式会社村田製作所 電子部品の取付構造
JPS6048271U (ja) * 1983-09-09 1985-04-04 パイオニア株式会社 電気回路基板
JP2009302422A (ja) * 2008-06-17 2009-12-24 Fujitsu Telecom Networks Ltd 半導体素子の取付構造
JP2016133777A (ja) * 2015-01-22 2016-07-25 キヤノン株式会社 光走査装置および該光走査装置を備える画像形成装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56104176U (ja) * 1980-01-14 1981-08-14
JPS59173372U (ja) * 1983-05-04 1984-11-19 株式会社村田製作所 電子部品の取付構造
JPS6048271U (ja) * 1983-09-09 1985-04-04 パイオニア株式会社 電気回路基板
JP2009302422A (ja) * 2008-06-17 2009-12-24 Fujitsu Telecom Networks Ltd 半導体素子の取付構造
JP2016133777A (ja) * 2015-01-22 2016-07-25 キヤノン株式会社 光走査装置および該光走査装置を備える画像形成装置

Similar Documents

Publication Publication Date Title
JP4625279B2 (ja) 照明装置、画像読取装置及び画像形成装置
JP2005317925A (ja) 光源装置、記録装置、製版装置及び画像形成装置
JP7039162B2 (ja) 光照射装置及び画像形成装置
KR20190140845A (ko) 노광 헤드, 화상 형성 장치 및 회로 기판
US10698335B2 (en) Optical scanning apparatus and image forming apparatus
JP5853414B2 (ja) マルチビーム光源装置、光走査装置及び画像形成装置
JP5449302B2 (ja) 光走査装置、及びこれを用いた画像形成装置
JP2001111155A (ja) 光源装置及び光ビーム走査装置
JP5206511B2 (ja) プリントヘッドおよび画像形成装置
US10481392B2 (en) Optical sensor, scanner unit, and image forming apparatus
JP6813977B2 (ja) 部品の実装方法及び電子モジュール
JP2019102569A (ja) 光走査装置及び画像形成装置、光走査装置の製造方法
US10649360B2 (en) Optical scanning device
JP6566655B2 (ja) 走査光学装置
JP5163671B2 (ja) 照明装置、画像読取装置、及び画像形成装置
JP6703168B2 (ja) 走査光学装置
CN109964164B (zh) 光学扫描装置和图像形成装置
US20210212217A1 (en) Method of mounting electronic component, substrate and an optical scanning apparatus
JP6529274B2 (ja) 光学走査装置および光学走査装置システム
US9332655B2 (en) Electronic circuit, light source device, and method of manufacturing electronic circuit
JP5499003B2 (ja) 光走査装置、及びこれを用いた画像形成装置
JP5895829B2 (ja) レーザーはんだ付け方法および電子回路装置
JP4913633B2 (ja) 光書込装置および画像形成装置
JP6543579B2 (ja) 光学ヘッド、画像形成装置および画像読取装置
JP2022162610A (ja) 光走査装置及び画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200512