JP2019095504A - 表示ドライバ、表示装置及びムラ補正方法 - Google Patents

表示ドライバ、表示装置及びムラ補正方法 Download PDF

Info

Publication number
JP2019095504A
JP2019095504A JP2017222649A JP2017222649A JP2019095504A JP 2019095504 A JP2019095504 A JP 2019095504A JP 2017222649 A JP2017222649 A JP 2017222649A JP 2017222649 A JP2017222649 A JP 2017222649A JP 2019095504 A JP2019095504 A JP 2019095504A
Authority
JP
Japan
Prior art keywords
value
unevenness correction
luminance
display
unevenness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017222649A
Other languages
English (en)
Other versions
JP2019095504A5 (ja
JP7054577B2 (ja
Inventor
多俊 青垣
Kazutoshi Aogaki
多俊 青垣
弘史 降旗
Hiroshi Furuhata
弘史 降旗
裕久 土田
Hirohisa Tsuchida
裕久 土田
能勢　崇
Takashi Nose
崇 能勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Inc
Original Assignee
Synaptics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Inc filed Critical Synaptics Inc
Priority to JP2017222649A priority Critical patent/JP7054577B2/ja
Priority to US16/193,985 priority patent/US10803830B2/en
Priority to CN201811382949.7A priority patent/CN109817184B/zh
Publication of JP2019095504A publication Critical patent/JP2019095504A/ja
Publication of JP2019095504A5 publication Critical patent/JP2019095504A5/ja
Application granted granted Critical
Publication of JP7054577B2 publication Critical patent/JP7054577B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0606—Manual adjustment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】輝度ムラの量は、発光素子に印加される電圧に応じて変わる特性があるため、ムラ補正に用いられる補正量を変更する必要がある。【解決手段】画像処理回路１３は、ＬＵＴ１３１、補正量演算回路１３２及びムラ補正回路１３３を備え、ＬＵＴ１３１は、入力された輝度調整値ＤＢＶを、メモリ１２に記憶されるＤＢＶ１００％の輝度のムラ補正データに基づき算出されるムラ補正量を、換算されたＤＢＶ１００％の輝度における階調値に対応する補正量に変換する変換係数を算出し、算出した変換係数を補正量演算回路１３２に出力し、補正量演算回路１３２は、メモリ１２に格納されているＤＢＶ１００％の輝度におけるムラ補正データと変換係数とに基づき、ＤＢＶの変化に応じたムラ補正量を算出し、ムラ補正回路１３３は、ムラ補正量を用いて画像データにムラ補正を行い、ムラ補正画像データを生成する。【選択図】図４

Description

表示ドライバ、表示装置及びムラ補正方法に関する。
液晶表示パネルやＯｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ（ＯＬＥＤ）表示パネル等の表示パネルは、例えば、ノートブックコンピュータやデスクトップコンピュータ、スマートフォンといった電子機器に用いられている。表示パネルの表示ムラを補正する表示ドライバには、入力された階調値とムラ補正データとから補正量を算出するするものがある。
特開２０１６−０８５３４４号公報
概要
一の観点では、表示ドライバは、ディスプレイ特性を保持したまま、第一の輝度値と第一の階調値とに対応する輝度を出力する第二の輝度値における第二の階調値を算出するルックアップテーブルと、前記第二の階調値と前記第二の輝度値における表示パネルの表示ムラの補正に用いられるムラ補正データとに基づき、ムラ補正量を算出する補正量演算回路と、前記ムラ補正量を用いて、入力画像データのムラ補正を行うムラ補正回路と、を備える。
実施形態における表示装置の構成の一例を示すブロック図である。 実施形態における画素回路の構成の一例を示すブロック図である。 実施形態におけるムラ補正処理手順の一例を示す図である。 入力データと輝度との関係を表すデータ輝度特性の一例を示す図である。 実施形態における画像処理回路の構成の一例を示すブロック図である。 実施形態におけるＬＵＴにおいて入力されるＤＢＶと出力される変換係数との関係を示す図である。
詳細な説明
以下、実施形態について、図面を参照して詳細に説明する。なお、ここに開示された技術がこれら実施形態の詳細説明がなくとも当業者により実施され得ることは明らかである。また、以下において、説明を不要に複雑にすることを避けるため、周知の特徴を詳細には説明していない。
図１Ａは、一実施形態における表示装置１の構成を示すブロック図である。表示装置１は、表示ドライバ１０及び表示パネル２０を備える。
表示装置１は、ユーザに表示パネル２０に表示される情報を提供する表示機能を有する。表示装置１は、表示パネルを備える電子機器の一例である。電子機器は、例えば、スマートフォン、ラップトップコンピュータ、ネットブックコンピュータ、タブレット、ウェブブラウザ、電子ブックリーダー、パーソナルデジタルアシスタント（ＰＤＡ）といった携帯電子機器に限らない。例えば、電子機器は、表示パネルを備えるデスクトップコンピュータ又は表示パネルが用いられる自動車に搭載される表示機器等、あらゆるサイズ及び形状の機器であってもよい。また、タッチセンサを備え、指やスタイラス等の入力物体のタッチ検出が可能とされていてもよい。
表示パネル２０は、例えば、Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ（ＯＬＥＤ）表示パネルや液晶表示パネルである。表示パネル２０は、ゲート線２１、データ線２２、ゲート線駆動回路２３、エミッション駆動回路２４、エミッション線２５及び画素回路Ｐを備える。
それぞれの画素回路Ｐは、図１Ｂに示すように、ゲート線２１とデータ線２２とが交差する位置に設けられており、赤、緑、青のいずれかの色を表示する。各画素回路Ｐは、エミッション線２５に接続されている。赤を表示する画素回路Ｐは、Ｒサブピクセルとして用いられる。同様に、緑を表示する画素回路ＰはＧサブピクセルとして用いられ、青を表示する画素回路ＰはＢサブピクセルとして用いられる。
表示パネル２０がＯＬＥＤ表示パネルである場合、赤、緑、青を表示する画素回路Ｐはそれぞれ赤色、緑色、青色の光を発光する発光素子であるＯＬＥＤを備える。ＯＬＥＤは、エミッション駆動回路２４からのエミッション信号に基づき、高電圧ＥＬＶＤＤと低電圧ＥＬＶＳＳとの電位差が生じ、ＥＬＶＤＤからＯＬＥＤに電流が流れることでＯＬＥＤが点灯する。
図１Ａに戻り、ゲート線駆動回路２３は、表示ドライバ１０から出力されるゲート線制御信号に応じてゲート線２１を駆動する。
エミッション駆動回路２４は、表示ドライバ１０から出力されるエミッション制御信号に応じてエミッション線２５を駆動する。
表示ドライバ１０は、ホスト２から入力された情報に基づき、表示パネル２０を駆動して表示パネル２０に表示データを出力する。
表示ドライバ１０は、インタフェース制御回路１１、メモリ１２、画像処理回路１３、階調発生回路１４、データ線駆動回路１５、ゲート線制御回路１６及びエミッション制御回路１７を備える。ホスト２は、例えば、アプリケーションプロセッサ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ（ＣＰＵ）、Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ（ＤＳＰ）である。
インタフェース制御回路１１は、ホスト２から入力された画像データ及び制御データを各回路やメモリに出力する。
画像データは、入力画像の各画素のサブピクセル毎の階調値を記述する。
制御データは、表示ドライバ１０を制御するためのコマンド及びパラメータを含み、例えば、輝度値であるＤｉｓｐｌａｙ Ｂｒｉｇｈｔｎｅｓｓ Ｖａｌｕｅ（ＤＢＶ）を含む。ＤＢＶは、表示データの輝度を指定するパラメータであり、例えば１６進数で“０００”から“ＦＦＦ”までの範囲内で指定される。ＤＢＶにおいて“ＦＦＦ”は最も明るい状態である最大の輝度を示し、“０００”は最も暗い状態である最小の輝度を示す。
メモリ１２は、インタフェース制御回路１１から転送された画像データを格納し、例えば、Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＳＲＡＭ）で構成される。
画像処理回路１３は、インタフェース制御回路１１から受け付けた画像データに対して補正処理等の所望の画像データ処理を行い、補正された画像データをデータ線駆動回路１５に出力する。実施形態における画像処理回路１３の動作の詳細については後述する。
階調電圧生成回路１４は、画像データに記述されている階調値がとり得る値のそれぞれに対応する一組の階調電圧を生成する。
データ線駆動回路１５は、画像データの階調値に対応する階調電圧で各データ線２２を駆動する。例えば、データ線駆動回路１５は、階調電圧生成回路１４から供給された階調電圧のうちから画像データの階調値に対応する階調電圧を選択し、その階調電圧になるように各データ線２２を駆動する。
ゲート線制御回路１６は、ゲート線制御回路２３にゲート線制御信号を出力し、制御する。
エミッション線制御回路１７は、エミッション駆動回路２４にエミッション制御信号を出力し、制御する。
階調値に基づきムラ補正を行う場合、入力された階調値とムラ補正データとから補正量を計算し、補正後の階調値を出力する表示ドライバがある。このような表示ドライバにＤＢＶが入力されると、ＤＢＶに応じて表示データの輝度は変化するが、階調値は変化しない。つまり、階調値が同じであってもＤＢＶが異なると、発光素子に印加される電圧が異なる。したがって、ムラの量は、発光素子に印加される電圧に応じて変わる特性があるため、ムラ補正に用いられる補正量を変更する必要がある。
以下、一実施形態におけるムラ補正処理方法を、図２を用いて説明する。
図２に示すように、まず表示ドライバ１０にＤＢＶが入力される（ステップＳ１１）。ＤＢＶが入力されても階調値は変わらない。
ディスプレイ特性γが保持されると、入力されたＤＢＶと階調値とに対応する輝度を出力するＤＢＶ１００％における階調値が算出される（ステップＳ１２）。なお、例えば、液晶パネルやＯＬＥＤパネル等の表示パネルでは、ガンマ値γは２．２に設定される。
図２のステップＳ１２の演算について説明する。図３は、横軸が入力データ（入力階調値）、縦軸が輝度を表すデータ輝度特性を示すグラフの一例である。図３には、γ＝２．２であり、ＤＢＶ１００％、５０％、２２％に対応するデータ輝度特性のカーブが示されている。
図３に示すように、輝度制御を電圧の調整により行う場合、ＤＢＶ５０％における２５５階調の輝度は、ＤＢＶ１００％における１８６階調の輝度に相当する。
ＤＢＶ１００％における１８６階調は、次のように計算されてもよい。γ＝２．２、ＤＢＶ５０％に対応する輝度は、０．５＊（入力階調値）２．２＝（０．５１／２．２＊入力階調値）２．２＝（１８６／２５５＊入力階調値）２．２として算出される。したがって、ＤＢＶ５０％における入力階調値に１８６／２５５を乗算すれば、ＤＢＶ５０％と入力階調値とに対応する輝度を出力するＤＢＶ１００％における階調値が算出される。
同様に、ＤＢＶ２２％における２５５階調の輝度は、ＤＢＶ１００％における１２８階調の輝度に相当する。つまり、ＤＢＶ２２％における２５５階調とＤＢＶ１００％における１２８階調とにおいて、発光素子に対して印加される電圧が同じであり、ムラ量も同じである。
計算によれば、γ＝２．２、ＤＢＶ２２％に対応する輝度は、０．２２＊（入力階調値）２．２＝（０．２２１／２．２＊入力階調値）２．２＝（１２８／２５５＊入力階調値）２．２として算出される。したがって、ＤＢＶ２２％における入力階調値に１２８／２５５を乗算すればＤＢＶ２２％と入力階調値とに対応する輝度を出力するＤＢＶ１００％における階調値が算出される。
上述した例は、ＤＢＶ５０％における２５５階調とＤＢＶ１００％における１８６階調との間及びＤＢＶ２２％における２５５階調とＤＢＶ１００％における１２８階調との間では、発光素子に対して印加される電圧が同じであり、ムラ量も同じであることを示している。すなわち、換算されたＤＢＶ１００％における階調値に応じた補正量に基づき、入力画像に対してムラ補正を行えばよい。
図２に戻り、ステップＳ１２で算出された階調値とＤＢＶ１００％の輝度におけるムラ補正データとに基づき、ムラ補正量が算出され（ステップＳ１３）、ムラ補正された画像データが生成される（ステップＳ１４）。
上述した一実施形態におけるムラ補正処理を実現する画像処理処理回路１３の構成を説明する。
図４は、一実施形態における画像処理回路１３の構成を示すブロック図である。
画像処理回路１３は、Ｌｏｏｋｕｐ Ｔａｂｌｅ （ＬＵＴ）１３１、補正量演算回路１３２及びムラ補正回路１３３を備える。ＬＵＴ１３１は、レジスタ１３１１及び演算回路１３１２を含む。なお、ＬＵＴ１３１、補正量演算回路１３２及びムラ補正回路１３３は表示ドライバ１０に含まれればよく、これらの回路の全て又は一部は画像処理回路１３に含まれなくてもよい。
ＬＵＴ１３１は、入力されたＤＢＶと階調値とに対応する輝度を出力するＤＢＶ１００％における階調値を算出する。例えば、ＬＵＴ１３１は、インタフェース制御回路１１から入力されたＤＢＶを、変換係数に変換する。変換係数は、所定の係数の一例である。実施形態における変換係数は、例えば、メモリ１２に記憶されるＤＢＶ１００％の輝度のムラ補正データに基づき算出されるムラ補正量を、換算されたＤＢＶ１００％の輝度における階調値に対応する補正量に変換する係数である。
図５は、ＬＵＴ１３１において入力されるＤＢＶと出力される変換係数との関係を示す図である。実施形態におけるＬＵＴ１３１のレジスタ１３１１は、所定数のＤＢＶとそれらに対応する変換係数とを記憶する。図５の例では、ＤＢＶ１〜５のそれぞれに対する変換係数１〜５がレジスタ１３１１に記憶されている。ＬＵＴ１３１にＤＢＶが入力されると、演算回路１３１２は、レジスタ１３１１に記憶されている変換係数を用いて線形補間処理を行い、出力される変換係数を算出する。
なお、変換係数は、図３を用いて説明したデータ輝度特性の関係式に、ガンマ値、入力階調値及びＤＢＶを用いて、ＤＢＶ１００％における階調値を算出することにより算出してもよい。しかしながら、図４及び図５に示すＬＵＴ方式を用いることで、表示ドライバ１０を、所定数のＤＢＶの変換係数を保持するレジスタと、乗算器数個程度の小規模な回路とで実現できる。このような構成により、回路の簡単化及び必要なメモリ容量の削減を図れる。
また、ＬＵＴ設定はアナログの電圧コントロール設定に合わせて変更する必要がある。特にＤＢＶが小さい場合、電圧の調整により階調制御を行うと階調潰れが発生するおそれがあるため、エミッションの調整だけで輝度制御を行う場合がある。この場合、ＤＢＶが変わっても発光素子に印加される電圧は各階調で一定となり、ムラの量も変わらないため変換係数を一定にする必要がある。一実施形態では、図５に示すように、ＬＵＴ１３１において、ＤＢＶが所定値であるＤＢＶ０以下の場合、変換係数が一定になるように、変換係数の下限が設定される。
図４に戻り、ＬＵＴ１３１は、算出した変換係数を、補正量演算回路１３２に出力する。
補正量演算回路１３２は、メモリ１２に格納されているＤＢＶ１００％の輝度におけるムラ補正データと変換係数とに基づき、ＤＢＶの変化に応じたムラ補正量を算出する。補正量演算回路１３２は、ムラ補正量を用いて画像データにムラ補正を行い、ムラ補正画像データを生成する。
以上では、限られた数の実施形態に関してのみ説明したが、本開示の利益を有する当業者は、本開示の範囲から逸脱することなく様々な他の実施形態及び変形例が考案され得ることを理解する。実施形態同士又はその変形例が組み合わせされてもよい。したがって、本明細書及び図面は、例示的開示に過ぎない。
１ 表示装置
１０ 表示ドライバ
１１ インタフェース制御回路
１２ メモリ
１３ 画像処理回路
１３１ ＬＵＴ
１３１１ レジスタ
１３１２ 演算回路
１３２ 補正量演算回路
１３３ ムラ補正回路
１４ 階調電圧生成回路
１５ データ線駆動回路
１６ ゲート線制御回路
１７ エミッション制御回路
２０ 表示パネル
２１ ゲート線
２２ データ線
２３ ゲート線駆動回路
２４ エミッション駆動回路
２５ エミッション線
Ｐ 画素回路

Claims (20)

  1. ディスプレイ特性を保持したまま、第一の輝度値と第一の階調値とに対応する輝度を出力する第二の輝度値における第二の階調値を算出するルックアップテーブルと、
    前記第二の階調値と前記第二の輝度値における表示パネルの表示ムラの補正に用いられるムラ補正データとに基づき、ムラ補正量を算出する補正量演算回路と、
    前記ムラ補正量を用いて、入力画像データのムラ補正を行うムラ補正回路と、を備える表示ドライバ。
  2. 前記ムラ補正データを記憶するメモリを備え、
    前記補正量演算回路は、前記メモリから前記ムラ補正データを読み出し、前記第二の階調値に応じた前記ムラ補正量を算出する請求項１に記載の表示ドライバ。
  3. 前記ルックアップテーブルは、入力される前記第一の輝度値を、所定の係数に変換し、
    前記所定の係数は、前記ムラ補正データを、前記第二の階調値に対応するムラ補正量に変換する係数であり、
    前記補正量演算回路は、前記所定の係数と前記ムラ補正データとを演算処理し、前記ムラ補正量を算出する請求項１又は２に記載の表示ドライバ。
  4. 前記ルックアップテーブルは、
    所定数の輝度値と、該所定数の輝度値に対応する変換係数とを対応づけて記憶するレジスタと、
    前記第一の輝度値が入力されたとき、前記所定数の輝度値及び前記変換係数に基づき線形補間処理を行い、前記第一の輝度値に対応する変換係数を算出する演算回路と、を備える請求項１乃至３のいずれか一項に記載の表示ドライバ。
  5. 前記ルックアップテーブルには、前記変換係数の下限値が設けられ、
    所定の輝度値以下の前記第一の輝度値が前記ルックアップテーブルに入力されるとき、前記下限値に変換される請求項４に記載の表示ドライバ。
  6. 前記第二の輝度値は、最大輝度値である請求項１乃至５のいずれかに記載の表示ドライバ。
  7. 前記第一の輝度値は、外部から入力されるＤｉｓｐｌａｙ Ｂｒｉｇｈｔｎｅｓｓ Ｖａｌｕｅ（ＤＢＶ）に対応する請求項１乃至６のいずれかに記載の表示ドライバ。
  8. 表示パネルと、前記表示パネルに入力画像データに基づく表示データを出力する表示ドライバと、を備える表示装置であって、
    ディスプレイ特性を保持したまま、第一の輝度値と第一の階調値とに対応する輝度を出力する第二の輝度値における第二の階調値を算出するルックアップテーブルと、
    前記第二の階調値と前記第二の輝度値における表示パネルの表示ムラの補正に用いられるムラ補正データとに基づき、ムラ補正量を算出する補正量演算回路と、
    前記ムラ補正量を用いて、前記入力画像データのムラ補正を行うムラ補正回路と、を備える表示装置。
  9. 前記ムラ補正データを記憶するメモリを備え、
    前記補正量演算回路は、前記メモリから前記ムラ補正データを読み出し、前記第二の階調値に応じた前記ムラ補正量を算出する請求項８に記載の表示装置。
  10. 前記ルックアップテーブルは、入力される前記第一の輝度値を、所定の係数に変換し、
    前記所定の係数は、前記ムラ補正データを、前記第二の階調値に対応するムラ補正量に変換する係数であり、
    前記補正量演算回路は、前記所定の係数と前記ムラ補正データとを演算処理し、前記ムラ補正量を算出する請求項８又は９に記載の表示装置。
  11. 前記ルックアップテーブルは、
    所定数の輝度値と、該所定数の輝度値に対応する変換係数とを対応づけて記憶するレジスタと、
    前記第一の輝度値が入力されたとき、前記所定数の輝度値及び前記変換係数に基づき線形補間処理を行い、前記第一の輝度値に対応する変換係数を算出する演算回路と、を備える請求項８乃至１０のいずれか一項に記載の表示装置。
  12. 前記ルックアップテーブルには、前記変換係数の下限値が設けられ、
    所定の輝度値以下の前記第一の輝度値が前記ルックアップテーブルに入力されるとき、前記下限値に変換される請求項１１に記載の表示装置。
  13. 前記第二の輝度値は、最大輝度値である請求項８乃至１２のいずれかに記載の表示装置。
  14. 前記第一の輝度値は、外部から入力されるＤｉｓｐｌａｙ Ｂｒｉｇｈｔｎｅｓｓ Ｖａｌｕｅ（ＤＢＶ）に対応する請求項８乃至１３のいずれかに記載の表示装置。
  15. 表示ドライバが実行する表示パネルの表示ムラを補正するムラ補正方法であって、
    ディスプレイ特性を保持したまま、第一の輝度値と第一の階調値とに対応する輝度を出力する第二の輝度値における第二の階調値を算出し、
    前記第二の階調値と前記第二の輝度値における表示パネルの表示ムラの補正に用いられるムラ補正データとに基づき、ムラ補正量を算出するムラ補正方法。
  16. 前記ムラ補正データをメモリに記憶し、
    前記メモリから読み出された前記ムラ補正データを用いて、前記第二の階調値に応じた前記ムラ補正量が算出される請求項１５に記載のムラ補正方法。
  17. ルックアップテーブルに入力された前記第一の輝度値を、所定の係数に変換し、
    前記所定の係数は、前記ムラ補正データを、前記第二の階調値に対応するムラ補正量に変換する係数であり、
    前記所定の係数と前記ムラ補正データとが演算処理され、前記ムラ補正量が算出される請求項１５又は１６に記載のムラ補正方法。
  18. 所定数の輝度値と、該所定数の輝度値に対応する変換係数とを対応づけてレジスタに記憶し、
    前記第一の輝度値が入力されたとき、前記所定数の輝度値及び前記変換係数に基づき線形補間処理を行い、前記第一の輝度値に対応する変換係数を算出する請求項１７に記載のムラ補正方法。
  19. 前記ルックアップテーブルには、前記変換係数の下限値が設けられ、
    所定の輝度以下の前記第一の輝度値が前記ルックアップテーブルに入力されるとき、前記下限値に変換される請求項１７又は１８に記載のムラ補正方法。
  20. 前記第二の輝度値は、最大輝度値である請求項１５乃至１９のいずれかに記載のムラ補正方法。
JP2017222649A 2017-11-20 2017-11-20 表示ドライバ、表示装置及びムラ補正方法 Active JP7054577B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017222649A JP7054577B2 (ja) 2017-11-20 2017-11-20 表示ドライバ、表示装置及びムラ補正方法
US16/193,985 US10803830B2 (en) 2017-11-20 2018-11-16 Device and method for mura correction
CN201811382949.7A CN109817184B (zh) 2017-11-20 2018-11-20 用于色差校正的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017222649A JP7054577B2 (ja) 2017-11-20 2017-11-20 表示ドライバ、表示装置及びムラ補正方法

Publications (3)

Publication Number Publication Date
JP2019095504A true JP2019095504A (ja) 2019-06-20
JP2019095504A5 JP2019095504A5 (ja) 2020-12-24
JP7054577B2 JP7054577B2 (ja) 2022-04-14

Family

ID=66532465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017222649A Active JP7054577B2 (ja) 2017-11-20 2017-11-20 表示ドライバ、表示装置及びムラ補正方法

Country Status (3)

Country Link
US (1) US10803830B2 (ja)
JP (1) JP7054577B2 (ja)
CN (1) CN109817184B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10733958B1 (en) * 2019-10-30 2020-08-04 Hung-Cheng Kuo Circuit for performing demura operation for a display panel
US11783752B2 (en) 2019-12-17 2023-10-10 Google Llc Gamma lookup table compression
US11270662B2 (en) * 2020-01-21 2022-03-08 Synaptics Incorporated Device and method for brightness control of display device based on display brightness value encoding parameters beyond brightness
CN113450713B (zh) * 2020-03-25 2022-08-12 北京小米移动软件有限公司 屏幕显示方法及装置、灰阶映射信息生成方法及装置
CN111554224B (zh) * 2020-05-15 2022-09-16 昆山国显光电有限公司 显示面板mura补偿方法、装置及显示装置
WO2021232198A1 (zh) * 2020-05-18 2021-11-25 华为技术有限公司 一种显示屏亮度调节方法及装置
KR20220026001A (ko) * 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 영상 보상 방법
KR20220077553A (ko) * 2020-12-02 2022-06-09 주식회사 엘엑스세미콘 무라 보상을 위한 무라 보상장치 및 데이터처리회로
CN117836846A (zh) * 2021-07-30 2024-04-05 谷歌有限责任公司 涉及显示器下指纹传感器的用于无缝转换的智能算法
CN117116207A (zh) * 2023-04-28 2023-11-24 荣耀终端有限公司 一种灰阶补偿方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007034209A (ja) * 2005-07-29 2007-02-08 Nanao Corp 液晶表示装置、輝度測定方法及びコンピュータプログラム
JP2011118361A (ja) * 2009-10-28 2011-06-16 Nanao Corp 補正方法、表示装置及びコンピュータプログラム
JP2011227257A (ja) * 2010-04-19 2011-11-10 Toshiba Corp 画像処理装置
WO2015173948A1 (ja) * 2014-05-16 2015-11-19 Ｎｅｃディスプレイソリューションズ株式会社 映像補正装置、表示装置、及び映像補正方法
JP2016009136A (ja) * 2014-06-25 2016-01-18 株式会社Ｊｏｌｅｄ 表示装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100511411C (zh) * 2003-04-02 2009-07-08 夏普株式会社 图像显示设备和该图像显示设备的驱动装置
CN1678080A (zh) * 2004-04-02 2005-10-05 乐金电子（沈阳）有限公司 混合灰度校正方法
JP4222340B2 (ja) * 2004-09-22 2009-02-12 ソニー株式会社 画像表示装置および画像表示装置における輝度補正方法
KR20070017865A (ko) * 2005-08-08 2007-02-13 삼성에스디아이 주식회사 전자 방출 표시소자 및 그 제어 방법
KR20070118371A (ko) * 2006-06-12 2007-12-17 삼성전자주식회사 디스플레이장치 및 그 제어방법
JPWO2009110132A1 (ja) * 2008-03-06 2011-07-14 富士電機株式会社 アクティブ・マトリクス型表示装置
JP2010243775A (ja) * 2009-04-06 2010-10-28 Canon Inc 補正値の取得方法、補正方法、画像表示装置
US8896641B2 (en) * 2011-06-01 2014-11-25 Lg Display Co., Ltd. Organic light emitting diode display device and method of driving the same
KR20130108822A (ko) * 2012-03-26 2013-10-07 삼성디스플레이 주식회사 유기전계 발광 표시장치의 계조전압 생성장치 및 계조전압 생성방법
JP2015045726A (ja) * 2013-08-28 2015-03-12 シナプティクス・ディスプレイ・デバイス株式会社 表示駆動装置及び表示装置
JP2016085344A (ja) 2014-10-27 2016-05-19 セイコーエプソン株式会社 表示装置、画像処理装置、及び、表示装置の制御方法
KR102281099B1 (ko) * 2014-12-10 2021-07-26 삼성디스플레이 주식회사 표시 장치, 이의 구동 방법 및 이를 위한 비젼 검사 장치
JP6797512B2 (ja) * 2015-02-23 2020-12-09 キヤノン株式会社 画像表示装置及びその制御方法
CN106981265B (zh) * 2017-05-25 2021-01-12 京东方科技集团股份有限公司 应用处理器、显示驱动器和电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007034209A (ja) * 2005-07-29 2007-02-08 Nanao Corp 液晶表示装置、輝度測定方法及びコンピュータプログラム
JP2011118361A (ja) * 2009-10-28 2011-06-16 Nanao Corp 補正方法、表示装置及びコンピュータプログラム
JP2011227257A (ja) * 2010-04-19 2011-11-10 Toshiba Corp 画像処理装置
WO2015173948A1 (ja) * 2014-05-16 2015-11-19 Ｎｅｃディスプレイソリューションズ株式会社 映像補正装置、表示装置、及び映像補正方法
JP2016009136A (ja) * 2014-06-25 2016-01-18 株式会社Ｊｏｌｅｄ 表示装置及びその製造方法

Also Published As

Publication number Publication date
US20190156786A1 (en) 2019-05-23
CN109817184B (zh) 2022-10-04
CN109817184A (zh) 2019-05-28
US10803830B2 (en) 2020-10-13
JP7054577B2 (ja) 2022-04-14

Similar Documents

Publication Publication Date Title
JP7054577B2 (ja) 表示ドライバ、表示装置及びムラ補正方法
US10395585B2 (en) OLED display system and method
CN110444152B (zh) 光学补偿方法及装置、显示装置、显示方法及存储介质
JP7335066B2 (ja) 表示ドライバ、表示装置及び輝度制御方法
US9368060B2 (en) Organic light emitting display device using an adjustable power source voltage and driving method thereof
KR102231363B1 (ko) 데이터 보상 장치 및 이를 포함하는 유기 발광 표시 장치
KR102232442B1 (ko) 데이터 신호 처리 장치 및 이를 포함하는 표시 장치
KR102545596B1 (ko) 데이터 보상 장치 및 이를 포함하는 표시 장치
KR20160099760A (ko) 표시 패널의 커플링 보상 장치 및 이를 포함하는 표시 장치
WO2018054108A1 (zh) 一种亮度控制方法、装置、amoled面板和电子设备
KR102469744B1 (ko) 표시 장치 및 이의 보정 데이터 생성 방법
KR102326029B1 (ko) 데이터 보정 장치 및 이를 포함하는 표시 장치
KR20160074853A (ko) 표시 장치 및 표시 장치의 구동 방법
KR20180002948A (ko) 표시 장치 및 이의 피크 휘도 제어 방법
US11107403B2 (en) Current limiting circuit, display device, and current limiting method
CN110767162B (zh) 显示补偿方法及装置、计算机可读存储介质、计算机设备
KR102132866B1 (ko) 유기 발광 디스플레이 장치와 이의 구동 방법
CN111951725A (zh) 显示装置
JP7106265B2 (ja) 表示ドライバ、表示装置及び画像補正方法
KR102464997B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR102365205B1 (ko) 유기 발광 표시 장치 및 이의 감마 기준 전압 설정 방법
JP2004163946A (ja) 液晶表示装置及びその駆動方法
JP2019028291A (ja) 表示ドライバー、表示コントローラー、電気光学装置及び電子機器
JP2021113970A (ja) 表示装置の輝度制御のための装置及び方法
KR102005391B1 (ko) 피크휘도제어부를 포함하는 유기발광다이오드 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180927

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220330

R150 Certificate of patent or registration of utility model

Ref document number: 7054577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150