JP2019075759A - 送信装置および送受信システム - Google Patents
送信装置および送受信システム Download PDFInfo
- Publication number
- JP2019075759A JP2019075759A JP2017202673A JP2017202673A JP2019075759A JP 2019075759 A JP2019075759 A JP 2019075759A JP 2017202673 A JP2017202673 A JP 2017202673A JP 2017202673 A JP2017202673 A JP 2017202673A JP 2019075759 A JP2019075759 A JP 2019075759A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- differential signal
- differential
- transmitting
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 78
- 238000005070 sampling Methods 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 12
- 230000009471 action Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/50—Systems for transmission between fixed stations via two-conductor transmission lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
Claims (10)
- 差動信号線に接続される1対の出力端から差動信号を送出する信号出力部を備え、
前記1対の出力端のコモン電圧が、電力未供給状態およびアイドル状態に亘って一定である、
送信装置。 - 前記1対の出力端のコモン電圧が、電力未供給状態,パワーダウン状態およびアイドル状態に亘って一定である、
請求項1に記載の送信装置。 - 差動信号線に接続される1対の出力端から差動信号を送出する信号出力部を備え、
前記信号出力部が電流モードドライバを含み、
前記1対の出力端のコモン電圧が、電力未供給状態およびパワーダウン状態に亘って一定である、
送信装置。 - 差動信号線に接続される1対の出力端から差動信号を送出する信号出力部を備え、
前記信号出力部が電圧モードドライバを含み、
前記1対の出力端のコモン電圧が、パワーダウン状態およびアイドル状態に亘って一定である、
送信装置。 - 前記差動信号線を介して接続された受信装置において差動信号サンプリングの際のオフセットを調整する為の差動信号の送出を要求する要求信号を入力する要求入力部を更に備え、
前記信号出力部が、前記要求入力部が入力した前記要求信号に基づいて差動0Vの差動信号を前記受信装置へ送出する、
請求項1〜4の何れか1項に記載の送信装置。 - 請求項1〜5の何れか1項に記載の送信装置と、差動信号線を介して前記送信装置と接続された受信装置と、を備え、
前記受信装置は、
前記送信装置から前記差動信号線へ送出された差動信号を入力し、クロックが指示するタイミングで前記差動信号をサンプリングすることでデータを生成するとともに、その差動信号サンプリングの際のオフセットが調整可能である信号入力部と、
前記送信装置から送出された差動0Vの差動信号を前記信号入力部が入力したときに、前記信号入力部から出力されるデータに基づいて前記オフセットを調整する調整部と、
を備える、
送受信システム。 - 請求項5に記載の送信装置と、差動信号線を介して前記送信装置と接続された受信装置と、を備え、
前記受信装置は、
前記送信装置から前記差動信号線へ送出された差動信号を入力し、クロックが指示するタイミングで前記差動信号をサンプリングすることでデータを生成するとともに、その差動信号サンプリングの際のオフセットが調整可能である信号入力部と、
前記オフセットを調整する為の差動信号の送出を前記送信装置に対して要求する要求信号を前記送信装置へ送出する要求出力部と、
前記要求出力部が前記要求信号を送出した後に前記送信装置から送出された差動0Vの差動信号を前記信号入力部が入力したときに、前記信号入力部から出力されるデータに基づいて前記オフセットを調整する調整部と、
を備える、
送受信システム。 - 前記調整部が、前記送信装置から送出される差動0Vの差動信号を前記信号入力部が入力したときに、前記信号入力部における差動信号サンプリングにより論理値1および論理値0の各データが互いに等しい頻度で出力されるように前記オフセットを調整する、
請求項6または7に記載の送受信システム。 - 前記受信装置から前記送信装置へ前記要求信号を伝送する信号線として、前記送信装置の側で抵抗器を介して第1基準電位端に接続され前記受信装置の側でスイッチを介して第2基準電位端に接続された信号線を備え、前記受信装置において前記スイッチの開閉状態に基づいて前記要求信号を送信する、
請求項7に記載の送受信システム。 - 前記受信装置から前記送信装置へ前記要求信号を伝送する信号線として、前記送信装置から前記受信装置へ前記差動信号を伝送する差動信号線の間隔を空ける際に生じる余り線を用いる、
請求項7または9に記載の送受信システム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017202673A JP7317332B2 (ja) | 2017-10-19 | 2017-10-19 | 送信装置および送受信システム |
CN201811209474.1A CN109687890B (zh) | 2017-10-19 | 2018-10-17 | 发送装置及收发系统 |
US16/164,151 US10924073B2 (en) | 2017-10-19 | 2018-10-18 | Transmission device and transmission/reception system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017202673A JP7317332B2 (ja) | 2017-10-19 | 2017-10-19 | 送信装置および送受信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019075759A true JP2019075759A (ja) | 2019-05-16 |
JP7317332B2 JP7317332B2 (ja) | 2023-07-31 |
Family
ID=66170732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017202673A Active JP7317332B2 (ja) | 2017-10-19 | 2017-10-19 | 送信装置および送受信システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10924073B2 (ja) |
JP (1) | JP7317332B2 (ja) |
CN (1) | CN109687890B (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000151736A (ja) * | 1998-11-11 | 2000-05-30 | Nec Corp | インタフェース回路及びインタフェース方法 |
US6353338B1 (en) * | 2000-09-28 | 2002-03-05 | Lsi Logic Corporation | Reduced-swing differential output buffer with idle function |
JP2005236931A (ja) * | 2003-09-05 | 2005-09-02 | Seiko Epson Corp | トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器 |
JP2010518749A (ja) * | 2007-02-12 | 2010-05-27 | ラムバス・インコーポレーテッド | 高速低電力差動受信機RobertE.PalmerJohnW.Poulton |
WO2011058715A1 (ja) * | 2009-11-13 | 2011-05-19 | パナソニック株式会社 | インターフェース回路、及びインターフェースシステム |
US20130007489A1 (en) * | 2011-07-01 | 2013-01-03 | Qualcomm Atheros, Inc. | System and method for standby power reduction in a serial communication system |
CN103312312A (zh) * | 2012-03-14 | 2013-09-18 | 瑞萨电子株式会社 | 半导体器件 |
JP5349842B2 (ja) * | 2008-05-30 | 2013-11-20 | 株式会社日立製作所 | 低オフセット入力回路およびそれを含む信号伝送システム |
US20140177739A1 (en) * | 2012-12-26 | 2014-06-26 | Denso Corporation | Transmission device and node for the same |
US20140187960A1 (en) * | 2012-12-28 | 2014-07-03 | Volcano Corporation | Intravascular Ultrasound Imaging Apparatus, Interface, Architecture, and Method of Manufacturing |
JP2016163247A (ja) * | 2015-03-04 | 2016-09-05 | ザインエレクトロニクス株式会社 | 受信装置および送受信システム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005012586A (ja) * | 2003-06-20 | 2005-01-13 | Nec Electronics Corp | データ転送装置 |
US20080246511A1 (en) * | 2005-04-28 | 2008-10-09 | Satoshi Miura | Differential Drive Circuit and Electronic Apparatus Incorporating the Same |
JP5233531B2 (ja) * | 2007-11-30 | 2013-07-10 | ソニー株式会社 | 差動駆動回路および通信装置 |
US8144726B2 (en) * | 2008-05-27 | 2012-03-27 | International Business Machines Corporation | Structure for out of band signaling enhancement for high speed serial driver |
CN101867363B (zh) * | 2010-05-25 | 2012-05-02 | 中国电子科技集团公司第二十四研究所 | 具有稳定差分共模电压的lvds驱动电路 |
JP6371096B2 (ja) * | 2014-04-09 | 2018-08-08 | ザインエレクトロニクス株式会社 | 受信装置 |
JP6365243B2 (ja) * | 2014-10-31 | 2018-08-01 | セイコーエプソン株式会社 | 超音波測定装置、超音波画像装置及び超音波測定方法 |
US9887710B1 (en) * | 2016-08-03 | 2018-02-06 | Xilinx, Inc. | Impedance and swing control for voltage-mode driver |
FR3083654B1 (fr) * | 2018-07-05 | 2021-04-02 | St Microelectronics Rousset | Procede de polarisation des sorties d'un etage cascode replie d'un comparateur et comparateur correspondant |
-
2017
- 2017-10-19 JP JP2017202673A patent/JP7317332B2/ja active Active
-
2018
- 2018-10-17 CN CN201811209474.1A patent/CN109687890B/zh active Active
- 2018-10-18 US US16/164,151 patent/US10924073B2/en active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000151736A (ja) * | 1998-11-11 | 2000-05-30 | Nec Corp | インタフェース回路及びインタフェース方法 |
US6353338B1 (en) * | 2000-09-28 | 2002-03-05 | Lsi Logic Corporation | Reduced-swing differential output buffer with idle function |
JP2005236931A (ja) * | 2003-09-05 | 2005-09-02 | Seiko Epson Corp | トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器 |
JP2010518749A (ja) * | 2007-02-12 | 2010-05-27 | ラムバス・インコーポレーテッド | 高速低電力差動受信機RobertE.PalmerJohnW.Poulton |
JP5349842B2 (ja) * | 2008-05-30 | 2013-11-20 | 株式会社日立製作所 | 低オフセット入力回路およびそれを含む信号伝送システム |
WO2011058715A1 (ja) * | 2009-11-13 | 2011-05-19 | パナソニック株式会社 | インターフェース回路、及びインターフェースシステム |
US20130007489A1 (en) * | 2011-07-01 | 2013-01-03 | Qualcomm Atheros, Inc. | System and method for standby power reduction in a serial communication system |
JP2014527329A (ja) * | 2011-07-01 | 2014-10-09 | クゥアルコム・インコーポレイテッド | シリアル通信システムにおけるスタンバイ電力低減のためのシステムおよび方法 |
CN103312312A (zh) * | 2012-03-14 | 2013-09-18 | 瑞萨电子株式会社 | 半导体器件 |
JP2013192047A (ja) * | 2012-03-14 | 2013-09-26 | Renesas Electronics Corp | 半導体装置 |
US20140177739A1 (en) * | 2012-12-26 | 2014-06-26 | Denso Corporation | Transmission device and node for the same |
JP2014127809A (ja) * | 2012-12-26 | 2014-07-07 | Denso Corp | 伝送装置 |
US20140187960A1 (en) * | 2012-12-28 | 2014-07-03 | Volcano Corporation | Intravascular Ultrasound Imaging Apparatus, Interface, Architecture, and Method of Manufacturing |
JP2016501678A (ja) * | 2012-12-28 | 2016-01-21 | ヴォルカノ コーポレイションVolcano Corporation | 血管内超音波画像化装置、インターフェースアーキテクチャ、および製造方法 |
JP2016163247A (ja) * | 2015-03-04 | 2016-09-05 | ザインエレクトロニクス株式会社 | 受信装置および送受信システム |
Also Published As
Publication number | Publication date |
---|---|
US10924073B2 (en) | 2021-02-16 |
CN109687890A (zh) | 2019-04-26 |
US20190123700A1 (en) | 2019-04-25 |
CN109687890B (zh) | 2022-08-30 |
JP7317332B2 (ja) | 2023-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6294932B1 (en) | Input circuit, output circuit, input-output circuit and method of processing input signals | |
US7944246B2 (en) | Signal detecting circuit | |
US7750666B2 (en) | Reduced power differential type termination circuit | |
KR100630133B1 (ko) | 전류 드라이버회로 | |
US8884680B2 (en) | Signal electric potential conversion circuit | |
US9396155B2 (en) | Envelope detection device and related communication device | |
JP2007511846A (ja) | PCIExpressバス上の受信機検出のための方法および装置 | |
JP7168332B2 (ja) | リンギング抑制回路 | |
US11290108B2 (en) | Negative voltage protection for bus interface devices | |
US8358151B2 (en) | Receiver circuitry for receiving reduced swing signals from a channel | |
US7855576B1 (en) | Versatile common-mode driver methods and apparatus | |
US20090219072A1 (en) | Apparatus, circuit and method of transmitting signal | |
JP2019075759A (ja) | 送信装置および送受信システム | |
US7518411B2 (en) | Data receiving apparatus using semi-dual reference voltage | |
JP6496572B2 (ja) | 受信装置および送受信システム | |
US8253442B2 (en) | Apparatus and method for signal transmission over a channel | |
US20100090726A1 (en) | Data receiver of semiconductor integrated circuit | |
US10666466B2 (en) | Semiconductor integrated circuit, receiving device, and communication system | |
US7281151B2 (en) | Method of stopping data communication of a communication apparatus based on a detection of a power supply voltage drop | |
US8253444B2 (en) | Receiving circuit | |
KR100293303B1 (ko) | 반도체 장치용 입력 버퍼 | |
US11881884B2 (en) | Receiver circuitry having a transistor pair for input voltage clipping | |
KR20140146368A (ko) | 입출력 장치 및 이를 포함하는 입출력 시스템 | |
JP2001186197A (ja) | 電流ドライバ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220628 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220805 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20230221 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20230322 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20230404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7317332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |