JP2019057595A - 半導体デバイス製造装置、及び、半導体デバイス製造方法 - Google Patents

半導体デバイス製造装置、及び、半導体デバイス製造方法 Download PDF

Info

Publication number
JP2019057595A
JP2019057595A JP2017180636A JP2017180636A JP2019057595A JP 2019057595 A JP2019057595 A JP 2019057595A JP 2017180636 A JP2017180636 A JP 2017180636A JP 2017180636 A JP2017180636 A JP 2017180636A JP 2019057595 A JP2019057595 A JP 2019057595A
Authority
JP
Japan
Prior art keywords
groove
semiconductor wafer
semiconductor
cooling
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2017180636A
Other languages
English (en)
Other versions
JP2019057595A5 (ja
Inventor
正彦 塩見
Masahiko Shiomi
正彦 塩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2017180636A priority Critical patent/JP2019057595A/ja
Priority to US15/902,062 priority patent/US20190088548A1/en
Priority to EP18158335.2A priority patent/EP3460836A1/en
Publication of JP2019057595A publication Critical patent/JP2019057595A/ja
Publication of JP2019057595A5 publication Critical patent/JP2019057595A5/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/3701—Effects of the manufacturing process increased through put

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)

Abstract

【課題】熱割断プロセスにより半導体ウェハを割断して、複数の半導体デバイスに個片化する。【解決手段】半導体デバイス製造装置は、複数の半導体デバイスが形成された半導体ウェハの一方の面に、前記複数の半導体デバイスを個片化するための溝を形成する、溝形成部と、前記溝を加熱する、加熱部と、前記加熱部で前記溝を加熱した後に、前記溝を冷却し、前記溝で前記半導体ウェハを割断する、冷却部と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体デバイス製造装置、及び、半導体デバイス製造方法に関する。
従来より、ガラスに代表される脆性材料を割断する手法として、熱割断プロセスが存在している。この熱割断プロセスは、ガラス等の脆性材料に切削工具で溝を掘った後に、火で溝の部分の加熱を行い、水を含んだ布で急速冷却をすることにより、溝の部分で脆性材料の割断を行う。
このような熱割断プロセスを用いて、複数の半導体デバイスが形成された半導体ウェハを、個々の半導体デバイスに割断することができれば、高い硬度を有する半導体ウェハを、高い処理能力で個片化することができ、技術的に有益である。
特開２００８−２２９６８２号公報
本実施形態の目的は、熱割断プロセスにより半導体ウェハを割断して、複数の半導体デバイスに個片化する、半導体デバイス製造装置、及び、半導体チップ製造方法を提供することにある。
本実施形態に係る半導体デバイス製造装置は、複数の半導体デバイスが形成された半導体ウェハの一方の面に、前記複数の半導体デバイスを個片化するための溝を形成する、溝形成部と、前記溝を加熱する、加熱部と、前記加熱部で前記溝を加熱した後に、前記溝を冷却し、前記溝で前記半導体ウェハを割断する、冷却部と、を備える。
また、本実施形態に係る半導体デバイス製造装置は、複数の半導体デバイスが形成された半導体ウェハの一方の面に、前記複数の半導体デバイスを個片化するための溝を形成する、溝形成部と、前記半導体ウェハを冷却する、第１冷却部と、前記溝を追加的に冷却する、第２冷却部と、前記第２冷却部で前記溝を冷却した後に、前記溝を加熱し、前記溝で前記半導体ウェハを割断する、加熱部と、を備える。
本実施形態に係る半導体デバイス製造方法は、複数の半導体デバイスが形成された半導体ウェハの一方の面に、前記複数の半導体デバイスを個片化するための溝を形成する工程と、前記溝を加熱する工程と、前記溝を加熱した後に、前記溝を冷却し、前記溝で前記半導体ウェハを割断する工程と、を備える。
また、複数の半導体デバイスが形成された半導体ウェハの一方の面に、前記複数の半導体デバイスを個片化するための溝を形成する工程と、前記半導体ウェハを冷却する工程と、前記溝を追加的に冷却する工程と、前記溝を冷却した後に、前記溝を加熱し、前記溝で前記半導体ウェハを割断する工程と、を備える半導体デバイス製造方法。
第１実施形態に係る半導体デバイス製造装置の構成の一例を説明するブロック図。 第１及び第２実施形態に係る熱割断プロセスで個片化される複数の半導体デバイスが形成された半導体ウェハの平面図。 複数の半導体デバイスが形成された半導体ウェハから、これら複数の半導体デバイスを個片化する製造プロセスを説明する図。 第１実施形態に係る半導体ウェハ割断処理を説明するフローチャートを示す図。 半導体ウェハの一方の面に形成された金属膜とダイボンディング膜を個片化して、半導体ウェハに溝を形成する処理を説明する図。 第１及び第２実施形態に係る半導体デバイス製造装置の溝形成部が半導体ウェハに溝を形成する手法を説明する図。 第１実施形態に係る半導体デバイス製造装置の加熱部と冷却部が、半導体ウェハの溝を加熱して冷却することにより割断する手法を説明する図。 第２実施形態に係る半導体デバイス製造装置の構成の一例を説明するブロック図。 第２実施形態に係る半導体ウェハ割断処理を説明するフローチャートを示す図。 第２実施形態に係る半導体デバイス製造装置の冷却部と加熱部が、半導体ウェハの溝を冷却して加熱することにより割断する手法を説明する図。 第１実施形態に係る半導体ウェハ割断処理における変形例を説明する図。 第２実施形態に係る半導体ウェハ割断処理における変形例を説明する図。
以下、図面を参照しながら、本実施形態に係る半導体デバイス製造装置及び半導体デバイス製造方法を説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行うこととする。
〔第１実施形態〕
第１実施形態に係る半導体デバイス製造装置は、複数の半導体デバイスが形成された半導体ウェハの一方の面に、複数の半導体デバイスを個片化するための溝を形成し、この溝を加熱した後に冷却することにより、溝の部分で半導体ウェハを割断するようにしたものである。以下に、その詳細を説明する。
図１は、本実施形態に係る半導体デバイス製造装置１の概略的構成を説明するブロック図であり、図２は、この半導体デバイス製造装置１で割断される半導体ウェハ２の一例を示す平面図である。
図１に示すように、本実施形態に係る半導体デバイス製造装置１は、溝形成部１０と、加熱部２０と、冷却部３０と、進行部４０と、制御部５０とを備えて構成されている。この半導体デバイス製造装置１は、例えば、半導体ウェハ２に半導体デバイスを形成する製造プロセスを備えた工場に設置される。
溝形成部１０は、進行部４０に載置された半導体ウェハ２に溝を形成する装置である。本実施形態においては、この溝形成部１０は、例えば、波長の短いパルスレーザーを照射するパルスレーザー照射装置や、電子ビームを照射する電子ビーム照射装置により、構成されており、パルスレーザーや電子ビームにより、半導体ウェハ２に溝を形成する。
また、溝形成部１０は、純水若しくは液体窒素を半導体ウェハ２に噴霧する噴霧装置も備えている。噴霧装置が純水若しくは液体窒素を噴霧することにより、パルスレーザーや電子ビームにより溝を形成した半導体ウェハ２を冷却する。
加熱部２０は、進行部４０に載置された半導体ウェハ２の溝を加熱する装置である。本実施形態においては、この加熱部２０は、例えば、レーザーを照射するレーザー装置により構成されている。そして、このレーザー装置がレーザーを半導体ウェハ２に照射することにより、溝を加熱する。
冷却部３０は、進行部４０に載置された半導体ウェハ２の溝を冷却する装置である。本実施形態においては、この冷却部３０は、例えば、液体窒素を噴霧する噴霧装置により構成されている。そして、この噴霧装置が液体窒素を半導体ウェハ２に噴霧することにより、溝を冷却する。
進行部４０は、図２に示すような半導体ウェハ２が載置されて、所定の方向に進行する装置である。この進行部は、半導体ウェハ２を所定の方向に搬送する半導体ウェハ搬送装置により構成されている。この半導体ウェハ搬送装置が、半導体ウェハ２を載せたまま所定の方向に移動することにより、半導体ウェハ２も所定の方向に進行する。
制御部５０は、この半導体デバイス製造装置１の全体的な制御を行う装置であり、本実施形態においては、特に、上述した溝形成部１０と、加熱部２０と、冷却部３０と、進行部４０の動作制御を行う。この制御部５０は、例えば、コンピュータにより構成されてもよいし、或いは、ＡＳＩＣ及び記憶装置などを有する専用の制御装置などにより構成されてもよい。
図３（ａ）乃至図３（ｄ）は、本実施形態に係る半導体デバイス製造装置１を用いて、複数の半導体デバイスが形成された半導体ウェハ２から、これら複数の半導体デバイスを個片化する製造プロセスの一例を説明する図である。これら図３（ａ）乃至図３（ｄ）においては、半導体ウェハ２の模式的な断面図であり、図２の半導体ウェハ２の平面図から半導体デバイスの数を削減して理解が容易なようにしている。
まず、図３（ａ）に示すように、本実施形態に係る半導体ウェハ２には、ダイボンディング膜１００が形成されている。このダイボンディング膜１００は、はんだ膜とも呼ばれ、本実施形態においては、半導体ウェハ２に半導体デバイスを形成する製造プロセスでスパッタリング等により形成される。なお、このダイボンディング膜１００は、半導体ウェハ２に半導体デバイスを形成する製造プロセスの一部としてではなく、製造プロセス後の組立工程で形成することも可能である。但し、製造プロセスの一部として、スパッタリング等によりダイボンディング膜１００を形成した方が、１０μｍ程度の高度な薄膜化が可能となり、高い精度で均一な膜厚に制御することができる。
また、本実施形態においては、ダイボンディング膜１００は、金属膜１０１を介して、半導体ウェハ２の一方の面に形成されている。すなわち、半導体ウェハ２の一方の面には、金属膜１０１が形成されており、この金属膜１０１の上にダイボンディング膜１００が形成されている。金属膜１０１は、例えば、高融点金属材料で構成されており、半導体ウェハ２とダイボンディング膜１００との間の電気抵抗を低減している。
この半導体ウェハ２におけるダイボンディング膜１００が形成されていない面に、粘着力の比較的弱い、第１の粘着力を有する第１のシート１０２を貼り付ける。この第１のシート１０２は、半導体ウェハ２の複数の半導体デバイスを個片化した際に、個々の半導体デバイスが離散しないようにする役割を果たす。
次に、図３（ｂ）に示すように、半導体ウェハ割断処理により、半導体ウェハ２に形成された複数の半導体デバイスを、個々の半導体デバイスＤＥに個片化する。これにより、半導体デバイスＤＥは、別個独立したばらばらの状態となる。但し、第１のシート１０２が予め貼り付けてあることから、半導体デバイスＤＥが離散することはない。
次に、図３（ｃ）に示すように、半導体ウェハ２の第１のシート１０２が貼り付けられていない面、つまり、ダイボンディング膜１００が形成された面に、粘着力の比較的強い、第２の粘着力を有する第２のシート１０４を貼り付ける。この第２のシート１０４は、半導体デバイスＤＥを組み立てに使用するシートである。
次に、図３（ｄ）に示すように、第１のシート１０２を半導体デバイスＤＥから引き剥がす。このため、第１のシート１０２の第１の粘着力は、第２のシート１０４の第２の粘着力よりも、弱くなければならない。さらに、第２のシート１０４の第２の粘着力も、半導体デバイスＤＥの組み立て工程で半導体デバイスＤＥから引き剥がすことができる程度の粘着力でなければならない。
図４は、図３（ｂ）の半導体ウェハ割断処理の内容を詳しく説明するフローチャートを示す図である。この半導体ウェハ割断処理は、図１に示した半導体デバイス製造装置１における制御部５０により、実行制御される処理である。以下、図１及び図２を参照しつつ、図４の半導体ウェハ割断処理について説明する。
図４に示すように、まず、半導体デバイス製造装置１は、進行部４０に半導体ウェハ２を載置し、進行部４０における半導体ウェハ２の位置設定を行う（ステップＳ１０）。例えば、図２の半導体ウェハ２には位置合わせ用のマークが形成されており、この位置合わせ用のマークを基準に、進行部４０に載置した半導体ウェハ２の位置合わせを行う。
次に、図４に示すように、半導体デバイス製造装置１の溝形成部１０は、半導体ウェハ２の溝掘りを行う（ステップＳ１２）。すなわち、図５に示すように、半導体ウェハ２に形成された半導体デバイスＤＥの個片化を行うために、ダイボンディング膜１００と金属膜１０１とを分離し、半導体ウェハ２に溝ＧＶを形成する。
図２に示すように、この溝ＧＶは、個々の半導体デバイスＤＥを分離するために、半導体ウェハ２上に格子状に形成される。このため、本実施形態に係るステップＳ１２においては、溝ＧＶを１本ずつ形成するので、この溝掘りの処理も、溝ＧＶの本数だけ順次行うこととなる。但し、この溝掘りは、１本ではなく複数本の溝を同時に半導体ウェハ２の表面に形成するようにすることもできる。
図６は、本実施形態における半導体デバイス製造装置１の溝形成部１０が半導体ウェハ２に溝を形成する手法を説明する図である。この図６に示すように、溝形成部１０は、レーザーを照射して、ダイボンディング膜１００と金属膜１０１とを個々の半導体デバイスＤＥに沿って分離するとともに、半導体ウェハ２に溝を形成する。つまり、ダイボンディング膜１００と金属膜１０１の個片化と、半導体ウェハ２の溝掘りを、レーザーにより同時に行う。また、レーザーで半導体ウェハ２に溝を形成した後に、溝形成部１０は、純水の噴霧、若しくは、液体窒素の噴霧を行い、ダイボンディング膜１００の溶融を防止する。
溝形成部１０がこれらレーザーの照射と純水若しくは液体窒素の噴霧をしながら、進行部４０は半導体ウェハ２を図６の進行方向に進行させる。これにより、個々の半導体デバイスＤＥに沿った個片化のための溝ＧＶが形成されていく。
次に、図４に示すように、半導体デバイス製造装置１の加熱部２０が溝ＧＶの加熱を行い（ステップＳ１４）、その後に、冷却部３０が溝ＧＶの冷却を行うことにより、溝ＧＶで半導体ウェハ２を割断する（ステップＳ１６）。この割断は、熱割断と呼ばれる技術であり、急激な温度変化による熱衝撃により材料を割断する。
図７は、本実施形態に係る半導体デバイス製造装置１の加熱部２０と冷却部３０が、半導体ウェハ２の溝ＧＶを加熱して冷却することにより割断する手法を説明する図である。この図７に示すように、加熱部２０がレーザー照射を行い、溝ＧＶを加熱した直後に、冷却部３０が液体窒素を噴霧して溝ＧＶを冷却する。
本実施形態においては、この半導体ウェハ２は、例えば、脆性材料の一種であるＳｉＣにより構成されている。ＳｉＣの耐熱衝撃性は、温度差４５０℃であるが、ステップＳ１２における溝掘りにより、溝ＧＶに応力が集中することから、溝ＧＶにおける耐熱衝撃性を３６５℃以下まで低下させている。このため、本実施形態においては、例えば、加熱部２０のレーザー照射により溝ＧＶを１８０℃まで加熱する。この１８０℃という温度では、ダイボンディング膜１００は溶融しない。そして、加熱部２０が溝ＧＶを加熱したのに追随して、冷却部３０により溝ＧＶを液体窒素の噴霧により、−１８６℃まで冷却する。その温度差は、１８０℃＋１８６℃＝３６６℃となり、耐熱衝撃性の温度である３６５℃を超えている。このため、半導体ウェハ２は溝ＧＶで割断されるのである。なお、加熱部２０のレーザー照射により生成される１８０℃の温度が本実施形態に係る第１の温度に相当しており、冷却部３０の液体窒素の噴霧により生成される−１８６℃の温度が本実施形態に係る第２の温度に相当する。
このことから分かるように、加熱部２０で加熱した後に、冷却部３０が冷却をするまでの時間は短いほど望ましい。これは、レーザー照射により加熱された溝ＧＶも、時間が経過するに従って温度が低下してしまい、冷却部３０による冷却で熱割断に必要な温度差を形成することができなくなってしまうからである。また、冷却部３０による液体窒素が噴霧された際には、核沸騰による熱伝達が発生しており、半導体ウェハ２を急激に冷却することが可能となる。
本実施形態においては、この加熱部２０による加熱と冷却部３０による冷却を溝に対して行いながら、進行部４０により、進行方向に半導体ウェハ２が進行する。このため、溝ＧＶに沿って半導体ウェハ２が順次割断され、割断面ＳＦが形成されてゆく。この割断を図２の半導体ウェハ２に形成した全ての溝ＧＶに対して行うことにより、ステップＳ１４及びステップＳ１６は終了する。これにより、半導体ウェハ２に形成された複数の半導体デバイスＤＥが互いに分離されて個片化される。
次に、図４に示すように、半導体デバイス製造装置１の制御部５０は、用意されているすべての半導体ウェハ２に対する割断処理が完了したかどうかを判断する（ステップＳ１８）。すべての半導体ウェハ２の割断処理が完了していない場合（ステップＳ１８：Ｎｏ）には、次の半導体ウェハ２を進行部４０に載置して、上述したステップＳ１０の位置設定から繰り返す。一方、すべての半導体ウェハ２に対する割断処理が完了した場合には、この図４に示す半導体ウェハ割断処理を終了する。
以上のように、本実施形態に係る半導体デバイス製造装置１によれば、半導体ウェハ２の一方の面に複数の半導体デバイスＤＥを個片化するための溝ＧＶを形成し、その溝を加熱部２０により加熱した後に、冷却部３０で冷却することにより、溝ＧＶで半導体ウェハ２を割断することとした。このため、熱割断プロセスにより、高硬度の半導体ウェハ２を割断して、個々の半導体デバイスＤＥに個片化することができる。
また、このように半導体ウェハ２を温度差により熱割断することにより、高い品質で、且つ、高い精度で、半導体ウェハ２に形成された複数の半導体デバイスＤＥを個片化することができる。さらに、従来のダイシングソーを用いて半導体ウェハ２を切断する処理よりも、高い処理能力を有しており、このため、高いスループットを実現することができる。
（第２実施形態）
上述した第１実施形態においては、半導体ウェハ２に形成された溝ＧＶを加熱部２０で加熱した後に、冷却部３０で冷却することにより、溝ＧＶにて半導体ウェハ２を割断する熱割断プロセスを行ったが、本実施形態においては、溝ＧＶを冷却してから加熱することにより、その温度差で、半導体ウェハ２を溝ＧＶで割断する熱割断プロセスを行うようにしたものである。以下、上述した第１実施形態と異なる部分を説明する。
図８は、本実施形態に係る半導体デバイス製造装置１の構成を説明するブロック図であり、上述した第１実施形態における図１に対応する図である。この図８に示すように、本実施形態に係る半導体デバイス製造装置１は、冷却部３０に代えて、第１冷却部６０と、第２冷却部７０とを備えている。
第１冷却部６０は、半導体ウェハ２の全体を冷却する冷却装置により構成されており、本実施形態においては、液体窒素を用いて−１８６℃まで半導体ウェハ２を冷却する能力を有している。第２冷却部７０は、半導体ウェハ２に形成された溝を追加的に冷却する冷却装置により構成されており、例えば、液体窒素を噴霧する噴霧装置により構成されている。それ以外の構成は、上述した第１実施形態における半導体デバイス製造装置１と同様の構成である。
図９は、本実施形態に係る半導体ウェハ割断処理の内容を詳しく説明するフローチャートを示す図であり、上述した第１実施形態における図４に対応する図である。この図９に示すように、本実施形態に係る半導体ウェハ割断処理は、ステップＳ１０の位置設定、及び、ステップＳ１２の溝掘りまでは、上述した第１実施形態と同様である。
この溝掘り処理（ステップＳ１２）の後、本実施形態においては、半導体デバイス製造装置１の第１冷却部６０が、半導体ウェハ２の全体的な冷却を行う（ステップＳ３０）。本実施形態においては、この第１冷却部６０の冷却により、半導体ウェハ２は−１８６℃まで冷却される。
次に、図９に示すように、半導体デバイス製造装置１の第２冷却部７０は、半導体ウェハ２の溝ＧＶを追加的に冷却して、溝ＧＶの温度を−１８６℃に維持する（ステップＳ３２）。続いて、半導体デバイス製造装置１の加熱部２０は、溝ＧＶの加熱を行う（ステップＳ３４）。本実施形態においては、レーザーによる加熱で、１８０℃まで加熱を行う。これにより、耐熱衝撃性を超える温度差である３６６℃（１８６℃＋１８０℃）を形成し、溝ＧＶで半導体ウェハ２の熱割断を行う。
この熱割断プロセスは、第１実施形態と同様に、進行部４０により半導体ウェハ２を搬送しながら、溝ＧＶに沿って行われる。そして、進行部４０に載置された半導体ウェハ２の全ての溝ＧＶの熱割断を行った後に、半導体ウェハ２に形成された複数の半導体ウェハの個片化が終わった後に、第１実施形態と同様に、用意された全ての半導体ウェハ２の熱割断が完了したかどうかの判断を行う（ステップＳ１８）。
図１０は、本実施形態における半導体デバイス製造装置１の第１冷却部６０と第２冷却部７０とが半導体ウェハ２の冷却を行い、その直後に、加熱部２０が半導体ウェハ２の加熱を行うことにより、溝ＧＶにて熱割断を行う手法を説明するための図である。
この図１０に示すように、第１冷却部６０は、半導体ウェハ２の全体を液体窒素により−１８６℃まで冷却する。次に、第２冷却部７０は、半導体ウェハ２に形成された溝ＧＶを追加的に冷却して、その温度を−１８６℃に維持する。そして、加熱部２０が、レーザー照射により、溝ＧＶを１８０℃まで加熱する。溝ＧＶが形成されていることから、溝ＧＶに応力が集中し、脆性材料の一種であるＳｉＣにより形成された半導体ウェハ２を、溝ＧＶの位置で割断することができる。なお、第２冷却部７０が半導体ウェハ２の冷却を行った直後に、加熱部２０が半導体ウェハ２の加熱を行いながら、進行部４０が半導体ウェハ２を進行させることにより、溝ＧＶに沿って冷却と加熱が連続的に行われるのは、上述した第１実施形態と同様である。
以上のように、本実施形態に係る半導体デバイス製造装置１によっても、半導体ウェハ２の一方の面に複数の半導体デバイスＤＥを個片化するための溝ＧＶを形成し、第１冷却部６０で予め冷却した後に、第２冷却部７０が溝ＧＶを追加的に冷却し、加熱部２０で加熱することにより、溝ＧＶで半導体ウェハ２の割断をすることとした。このため、熱割断プロセスにより、高硬度の半導体ウェハ２を割断して、個々の半導体デバイスＤＥに個片化することができる。
（第１実施形態及び第２実施形態の変形例）
上述した第１実施形態及び第２実施形態においては、半導体ウェハ２の一方の面にダイボンディング膜１００を形成することとしたが、このダイボンディング膜１００は熱割断プロセスの際に、必ずしも形成されている必要はない。すなわち、第１実施形態においては、図１１に示すように、ダイボンディング膜１００が形成されていない半導体ウェハ２の一方の面に溝ＧＶを形成し、加熱部２０により溝ＧＶを加熱した後に、冷却部３０により溝ＧＶにより冷却して、熱割断を行うようにしてもよい。
また、第２実施形態においては、図１２に示すように、ダイボンディング膜１００が形成されていない半導体ウェハ２の一方の面に溝ＧＶを形成し、第１冷却部６０により半導体ウェハ２全体を冷却し、第２冷却部７０で溝ＧＶを追加的に冷却した後に、加熱部２０により溝ＧＶを加熱して、熱割断を行うようにしてもよい。これらの場合において、金属膜１０１は、半導体ウェハ２の一方の面に形成されていてもよいし、或いは、形成されていなくてもよい。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
例えば、上述した実施形態においては、半導体ウェハ２を形成する脆性材料として、ＳｉＣを例示したが、ＧａＮ等の他の脆性材料で半導体ウェハ２を形成した場合にも、上述した実施形態で説明した熱割断プロセスにより、半導体ウェハ２を割断することができる。
１：半導体デバイス製造装置、２：半導体ウェハ、１０：溝形成部、２０：加熱部、３０：冷却部、４０：進行部、５０：制御部、１００：ダイボンディング膜、１０１：金属膜、１０２：第１のシート、１０４：第２のシート

Claims (10)

  1. 複数の半導体デバイスが形成された半導体ウェハの一方の面に、前記複数の半導体デバイスを個片化するための溝を形成する、溝形成部と、
    前記溝を加熱する、加熱部と、
    前記加熱部で前記溝を加熱した後に、前記溝を冷却し、前記溝で前記半導体ウェハを割断する、冷却部と、
    を備える半導体デバイス製造装置。
  2. 前記加熱部は、第１の温度で、前記溝を加熱し、
    前記冷却部は、第２の温度で、前記溝を冷却するとともに、
    前記第１の温度と前記第２の温度との間の温度差が、前記半導体デバイスの前記溝における耐熱衝撃性を超える温度である、
    請求項１に記載の半導体デバイス製造装置。
  3. 前記半導体ウェハの前記一方の面には、金属膜が形成されており、
    前記金属膜の上には、ダイボンディング膜が形成されており、
    前記溝形成部は、前記溝を形成する際に、前記ダイボンディング膜と前記金属膜とを個片化する、請求項１又は請求項２に記載の半導体デバイス製造装置。
  4. 前記冷却部は、液体窒素を用いて、前記溝を冷却する、請求項１乃至請求項３のいずれかに記載の半導体デバイス製造装置。
  5. 前記加熱部は、レーザーを用いて、前記溝を加熱する、請求項１乃至請求項４のいずれかに記載の半導体デバイス製造装置。
  6. 前記加熱部は、前記溝に沿って加熱を行い、
    前記冷却部は、前記加熱部が加熱した後を追随して冷却を行う、
    請求項１乃至請求項５のいずれかに記載の半導体デバイス製造装置。
  7. 前記半導体ウェハを割断する前記溝の方向に沿って、前記半導体ウェハを進行させる進行部をさらに備えており、
    前記半導体ウェハが、前記進行部により前記溝の方向に沿って進行し、これにより、前記加熱部により前記溝を加熱する位置と、前記冷却部により前記溝を冷却する位置とが、前記溝に沿って進行する、請求項６に記載の半導体デバイス製造装置。
  8. 複数の半導体デバイスが形成された半導体ウェハの一方の面に、前記複数の半導体デバイスを個片化するための溝を形成する、溝形成部と、
    前記半導体ウェハを冷却する、第１冷却部と、
    前記溝を追加的に冷却する、第２冷却部と、
    前記第２冷却部で前記溝を冷却した後に、前記溝を加熱し、前記溝で前記半導体ウェハを割断する、加熱部と、
    を備える半導体デバイス製造装置。
  9. 複数の半導体デバイスが形成された半導体ウェハの一方の面に、前記複数の半導体デバイスを個片化するための溝を形成する工程と、
    前記溝を加熱する工程と、
    前記溝を加熱した後に、前記溝を冷却し、前記溝で前記半導体ウェハを割断する工程と、
    を備える半導体デバイス製造方法。
  10. 複数の半導体デバイスが形成された半導体ウェハの一方の面に、前記複数の半導体デバイスを個片化するための溝を形成する工程と、
    前記半導体ウェハを冷却する工程と、
    前記溝を追加的に冷却する工程と、
    前記溝を冷却した後に、前記溝を加熱し、前記溝で前記半導体ウェハを割断する工程と、
    を備える半導体デバイス製造方法。
JP2017180636A 2017-09-20 2017-09-20 半導体デバイス製造装置、及び、半導体デバイス製造方法 Abandoned JP2019057595A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017180636A JP2019057595A (ja) 2017-09-20 2017-09-20 半導体デバイス製造装置、及び、半導体デバイス製造方法
US15/902,062 US20190088548A1 (en) 2017-09-20 2018-02-22 Semiconductor device manufacturing apparatus and semiconductor device manufacturing method
EP18158335.2A EP3460836A1 (en) 2017-09-20 2018-02-23 Semiconductor device manufacturing apparatus and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017180636A JP2019057595A (ja) 2017-09-20 2017-09-20 半導体デバイス製造装置、及び、半導体デバイス製造方法

Publications (2)

Publication Number Publication Date
JP2019057595A true JP2019057595A (ja) 2019-04-11
JP2019057595A5 JP2019057595A5 (ja) 2019-09-12

Family

ID=61282994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017180636A Abandoned JP2019057595A (ja) 2017-09-20 2017-09-20 半導体デバイス製造装置、及び、半導体デバイス製造方法

Country Status (3)

Country Link
US (1) US20190088548A1 (ja)
EP (1) EP3460836A1 (ja)
JP (1) JP2019057595A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049816B2 (en) * 2018-11-20 2021-06-29 Ningbo Semiconductor International Corporation Alignment mark and semiconductor device, and fabrication methods thereof
DE102019207990B4 (de) * 2019-05-31 2024-03-21 Disco Corporation Verfahren zum Bearbeiten eines Werkstücks und System zum Bearbeiten eines Werkstücks
CN115000249A (zh) * 2022-06-02 2022-09-02 东方日升新能源股份有限公司 一种hit电池的生产工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993004497A1 (en) * 1991-08-14 1993-03-04 Sela Semiconductor Engineering Laboratories Method and apparatus for cleaving semiconductor wafers
US9559004B2 (en) * 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
JP2013037081A (ja) * 2011-08-04 2013-02-21 Sony Corp 撮像レンズ及び撮像装置
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
JP2015115538A (ja) * 2013-12-13 2015-06-22 株式会社東京精密 ウェーハ加工方法

Also Published As

Publication number Publication date
EP3460836A1 (en) 2019-03-27
US20190088548A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
US8212180B2 (en) Method for severing brittle flat materials by laser beam with previously produced traces
JP5607138B2 (ja) ガラス基板上のチップスケールパッケージのレーザ個別化のための方法
US3629545A (en) Laser substrate parting
US9478696B2 (en) Workpiece cutting method
EP3302866B1 (en) Method of laser scribing of semiconductor workpiece using divided laser beams
JP6576735B2 (ja) ウエーハの分割方法
US20150217400A1 (en) Method for cutting object to be processed
JP2019057595A (ja) 半導体デバイス製造装置、及び、半導体デバイス製造方法
WO2013176089A1 (ja) 加工対象物切断方法、加工対象物、及び、半導体素子
JP6519638B2 (ja) 脆性基板の製造方法
US20150217399A1 (en) Workpiece cutting method
CN103855088A (zh) 分割晶圆的方法以及集成电路晶圆
TW201523696A (zh) 用於增進自固體分離固體層的裂縫起始點或裂縫導引部的生成
EP2985785B1 (en) Method of manufacturing a semiconductor device with prevention of adhesive climbing up and corresponding semiconductor device
US10134681B2 (en) Laser processing method for cutting semiconductor wafer having metal layer formed thereon and laser processing device
JP6710889B2 (ja) ワーク分割装置及びワーク分割方法
US20150174698A1 (en) Workpiece cutting method
Lewke et al. Thermal laser separation–A novel dicing technology fulfilling the demands of volume manufacturing of 4H-SiC devices
JP6288260B2 (ja) 脆性基板の分断方法
JP5127669B2 (ja) 半導体ウェハ
TWI644774B (zh) a method for separating a brittle material substrate, a substrate holding member for breaking a brittle material substrate, and a frame for adhering the adhesive film used for breaking the brittle material substrate
TWI689978B (zh) 附銲球之半導體晶片之製造裝置及製作方法
JP2015153965A (ja) 半導体基板の切断方法
JP6689023B2 (ja) ブレーク装置
JP6417828B2 (ja) パターニング基板のブレイク方法並びにブレイク装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190729

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20190822