JP2019033158A - 電子デバイス装置製造用積層体及びその製造方法、ＭｇＯ膜並びに分散液 - Google Patents

Abstract

【課題】 エッチングによって保護膜に薄化面及び基板の表面に露出面が形成されない電子デバイス装置製造用積層体を提供すること。【解決手段】 電子デバイス装置製造用積層体は、基板と、パターニングされた電子デバイスと、レジストパターン以下のエッチングレートを有する保護膜と、ＭｇＯ膜とを有し、電子デバイスは、基板から立ち上がり、自由端側に第１端面を有し、保護膜は、基板と、電子デバイスの第１端面以外とを覆い、ＭｇＯ膜は、電子デバイスの第１端面が露出するように保護膜を覆う。【選択図】 図８

Description

本発明は、電子デバイス装置製造用積層体及びその製造方法、ＭｇＯ膜並びに分散液に関する。

記録密度を向上させる磁気記録装置として磁気トンネル接合（ＭＴＪ）装置が注目されている。例えば、特許文献１には、スタック構造の磁気トンネル接合（ＭＴＪ）素子が複数形成されるＭＴＪ装置の製造方法が記載されている。図１〜６を用いてその製造方法を説明する。

図１に示すように、ＭＯＳトランジスタ等、電子デバイスを駆動するための所定の構造物が形成された基板１１の表面に、第１電極層１２、磁気トンネル接合（ＭＴＪ）層１３及び第２電極層１４を順次形成する。ＭＴＪ層１３は第１電極層１２側から強磁性層、絶縁体層及び強磁性層が順次積層されて構成される。第１電極層１２、ＭＴＪ層１３及び第２電極層１４は、磁気トンネル接合（ＭＴＪ）デバイス層（電子デバイス層）１５を形成する。次に、図２に示すように、第２電極層１４の表面にレジストパターン１６を形成する。次に、図３に示すように、レジストパターン１６に従って第２電極層１４、ＭＴＪ層１３及び第１電極層１２を順次エッチングし、それぞれパターニングされた第２電極１７、磁気トンネル接合（ＭＴＪ）１８及び第１電極１９を形成する。第２電極１７、磁気トンネル接合（ＭＴＪ）１８及び第１電極１９は、パターニングされた柱状部分を有する磁気トンネル接合（ＭＴＪ）デバイス（電子デバイス）２０を形成する。ＭＴＪデバイス２０の柱状部分は、基板１１から立ち上がる側面２１と、側面２１の自由端側にある第１端面２２とを有する。レジストパターン１６は、ＭＴＪデバイス２０の第１端面２２を覆い、第１端面２２から立ち上がるレジスト側面２３と、レジスト側面２３の自由端側にあるレジスト端面２４とを有する。レジストパターン１６を複数形成することにより、基板１１の表面にＭＴＪデバイス２０を複数形成することができる。

次に、図４に示すように、ＭＴＪデバイス２０を除く基板１１の表面、ＭＴＪデバイス２０の側面２１並びにレジストパターン１６のレジスト側面２３及びレジスト端面２４にＳｉＯ_２保護膜（保護膜）２５を形成する。ＳｉＯ_２保護膜２５は、ＭＴＪデバイス２０を除いて基板１１の表面を覆う基板被覆部２６と、第１端面２２を除いてＭＴＪデバイス２０の側面２１を覆う電子デバイス被覆部２７と、レジストパターン１６のレジスト側面２３及びレジスト端面２４を覆うレジスト被覆部２８とを有する。ＳｉＯ_２保護膜２５は、後の工程で、ＭＴＪデバイス２０を被覆するレジストパターン１６をＡｒイオンミリングでエッチングする際、ＭＴＪデバイス２０の側面や基板１１の表面を保護する。ＳｉＯ_２保護膜２５は、例えば、スパッタ等、公知の方法を用いて形成される。以下、図１〜４に示す工程を「準備工程」という。

次に、図５に示すように、ＳｉＯ_２保護膜２５の表面を覆うように、基板の表面にほぼ平行な表面を有するＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）層２９を形成する。以下、図５に示す工程を「成膜工程」という。成膜工程は、ＳＯＧ塗布液を塗布する塗布工程と、ＳＯＧ塗布液を乾燥する乾燥工程と、３００〜４００℃程度の熱処理を行う熱処理工程とを有する。

ＳＯＧ層２９の形成には、例えば、東京応化工業株式会社製ＯＣＤシリーズを用いる。また、塗布工程には、例えば、２０００〜４０００回転／分のスピンコートを用いる。

次に、図６に示すように、ＳＯＧ層２９、ＳｉＯ_２保護膜２５のレジスト被覆部２８及びレジストパターン１６をＡｒイオンミリング（エッチング）で順次エッチングする。エッチングの終了は、レジストパターン１６が除去され、ＭＴＪデバイス２０の第１端面２２（第２電極１７）が露出した時点である。このとき、第１端面２２の周囲に電子デバイス被覆部２７の第２端面３０が形成され、ＭＴＪ装置製造用積層体（電子デバイス装置製造用積層体）１０が製造される。以下、図６に示す工程を「エッチング工程」という。その後、配線等の後工程を経て、ＭＴＪ装置（電子デバイス装置）が製造される。

特開２０１０−０１６３８４号公報 特開２０１５−０１００２５号公報

ＳＯＧ層２９は、エッチングレートが大きい。このため、エッチング工程において、レジストパターン１６及びＳｉＯ_２保護膜２５のレジスト被覆部２８よりもその周辺のＳＯＧ層２９の方がエッチングの進行が速い。その結果、図６に示すように、エッチングが終了した時点では、第１端面２２及び第２端面３０の周辺ではＳＯＧ層２９が除去されてＳｉＯ_２保護膜２５の基板被覆部２６が露出し、さらに基板被覆部２６がエッチングされて薄化面３１が形成されることがある。さらに薄化面３１も除去されて基板１１の露出面３２が露出することもある。ＭＴＪデバイス２０の第２電極１７への配線には通常物理蒸着プロセスが用いられるため、導電性の配線材料が基板被覆部２６の薄化面３１や基板１１の露出面３２に付着すると、ＳｉＯ_２保護膜２５の絶縁破壊や電子デバイス装置のショートの原因になることがある。さらに、ＳＯＧ層２９を形成する成膜工程での熱処理工程は３００〜４００℃程度の高温であるため、ＭＴＪデバイス２０の故障の原因になることもある。

ここで、特許文献２には、ＡＣ型ＰＤＰの誘電体保護層、ＭＲＡＭ及びＴＭＲ素子の絶縁膜並びに有機ＥＬ素子及びバリアフィルムの水分吸着層として、酸化マグネシウム微粒子分散液を用いて塗布法により形成された酸化マグネシウム膜が記載されている。また、特許文献２には、この酸化マグネシウム膜は光透過性、耐スパッタ性及び絶縁性に優れていることも記載されている。しかし、特許文献２には、酸化マグネシウム膜をエッチングに供することについての記載はない。

本発明の幾つかの態様は、エッチングによって保護膜の基板被覆部に薄化面又は基板の表面に露出面が形成されず、さらに、成膜工程での熱処理工程によって電子デバイスが故障しない電子デバイス装置製造用積層体及びその製造方法、ＭｇＯ膜並びに分散液を提供することを目的とする。

（１）本発明の第１の態様は、基板と、パターニングされた電子デバイスと、レジストパターン以下のエッチングレートを有する保護膜と、ＭｇＯ膜とを有し、電子デバイスは、基板から立ち上がり、自由端側に第１端面を有し、保護膜は、基板と、電子デバイスの第１端面以外とを覆い、ＭｇＯ膜は、電子デバイスの第１端面が露出するように保護膜を覆うことを特徴とする電子デバイス装置製造用積層体に関する。

ＭｇＯ膜のエッチングレートは、従来のＳＯＧ層よりも小さく、レジストパターンや、レジストパターン以下のエッチングレートを有する保護膜のエッチングレートに近い。ＭｇＯ膜は保護膜を覆って保護し、保護膜は基板と、基板から立ち上がる電子デバイスとを覆って保護するため、エッチングによって電子デバイスの第１端面が露出した時点で基板を覆う保護膜が露出することはない。したがって、基板を覆う保護膜に薄化面が形成されない。さらに、保護膜に覆われる基板に露出面が形成されることもない。この電子デバイス装置製造用積層体に配線等の後工程を行って電子デバイス装置を製造すると、保護膜が絶縁破壊を起こすことはなく、電子デバイス装置がショートを起こすこともない。

（２）本発明の第１の態様では、保護膜はＳｉＯ_２から製造されることが好ましい。保護膜をＳｉＯ_２から製造するには、スパッタ等、公知の方法を用いて容易に形成することができる。

（３）本発明の第２の態様は、基板と、パターニングされた電子デバイスと、ＭｇＯ膜とを有し、電子デバイスは、基板から立ち上がり、自由端側に第１端面を有し、ＭｇＯ膜は、電子デバイスの第１端面を除いて電子デバイス及び基板を覆うことを特徴とする電子デバイス装置製造用積層体に関する。

ＭｇＯ膜のエッチングレートは、レジストパターンのエッチングレートよりも小さい。ＭｇＯ膜は、基板と、基板から立ち上がる電子デバイスとを覆って保護するため、エッチングによって電子デバイスの第１端面が露出した時点で基板に露出面が形成されることはない。この電子デバイス装置製造用積層体に配線等の後工程を行って電子デバイス装置を製造すると、電子デバイス装置がショートを起こすこともない。

（４）本発明の第１及び第２の態様では、ＭｇＯ膜はＭｇＯ微粒子から製造されることが好ましい。ＭｇＯ微粒子から製造されるＭｇＯ膜は、ＭｇＯ微粒子を塗布することにより簡単に形成することができる。さらに、ＭｇＯ微粒子は成膜工程での熱処理が２００℃以下でよいため、電子デバイスが故障することもない。

（５）本発明の第３の態様は、基板の表面に電子デバイス層を形成し、電子デバイス層の表面にレジストパターンを形成し、レジストパターンに従って電子デバイス層をエッチングして、基板から立ち上がる電子デバイスと、電子デバイスの基板から立ち上がる自由端側であってレジストパターンとの界面に第１端面とを形成し、基板の露出面と、電子デバイスの露出面と、レジストパターンとを、レジストパターン以下のエッチングレートを有する保護膜で被覆する準備工程と、保護膜をＭｇＯ膜で被覆する成膜工程と、ＭｇＯ膜、保護膜及びレジストパターンをエッチングするエッチング工程とを有し、エッチング工程では電子デバイスの第１端面が露出した時点でエッチングを終了することを特徴とする電子デバイス装置製造用積層体の製造方法に関する。

第３の態様の電子デバイス装置製造用積層体の製造方法によって、第１の態様の電子デバイス装置製造用積層体が製造される。ＭｇＯ膜のエッチングレートは、従来のＳＯＧ層よりも小さく、レジストパターンや、レジストパターン以下のエッチングレートを有する保護膜のエッチングレートに近い。このため、ＭｇＯ膜、レジストパターン及び保護膜のエッチ面は、ＭｇＯ膜形成時の面に近い形を保ってエッチングが進行する。基板から立ち上がる電子デバイスの第１端面が露出した時点でエッチングを終了すると、その周辺には電子デバイスの第１端面と同程度の高さの面を有する保護膜とＭｇＯ膜とが形成される。ＭｇＯ膜は保護膜を覆って保護するため、基板を覆う保護膜が露出することはない。したがって、基板を覆う保護膜に薄化面は形成されない。さらに、保護膜に覆われる基板に露出面が形成されることもない。この電子デバイス装置製造用積層体に配線等の後工程を行って電子デバイス装置を製造すると、保護膜が絶縁破壊を起こすことはなく、電子デバイス装置がショートを起こすこともない。

（６）本発明の第３の態様では、保護膜はＳｉＯ_２から製造されることが好ましい。保護膜をＳｉＯ_２から製造するには、スパッタ等、公知の方法を用いて容易に形成することができる。

（７）本発明の第３の態様では、ＭｇＯ膜を除去する除去工程をさらに有することが好ましい。保護膜が電子デバイスを保護するため、ＭｇＯ膜を除去しても電子デバイスがダメージを受けることはない。

（８）本発明の第４の態様は、基板の表面に電子デバイス層を形成し、電子デバイス層の表面にレジストパターンを形成し、レジストパターンに従って電子デバイス層をエッチングして、基板から立ち上がる電子デバイスと、電子デバイスの基板から立ち上がる自由端側であってレジストパターンとの界面に第１端面とを形成する準備工程と、基板の露出面と、電子デバイスの露出面と、レジストパターンとを、ＭｇＯ膜で被覆する成膜工程と、ＭｇＯ膜及びレジストパターンをエッチングするエッチング工程とを有し、エッチング工程では電子デバイスの第１端面が露出した時点でエッチングを終了することを特徴とする電子デバイス装置製造用積層体の製造方法に関する。

第４の態様の電子デバイス装置製造用積層体の製造方法によって、第２の態様の電子デバイス装置製造用積層体が製造される。ＭｇＯ膜のエッチングレートは、レジストパターンのエッチングレートに近い。このため、ＭｇＯ膜及びレジストパターンは、エッチ面はＭｇＯ膜形成時の面に近い形を保ってエッチングが進行する。基板から立ち上がる電子デバイスの第１端面が露出した時点でエッチングを終了すると、その周辺には電子デバイスの第１端面と同程度の高さの面を有するＭｇＯ膜が形成される。ＭｇＯ膜は、基板の露出面と、基板から立ち上がる電子デバイスの露出面とを覆って保護するため、基板に露出面が形成されない。この電子デバイス装置製造用積層体に配線等の後工程を行って電子デバイス装置を製造すると、電子デバイス装置がショートを起こすこともない。

（９）本発明の第３及び第４の態様では、成膜工程は、ＭｇＯ微粒子の分散液を塗布する塗布工程と、分散液の分散媒を除去する乾燥工程とを有し、ＭｇＯ膜はＭｇＯ微粒子から製造されることが好ましい。ＭｇＯ微粒子の分散液を用いることにより、ＭｇＯ膜を簡単に形成することができる。さらに、ＭｇＯ膜は液相を用いて形成するため、下地に凹凸があっても、基板の表面にほぼ平行な表面を形成することができる。そうすると、平坦な表面を形成するための化学機械研磨工程が不要になる。

（１０）本発明の第３及び第４の態様では、成膜工程は、乾燥工程の後にＭｇＯ微粒子を２００℃以下で熱処理する熱処理工程をさらに有することが好ましい。成膜工程での熱処理温度が従来のＳＯＧ膜の３００〜４００℃よりも低い２００℃以下であるため、電子デバイスがダメージを受けることがない。また、ＭｇＯ微粒子を熱処理することによってＭｇＯ膜が緻密になり、保護膜及びレジストパターンとのエッチングレートの差が小さくなる。このため、ＭｇＯ膜、保護膜及びレジストパターンは、エッチ面がＭｇＯ膜形成時の面に近い形を保ってエッチングが進行し、基板や保護膜の露出を防ぐことができる。

（１１）本発明の第５の態様は、第１又は第２の態様の電子デバイス装置製造用積層体に含まれるＭｇＯ膜であって、累積粒度分布における累積５０％の粒子径が５〜１５０ｎｍであるＭｇＯ微粒子を含む分散液から製造されることを特徴とするＭｇＯ膜に関する。

ＭｇＯ膜のエッチングレートは、従来のＳＯＧ層よりも小さく、レジストパターンのエッチングレートに近い。また、累積粒度分布における累積５０％の粒子径が５〜１５０ｎｍであるＭｇＯ微粒子を含む分散液から製造されるＭｇＯ膜は均一かつ緻密である。このため、ＭｇＯ膜及びレジストパターンは、エッチ面がＭｇＯ膜形成時の面に近い形を保ってエッチングが進行する。

（１２）本発明の第６の態様は、第５の態様のＭｇＯ膜を形成するための分散液であって、分散媒体中に、動的光散乱法により測定される粒度分布において、累積粒度分布における累積５０％の粒子径が５〜１５０ｎｍのＭｇＯ微粒子を含むことを特徴とする分散液に関する。

ＭｇＯ膜のエッチングレートは、従来のＳＯＧ層よりも小さく、レジストパターンのエッチングレートに近い。また、分散媒体中に、動的光散乱法により測定される粒度分布において、累積粒度分布における累積５０％の粒子径が５〜１５０ｎｍのＭｇＯ微粒子を含む分散液から形成されるＭｇＯ膜は均一かつ緻密である。このため、ＭｇＯ膜及びレジストパターンは、エッチ面がＭｇＯ膜形成時の面に近い形を保ってエッチングが進行する。

電子デバイス装置製造用積層体の製造方法の準備工程の一部を示す。 電子デバイス装置製造用積層体の製造方法の準備工程の一部を示す。 電子デバイス装置製造用積層体の製造方法の準備工程の一部を示す。 電子デバイス装置製造用積層体の製造方法の準備工程の一部を示す。 従来の電子デバイス装置製造用積層体の製造方法の成膜工程を示す。 従来の電子デバイス装置製造用積層体の構造及び製造方法のエッチング工程を示す。 本実施形態の電子デバイス装置製造用積層体の製造方法の成膜工程を示す。 本実施形態の電子デバイス装置製造用積層体の構造及び製造方法のエッチング工程を示す。 本実施形態の電子デバイス装置製造用積層体の他の構造を示す。 本実施形態の電子デバイス装置製造用積層体の他の構造の製造方法を示す。

以下、本発明の好適な実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成のすべてが本発明の解決手段として必須であるとは限らない。

（１）電子デバイス装置製造用積層体の製造方法
本実施形態の電子デバイス装置製造用積層体の製造方法は、レジストパターンと、レジストパターンによってパターニングされた柱状部分を有する電子デバイスと、ＳｉＯ_２保護膜とを有する基板であって、電子デバイスの柱状部分は、基板から立ち上がる側面と、側面の自由端側にある第１端面とを有し、レジストパターンは、電子デバイスの第１端面を覆い、第１端面から立ち上がるレジスト側面と、レジスト側面の自由端側にあるレジスト端面とを有し、ＳｉＯ_２保護膜は、基板を覆う基板被覆部と、第１端面を除いて電子デバイスの側面を覆う電子デバイス被覆部と、レジストパターンのレジスト側面及びレジスト端面を覆うレジスト被覆部とを有する基板を準備する準備工程と、ＳｉＯ_２保護膜の表面に、基板の表面にほぼ平行な表面を有するＭｇＯ膜を形成する成膜工程と、ＡｒイオンミリングでＭｇＯ膜、ＳｉＯ_２保護膜及びレジストパターンをエッチングするエッチング工程とを有し、エッチング工程では電子デバイスの第１端面が露出した時点でエッチングを終了することを特徴とする。以下、図１〜図４、図７及び図８を用いて本実施形態の電子デバイス装置の製造方法をさらに詳しく説明する。

（１−１）準備工程
図１〜図４に本実施形態の電子デバイス装置製造用積層体の製造方法の準備工程を示す。本実施形態の電子デバイス装置製造用積層体の製造方法の準備工程は、従来の電子デバイス装置製造用積層体の製造方法で説明した準備工程と同じであるため、詳細な説明は省略する。本実施形態の電子デバイス装置製造用積層体の製造方法の準備工程によって、図４に示すように、レジストパターン１６と、レジストパターン１６によってパターニングされた柱状部分を有するＭＴＪデバイス２０（電子デバイス）と、ＳｉＯ_２保護膜２５とを有する基板１１であって、ＭＴＪデバイス２０の柱状部分は、基板１１から立ち上がる側面２１と、側面２１の自由端側にある第１端面２２とを有し、レジストパターン１６は、ＭＴＪデバイス２０の第１端面２２を覆い、第１端面２２から立ち上がるレジスト側面２３と、レジスト側面の自由端側にあるレジスト端面２４とを有し、ＳｉＯ_２保護膜２５は、ＭＴＪデバイス２０を除いて基板１１の表面を覆う基板被覆部２６と、第１端面２２を除いてＭＴＪデバイス２０の側面２１を覆う電子デバイス被覆部２７と、レジストパターン１６のレジスト側面２３及びレジスト端面２４を覆うレジスト被覆部２８とを有する基板１１を準備する。第１端面２２は、ＭＴＪデバイス２０の基板１１から立ち上がる自由端側であって、レジストパターン１６との界面に形成される。

なお、本実施形態の電子デバイスはＭＴＪデバイス２０であり、基板１１の表面に第１電極１９、磁気トンネル接合（ＭＴＪ）１８及び第２電極１７が順に積層された構造を有するが、本発明の電子デバイスはＭＴＪデバイス及びその構造に限定されない。また、ＭＴＪデバイス（電子デバイス）２０の柱状部分の形状は、円柱、楕円柱、三角柱、四角柱、多角柱等、柱状であればよく、電子デバイスの高さ方向に対する垂直断面形状に特に制限はない。電子デバイスの高さ方向に対する垂直断面形状は、その形状を矩形に近似したとき、アスペクト比（長辺／短辺）が極端に大きくてもよい（長辺≫短辺）。また、ＳｉＯ_２保護膜２５の材料は、以下の条件を満たせば、特にＳｉＯ_２に限定されない。即ち、ＳｉＯ_２保護膜２５の材料は、ＭＴＪデバイス２０を除いて基板１１の表面を覆う基板被覆部２６と、第１端面２２を除いてＭＴＪデバイス２０の側面２１を覆う電子デバイス被覆部２７と、レジストパターン１６のレジスト側面２３及びレジスト端面２４を覆うレジスト被覆部２８とを形成することができ、かつ、エッチングレートがレジストパターンやＭｇＯ膜に近ければよい。さらに、ＳｉＯ_２保護膜２５の形成方法は、レジストパターン１６、ＭＴＪデバイス２０及び基板１１の表面を均一かつ緻密に覆うことができれば、特に制限はなく、例えば、公知のスパッタやＣＶＤを用いることができる。本実施形態ではスパッタを用いた。また、レジストパターン１６の材料には東京応化工業株式会社製ＴＧＭＲシリーズを用いた。

（１−２）成膜工程
次に、図７に示すように、ＳｉＯ_２保護膜２５の表面を覆うように、基板の表面にほぼ平行な表面を有するＭｇＯ膜（１）３３を形成する（成膜工程）。本実施形態の成膜工程は、ＳｉＯ_２保護膜２５の表面にＭｇＯ微粒子の分散液を塗布する塗布工程と、分散液の分散媒を除去する乾燥工程と、ＭｇＯ微粒子を２００℃以下で熱処理する熱処理工程とを有する。ＭｇＯ膜（１）３３の形成にＭｇＯ微粒子の分散液（液相）を用いるため、下地のＳｉＯ_２保護膜２５の表面に凹凸があっても基板１１の表面にほぼ平行な表面を有するＭｇＯ膜（１）３３を形成することができる。

ＭｇＯ膜（１）３３を形成するための分散液は、分散媒体中に、動的光散乱法により測定される粒度分布において、累積粒度分布における累積５０％の粒子径（Ｄ_５０）が５〜１５０ｎｍのＭｇＯ微粒子を含むことが好ましく、１０〜１００ｎｍのＭｇＯ微粒子を含むことがより好ましく、１０〜８０ｎｍのＭｇＯ微粒子を含むことがより好ましく、１５〜６０ｎｍのＭｇＯ微粒子を含むことがより好ましく、２０〜５０ｎｍのＭｇＯ微粒子を含むことがさらに好ましい。成膜後のＭｇＯ膜をより均一かつ緻密にすることができる。また、ＭｇＯ膜（１）３３のエッチングレートは、従来のＳＯＧ層よりも小さく、レジストパターン１６のエッチングレートに近い。このため、ＭｇＯ膜（１）３３、ＳｉＯ_２保護膜２５及びレジストパターン１６は、エッチ面がＭｇＯ膜（１）形成時の面に近い形を保ってエッチングが進行する。

分散液の分散媒は、例えば、イソプロピルアルコール、ブチルアルコール等、公知の分散媒を用いることができる。本実施形態では、ＢＥＴ比表面積が１８０ｍ^２／ｇ（ＢＥＴ換算径９．３ｎｍ）のＭｇＯ微粒子（宇部マテリアルズ（株）製）を１０質量％になるようにメタノール（分散媒）に分散して得た分散液を用いた。当分散液に含まれるＭｇＯ微粒子は、Ｄ_５０が２３ｎｍである。本実施形態の塗布工程には、例えば、ディップコートやスピンコート等、公知の塗布方法を用いることができる。本実施形態では２０００〜４０００回転／分のスピンコートを用いた。熱処理工程の温度は、２００℃以下が好ましく、１７０℃以下がより好ましく、１４０℃以下がさらに好ましく、１２０℃以下が特に好ましい。熱処理工程の温度が低いほどＭＴＪデバイス２０の故障を防ぐことができる。本実施形態では１２０℃１時間とした。

（１−３）エッチング工程
次に、図８に示すように、ＭｇＯ膜（１）３３、ＳｉＯ_２保護膜２５のレジスト被覆部２８及びレジストパターン１６をＡｒイオンミリングで順次エッチングする。エッチングの終了は、レジストパターン１６が除去され、ＭＴＪデバイス２０の第１端面２２（第２電極１７）が露出した時点である。ＭｇＯ膜（１）３３のエッチングレートは、従来のＳＯＧ層２９よりもＡｒイオンミリングのエッチングレートが小さく、レジストパターン１６や、ＳｉＯ_２保護膜２５のエッチングレートに近い。このため、ＭｇＯ膜（１）３３、レジストパターン１６及びＳｉＯ_２保護膜２５は、エッチ面はＭｇＯ膜（１）３３形成時の面に近い形を保ってエッチングが進行する。ＭＴＪデバイス２０の第１端面２２が露出した時点でエッチングを終了すると、その周辺にはＳｉＯ_２保護膜２５の第２端面３０と、ＭｇＯ膜（２）３４とが形成される。ＭｇＯ膜（２）３４は、ＭＴＪデバイス２０の第１端面２２及びその周辺のＳｉＯ_２保護膜２５の第２端面３０を除いてＳｉＯ_２保護膜２５の基板被覆部２６及び電子デバイス被覆部２７を覆って保護するため、ＳｉＯ_２保護膜２５の基板被覆部２６が露出することはない。したがって、基板被覆部２６に薄化面は形成されない。さらに、ＳｉＯ_２保護膜２５の基板被覆部２６に覆われる基板１１に露出面が形成されることもない。この電子デバイス装置製造用積層体１０に配線等の後工程を行って電子デバイス装置を製造すると、基板被覆部２６が絶縁破壊を起こすことはなく、電子デバイス装置がショートを起こすこともない。

ＭＴＪデバイス２０の第１端面２２とＳｉＯ_２保護膜２５の第２端面３０との位置関係は、ＭＴＪデバイス２０の第１端面２２が露出していれば、特に制限はないが、その後の配線等の後工程や、製造される電子デバイス装置の実装方法等によっては、第１端面２２と第２端面３０の高さがほぼ同程度であるか、第１端面２２が第２端面３０よりも突出していることが好ましい場合もある。

本実施形態でのＡｒイオンミリングの条件は以下のとおりであるが、これに限定されない。
雰囲気:Ａｒ、圧力:０．０３Ｐａ、温度：水冷、加速電圧：２００Ｖ、照射角度: 垂直方向から１５度

各材料のＡｒイオンミリングのエッチングレートを表１に示す。

表１に示すように、ＭｇＯ膜（１）３３のエッチングレートは小さく、レジストパターン１６やＳｉＯ_２保護膜２５のエッチングレートに非常に近い。このため、レジストパターン１６が除去され、ＭＴＪデバイス２０の第１端面２２が露出した時点でエッチングを終了すると、より確実にＭｇＯ膜（２）３４が残り、ＳｉＯ_２保護膜２５の基板被覆部２６の露出を防ぐことができる。なお、本実施形態ではエッチングにＡｒイオンミリングを用いたが、これに限定されない。

（１−４）除去工程
本実施形態では、必要に応じてＭｇＯ膜を除去する除去工程をさらに有してもよい。保護膜が電子デバイスを保護するため、ＭｇＯ膜を除去しても電子デバイスがダメージを受けることはない。

（２）電子デバイス装置製造用積層体の構造
本実施形態の電子デバイス装置製造用積層体の構造を図８に示す。本実施形態の電子デバイス装置製造用積層体１０は、基板１１と、パターニングされた柱状部分を有するＭＴＪデバイス２０と、ＳｉＯ_２保護膜２５と、ＭｇＯ膜（２）３４とを有し、ＭＴＪデバイス２０の柱状部分は、基板１１から立ち上がる側面２１と、側面２１の自由端側にある第１端面２２とを有し、ＳｉＯ_２保護膜２５は、ＭＴＪデバイス２０とＭｇＯ膜（２）３４との境界に配置され、基板１１を覆う基板被覆部２６と、第１端面２２を除いてＭＴＪデバイス２０の側面２１を覆う電子デバイス被覆部２７とを有し、電子デバイス被覆部２７は第１端面２２の周囲に第２端面３０を有し、ＭｇＯ膜（２）３４は、ＭＴＪデバイス２０の柱状部分の第１端面２２及びＳｉＯ_２保護膜２５の第２端面３０を除いてを覆う。本実施形態の電子デバイスは、第１電極１９、磁気トンネル接合（ＭＴＪ）１８及び第２電極１７が順に積層された構造を有するＭＴＪデバイス２０を用いたが、これに限定されないのは前述のとおりである。

ＭｇＯ膜（２）３４のエッチングレートは、従来のＳＯＧ層２９も小さく、レジストパターン１６や、ＳｉＯ_２保護膜２５のエッチングレートに近い。このため、ＭｇＯ膜（２）３４はＭＴＪデバイス２０の柱状部分の第１端面２２及びＳｉＯ_２保護膜の第２端面３０を除いてＳｉＯ_２保護膜２５を覆って保護する。したがって、ＳｉＯ_２保護膜２５の基板被覆部２６はＡｒイオンミリングによって薄化面が形成されない。基板１１に露出面が形成されることもない。この電子デバイス装置製造用積層体１０に配線等の後工程を行って電子デバイス装置を製造すると、ＳｉＯ_２保護膜２５が絶縁破壊を起こすことはなく、電子デバイス装置がショートを起こすこともない。

ＭｇＯ膜（２）３４はＭｇＯ微粒子から製造されることが好ましい。ＭｇＯ微粒子から製造されるＭｇＯ膜（２）３４は、ＭｇＯ微粒子を塗布することにより簡単に形成することができる。さらに、ＭｇＯ微粒子は成膜工程での熱処理が２００℃以下でよいため、ＭＴＪデバイス２０が故障を起こすこともない。

（３）電子デバイス装置製造用積層体の他の構造とその製造方法
表１から、ＭｇＯ膜（１）３３のエッチングレートはレジストパターン１６のエッチングレートより小さい。したがって、図８に示すように、電子デバイス装置製造用積層体において、レジストパターン１６が除去され、ＭＴＪデバイス２０の第１端面２２が露出した時点でエッチングを終了すると、エッチングの進行が遅いＭｇＯ膜（２）３４は十分残っていることがわかる。したがって、ＳｉＯ_２保護膜２５がなくても、基板１１及びＭＴＪデバイス２０の側面２１をＭｇＯ膜（２）３４で保護することができる。

即ち、上記のようにして得られる電子デバイス装置製造用積層体の他の構造を図９に示す。本実施形態の電子デバイス装置製造用積層体１０は、基板１１と、パターニングされた柱状部分を有するＭＴＪデバイス２０と、ＭｇＯ膜（２）３４とを有し、基板１１の表面は、基板１１から立ち上がるＭＴＪデバイス２０の柱状部分に覆われる電子デバイス載置部３５と、電子デバイス載置部３５を除く電子デバイス非載置部３６とを有し、ＭＴＪデバイス２０の柱状部分は、基板１１から立ち上がる側面２１と、側面２１の自由端側にある第１端面２２とを有し、ＭｇＯ膜（２）３４は、ＭＴＪデバイス２０の柱状部分の第１端面２２及び基板１１の表面の電子デバイス載置部３５を除いてＭＴＪデバイス２０の柱状部分の側面２１及び基板の表面の電子デバイス非載置部３６を覆う。

本実施形態の電子デバイス装置製造用積層体の製造方法を図１０に示す。本実施形態の電子デバイス装置製造用積層体１０の製造方法は、レジストパターン１６と、レジストパターン１６によってパターニングされた柱状部分を有するＭＴＪデバイス２０とを有する基板１１であって、基板１１の表面は、基板１１から立ち上がるＭＴＪデバイス２０の柱状部分に覆われる電子デバイス載置部３５と、電子デバイス載置部３５を除く電子デバイス非載置部３６とを有し、ＭＴＪデバイス２０の柱状部分は、基板１１から立ち上がる側面２１と、側面２１の自由端側にある第１端面２２とを有し、レジストパターン１６は、ＭＴＪデバイス２０の第１端面２２を覆って第１端面２２から立ち上がるレジスト側面２３と、レジスト側面２３の自由端側にあるレジスト端面２４とを有する基板１１を準備する準備工程と、基板１１の表面の電子デバイス非載置部３６と、ＭＴＪデバイス２０の側面２１と、レジストパターン１６のレジスト側面２３及びレジスト端面２４とを覆う基板の表面にほぼ平行な表面を有するＭｇＯ膜（１）３３を形成する成膜工程と、ＡｒイオンミリングでＭｇＯ膜（１）３３及びレジストパターン１６をエッチングするエッチング工程とを有し、エッチング工程ではＭＴＪデバイス２０の第１端面２２が露出した時点でエッチングを終了する。

ＭｇＯ膜（１）３３のＡｒイオンミリングのエッチングレートがレジストパターン１６のエッチングレートよりも小さいため、ＭｇＯ膜（２）３４はＭＴＪデバイス２０の柱状部分の第１端面２２及び基板の表面の電子デバイス載置部３５を除いてＭＴＪデバイス２０の柱状部分の側面２１及び基板１１の表面の電子デバイス非載置部３６を覆って保護する。したがって、基板１１に露出面が形成されない。この電子デバイス装置製造用積層体１０に配線等の後工程を行って電子デバイス装置を製造すると、電子デバイス装置がショートを起こすこともない。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれる。例えば、明細書において、少なくとも一度、より広義又は同義の異なる用語とともに記載された用語は、明細書のいかなる箇所においても、その異なる用語に置き換えることができる。

１０ 電子デバイス装置製造用積層体、１１ 基板、１２ 第１電極層、１３ 磁気トンネル接合（ＭＴＪ）層、 １４ 第２電極層、１５ 磁気トンネル接合（ＭＴＪ）デバイス層、１６ レジストパターン、１７ 第２電極、１８ 磁気トンネル接合（ＭＴＪ）、１９ 第１電極、２０ 磁気トンネル接合（ＭＴＪ）デバイス（電子デバイス）、２１ 側面、２２ 第１端面、２３ レジスト側面、２４ レジスト端面、２５ ＳｉＯ_２保護膜、２６ 基板被覆部、２７ 電子デバイス被覆部、２８ レジスト被覆部、２９ ＳＯＧ層、３０ 第２端面、３１ 薄化面、３２ 露出面、３３ ＭｇＯ膜（１）、３４ ＭｇＯ膜（２）、３５ 電子デバイス載置部、３６ 電子デバイス非載置部

Claims (12)

1. 基板と、
   パターニングされた電子デバイスと、
   レジストパターン以下のエッチングレートを有する保護膜と、
   ＭｇＯ膜とを有し、
   前記電子デバイスは、前記基板から立ち上がり、自由端側に第１端面を有し、
   前記保護膜は、前記基板と、前記電子デバイスの前記第１端面以外とを覆い、
   前記ＭｇＯ膜は、前記電子デバイスの前記第１端面が露出するように前記保護膜を覆うことを特徴とする電子デバイス装置製造用積層体。
2. 前記保護膜はＳｉＯ_２から製造されることを特徴とする請求項１に記載の電子デバイス装置製造用積層体。
3. 基板と、
   パターニングされた電子デバイスと、
   ＭｇＯ膜とを有し、
   前記電子デバイスは、前記基板から立ち上がり、自由端側に第１端面を有し、
   前記ＭｇＯ膜は、前記電子デバイスの前記第１端面を除いて前記電子デバイス及び前記基板を覆うことを特徴とする電子デバイス装置製造用積層体。
4. 前記ＭｇＯ膜はＭｇＯ微粒子から製造されることを特徴とする請求項１乃至３のいずれか１項に記載の電子デバイス装置製造用積層体。
5. 基板の表面に電子デバイス層を形成し、
   前記電子デバイス層の表面にレジストパターンを形成し、
   前記レジストパターンに従って前記電子デバイス層をエッチングして、前記基板から立ち上がる電子デバイスと、前記電子デバイスの前記基板から立ち上がる自由端側であって前記レジストパターンとの界面に第１端面とを形成し、
   前記基板の露出面と、前記電子デバイスの露出面と、前記レジストパターンとを、前記レジストパターン以下のエッチングレートを有する保護膜で被覆する準備工程と、
   前記保護膜をＭｇＯ膜で被覆する成膜工程と、
   前記ＭｇＯ膜、前記保護膜及び前記レジストパターンをエッチングするエッチング工程とを有し、
   前記エッチング工程では前記電子デバイスの前記第１端面が露出した時点でエッチングを終了することを特徴とする電子デバイス装置製造用積層体の製造方法。
6. 前記保護膜はＳｉＯ_２から製造されることを特徴とする請求項５に記載の電子デバイス装置製造用積層体の製造方法。
7. 前記ＭｇＯ膜を除去する除去工程をさらに有することを特徴とする請求項５又は６に記載の電子デバイス装置製造用積層体の製造方法。
8. 基板の表面に電子デバイス層を形成し、
   前記電子デバイス層の表面にレジストパターンを形成し、
   前記レジストパターンに従って前記電子デバイス層をエッチングして、前記基板から立ち上がる電子デバイスと、前記電子デバイスの前記基板から立ち上がる自由端側であって前記レジストパターンとの界面に第１端面とを形成する準備工程と、
   前記基板の露出面と、前記電子デバイスの露出面と、前記レジストパターンとを、ＭｇＯ膜で被覆する成膜工程と、
   前記ＭｇＯ膜及び前記レジストパターンをエッチングするエッチング工程とを有し、
   前記エッチング工程では前記電子デバイスの前記第１端面が露出した時点でエッチングを終了することを特徴とする電子デバイス装置製造用積層体の製造方法。
9. 前記成膜工程は、ＭｇＯ微粒子の分散液を塗布する塗布工程と、前記分散液の分散媒を除去する乾燥工程とを有し、前記ＭｇＯ膜は前記ＭｇＯ微粒子から製造されることを特徴とする請求項５乃至８のいずれか１項に記載の電子デバイス装置製造用積層体の製造方法。
10. 前記成膜工程は、乾燥工程の後に前記ＭｇＯ微粒子を２００℃以下で熱処理する熱処理工程をさらに有することを特徴とする請求項９に記載の電子デバイス装置製造用積層体の製造方法。
11. 請求項１乃至請求項４のいずれか１項に記載の電子デバイス装置製造用積層体に含まれるＭｇＯ膜であって、
    累積粒度分布における累積５０％の粒子径が５〜１５０ｎｍであるＭｇＯ微粒子を含む分散液から製造されることを特徴とするＭｇＯ膜。
12. 請求項１１に記載のＭｇＯ膜を形成するための分散液であって、
    分散媒体中に、動的光散乱法により測定される粒度分布において、累積粒度分布における累積５０％の粒子径が５〜１５０ｎｍのＭｇＯ微粒子を含むことを特徴とする分散液。

Images