JP2019028200A - 楽音発生装置、方法、プログラム、及び電子楽器 - Google Patents

Abstract

【課題】第１プロセッサが第１記憶手段内の波形データを第２記憶手段に良好に転送し、第２プロセッサが第２記憶手段内の波形データを良好に読み込む楽音発生装置等を提供する。【解決手段】大容量フラッシュメモリ２０８の音色波形領域からＲＡＭ２０４の波形バッファに波形データを転送する場合に、まず第１判断処理で、波形データをＲＡＭ２０４内の複数の波形バッファのうちのリングバッファ領域を含まない第１領域に転送することができるか否かが判断される。次に、第１転送処理において、第１判断処理で第１領域に転送できると判断された波形データが第１領域に転送される。次に、第２判断処理において、第１判断処理で第１領域に転送できないと判断された波形データを複数の領域のうちのリングバッファ領域を含む第２領域に転送することができるか否かが判断される。そして、第２転送処理において、第２判断処理で第２領域に転送できると判断された波形データが第２領域に転送される。【選択図】図７

Description

本発明は、楽音発生装置、方法、プログラム、及びその装置を用いた電子楽器に関する。

波形読込み方式により楽音波形を発生する音源装置では、より多数の、より長時間の波形データを利用できるようにするために、使用しない波形データは例えばＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ、又はハードディスク記憶装置等の二次記憶装置（第１記憶手段）の音色波形領域に保存しておき、その中で使用する波形データを音源装置が直接アクセスできる高速な波形バッファとして機能する例えばＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の一次記憶装置（第２記憶手段）に転送して発音させるというシステムを採用するものがある。つまり、高価なＲＡＭが有する記憶容量以上の記憶容量の波形データを安価なＲＯＭ等に保持しておき、必要な場合のみそれを波形バッファに移動して発音に使用するというコスト的には効率的な方法であると言える。

ところで楽音波形データのサイズは様々であり、理想的には全ての発音チャネル分の夫々の波形データをそのまま格納できるだけの領域が第２記憶手段の波形バッファ上に用意されていることが好ましいが、現実には、コストを抑えるために、第２記憶手段の波形バッファ上に十分な領域が用意されていない。そのために、波形バッファを楽音波形データのサイズを気にする必要のないいわゆる「リングバッファ」として機能させ、発音部が発音中に音源が対象発音チャネルの波形バッファ（リングバッファ領域）の所定区間を繰り返し読み出すのと並行して、ＣＰＵが波形バッファに波形データを逐次補充している。

従来技術としては、例えば特許文献１に記載の技術が知られている。

特開２０００−１２２６６８号公報

しかし、上述の方法は、波形バッファの容量は少なくて済むが、転送データのトラフィックが多いという欠点がある。特に波形のループ区間の転送を発音終了まで行わなければ成らない場合などは元波形の容量よりも多くのデータ転送が発生することさえありうる。例えば、波形バッファ（リングバッファ）のサイズが１６Ｋ（キロ）バイト、波形データの容量が３０Ｋバイト、ループ区間の容量が２０Ｋバイトという場合に、押鍵による発音が長時間持続すれば、ループ区間を何度も繰り返して転送する必要があるために、３０Ｋバイト＋（ループ回数−１）×２０Ｋバイトのデータを転送することになり、波形データの容量よりも遥かに多くのデータ転送が発生することも起こりうる。この結果、ＣＰＵやメモリシステムのバスの占有率が高くなり同時発音数の減少、演奏レイテンシーの悪化等、性能低下を招く。また、その性能低下を少なくするために高性能なＣＰＵやバスシステムを使用すれば、コストが増大する。

そこで、本発明は、第１プロセッサが第１記憶手段内の波形データを第２記憶手段に良好に転送し、第２プロセッサが第２記憶手段内の波形データを良好に読み込む楽音発生装置等を提供することを目的とする。

態様の一例では、第１記憶手段内の波形データを第２記憶手段における複数の領域のうちのリングバッファ領域を含まない第１領域に転送することができるか否かを判断する第１判断処理と、第１判断処理で第１領域に転送できると判断された波形データを第１領域に転送する第１転送処理と、第１判断処理で第１領域に転送できないと判断された波形データを複数の領域のうちのリングバッファ領域を含む第２領域に転送することができるか否かを判断する第２判断処理と、第２判断処理で第２領域に転送できると判断された波形データを第２領域に転送する第２転送処理と、を実行する制御部を備える。

本発明によれば、第１プロセッサが第１記憶手段内の波形データを第２記憶手段に良好に転送し、第２プロセッサが第２記憶手段内の波形データを良好に読み込む楽音発生装置等を提供することが可能となる。

本発明による電子鍵盤楽器の一実施形態の外観図である。 電子鍵盤楽器の一実施形態のハードウェア例を示す図である。 音源ＬＳＩを示すブロックである。 波形読出しループの動作の説明図である。 「フラッシュメモリ音色波形ディレクトリ」のデータ例を示す図である。 「ＲＡＭ波形バッファディレクトリ」のデータ例を示す図である。 大容量フラッシュメモリ上の音色波形領域からＲＡＭ上の波形バッファへの音色波形転送動作の説明図である。 メインルーチンの処理例を示すフローチャートである。 初期化処理及び音色選択処理の詳細例を示すフローチャートである。 押鍵処理の詳細例（その１）を示すフローチャートである。 押鍵処理の詳細例（その２）の詳細例を示すフローチャートである。 バッファステータスが転送可能時の処理の詳細例を示すフローチャートである。 ＲＡＭ波形バッファ分割処理、ＲＡＭ波形バッファ結合処理、バッファステータスが発音中時の処理、キャッシュ波形確認処理の各詳細例を示すフローチャートである。 波形転送管理処理の例を示すフローチャート（その１）である。 波形転送管理処理の例を示すフローチャート（その２）である。 波形読出し、波形バッファ転送処理の例を示すフローチャートである。 音源イベント処理の例を示すフローチャートである。

以下、本発明を実施するための一形態について図面を参照しながら詳細に説明する。本実施形態は、例えば電子鍵盤楽器に適用される、音高（鍵域）や音量（ベロシティ：打鍵の速さ）などの演奏情報によって音色が変化するのを再現するために、例えば大容量フラッシュメモリである第１記憶手段の音色波形領域から例えばＲＡＭである第２記憶手段の波形バッファに、音高又は音量ごとの波形データ（以下これを「スプリット波形」と呼ぶ）を転送する楽音発生装置を対象とする。本実施形態は、このような楽音発生装置において、例えばＣＰＵが、例えば大容量フラッシュメモリである第１記憶手段内の波形データを例えばＲＡＭである第２記憶手段に転送を行いながら、例えば音源ＬＳＩ（大規模集積回路）が、上記転送処理により転送された第２記憶手段内の波形データを読み込む読込処理を実行する。このような構成において、例えばＣＰＵである制御部は、第１記憶手段内の波形データを第２記憶手段における複数の領域のうちのリングバッファ領域を含まない第１領域に転送することができるか否かを判断する第１判断処理を実行する。また、制御部は、第１判断処理で第１領域に転送できると判断された波形データを第１領域に転送する第１転送処理を実行する。更に、制御部は、第１判断処理で第１領域に転送できないと判断された波形データを複数の領域のうちのリングバッファ領域を含む第２領域に転送することができるか否かを判断する第２判断処理を実行する。そして、制御部は、第２判断処理で第２領域に転送できると判断された波形データを第２領域に転送する第２転送処理を実行する。本実施形態では、波形バッファの領域を等分割して固定サイズを割り当てるのではなく、１つの連続領域をダイナミックに分割使用してできる限り１回の読出しで１つの波形の全てのデータをバッファに転送して発音を行うことで、波形ループ区間の転送を１回で済ませてトータルの波形転送負荷を軽減するものである。

図１は、本発明による電子鍵盤楽器の一実施形態の外観図である。本実施形態は、電子鍵盤楽器１００として実施される。電子鍵盤楽器１００は、演奏操作子としての複数の鍵からなる鍵盤１０１と、音色選択操作子としての音色選択を行うための音色選択ボタン１０２及び音色以外の各種機能選択を行う機能選択ボタン１０３からなるスイッチ・パネルと、ピッチベンドやトレモロ、ビブラート等の各種モジュレーション（演奏効果）を付加するベンダ／モジュレーション・ホイール１０４、音色や音色以外の各種設定情報を表示するＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：液晶ディスプレイ）１０５等を備える。また、電子鍵盤楽器１００は、特には図示しないが、演奏により生成された楽音を放音するスピーカを裏面部、側面部、又は背面部等に備える。

音色選択ボタン１０２は、図１に示されるように、ピアノ（図中「Ｐｉａｎｏ」）、エレクトリックピアノ（図中「Ｅ．ｐｉａｎｏ」）、オルガン（図中「Ｏｒｇａｎ」）、ギター（図中「Ｇｕｉｔａｒ）等の各種音色のカテゴリを選択するためのボタン群である。ユーザは、この音色選択ボタン１０２を押下することにより、例えば１６音色のうちの何れかを選択することができる。

図２は、図１の電子鍵盤楽器１００の実施形態のハードウェア例を示す図である。図２の電子鍵盤楽器１００において、システム全体はバスコントローラ２０１によって制御される。バスコントローラ２０１はバス２０２上のデータの流れを司るものであるが、その役割は、バス２０２に接続されたデバイスの優先順位のコントロールである。例えば、メモリコントローラ２０３を介してバス２０２に接続されるＲＡＭ２０４は、ＣＰＵ２０５と音源ＬＳＩ２０６によって共有されているが、発音を行う音源ＬＳＩ２０６はデータの欠落が許されないために優先度が最も高く設定されており、必要に応じてＣＰＵ２０５のアクセスを制限する。

バス２０２には、ＣＰＵ２０５、音源ＬＳＩ２０６、フラッシュメモリコントローラ２０７、メモリコントローラ２０３、ＤＭＡ（ダイレクトメモリアクセス）コントローラ２０９、Ｉ／Ｏ（入出力）コントローラ２１０、Ｉ／Ｏコントローラ２１０を介して接続されるキー・スキャナ２１１とＬＣＤコントローラ２１２とＡ／Ｄ（アナログ／デジタル）コンバータ２１３が接続される。

ＣＰＵ２０５は、電子鍵盤楽器１００の全体の制御処理を実行する第１プロセッサである。音源ＬＳＩ２０６は、楽音発音専用の大規模集積回路である第２プロセッサである。

フラッシュメモリコントローラ２０７は、大容量フラッシュメモリ２０８とバス２０２を接続するインタフェース回路である。大容量フラッシュメモリ２０８は、波形データ、制御プログラム、固定データ等格納する。

メモリコントローラ２０３は、ＲＡＭ２０４とバス２０２を接続するインタフェース回路である。ＲＡＭ２０４は、波形データ、制御プログラム、データを必要に応じて配置する。ＲＡＭ２０４はまた、ＣＰＵ２０５や音源ＬＳＩ２０６に内蔵されるＤＳＰ（デジタルシグナルプロセッサ）のワーク領域としても使用される。

Ｉ／Ｏコントローラ２１０は、バス２０２と、図１の鍵盤１０１、音色選択ボタン１０２、機能選択ボタン１０３、ベンダ／モジュレーション・ホイール１０４、又はＬＣＤ１０５等の周辺デバイスとを接続するインターフェース回路である。Ｉ／Ｏコントローラ２１０に接続されるキー・スキャナ２１１は、図１の鍵盤１０１や音色選択ボタン１０２又は機能選択ボタン１０３等のスイッチ・パネルの状態を走査して、その走査結果をＩ／Ｏコントローラ２１０及びバス２０２を介してＣＰＵ２０５に通知する。Ｉ／Ｏコントローラ２１０に接続されるＬＣＤコントローラ２１２は、図１のＬＣＤ１０５のデバイスをコントロールする。Ａ／Ｄコンバータ２１３は、図１のベンダ／モジュレーション・ホイール１０４の走査位置を検出する。

ＤＭＡコントローラ２０９は、大容量フラッシュメモリ２０８とＲＡＭ２０４間のＤＭＡ転送を制御する。

図３は、音源ＬＳＩ２０６を示すブロック図である。音源ＬＳＩ２０６は、波形発生器３０１、バスインタフェース３０２、ＤＳＰ３０３、及びミキサ３０４を含む。波形発生器３０１は、図２のＲＡＭ２０４から波形データ読み出して楽音波形として発生する＃１から＃２５６までの２５６組の発振器である波形読出し装置３０５を具備する。バスインタフェース３０２は、バス２０２と、波形発生器３０１、ＤＳＰ３０３、及びミキサ３０４との接続を行うバスインタフェース回路であり、これら各部と図２のＣＰＵ２０５又はＲＡＭ２０４との通信を司る。ＤＳＰ３０３は、楽音信号に音響効果をもたらすデジタル信号処理回路である。ミキサ３０４は、波形発生器３０１が出力する楽音信号を混合したり、ＤＳＰ３０３に送ったり、ＤＳＰ３０３からの音響信号を受け取ったりすることで全体の楽音信号の流れを制御し、外部に出力する。ミキサ３０４からのデジタル楽音信号は、図２のＤ／Ａコンバータ２１４でアナログ楽音信号に変換される。このアナログ楽音信号は、アンプ２１５で増幅された後に、アナログ楽音出力信号として出力される。

次に、図２の大容量フラッシュメモリ２０８は、ＮＡＮＤ型フラッシュメモリなどの、大容量で安価なメモリデバイスである。なお、この大容量フラッシュメモリ２０８の代わりに、ハードディスク記憶装置や、ネットワーク上又はクラウド上のディスク装置が使用されてもよい。大容量フラッシュメモリ２０８には、主に以下のようなデータが格納されている。
・全ての音色の波形データ
・全ての音色のパラメータデータ
・ＣＰＵ２０５やＤＳＰ３０３が実行するプログラム、プログラムの使用データ
・音楽データ
・ユーザの設定データ
波形データは例えば、１ワード長が１６ビットのリニアＰＣＭフォーマットデータである。

前述した大容量フラッシュメモリ２０８の内容は、ＣＰＵ２０５からは任意のアドレスへのアクセスが可能であるが、音源ＬＳＩ２０６からはアクセスすることができないので、大容量フラッシュメモリ２０８中の波形データをＲＡＭ２０４に転送する必要がある。しかしながら、ＲＡＭ２０４の記憶容量は大容量フラッシュメモリ２０８よりも小さいために、全てデータをＲＡＭ２０４中の発音チャネル毎のバッファ領域に転送することはできない。従って、ＲＡＭ２０４の記憶内容は必要に応じて逐次入れ替える必要がある。入替えが必要なデータの中で特に本実施形態が対象とするものは波形データであるが、波形データの制御の詳細については後述する。

図１から図３の本実施形態の動作の概要について、以下に説明する。まず本実施例では、演奏者が図１の音色選択ボタン１０２を押下することで図１に示される１６音色のうちのいずれかを選択することができる。各音色は、それぞれ１音色当たり最大３２種類の波形から構成され、波形データは大容量フラッシュメモリ２０８に格納されている。１音色の音域（キー番号）とベロシティ域が２次元的に分割され、それぞれのスプリット(分割)エリアに、上述の最大３２個の波形が割り当てられている。即ち、押鍵時の速さ(ベロシティ)とキー番号（鍵盤１０１の番号）の２つのファクタから、読み出されるべき波形が１つだけ決定される、という制御が実施される。

本実施例の音源ＬＳＩ２０６は、波形読出しの際にループ処理を実行することが可能である。図４は、波形読出しループの動作の説明図である。以下の３つのアドレス情報に基づいてループ処理の制御が実行される。

１．波形バッファスタートアドレス：音源ＬＳＩ２０６が読出しを開始する
ためのアドレス
２．波形バッファエンドアドレス：音源ＬＳＩ２０６が読出しを行う最も
後方のアドレス
３．波形バッファループアドレス：波形バッファスタートアドレスと波形
バッファエンドアドレスの間に存在し、波形読出しが波形バッファ
エンドアドレスに達した場合に、次に読み出されるのがこの波形
バッファループアドレスである。

図４に示されるように、波形バッファは、波形バッファスタートアドレスから波形バッファループアドレスの直前までの、リングバッファとして機能させない非ループ区間（第１領域）と、波形バッファループアドレスから波形バッファエンドアドレスまでの、リングバッファとして機能させるループ区間（第２領域）とからなる。波形バッファに記憶されている波形バッファスタートアドレスから波形バッファエンドアドレスまでの波形データが読み出されるときに、波形バッファループアドレスから波形バッファエンドアドレスまでのループ区間で、繰り返し読出し動作が実行される。なお、波形バッファループアドレスが、波形バッファエンドアドレスと等しい場合は、ループ処理は行われず、読出しポインタが波形バッファエンドアドレスに達した時点で発音が停止する。

図５は、「フラッシュメモリ音色波形ディレクトリ」のデータ例を示す図である。フラッシュメモリ音色波形ディレクトリは、大容量フラッシュメモリ２０８上に格納されている全ての波形データの情報をまとめたテーブルである。具体的には、このテーブルは、「音色番号」及び「音色内波形番号」で決まる各音色の各波形それぞれが用いられる鍵域を示す「最低キー番号」と「最高キー番号」、前記各波形それぞれが用いられるベロシティ域情報である「最低ベロシティ」と「最高ベロシティ」、実際に大容量フラッシュメモリ２０８のどのアドレスに配置されているかを示す「波形領域先頭からのアドレス」、波形の長さを示す「波形サイズ」、読出しに使用される「スタートアドレス」、「ループアドレス」、及び「エンドアドレス」の情報をまとめたテーブルである。このテーブルは、電源投入時に、ＲＡＭ２０４上に展開される。

図６は、「ＲＡＭ波形バッファディレクトリ」のデータ例を示す図である。ＲＡＭ波形バッファディレクトリは、ＲＡＭ２０４の波形バッファ上に格納されている波形データの情報をまとめたテーブルである。このテーブル上のバッファ番号ｂによって決まるバッファディレクトリの１つが持つ情報は、波形バッファｂの使用状態を表す「バッファステータスｖｓ［ｂ］」、波形バッファｂ自体のスタート位置、ループ位置を表す、エンド位置をそれぞれ表す「波形バッファスタートアドレスｂｓａ［ｂ］」、「波形バッファループアドレスｂｌａ［ｂ］」、及び「波形バッファエンドアドレスｂｅａ［ｂ］」、波形バッファｂに対応する転送元の大容量フラッシュメモリ２０８の音色波形領域のスタート位置、ループ位置を表す、エンド位置をそれぞれ表す「スタートアドレスｓａ［ｂ］」、「ループアドレスｌａ［ｂ］」、及び「エンドアドレスｅａ［ｂ］」、ＣＰＵ２０５による大容量フラッシュメモリ２０８上の現在の転送波形の読出しアドレスである「転送データポインタ」、ＣＰＵ２０５によるＲＡＭ２０４への転送書込みアドレスである「書込みポインタ」、音源ＬＳＩ２０６によるＲＡＭ２０４上の現在の読出しアドレスである「読出しポインタ」、そして、書込みポインタと読出しポインタ最新値との差分である「波形読出しマージン」が保持される。

図６の例において、テーブルのバッファ情報の数は２５６用意されている。これは実際にＲＡＭ２０４上の波形バッファが常に２５６個に分割されているということではなく、初期状態では連続した転送可能領域を示すバッファ情報が１つ存在するだけであり、このバッファのバッファステータスｖｓ［ｂ］は１である。そのバッファのバッファスタートアドレスとバッファエンドアドレスはバッファ領域の全ての先頭と最後尾を保持する。これ以外のバッファの情報のバッファステータスは、具体的なＲＡＭ空間（ＲＡＭ２０４のアドレス空間）を指し示していないためＮＵＬＬ値を持つ。

図７は、大容量フラッシュメモリ２０８上の音色波形領域からＲＡＭ２０４上の波形バッファへの音色波形転送動作の説明図である。まず、演奏されると、転送されるべき波形の番号が調べられる。まず、その番号の波形が使用中か転送可能状態かに関わらず、所望の波形がＲＡＭ２０４上に残っているかどうかが調べられる。もし存在すれば、波形転送は行われず、残っている波形がキャッシュ波形として流用される。

キャッシュ波形が無ければ次に、波形サイズより大きい空き領域があるか否かが検索され、見つかればその転送可能領域が波形バッファとされて、波形転送が開始される。ここで、もし１つの転送可能領域のサイズが十分であればそれが使用される。サイズが十分な転送可能領域が見つからない場合、２つ以上の連続した転送可能領域が探索され、その合計サイズが十分であればそれが使用される。その場合には、波形バッファのディレクトリ情報が１つに集約され、空いたディレクトリ情報のステータスがＮＵＬＬとされる。

それでも見つからない場合は、本実施例ではリングバッファの必要容量である１６ＫＢの空き領域が探索され、見つかった領域がリングバッファ方式で使用されることで発音が行われる。リングバッファ方式では、波形バッファがリングとして扱われることで、見かけ上無限のメモリ空間を確保する手法である。この場合、ＣＰＵ２０５による書込みポインタのアドレス値が音源ＬＳＩ２０６による読出しポインタのアドレス値を追い抜くことも追いつかれることも無いように、制御が実施される。このリングバッファ領域すらみつからない場合は、発音が断念される。

ところで、波形バッファｖの書込みポインタｗｐ［ｖ］が音源ＬＳＩ２０６の読出しポインタｒｐ［ｖ］を追い越せば、音源ＬＳＩ２０６が読み出す波形データは、突然、不連続に過去のデータに戻ってしまい、ノイズが発生することになる。これは音楽的に許容できるものではない。

そこで、本実施例では、波形バッファｖにおける読出しポインタｒｐ［ｖ］が、波形データを充当しない状態でどれだけ読めるかというデータのワード数(アドレス)、即ち、書込みポインタｗｐ［ｖ］の値と読出しポインタｒｐ［ｖ］の値の差分が、波形読出しマージンとして管理される。本実施形態では、この波形読出しマージンが所定の値以下に達した場合、その楽音を発生しているボイスチャネルに対してダンプ処理(緩やかな消音処理)が実行され、その処理の後に発音が停止した時点でそのボイスチャネルの波形バッファｖからの読出しが中止されることにより、ノイズの発生を防止することができる。

本実施例では、その波形読出しマージンの値は、固定値ではなく再生ピッチが考慮されて、原音ピッチによる再生時には１Ｋワード未満、１オクターブ上のピッチでの再生時には２Ｋワード未満、１オクターブ下のピッチでの再生時には５１２ワード未満になったら、ダンプ処理の実行が決定される。

ダンプ処理の速度は、このまま波形が補充されずに読み進んだとしても、すでに波形バッファｖに転送された読込みマージン分の波形データが読み切られる前に消音できるだけの速度であればよい。その速度は現在の再生ピッチに依存する。

図８は、図２のＣＰＵ２０５が実行する制御処理のメインルーチンの処理例を示すフローチャートである。図１の電子鍵盤楽器１００において、機能選択ボタン１０３により装置電源がパワーオンされると、ＣＰＵ２０５は、図８のフローチャートで示されるメインルーチンを起動し、まず装置各部を初期化する初期化処理を実行する（ステップＳ９０１）。ステップＳ８０１の初期化処理が完了すると、ユーザが図１の音色選択ボタン１０２又は機能選択ボタン１０３の操作状態を取り込むスイッチ処理（ステップＳ８０２）、ステップＳ８０２の処理の結果に基づく音色選択ボタン１０２が操作された際の音色選択イベントの検出及び音色選択処理（ステップＳ８０３→Ｓ８０４）、ユーザが図１の鍵盤１０１を弾いた際の押鍵イベントや離鍵イベントを取り込む鍵盤処理（ステップＳ８０５）、ステップＳ８０５の処理の結果に基づく押鍵イベントの検出及び押鍵処理（ステップＳ８０６→Ｓ８０７）、ステップＳ８０５の処理の結果に基づく離鍵イベントの検出及び離鍵処理（ステップＳ８０８→Ｓ８０９）、及び音源ＬＳＩ２０６からのイベントの処理を行う音源イベント処理（ステップＳ８１０）が、繰り返し実行される。

図９（ａ）は、図８のステップＳ８０１の初期化処理の詳細例を示すフローチャートである。まず、ＣＰＵ２０５は、大容量フラッシュメモリ２０８からフラッシュメモリ音色波形ディレクトリ（図５参照）のテーブルデータを、ＲＡＭ２０４上の指定されたアドレスに転送する（ステップＳ９０１）。

次に、ステップＳ９０２とステップＳ９０５の繰返し制御処理によりバッファ情報数（＝２５６）分のループ処理が実行される。このループ処理中のステップＳ９０３において、バッファ番号ｂ（図６のＲＡＭ波形バッファディレクトリを参照）の値が判定される。

ＣＰＵ２０５は、バッファ番号ｂ＝０のときは、ＲＡＭ２０４に記憶される図６に例示されるＲＡＭ波形バッファディレクトリを初期化した後に、そのディレクトリ内のバッファ番号ｂ＝０に対応するバッファステータスを転送可能（＝１）に設定する（ステップＳ９０３→Ｓ９０４）。その後、ＣＰＵ２０５は、ループ処理を続行する（ステップＳ９０４→Ｓ９０６）。

一方、ＣＰＵ２０５は、バッファ番号ｂ≠０のときは、ＲＡＭ波形バッファディレクトリを初期化した後に、そのディレクトリ内の上記バッファ番号ｂに対応するバッファステータスをＮＵＬＬ（＝０）に設定する（ステップＳ９０３→Ｓ９０５）。その後、ＣＰＵ２０５は、ループ処理を続行する（ステップＳ９０５→Ｓ９０６）。

上記ステップＳ９０２からＳ９０６のループ処理が終了後、ＣＰＵ２０５は、ＲＡＭ２０４上の波形バッファのリンク情報を初期化する（ステップＳ９０７）。リンク情報とは、ＲＡＭ２０４上の波形バッファ領域に対して、先頭から順番にどのＲＡＭ波形バッファが使用されているかのバッファ番号が取得できる情報である。初期化時は、波形領域が１つなので、リンク情報の先頭番号が０に設定される。

次に、ＣＰＵ２０５は、ＲＡＭ２０４上の波形バッファへのアクセスカウントを初期化する（ステップＳ９０８）。アクセスカウントとは、ＲＡＭ波形バッファディレクトリ（図６参照）のバッファ番号ｂで指定される波形データに、波形読出し装置３０５（図３参照）がいくつアクセスしているかを示す情報である。

次に、ＣＰＵ２０５は、大容量フラッシュメモリ２０８の音色波形領域から波形バッファへの波形転送を管理するための、転送要求カウンタ、転送状態フラグ、転送要求バッファ（リンク構造）を初期化する（Ｓ９０９）。転送要求カウンタは、ＲＡＭ２０４上の波形バッファに対して、ＲＡＭ波形バッファディレクトリで示されるバッファのうち、波形データが転送中のバッファが現在いくつあるか管理するもので情報である。転送状態フラグは、音色波形領域から波形バッファへ波形データを転送中か否かを判断するフラグ情報である。転送要求バッファは、次にどの波形バッファに対して音色波形領域から波形バッファへの波形転送を行うかを管理するためのバッファである。その後、ＣＰＵ２０５は、図９（ａ）のフローチャートで示される図８のステップＳ８０１の初期化処理を終了する。

図９（ｂ）は、図８のステップＳ８０４の音色選択処理の詳細例を示すフローチャートである。ＣＰＵ２０５は、押鍵処理などで使用するために、図１の音色選択ボタン１０２の操作により指定された音色番号を、ＣＰＵ２０５内のワークメモリ等に保存しておく（ステップＳ９１０）。

図１０及び図１１は、図８のステップＳ８０７の押鍵処理の詳細例を示すフローチャートである。ＣＰＵ２０５は、鍵盤が弾かれた際の押鍵による演奏情報（鍵盤位置、押された強さ）を、キー番号、ベロシティに変換し、これらに基づく制御処理を実行する。

ＣＰＵ２０５は、最初に、この押鍵での発音に、音源ＬＳＩ２０６内のどの波形読出し装置３０５（図３）を使用するかを決定するボイスアサインを実行する（ステップＳ１００１）。

次に、ＣＰＵ２０５は、キー番号、ベロシティ、現在の音色番号から、音色波形領域から波形バッファへ転送を行うべき波形番号ｗを取得する（ステップＳ１００２）。

次に、ＣＰＵ２０５は、キー番号、波形番号ｗから得られる波形情報から、再生ピッチを計算する（ステップＳ１００３）。

次に、ＣＰＵ２０５は、再生ピッチから、波形読出しマージン（図６参照）を決定する（ステップＳ１００４）。

次に、ＣＰＵ２０５は、押鍵情報から取得した波形番号の波形データが既にＲＡＭ２０４上の波形バッファに存在するかを確認するキャッシュ波形確認処理を実行する（ステップＳ１００５）。この処理の詳細については、図１３（ｄ）を用いて後述する。

ステップＳ１００５でのキャッシュ波形確認処理の結果、既に波形データがＲＡＭ２０４上のいずれかの波形バッファに存在する場合は、ＣＰＵ２０５は、その波形データをキャッシュ波形として使用して、音源ＬＳＩ２０６内の波形読出し装置３０５（図３）による波形読出しを開始する（図１０のステップＳ１００５→図１１のステップＳ１０１９）。その後、ＣＰＵ２０５は、図１０と図１１のフローチャートで示される図８のステップＳ８０７の押鍵処理を終了する。

ステップＳ１００５でのキャッシュ波形確認処理の結果、キャッシュ波形データがＲＡＭ２０４上に存在しない場合は、ＣＰＵ２０５は、次のようにして、波形データが転送可能な波形バッファの確認処理を行う。ＣＰＵ２０５は、ＲＡＭ２０４上の波形バッファのリンク情報から、ＲＡＭ２０４上の波形バッファ領域に対する先頭のバッファ番号を取得する（ステップＳ１００５→Ｓ１００６）。

次に、ＣＰＵ２０５は、ＲＡＭ２０４上の波形バッファに対するループ処理の際に、直前のバッファ番号に対するバッファステータスが転送可能であったことを示すフラグ（以後「フラグＡ」と記載）を０に初期化する（ステップＳ１００７）。

次に、ＣＰＵ２０５は、ステップＳ１００８とＳ１０１４のループ制御処理により、ＲＡＭ波形バッファディレクトリ（図６）のバッファ情報数分、以下のステップＳ１００９からＳ１０１３までの一連の処理を繰返し実行する。

この一連の処理において、ＣＰＵ２０５はまず、リンク情報から取得したバッファ番号ｂに対し、バッファステータス（図６）を判定する（ステップＳ１００９）。

ＣＰＵ２０５は、バッファステータスの値がＮＵＬＬ（＝０）、減衰中（＝３）、又はリングバッファ使用中（＝４）（図６参照）である場合は、フラグＡを０に設定する（ステップＳ１０１０）。

続いて、ＣＰＵ２０５は、ＲＡＭ２０４上の波形バッファのリンク情報から、次に処理するバッファ番号を取得する（ステップＳ１０１１）。その後、ＣＰＵ２０５は、繰返し処理を継続する（ステップＳ１０１１→Ｓ１０１４）。

ＣＰＵ２０５は、バッファステータスの値が転送可能（＝１）（図６参照）である場合は、バッファステータスが転送可能時の処理を実行する（ステップＳ１０１２）。この処理の詳細については、図１２を用いて後述する。その後、ＣＰＵ２０５は、繰返し処理を継続する（ステップＳ１０１２→Ｓ１０１４）。

ＣＰＵ２０５は、バッファステータスの値が発音中（＝２又は３）（図６参照）である場合は、バッファステータスが発音中時の処理を実行する（ステップＳ１０１３）。この処理の詳細については、図１３（ｃ）を用いて後述する。その後、ＣＰＵ２０５は、繰返し処理を継続する（ステップＳ１０１３→Ｓ１０１４）。

ＣＰＵ２０５は、上述のステップＳ１００８からＳ１０１４の繰返し処理が終了した時点で、ＲＡＭ波形バッファディレクトリ（図６）で示されるいずれかのバッファ番号がアサインされたか否かを判定する（図１１のステップＳ１０１５）。

ＣＰＵ２０５は、ステップＳ１０１５で何れかのバッファ番号ｂがアサインされたと判定した場合は、バッファ番号ｂに対応する波形バッファに対して、波形データが転送中か否かを判定する（図１１のステップＳ１０１５→Ｓ１０１６）。

ＣＰＵ２０５は、ステップＳ１０１６で転送が完了していると判定した場合は、音源ＬＳＩ２０６内の波形読出し装置３０５（図３）による波形読出しを開始する（ステップＳ１０１６→Ｓ１０１９）。その後、ＣＰＵ２０５は、図１０と図１１のフローチャートで示される図８のステップＳ８０７の押鍵処理を終了する。

ＣＰＵ２０５は、ステップＳ１０１６で転送中であると判定した場合は、バッファ番号ｂに対応する書込みポインタｗｐ［ｂ］と読出しポインタｒｐ［ｂ］の差分からの波形読み出しマージンの計算（ステップＳ１０１７）と、現在の波形読み出しマージンが波形読み出し開始マージンの閾値より大きくなったか否かの判定（ステップＳ１０１８）を繰り返し実行する。やがてステップＳ１０１８で現在の波形読み出しマージンが波形読み出し開始マージンの閾値より大きくなったと判定されると、ＣＰＵ２０５は、音源ＬＳＩ２０６の波形読出し装置３０５（図３）による波形読出しを開始する（ステップＳ１０１８→Ｓ１０１９）。その後、ＣＰＵ２０５は、図１０と図１１のフローチャートで示される図８のステップＳ８０７の押鍵処理を終了する。

ＣＰＵ２０５は、ステップＳ１０１５でどのバッファ番号もアサインされなかったと判定した場合は、ＣＰＵ２０５内のワークメモリ等から、１６ＫＢ以上の転送可能バッファがあるか否かを判定する（ステップＳ１０１５→Ｓ１０２０）。

ステップＳ１０２０の判定がＹＥＳならば、ＣＰＵ２０５は、リングバッファ方式での発音処理を実行する（ステップＳ１０２０→Ｓ１０２１）。その後、ＣＰＵ２０５は、図１０と図１１のフローチャートで例示される図８のステップＳ８０７の押鍵処理を終了する。

ステップＳ１０２０の判定もＮＯならば、ＣＰＵ２０５は、発音処理は断念して、図１０と図１１のフローチャートで例示される図８のステップＳ８０７の押鍵処理を終了する。

図１３（ｄ）は、図１０のステップＳ１００５のキャッシュ波形確認処理の詳細例を示すフローチャートである。

ＣＰＵ２０５はまず、ステップＳ１４３０とＳ１４３６の繰返し制御処理により、ＲＡＭ波形バッファディレクトリ（図６）のバッファ情報数分、以下のステップＳ１４３１からＳ１４３５の一連の処理を、繰返し実行する。

上記一連の処理において、ＣＰＵ２０５はまず、リンク情報から取得したバッファ番号ｂに対し、バッファステータス（図６）を判定する（ステップＳ１４３１）。

ＣＰＵ２０５は、バッファステータスの値がＮＵＬＬ（＝０）、減衰中（＝３）、又はリングバッファ使用中（＝４）（図６参照）である場合は、そのまま現在のバッファ番号ｂに対する処理を終了して、次のバッファ番号に対する処理に移行する（ステップＳ１４３１→Ｓ１４３６）。

ＣＰＵ２０５は、バッファステータスの値が転送可能（＝１）、又は発音中（＝２又は３）（図６参照）である場合は、押鍵情報から取得した波形番号の波形データとＲＡＭ波形バッファディレクトリで示される現在のバッファ番号ｂの波形バッファの波形データが同一であるか否かを判定する（ステップＳ１４３２）。

ＣＰＵ２０５は、ステップＳ１４３２で、上記各波形データが異なると判定した場合は、そのまま現在のバッファ番号ｂに対する処理を終了して、次のバッファ番号に対する処理に移行する（ステップＳ１４３１→Ｓ１４３６）。

ＣＰＵ２０５は、ステップＳ１４３２で、上記各波形データが同一であると判定した場合は、バッファステータスを発音中に変更する（ステップＳ１４３３）。

次に、ＣＰＵ２０５は、ＲＡＭ波形バッファへのアクセスカウントをインクリメントする（ステップＳ１４３４）。

そして、ＣＰＵ２０５は、現在のバッファ番号ｂにあるキャッシュ波形を使用するとして、図１３（ｄ）のフローチャートで例示される図１０のステップＳ１００５のキャッシュ波形確認処理を終了する。

ステップＳ１４３６で全ての繰返し処理が終了した場合には、ＣＰＵ２０５は、キャッシュ波形無しとして、図１３（ｄ）のフローチャートで例示される図１０のステップＳ１００５のキャッシュ波形確認処理を終了する。

図１２は、図１０のステップＳ１０１０のバッファステータスが転送可能時の処理の詳細例を示すフローチャートである。

まずＣＰＵ２０５は、現在のバッファ番号ｂの波形バッファのサイズｂｕｆ＿ｓｚを取得する（ステップＳ１２０１）。ｂｕｆ＿ｓｚは、ＲＡＭ波形バッファディレクトリ内のバッファ番号ｂに対応する波形バッファエンドアドレスと波形バッファスタートアドレスの差として算出できる。

次に、ＣＰＵ２０５は、上記ｂｕｆ＿ｓｚを、押鍵情報から取得した波形番号ｗの波形データのサイズ（ｗａｖｅ＿ｓｚ［ｗ］）と比較する（ステップＳ１２０２）。ｗａｖｅ＿ｓｚ［ｗ］は、図５のフラッシュメモリ音色波形ディレクトリ中の該当波形番号ｗに対応する波形サイズとして算出できる。

ＣＰＵ２０５は、ステップＳ１２０２で波形バッファのサイズｂｕｆ＿ｓｚが押鍵に対応する波形データのサイズｗａｖｅ＿ｓｚ［ｗ］以上であると判定した場合、ＲＡＭ波形バッファ分割処理を実行する。この処理の詳細については図１３（ａ）を用いて後述する。

ＣＰＵ２０５は、ステップＳ１２０２で波形バッファのサイズｂｕｆ＿ｓｚが押鍵に対応する波形データのサイズｗａｖｅ＿ｓｚ［ｗ］より小さいと判定した場合、フラグＡの値を判定する（ステップＳ１２０９）。

ＣＰＵ２０５は、ステップＳ１２０９でフラグＡの値が１であると判定した場合、ＣＰＵ２０５のワークメモリに記憶してある連続した直前の波形バッファサイズｐｒｅ＿ｂｕｆ＿ｓｚ（ステップＳ１２１３参照）と現在の波形バッファのサイズｂｕｆ＿ｓｚとを加算した波形バッファサイズｐｒｅ＿ｂｕｆ＿ｓｚ＋ｂｕｆ＿ｓｚと、波形データのサイズｗａｖｅ＿ｓｚ［ｗ］とを比較する（ステップＳ１２１０）。

ＣＰＵ２０５は、ステップＳ１２１０でｐｒｅ＿ｂｕｆ＿ｓｚ＋ｂｕｆ＿ｓｚがｗａｖｅ＿ｓｚ［ｗ］以上であると判定した場合、ＲＡＭ波形バッファ結合処理を実行する。この処理の詳細については図１３（ａ）を用いて後述する。

ステップＳ１２０３のＲＡＭ波形バッファ分割処理又はステップＳ１２１１のＲＡＭ波形バッファ結合処理の後、ＣＰＵ２０５は、バッファ番号ｂのバッファに対する書込みポインタｗｐ［ｂ］と読出しポインタｒｐ［ｂ］を０に設定する（ステップＳ１２０４）。

次に、ＣＰＵ２０５は、後述する波形転送管理処理に対して、新規転送要求イベントを発行する（ステップＳ１２０５）。

その後、ＣＰＵ２０５は、現在のバッファ番号ｂで示されるバッファのアドレス情報（図６参照）である波形バッファスタートアドレスｂｓａ［ｂ］、波形バッファループアドレスｂｌａ［ｂ］、波形バッファエンドアドレスｂｅａ［ｂ］、スタートアドレスｓａ［ｂ］、ループアドレスｌａ［ｂ］、エンドアドレスｅａ［ｂ］を更新する（ステップＳ１２０６）。

次に、ＣＰＵ２０５は、現在のバッファ番号ｂで示される波形バッファの波形読出しマージン（図６参照）を更新する（ステップＳ１２０７）。

更に、ＣＰＵ２０５は、現在のバッファ番号ｂで示されるバッファステータス（図６参照）を発音中に変更する（ステップＳ１２０８）。

そして、ＣＰＵ２０５は、ＲＡＭ２０４上の波形バッファへのアクセスカウントをインクリメントする（ステップＳ１２１２）。その後、ＣＰＵ２０５は、図１２のフローチャートで例示される図１０のステップＳ１０１２のバッファステータスが転送可能時の処理を終了すると共に、図１０のステップＳ１００８からＳ１０１４のループ処理を抜ける。

ＣＰＵ２０５は、ステップＳ１２０９でフラグＡの値が０であると判定した場合、又はステップＳ１２１０でｒｅ＿ｂｕｆ＿ｓｚ＋ｂｕｆ＿ｓｚがｗａｖｅ＿ｓｚ［ｗ］より小さいと判定した場合には、ステップＳ１２１３からＳ１２１７の一連の処理を実行する。

この一連の処理において、ＣＰＵ２０５はまず、次のループ処理で使用できるよう現在の波形バッファのサイズｂｕｆ＿ｓｚを、ＣＰＵ２０５内のワークメモリ等にｐｒｅ＿ｂｕｆ＿ｓｚとして保存しておく（ステップＳ１２１３）。

次に、ＣＰＵ２０５は、波形バッファサイズｂｕｆ＿ｓｚを判定する（ステップＳ１２１４）。

ＣＰＵ２０５は、ステップＳ１２１４でｂｕｆ＿ｓｚが１６ＫＢ以上と判定した場合、バッファ番号ｂをＣＰＵ２０５内のワークメモリ等に保存しておく（ステップＳ１２１５）。ＣＰＵ２０５は、ステップＳ１２１４でｂｕｆ＿ｓｚが１６ＫＢより小さいと判定した場合は、上記ステップＳ１２１５の処理はスキップする。

その後、ＣＰＵ２０５は、フラグＡの値を１に設定する（ステップＳ１２１６）。

更に、ＣＰＵ２０５は、ＲＡＭ波形バッファのリンク情報から、次に処理するバッファ番号を取得する（ステップＳ１２１７）。その後、ＣＰＵ２０５は、図１２のフローチャートで例示される図１０のステップＳ１０１２のバッファステータスが転送可能時の処理を終了し、図１０のステップＳ１００８からＳ１０１４の繰返し処理を継続する。

図１３（ａ）は、図１２のステップＳ１２０３のＲＡＭ波形バッファ分割処理の詳細例を示すフローチャートである。

まずＣＰＵ１０１は、バッファサイズｂｕｆ＿ｓｚを、押鍵情報から取得した波形番号ｗの波形データのサイズ（ｗａｖｅ＿ｓｚ［ｗ］）と比較する（ステップＳ１３０１）。

ＣＰＵ２０５は、ステップＳ１３０１で波形バッファのサイズｂｕｆ＿ｓｚが押鍵に対応する波形データのサイズｗａｖｅ＿ｓｚ［ｗ］以下であると判定した場合、そのまま図１３のフローチャートで例示される図１２のステップＳ１２０３のＲＡＭ波形バッファ分割処理を終了する。

ＣＰＵ２０５は、ステップＳ１３０１で波形バッファのサイズｂｕｆ＿ｓｚが押鍵に対応する波形データのサイズｗａｖｅ＿ｓｚ［ｗ］より大きいと判定した場合、波形データ分を使用し、残りを転送可能とする波形バッファの分割を行う。まずＣＰＵ１０１は、現在のバッファ番号の波形バッファのサイズを波形データと同じサイズに設定する（ステップＳ１３０２）。

次にＣＰＵ１０１は、ＲＡＭ波形バッファのリンク情報から、バッファステータスがＮＵＬＬであるバッファのバッファ番号を取得する。次に、ＣＰＵ１０１は、前述のバッファサイズｂｕｆ＿ｓｚから波形データのサイズｗａｖｅ＿ｓｚ［ｗ］を差し引いた残りのサイズを設定し、バッファステータスを転送可能に設定する（以上、ステップＳ１３０３）。

最後に、ＣＰＵ１０１は、ＲＡＭ波形バッファのリンク情報に対して、バッファステータスを転送可能としたバッファが現在のバッファの直後になるよう更新を行う（ステップＳ１３０４）。その後、ＣＰＵ１０１は、図１３（ａ）のフローチャートで示される図１２のステップＳ１２０３のＲＡＭ波形バッファ分割処理を終了する。

図１３（ｂ）は、図１２のステップＳ１２１１のＲＡＭ波形バッファ結合処理の詳細例を示すフローチャートである。

まずＣＰＵ１０１は、直前のバッファ番号に対するバッファステータスをＮＵＬＬに変更する（ステップＳ１３１０）。

そして、ＣＰＵ２０５は、ＲＡＭ波形バッファのリンク情報に対して、直前のバッファ番号と現在のバッファ番号に対して直前のバッファ番号が最後尾になるよう
更新を行う（ステップＳ１３１１）。その後、ＣＰＵ１０１は、図１３（ｂ）のフローチャートで示される図１２のステップＳ１２１１のＲＡＭ波形バッファ結合処理を終了する。

図１３（ｃ）は、図１０のステップＳ１０１３のバッファステータスが発音中の処理の詳細例を示すフローチャートである。

ＣＰＵ２０５はまず、フラグＡを０に設定する（ステップＳ１３２０）。

そして、ＣＰＵ２０５は、ＲＡＭ波形バッファのリンク情報から、次に処理するバッファ番号を取得する（ステップＳ１３２１）。その後に、ＣＰＵ２０５は、図１３（ｃ）のフローチャートで例示される図１０のステップＳ１０１３のバッファステータスが発音中の処理を終了し、図１０のステップＳ１００８からＳ１０１４の繰返し処理を継続する。

図１４及び図１５は、波形転送管理処理を示すフローチャートである。ＣＰＵ２０５は、図１４のステップＳ１４０１、Ｓ１４０２、及びＳ１４０３でそれぞれ、波形転送管理処理に対して発行されたイベントが、新規転送要求、転送要求、転送終了、又は転送停止の何れであるかを判定し、それぞれのイベントに対応した処理を実行する。

新規転送要求イベントが発行された場合（図１２のステップＳ１２０５参照）、図１４のステップＳ１４０１の判定がＹＥＳとなって、図１５のステップＳ１４１６の処理が実行される。ステップＳ１４１６で、ＣＰＵ２０５は、転送状態フラグを確認する。

ステップＳ１４１６で転送状態フラグが転送終了待ちであると判定した場合は、別のバッファに対して音色波形領域から波形バッファへの波形転送を行っている最中であるので、ＣＰＵ２０５は、別のバッファの転送終了イベントからの転送要求イベントで処理されるように、転送要求バッファの先頭に該当バッファを設定する（図１５のステップＳ１４２５）。その後、ＣＰＵ２０５は、図１４及び図１５のフローチャートで示される波形転送管理処理を終了する。

ステップＳ１４１６で転送状態フラグが待機状態であると判定した場合は、ＣＰＵ２０５はまず、該当バッファ番号に対して、転送１回あたりの読出しサイズ（ここでは２ページ）を指定し、後述する波形読出し、波形バッファ転送処理（図１６）に、転送要求を発行する（図１５のステップＳ１４１７）。

次に、ＣＰＵ２０５は、転送状態フラグを転送終了待ちに設定し（図１５のステップＳ１４１８）、該当バッファを転送要求バッファの最後尾に設定する（図１５のステップＳ１４１９）。

次に、ＣＰＵ２０５は、転送データポインタｔｐ［ｖ］を更新し（図１５のステップＳ１４２０）、転送要求バッファカウンタをインクリメントする（図１５のステップＳ１４２１）。

次に、ＣＰＵ２０５は、バッファステータスを判定する（図１５のステップＳ１４２２）。バッファステータスが発信中と判定した場合は、波形バッファ内に波形の全てが転送可能であるので、全データが転送完了したかを判定する（図１５のステップＳ１４２３）。この判定は、転送データポインタがエンドアドレスに到達したかどうかで判断できる。

全データの転送が完了している場合は、これ以上の転送は必要ないので、波形転送管理処理に対して、転送停止イベントを発行する（図１５のステップＳ１４２４）。その後、ＣＰＵ２０５は、図１４及び図１５のフローチャートで示される波形転送管理処理を終了する。

ステップＳ１４２２で、バッファステータスが発信中以外と判定した場合、或いは、ステップＳ１４２３で全データの転送が完了していないと判定した馬合には、ＣＰＵ２０５は、図１４及び図１５のフローチャートで示される波形転送管理処理を終了する。

後述する波形読出し、波形バッファ転送処理で指定サイズ分の波形データの転送が終了し波形転送管理処理に対して転送終了の要求イベントが発行された場合（図１６のステップＳ１６０７）、図１４のステップＳ１４０１及びＳ１４０２の判定がＮＯ、ステップＳ１４０３の判定がＹＥＳとなって、図１４のステップＳ１４０６の処理が実行される。ステップＳ１４０６で、ＣＰＵ２０５は、転送要求バッファに転送待ちのバッファがあるか否か、即ち、転送要求バッファカウンタが０でないか０であるかを判定する。

ステップＳ１４０６の判定がＮＯならば、音色波形領域から波形バッファへの全ての転送が終了した状態なので、ＣＰＵ２０５はそのまま何もせずに、図１４及び図１５のフローチャートで例示される現在の波形転送管理処理を終了する。

ステップＳ１４０６の判定がＹＥＳならば、ＣＰＵ２０５は、次のバッファが処理されるよう波形転送管理処理に対して、転送要求イベントを発行し（ステップＳ１４０７）、図１４及び図１５のフローチャートで例示される現在の波形転送管理処理を終了する。

上述した図１４のステップＳ１４０７の処理により、波形転送管理処理に対して転送要求イベントが発行されると、図１４のステップＳ１４０１の判定がＮＯ、ステップＳ１４０２の判定がＹＥＳとなって、図１４のステップＳ１４０８の処理が実行される。ステップＳ１４０８で、ＣＰＵ２０５は、転送要求バッファの先頭のバッファについて転送処理を実行する。書込みポインタｗｐ［ｖ］と読出しポインタｒｐ［ｖ］を確認し、波形バッファｖへの転送を行うことによって、書込みポインタｗｐ［ｖ］が読出しポインタｒｐ［ｖ］を追い越してしまう場合は、そのバッファｖについては、転送要求バッファの最後尾に設定し、先頭から２番目のバッファに対して処理を行う。

次に、ＣＰＵ２０５は、該当バッファ番号に対して、転送１回あたりの読出しサイズ（こでは２ページ）を指定し、後述する波形読出し、波形バッファ転送処理（図１６）に、転送要求を発行する（図１４のステップＳ１４０９）。

次に、ＣＰＵ２０５は、転送状態フラグを転送終了待ちに設定し（図１４のステップＳ１４１０）、該当バッファを転送要求バッファの最後尾に設定する（図１４のステップＳ１４１１）。

次に、ＣＰＵ２０５は、転送データポインタｔｐ［ｖ］を更新する（図１４のステップＳ１４１２）。

次に、ＣＰＵ２０５は、バッファステータスを判定する（図１４のステップＳ１４１３）。バッファステータスが発信中と判定した場合は、波形バッファ内に波形の全データが転送完了したかを判定する（図１４のステップＳ１４１４）。この判定は、転送データポインタがエンドアドレスに到達したかどうかで判断できる。

全データの転送が完了している場合は、これ以上の転送は必要ないので、波形転送管理処理に対して、転送停止イベントを発行する（図１４のステップＳ１４１５）。その後、ＣＰＵ２０５は、図１４及び図１５のフローチャートで示される波形転送管理処理を終了する。

ステップＳ１４１３で、バッファステータスが発信中以外と判定した場合、或いは、ステップＳ１４１４で全データの転送が完了していないと判定した場合には、ＣＰＵ２０５は、図１４及び図１５のフローチャートで示される波形転送管理処理を終了する。

図１５のステップＳ１４２４、図１４のステップＳ１４１５、又は後述する音源イベント処理（図１７のステップＳ１７０８）において波形転送管理処理に対して転送停止イベントが発行された場合、図１４のステップＳ１４０１、Ｓ１４０２、及びＳ１４０３の判定が何れもＮＯとなって、ステップＳ１４０４が実行される。この場合、ＣＰＵ２０５は、転送要求バッファから該当バッファを削除し（ステップＳ１４０４）、転送要求バッファカウンタをデクリメントする（ステップＳ１４０５）。その後、ＣＰＵ２０５は、図１４及び図１５のフローチャートで示される波形転送管理処理を終了する。

図１６は、波形読出し、波形バッファ転送処理を示すフローチャートである。このフローチャートの処理は、図１５のステップＳ１４１７又は図１４のステップＳ１４０９からの転送要求イベントにより起動される。

ＣＰＵ２０５は、ステップＳ１６０１とＳ１６０５のループ制御処理により、以下のステップＳ１６０２からＳ１６０４の一連の処理を、波形転送管理処理（図１５のステップＳ１４１７又は図１４のステップＳ１４０９）で指定された指定サイズ分繰り返し実行する。

まず、ステップＳ１６０２で、ＣＰＵ２０５は、転送データポインタｔｐ［ｖ］に基づいて、大容量フラッシュメモリ２０８の音色波形領域ｗからページ単位で波形データを読み込む。

次に、ステップＳ１６０３で、ＣＰＵ２０５は、波形バッファループアドレス及び波形バッファエンドアドレスを考慮し、ループ読出しの場合は、不要な部分は読み捨てる。

そして、ステップＳ１６０４で、ＣＰＵ２０５は、波形バッファｖの書込みポインタｗｐ［ｖ］に応じたアドレスに、ステップＳ１６０２及びＳ１６０３で音色波形領域ｗから読み出した波形データの書込みを行う。ＣＰＵ２０５は、書き込んだサイズ分、書込みポインタｗｐ［ｖ］を更新する。

上記ステップＳ１６０１からＳ１６０５の繰返し処理が終了すると、ＣＰＵ２０５は、転送状態フラグに待機状態を設定し（ステップＳ１６０６）、前述した波形転送管理処理に対して、転送終了イベントを発行する（ステップＳ１６０７）。その後、ＣＰＵ２０５は、図１６のフローチャートで示される波形読出し、波形バッファ転送処理を終了する。

図１７は、図８のステップＳ８１０の音源イベント処理の詳細例を示すフローチャートである。ＣＰＵ２０５は、図８のステップＳ８０９の離鍵処理によってリリース状態に移行したバッファが、リリースレベルに到達したか否かを判定する（ステップＳ１７０１）。

ＣＰＵ２０５は、ステップＳ１７０１の判定において、リリースレベルへの到達を判定しなかった場合は、そのまま図１７のフローチャートで示される図８のステップＳ８１０の音源イベント処理を終了する。

ＣＰＵ２０５は、ステップＳ１７０１の判定において、リリースレベルへの到達を判定した場合は、その判定に対応する音源ＬＳＩ２０６内の波形読出し装置３０５（図３）に対して、波形読出しの停止（発音終了）を指示する（ステップＳ１７０２）。

次に、ＣＰＵ２０５は、ＲＡＭ上の波形バッファへのアクセスカウントをデクリメントする（ステップＳ１７０３）。

ＣＰＵ２０５は、ステップＳ１７０３でのデクリメント処理後のアクセスカウントの値を判定する（ステップＳ１７０４）。

ＣＰＵ２０５は、ステップＳ１７０４の判定でアクセスカウントの値が０であると判定した場合は、対応する波形バッファのバッファステータスを転送可能に設定する（ステップＳ１７０５）。

ＣＰＵ２０５は、ステップＳ１７０４の判定でアクセスカウントの値が０ではないと判定した場合は、ステップＳ１７０５の処理はスキップする。

次に、ＣＰＵ２０５は、バッファステータスを判定する（ステップＳ１７０６）。

ＣＰＵ２０５は、ステップＳ１７０６の判定で、リングバッファが使用中でないと判定した場合には、更に全データの転送が完了しているか否かを判定する（ステップＳ１７０７）。

ＣＰＵ２０５は、ステップＳ１７０６の判定でリングバッファが使用中であると判定した場合、又はステップＳ１７０７の判定が全データの転送が完了していないと判定した場合には、前述した波形転送管理処理に対して転送停止イベントを発行する（ステップＳ１７０８）。その後、ＣＰＵ２０５は、図１７のフローチャートで例示される図８のステップＳ８１０の音源イベント処理を終了する。

ＣＰＵ２０５は、ステップＳ１７０７の判定が全データの転送が完了していると判定した場合には、そのまま図１７のフローチャートで例示される図８のステップＳ８１０の音源イベント処理を終了する。

以上説明したようにして、本発明の一実施形態では、音源ＬＳＩ２０６が読み出す波形データが格納される高速小容量のＲＡＭ２０４と、機器全ての音色波形データを保持するＮＡＮＤフラッシュなどの低速大容量フラッシュメモリ２０８とを有し、演奏時に大容量フラッシュメモリ２０８内の音色波形領域からＲＡＭ２０４内の波形バッファに転送を開始し、所定容量転送後に音源が読み出しを開始する逐次転送型楽音発生装置において、波形バッファの領域を等分割して固定サイズを割り当てるのではなく、１つの連続領域をダイナミックに分割使用して１回の読み出しで１つの波形の全てのデータをバッファに転送して発音を行うことで波形ループ区間の転送を１回で済ませてトータルの波形転送負荷を軽減することが可能となる。また、本実施形態では、新たな発音に必要な波形が波形バッファ上に残っているならば、キャッシュ波形として再利用することが可能となる。更に、本実施形態では、波データ形を読み出すだけの波形バッファが確保できない場合は、余っている領域をリングバッファとして使用することで従来通りのループ読み出しを行うことが可能となる。これらの制御により、本実施形態では、同時発音数を改善することができる楽音発生装置、又はそのような楽音発生装置を用いた電子楽器を実現できる。あるいは性能低下を改善するためのハードウェアのコストを削減できる楽音発生装置、又はそのような楽音発生装置を用いた電子楽器を実現することが可能となる。

以上説明した実施形態の動作に加えて、次のような制御動作が実施されてもよい。上述の実施形態において、リングバッファとして使用できる領域（第２領域）も確保できない場合には、発音を断念するのではなく、次のような処理が実行される。波形バッファ（第２記憶手段）内における複数の領域のうち、他の波形データが既に記憶されている領域を、波形データを転送可能な転送可能領域として確保する転送領域確保処理と転送領域確保処理により確保された転送可能領域に、波形データを転送する第３転送処理とが実行される。これにより、ほとんど発音が終了している波形データ又は発音音量が小さくなっている波形データを消音させて、新たな波形データの発音を開始させることが可能となり、発音断念の可能性をできる限り低くすることが可能となる。

その他、本発明は上述した実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上述した実施形態で実行される機能は可能な限り適宜組み合わせて実施しても良い。上述した実施形態には種々の段階が含まれており、開示される複数の構成要件による適宜の組み合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、効果が得られるのであれば、この構成要件が削除された構成が発明として抽出され得る。

以上の実施形態に関して、更に以下の付記を開示する。
（付記１）
第１記憶手段内の波形データを第２記憶手段における複数の領域のうちのリングバッファ領域を含まない第１領域に転送することができるか否かを判断する第１判断処理と、
前記第１判断処理で前記第１領域に転送できると判断された前記波形データを前記第１領域に転送する第１転送処理と、
前記第１判断処理で前記第１領域に転送できないと判断された前記波形データを前記複数の領域のうちのリングバッファ領域を含む第２領域に転送することができるか否かを判断する第２判断処理と、
前記第２判断処理で前記第２領域に転送できると判断された前記波形データを前記第２領域に転送する第２転送処理と、
を実行する制御部を備える楽音発生装置。
（付記２）
前記制御部は、前記第１記憶手段内の波形データが、第２記憶手段内に残っているか否かを判断する第３判断処理を前記第１判断処理の前に実行し、前記第３判断処理により前記波形データが前記第２記憶手段内に残っていると判断した場合には、前記第１転送処理を実行せずに、前記第２記憶手段内に残っている波形データをキャッシュ波形データとして使用する、ことを特徴とする付記１に記載の楽音発生装置。
（付記３）
前記制御部は、前記第２判断処理により、前記第２領域に前記波形データを転送することができないと判断した場合は、前記第２記憶手段内における前記複数の領域のうち、他の波形データが既に記憶されている領域を、前記波形データを転送可能な転送可能領域として確保する転送領域確保処理及び、前記転送領域確保処理により確保された前記転送可能領域に、前記波形データを転送する第３転送処理を実行する、ことを特徴とする付記１又は２に記載の楽音発生装置。
（付記４）
前記第１領域は、２つ以上の連続する転送可能領域が結合された結合領域を含む、ことを特徴とする付記１又は２に記載の楽音発生装置。
（付記５）
前記第２記憶手段は、前記第１領域及び前記第２領域を有し、前記第１領域はリングバッファとして機能させない領域であり、前記第２領域はリングバッファとして機能させる領域であって、かつ前記第１領域よりサイズが小さい領域である、ことを特徴とする付記１乃至４の何れかに記載の楽音発生装置。
（付記６）
第１記憶手段内の波形データを第２記憶手段における複数の領域のうちのリングバッファ領域を含まない第１領域に転送することができるか否かを判断する第１判断処理と、
前記第１判断処理で前記第１領域に転送できると判断された前記波形データを前記第１領域に転送する第１転送処理と、
前記第１判断処理で前記第１領域に転送できないと判断された前記波形データを前記複数の領域のうちのリングバッファ領域を含む第２領域に転送することができるか否かを判断する第２判断処理と、
前記第２判断処理で前記第２領域に転送できると判断された前記波形データを前記第２領域に転送する第２転送処理と、
を制御部で実行することを特徴とする楽音発生方法。
（付記７）
第１記憶手段内の波形データを第２記憶手段における複数の領域のうちのリングバッファ領域を含まない第１領域に転送することができるか否かを判断する第１判断処理と、
前記第１判断処理で前記第１領域に転送できると判断された前記波形データを前記第１領域に転送する第１転送処理と、
前記第１判断処理で前記第１領域に転送できないと判断された前記波形データを前記複数の領域のうちのリングバッファ領域を含む第２領域に転送することができるか否かを判断する第２判断処理と、
前記第２判断処理で前記第２領域に転送できると判断された前記波形データを前記第２領域に転送する第２転送処理と、
をコンピュータに実行させるためのプログラム。
（付記８）
付記１乃至５の何れかに記載の楽音発生装置と、
前記波形データに基づいて発音する発音部と、
を備える電子楽器。

１００ 電子鍵盤楽器
１０１ 鍵盤
１０２ 音色選択ボタン
１０３ 機能選択ボタン
１０４ ベンダ／モジュレーション・ホイール
１０５ ＬＣＤ
２０１ バスコントローラ
２０２ バス
２０３ メモリコントローラ
２０４ ＲＡＭ
２０５ ＣＰＵ
２０６ 音源ＬＳＩ
２０７ フラッシュメモリコントローラ
２０８ 大容量フラッシュメモリ
２０９ ＤＭＡコントローラ
２１０ Ｉ／Ｏコントローラ
２１１ キー・スキャナ
２１２ ＬＣＤコントローラ
２１３ Ａ／Ｄコンバータ
２１４ Ｄ／Ａコンバータ
２１５ アンプ
３０１ 波形発生器
３０２ バスインタフェース
３０３ ＤＳＰ
３０４ ミキサ
３０５ 波形読出し装置

Claims (8)

1. 第１記憶手段内の波形データを第２記憶手段における複数の領域のうちのリングバッファ領域を含まない第１領域に転送することができるか否かを判断する第１判断処理と、
   前記第１判断処理で前記第１領域に転送できると判断された前記波形データを前記第１領域に転送する第１転送処理と、
   前記第１判断処理で前記第１領域に転送できないと判断された前記波形データを前記複数の領域のうちのリングバッファ領域を含む第２領域に転送することができるか否かを判断する第２判断処理と、
   前記第２判断処理で前記第２領域に転送できると判断された前記波形データを前記第２領域に転送する第２転送処理と、
   を実行する制御部を備える楽音発生装置。
2. 前記制御部は、前記第１記憶手段内の波形データが、第２記憶手段内に残っているか否かを判断する第３判断処理を前記第１判断処理の前に実行し、前記第３判断処理により前記波形データが前記第２記憶手段内に残っていると判断した場合には、前記第１転送処理を実行せずに、前記第２記憶手段内に残っている波形データをキャッシュ波形データとして使用する、ことを特徴とする請求項１に記載の楽音発生装置。
3. 前記制御部は、前記第２判断処理により、前記第２領域に前記波形データを転送することができないと判断した場合は、前記第２記憶手段内における前記複数の領域のうち、他の波形データが既に記憶されている領域を、前記波形データを転送可能な転送可能領域として確保する転送領域確保処理及び、前記転送領域確保処理により確保された前記転送可能領域に、前記波形データを転送する第３転送処理を実行する、ことを特徴とする請求項１又は２に記載の楽音発生装置。
4. 前記第１領域は、２つ以上の連続する転送可能領域が結合された結合領域を含む、ことを特徴とする請求項１又は２に記載の楽音発生装置。
5. 前記第２記憶手段は、前記第１領域及び前記第２領域を有し、前記第１領域はリングバッファとして機能させない領域であり、前記第２領域はリングバッファとして機能させる領域であって、かつ前記第１領域よりサイズが小さい領域である、ことを特徴とする請求項１乃至４の何れかに記載の楽音発生装置。
6. 第１記憶手段内の波形データを第２記憶手段における複数の領域のうちのリングバッファ領域を含まない第１領域に転送することができるか否かを判断する第１判断処理と、
   前記第１判断処理で前記第１領域に転送できると判断された前記波形データを前記第１領域に転送する第１転送処理と、
   前記第１判断処理で前記第１領域に転送できないと判断された前記波形データを前記複数の領域のうちのリングバッファ領域を含む第２領域に転送することができるか否かを判断する第２判断処理と、
   前記第２判断処理で前記第２領域に転送できると判断された前記波形データを前記第２領域に転送する第２転送処理と、
   を制御部で実行することを特徴とする楽音発生方法。
7. 第１記憶手段内の波形データを第２記憶手段における複数の領域のうちのリングバッファ領域を含まない第１領域に転送することができるか否かを判断する第１判断処理と、
   前記第１判断処理で前記第１領域に転送できると判断された前記波形データを前記第１領域に転送する第１転送処理と、
   前記第１判断処理で前記第１領域に転送できないと判断された前記波形データを前記複数の領域のうちのリングバッファ領域を含む第２領域に転送することができるか否かを判断する第２判断処理と、
   前記第２判断処理で前記第２領域に転送できると判断された前記波形データを前記第２領域に転送する第２転送処理と、
   をコンピュータに実行させるためのプログラム。
8. 請求項１乃至５の何れかに記載の楽音発生装置と、
   前記波形データに基づいて発音する発音部と、
   を備える電子楽器。