JP2019021683A - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP2019021683A JP2019021683A JP2017136506A JP2017136506A JP2019021683A JP 2019021683 A JP2019021683 A JP 2019021683A JP 2017136506 A JP2017136506 A JP 2017136506A JP 2017136506 A JP2017136506 A JP 2017136506A JP 2019021683 A JP2019021683 A JP 2019021683A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor package
- screw
- metal plate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】半導体チップに不具合が生じても、被害の拡大を抑制できる半導体パッケージを提供する。【解決手段】半導体パッケージは、半導体チップと、第1金属板と、第2金属板と、第1柱状部材と、封止部材と、を備える。前記半導体チップの第1面には第1電極が設けられ、第2面には第2電極が設けられている。前記第1金属板は、前記半導体チップの前記第1面上に配置され、前記第1電極に接続されている。前記第2金属板は、前記半導体チップの前記第2面上に配置され、前記第2電極に接続されている。前記第1柱状部材は、前記半導体チップの側方において前記第1金属板に固定され、前記第1金属板から前記第2金属板に向かう第1方向に延び、先端が前記第2面よりも前記第1方向側に配置され、前記第2金属板から離隔している。前記封止部材は、前記半導体チップ及び前記第1柱状部材を覆う。【選択図】図1
Description
実施形態は、半導体パッケージに関する。
大電流用の電力変換器は、複数の電流制御用半導体チップが並列及び直列に接続されて構成されている。このような電力変換器においては、1つの半導体チップに不具合が生じた場合でも、被害の拡大を抑制し、電力変換器全体としては動作し続けることが好ましい。
実施形態の目的は、半導体チップに不具合が生じても、被害の拡大を抑制できる半導体パッケージを提供することである。
実施形態に係る半導体パッケージは、半導体チップと、第1金属板と、第2金属板と、第1柱状部材と、封止部材と、を備える。前記半導体チップの第1面には第1電極が設けられ、第2面には第2電極が設けられている。前記第1金属板は、前記半導体チップの前記第1面上に配置され、前記第1電極に接続されている。前記第2金属板は、前記半導体チップの前記第2面上に配置され、前記第2電極に接続されている。前記第1柱状部材は、前記半導体チップの側方において前記第1金属板に固定され、前記第1金属板から前記第2金属板に向かう第1方向に延び、先端が前記第2面よりも前記第1方向側に配置され、前記第2金属板から離隔している。前記封止部材は、少なくとも、前記第1金属板と前記第2金属板との間に設けられ、前記半導体チップ及び前記第1柱状部材を覆い、絶縁材料からなる。
(第1の実施形態)
先ず、第1の実施形態について説明する。
本実施形態は、電流制御用の半導体チップを実装した半導体パッケージの実施形態である。
図1及び図2は、本実施形態に係る半導体パッケージを示す断面図であり、相互に直交する断面を示す。
図3(a)〜(g)は、本実施形態に係る半導体パッケージの製造方法を示す斜視図である。
先ず、第1の実施形態について説明する。
本実施形態は、電流制御用の半導体チップを実装した半導体パッケージの実施形態である。
図1及び図2は、本実施形態に係る半導体パッケージを示す断面図であり、相互に直交する断面を示す。
図3(a)〜(g)は、本実施形態に係る半導体パッケージの製造方法を示す斜視図である。
図1〜図3(g)に示すように、本実施形態に係る半導体パッケージ1においては、コレクタ電極11が設けられている。コレクタ電極11は、導電性及び熱電性が高い金属材料によって形成されており、例えば銅(Cu)によって形成されている。コレクタ電極11においては、例えば、形状が直方体である下部11aと、形状が直方体であり下部11aから相互に対向する二方向に延出した上部11bとが一体的に形成されている。コレクタ電極11の上面11cには、複数のネジ孔11dが形成されている。複数のネジ孔11dは、1辺を共有した2つの長方形の外縁に沿って8字状に配列されている。
以下、本実施形態においては、説明の便宜上、XYZ直交座標系を採用する。コレクタ電極11の下部11aから上部11bに向かう方向を「+Z方向」とし、その反対方向を「−Z方向」とする。また、コレクタ電極11の長手方向のうちの一方を「+X方向」とし、その反対方向を「−X方向」とする。コレクタ電極11の上部11bは、下部11aに対して、+X方向及び−X方向に延出している。+Z方向及び+X方向に対して直交する方向のうちの一方を「+Y方向」とし、その反対方向を「−Y方向」とする。また、+Z方向を「上」ともいい、−Z方向を「下」ともいうが、この表現も便宜的なものであり、重力の方向とは無関係である。
コレクタ電極11の上面11c上には、例えば半田からなる2枚の接合材シート12を介して、2枚の半導体チップ13が設けられている。半導体チップ13は電流制御用のシリコン素子であり、例えば、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)である。半導体チップ13に印加される電圧は例えば数kVであり、駆動電力は数MWである。+Z方向から見て、各半導体チップ13は、複数のネジ孔11dによって囲まれたスペースに配置されている。
コレクタ電極11のネジ孔11dには、ネジ14が締結されている。ネジ14は、例えば鉄基合金により形成されており、例えばステンレス鋼により形成されている。ネジ14は非磁性材料によって形成されていることが好ましい。ネジ14の下部はネジ孔11d内に配置され、上部はコレクタ電極11の上面11cから+Z方向に延びている。ネジ14の上端はどこにも電気的に接続されていない。ネジ孔11dは複数形成されているため、半導体パッケージ1には、複数本のネジ14が設けられている。複数本のネジ14は半導体チップ13を囲むように一重に配列されている。また、ネジ14は、半導体チップ13間にも配置されている。これにより、各半導体チップ13から見て、ネジ14は各半導体チップ13の側方の全周、すなわち、+X方向、−X方向、+Y方向及び−Y方向に近接して配置される。
半導体チップ13の−Z方向側の面(以下、「下面13a」という)の略全面には、コレクタ電極が設けられており、+Z方向側に面(以下、「上面13b」という)には、エミッタ電極13e及びゲート電極13gが設けられている。+Z方向から見て、エミッタ電極13eの形状はL字形であり、ゲート電極13gの形状は2辺がエミッタ電極13eに対向した長方形である。コレクタ電極は接合材シート12によってコレクタ電極11に接合されている。なお、「接合されている」とは、2つの部材が機械的に連結されると共に電気的に接続された状態をいう。
各半導体チップ13上には、例えば半田からなる接合材シート15を介して、例えば銅からなるエミッタスペーサ16が設けられている。+Z方向から見て、接合材シート15及びエミッタスペーサ16の形状は、半導体チップ13のエミッタ電極13eと略同じL字形である。エミッタスペーサ16は接合材シート15によってエミッタ電極13eに接合されている。一方、ゲート電極13gは接合材シート15及びエミッタスペーサ16によって覆われておらず、エミッタスペーサ16に接続されていない。半導体パッケージ1には、例えば2枚の半導体チップ13が設けられているため、接合材シート15及びエミッタスペーサ16も2枚ずつ設けられている。
2枚のエミッタスペーサ16上には、例えば半田からなる2枚の接合材シート17を介して、例えば銅からなる1枚のフレーム18が設けられている。1枚のフレーム18は2枚の接合材シート17によって2枚のエミッタスペーサ16に接合されている。+Z方向から見て、フレーム18の形状は、ゲート電極13gの直上域を含む領域に凹部18aが形成されたC字形である。凹部18aは、フレーム18の−Y方向に向いた端縁の中央部に配置されている。
フレーム18上には、例えば半田からなる接合材シート19を介して、例えば銅からなるエミッタ電極20が設けられている。+Z方向から見て、接合材シート19及びエミッタ電極20の形状は、フレーム18よりも一回り小さいC字形である。コレクタ電極11、半導体チップ13、ネジ14、エミッタスペーサ16、フレーム18及びエミッタ電極20は、相互間に接合材シート12、15、17及び19を挟んで+Z方向に沿って積層されて、積層体25を構成している。
ネジ14の上端14aは、半導体チップ13の上面13bよりも上方、すなわち、+Z方向側に位置している。例えば、大部分のネジ14の上端14aは、エミッタ電極20の下面よりも上方に配置されている。但し、エミッタ電極20の直下に配置されたネジ14の上端14aは、エミッタ電極20の下面よりも下方に配置されている。全てのネジ14は、エミッタ電極20から離隔している。
また、半導体パッケージ1においては、例えば銅からなるリード26が設けられている。リード26は積層体25から見て、−Y方向側に配置されている。リード26の形状は、両刃の櫛状である。すなわち、リード26においては、+X方向に延びるブリッジ部26aが設けられており、ブリッジ部26aから+Y方向に2本の延出部26bが延出している。延出部26bの端部26cは、半導体チップ13のゲート電極13gの近傍に配置されている。また、ブリッジ部26aから−Y方向に4本の延出部26dが延出している。延出部26dはブリッジ部26aから−Y方向に引き出された後、+Z方向に屈曲し、端部26fを含む。半導体チップ13のゲート電極13gと、リード26の端部26cとの間には、導電性のワイヤ27が接続されている。ワイヤ27はネジ14間を通過している。フレーム18及びリード26は、1枚のリードフレームシート29から切り出されたものである。リードフレームシート29におけるフレーム18とリード26とを繋ぐ連結部分の一部は、ネジ14間に配置されている。
そして、積層体25、リード26及びワイヤ27を覆うように、絶縁性の樹脂材料からなる封止部材30が設けられている。封止部材30の形状は、例えば、略直方体である。コレクタ電極11の下面は封止部材30の下面30aにおいて露出しており、エミッタ電極20の上面は封止部材30の上面30bにおいて露出している。また、リード26の延出部26bの全体、ブリッジ部26aの全体、延出部26dの一部は、封止部材30内に配置され、延出部26dの残部は封止部材30外に配置され、封止部材30の−X方向に向いた側面30cから突出している。リード26の端部26fは、封止部材30の上面30bよりも+Z方向側に配置されている。なお、端部26fは上面30bの延長面上に配置されていてもよい。
封止部材30内において、ネジ14と半導体チップ13との距離D1、ネジ14とフレーム18との距離D2、ネジ14とエミッタ電極20との距離D3、ネジ14と封止部材30の上面30bとの距離D4は、半導体チップ13のエミッタ電極とコレクタ電極との間に印加される最大電圧(以下、「エミッタ−コレクタ電圧」という)に対して、十分な耐圧を確保できるような距離である。換言すれば、ネジ14と半導体チップ13との間、ネジ14とフレーム18との間、ネジ14とエミッタ電極20との間、ネジ14と上面30bとの間に配置された封止部材30の樹脂材料の耐圧は、それぞれ、エミッタ−コレクタ電圧よりも高い。例えば、エミッタ−コレクタ電圧が10kV以下であるとすると、10kVの耐圧を実現できる樹脂材料の厚さは、一般に0.5mm程度である。安全係数を3倍とすると、距離D1〜D4は、それぞれ1.5mm以上であることが好ましい。
次に、本実施形態に係る半導体パッケージの製造方法について説明する。
先ず、図3(a)に示すように、コレクタ電極11を用意する。コレクタ電極11の上面11cには、複数のネジ孔11dを形成する。
次に、図3(b)に示すように、ネジ孔11dにネジ14を嵌め込む。ネジ14は+Z方向に向けて起立させる。
先ず、図3(a)に示すように、コレクタ電極11を用意する。コレクタ電極11の上面11cには、複数のネジ孔11dを形成する。
次に、図3(b)に示すように、ネジ孔11dにネジ14を嵌め込む。ネジ14は+Z方向に向けて起立させる。
次に、図3(c)に示すように、コレクタ電極11上におけるネジ14に囲まれた2つの領域に、それぞれ、接合材シート12(図2参照)を介して半導体チップ13を配置する。このとき、半導体チップ13のコレクタ電極を接合材シート12に接触させる。
次に、図3(d)に示すように、各半導体チップ13のエミッタ電極13e上に、接合材シート15(図2参照)を介して、エミッタスペーサ16を配置する。このとき、接合材シート15を半導体チップ13のエミッタ電極13eに接触させ、ゲート電極13gには接触させない。
次に、図3(e)に示すように、エミッタスペーサ16上に、接合材シート17を介して、リードフレームシート29を配置する。
次に、図3(f)に示すように、リードフレームシート29上であってエミッタスペーサ16の直上域を含む領域に、接合材シート19(図2参照)を介して、エミッタ電極20を配置する。
次に、図3(f)に示すように、リードフレームシート29上であってエミッタスペーサ16の直上域を含む領域に、接合材シート19(図2参照)を介して、エミッタ電極20を配置する。
次に、全体を加熱して、接合材シート12、15、17及び19を一旦溶融させた後、凝固させる。これにより、半導体チップ13のコレクタ電極が接合材シート12によってコレクタ電極11に接合され、エミッタスペーサ16が接合材シート15によって半導体チップ13のエミッタ電極13eに接合され、リードフレームシート29が接合材シート17によってエミッタスペーサ16に接合され、エミッタ電極20が接合材シート19によってリードフレームシート29に接合される。
次に、リードフレームシート29の一部を除去して、フレーム18とリード26とに切り分ける。次に、リード26の延出部26bを曲げ加工して、先端部を−Z方向側に変位させ、端部26cをゲート電極13gの近傍に配置する。次に、端部26cとゲート電極13gとの間に、ワイヤ27を接続する。
次に、図3(g)に示すように、樹脂材料をモールドして、焼成して固化させることにより、封止部材30を形成する。このとき、コレクタ電極11の下面、エミッタ電極20の上面、及び、リード26の延出部26dの一部は、封止部材30から露出させ、それ以外の部材は封止部材30内に埋め込む。このとき、ネジ14も封止部材30によって覆われ、ネジ14のネジ山間のスペースにも封止部材30が侵入する。次に、リード26の延出部26dの先端部を+Z方向に向けて曲げ加工する。このようにして、本実施形態に係る半導体パッケージ1が製造される。
次に、本実施形態に係る半導体パッケージの動作について説明する。
図4は、本実施形態に係る半導体パッケージの動作を示す断面図である。
本実施形態に係る半導体パッケージ1は、例えば、大電流用の電力変換器に組み込まれて使用される。
図4は、本実施形態に係る半導体パッケージの動作を示す断面図である。
本実施形態に係る半導体パッケージ1は、例えば、大電流用の電力変換器に組み込まれて使用される。
図4に示すように、半導体パッケージ1においては、エミッタ電極20の上面とコレクタ電極11の下面との間にエミッタ−コレクタ電圧を印加する。これにより、半導体チップ13のエミッタ電極13eとコレクタ電極との間に、エミッタ−コレクタ電圧が印加される。また、リード26の端部26fにゲート電位を印加する。これにより、半導体チップ13のゲート電極13gにゲート電位が印加され、半導体チップ13内において、エミッタ電極13eとコレクタ電極との間に流れる電流が制御される。例えば、半導体チップ13には数kVのエミッタ−コレクタ電圧が印加され、オン状態においては数MWの電流が流れる。
このような動作において、半導体チップ13に異常が発生し、局所的に抵抗が低下する場合がある。この場合、欠陥部34に数MWの大電流が集中して流れるため、ジュール熱によって電流経路周辺の材料、例えば、シリコン、銅及び半田等が気化し、圧力が急上昇して体積が膨張する。これにより、半導体チップ13とエミッタスペーサ16とが剥離し、欠陥部34を起点として、クラック35が発生する。クラック35は、封止部材30内を、主として半導体チップ13の上面13bの延長面に沿って伝播する。
仮に、このクラック35が封止部材30の外表面に到達すると、気化した材料がクラック35を介して封止部材30の外部に噴出する。この場合、噴出物が半導体パッケージの周辺を汚染し、更なる不具合を誘発する。また、半導体パッケージの材料の一部が失われるため、クラック35が塞がらず、半導体パッケージが上下に分離して、エミッタ−コレクタ間がオープン状態となる可能性が高い。例えば、複数の半導体パッケージを直列に接続して電力変換器を構成している場合に、1つの半導体パッケージのエミッタ−コレクタ間がオープン状態になると、電力変換器全体が機能を停止してしまう。また、エミッタ−コレクタ間が狭いクラック35を挟んで分離すると、エミッタ−コレクタ間でアークが発生し、半導体パッケージが更に損傷を受けると共に、半導体パッケージに接続された周辺の回路にも悪影響を及ぼしてしまう。
これに対して、本実施形態に係る半導体パッケージ1においては、コレクタ電極11に+Z方向に延びるネジ14が取り付けられているため、コレクタ電極11及びネジ14からなる結合体と封止部材30との接触面積が大きく、密着力が大きい。特に、ネジ14の側面にはネジ山が形成されているため、封止部材30との接触面積が大きいと共に、アンカー効果により、封止部材30がネジ14に対して+Z方向に移動することを阻止できる。このため、電流が集中して材料が気化しても、クラック35が拡大しにくい。
また、半導体パッケージ1においては、ネジ14が半導体チップ13の上面13bよりも上方まで延出している。このため、クラック35がネジ14に到達すると、クラック35のそれ以上の進行がネジ14によって妨げられる。この結果、クラック35は封止部材30の外表面まで到達しにくい。これにより、半導体パッケージ1の材料がクラック35を介して半導体パッケージ1の外部に噴出し、失われることを抑制できる。
また、ネジ14は、2つの半導体チップ13間にも配置されているため、一方の半導体チップ13とエミッタスペーサ16との間で発生したクラック35が、他方の半導体チップ13とエミッタスペーサ16に到達することも抑制できる。この結果、一方の半導体チップ13の異常により、他方の半導体チップ13の異常が誘発されることを抑制できる。
次に、本実施形態の効果について説明する。
上述の如く、本実施形態によれば、コレクタ電極11からネジ14を+Z方向に向けて延出させることにより、クラック35の拡大を抑制すると共に、クラック35が封止部材30の外表面に達して材料が噴出することを防止することができる。これにより、半導体パッケージ1の材料を一定の体積内に封じ込め、異常が発生した半導体パッケージ1を短絡状態で安定させることができる。この結果、半導体パッケージ1を含む電力変換器全体に及ぼす影響を抑制することができる。また、材料の噴出を防止することにより、半導体パッケージ1の周囲を汚染することを回避できる。この結果、二次被害を防止することができる。更に、ネジ14は市販のものを使用できるため、半導体パッケージ1はコストが低い。
上述の如く、本実施形態によれば、コレクタ電極11からネジ14を+Z方向に向けて延出させることにより、クラック35の拡大を抑制すると共に、クラック35が封止部材30の外表面に達して材料が噴出することを防止することができる。これにより、半導体パッケージ1の材料を一定の体積内に封じ込め、異常が発生した半導体パッケージ1を短絡状態で安定させることができる。この結果、半導体パッケージ1を含む電力変換器全体に及ぼす影響を抑制することができる。また、材料の噴出を防止することにより、半導体パッケージ1の周囲を汚染することを回避できる。この結果、二次被害を防止することができる。更に、ネジ14は市販のものを使用できるため、半導体パッケージ1はコストが低い。
また、本実施形態に係る半導体パッケージ1は、それ自体が内部の圧力上昇に耐えて分離を阻止できるため、半導体パッケージ1の外部に加圧機構を設けなくてもよい。このため、電力変換器全体のコスト及び体積を低減することができる。
なお、上述の効果を得るためには、ネジ14の上端14aの位置は高い(+Z方向側である)方が好ましいが、耐圧を確保するために、距離D1〜D4は一定の値以上とすることが好ましい。換言すれば、十分な耐圧が確保できる範囲内において、ネジ14の+Z方向における長さは、できるだけ長い方が好ましい。
更に、本実施形態においては、コレクタ電極11、エミッタスペーサ16、フレーム18及びエミッタ電極20を、銅により形成している。これにより、半導体パッケージ1の電流経路の電気抵抗を低くすると共に、放熱性を高くすることができる。一方、本実施形態においては、ネジ14の材料として、例えばステンレス鋼を用いている。ステンレス鋼の強度は銅の強度よりも高いため、クラック35が膨張して半導体パッケージ1が上下に分離されることを効果的に抑制できる。なお、ステンレス鋼の電気抵抗は銅の電気抵抗よりも高いが、ネジ14は電流経路には介在していないため、問題は生じない。
なお、本実施形態においては、半導体チップ13がIGBTである例を示したが、これには限定されない。例えば、半導体チップ13は、IGBT若しくはMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor:金属酸化物半導体電界効果トランジスタ)等のスイッチング素子、又は、FRD(Fast Recovery Diode)等のダイオードであってもよい。また、2つの半導体チップ13のうち、1つをスイッチング素子とし、他の1つをダイオードとしてもよい。
また、本実施形態においては、接合材シート12、15、17及び19を半田により形成する例を示したが、これには限定されない。接合材シートは、導電性接着剤又は銀ペースト等によって形成してもよい。
更に、本実施形態においては、半導体チップ13から見て+X方向側、−X方向側、+Y方向側、−Y方向側の4方向側にネジ14を設ける例を示したが、これには限定されない。半導体チップ13の側方の少なくとも一部にネジ14が設けられていれば、一定の効果を得ることができる。
更にまた、本実施形態においては、半導体パッケージ1を電力変換器に組み込む例を示したが、これには限定されず、半導体パッケージ1はどのような機器に組み込んでもよい。但し、大電流を流す電流制御装置に組み込むと、上述の効果が特に大きい。
(第1の実施形態の第1の変形例)
次に、第1の実施形態の第1の変形例について説明する。
図5は、本変形例に係る半導体パッケージを示す断面図である。
次に、第1の実施形態の第1の変形例について説明する。
図5は、本変形例に係る半導体パッケージを示す断面図である。
図5に示すように、本変形例に係る半導体パッケージ1aにおいては、前述の第1の実施形態に係る半導体パッケージ1(図1〜図3(g)参照)と比較して、ネジ14の替わりに圧入ネジ41を設ける点が異なっている。すなわち、コレクタ電極11の上面に孔11eを形成し、この孔11eに圧入ネジ41を圧入することにより、圧入ネジ41をコレクタ電極11に対して固定する。
本変形例における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
本変形例における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
(第1の実施形態の第2の変形例)
次に、第1の実施形態の第2の変形例について説明する。
図6は、本変形例に係る半導体パッケージを示す断面図である。
次に、第1の実施形態の第2の変形例について説明する。
図6は、本変形例に係る半導体パッケージを示す断面図である。
図6に示すように、本変形例に係る半導体パッケージ1bにおいては、前述の第1の実施形態に係る半導体パッケージ1(図1〜図3(g)参照)と比較して、ネジ14の替わりにリベット42を設ける点が異なっている。すなわち、コレクタ電極11の上面に孔11eを形成し、この孔11eにリベット42の円柱部42aの先端を圧入することにより、リベット42をコレクタ電極11に対して固定する。これにより、リベット42の頭部42bが封止部材30(図1参照)に食い込み、封止部材30がリベット42に対して+Z方向に移動することを抑制できる。
本変形例における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
本変形例における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
なお、上述の第1の実施形態におけるネジ14、第1の変形例における圧入ネジ41、第2の変形例におけるリベット42を、総称して「柱状部材」という。柱状部材は、ネジ14、圧入ネジ41及びリベット42には限定されず、+Z方向に延びる柱部と、柱部から+Z方向に対して交差した方向に延出した延出部が設けられた部材であればよい。ネジ14及び圧入ネジ41の場合は、ネジ山が延出部に相当する。また、リベット42の場合は、円柱部42aが柱部に相当し、頭部42bが延出部に相当する。
(第2の実施形態)
次に、第2の実施形態について説明する。
図7は、本実施形態に係る半導体パッケージを示す断面図である。
次に、第2の実施形態について説明する。
図7は、本実施形態に係る半導体パッケージを示す断面図である。
図7に示すように、本実施形態に係る半導体パッケージ2においては、前述の第1の実施形態に係る半導体パッケージ1の構成に加えて、ネジ44が設けられている。ネジ44は、エミッタ電極20に取り付けられており、エミッタ電極20の下面20cから−Z方向に延びている。ネジ44はコレクタ電極11から離隔しており、下端44aはどこにも接続されていない。ネジ44の下端44aは、ネジ14の上端14aよりも−Z方向側、すなわち、下側に配置されている。
ネジ44は封止部材30内に配置されている。+Z方向から見て、ネジ44は、半導体チップ13及びネジ14の側方に配置されており、2つの半導体チップ13及び複数本のネジ14の配列を囲むように、一列の枠状に配列されている。すなわち、封止部材30の側面30cとネジ44との最短距離は、側面30cとネジ14との最短距離よりも短い。また、ネジ44と半導体チップ13との距離、ネジ44とフレーム18との距離、ネジ44とエミッタ電極20との距離、ネジ44の封止部材30の上面30bとの距離も、十分な耐圧を確保できる距離であり、前述の距離D1〜D4と同様に、例えば、1.5mm以上である。
本実施形態によれば、ネジ44を設けることにより、エミッタ電極20と封止部材30との密着力を高め、クラック35(図4参照)の拡大をより効果的に抑制することができる。また、ネジ14に加えてネジ44を設けることにより、クラック35の伝播をより効果的に阻止することができる。
本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
(第3の実施形態)
次に、第3の実施形態について説明する。
本実施形態は、複数の半導体パッケージが実装された半導体モジュールの実施形態である。
図8(a)〜(f)は、本実施形態に係る半導体モジュールの製造方法を示す斜視図である。
図9(a)及び(b)は、本実施形態に係る半導体モジュールの製造方法を示す一部拡大斜視図である。
図10は、本実施形態に係る半導体モジュールの製造方法を示す断面図である。
次に、第3の実施形態について説明する。
本実施形態は、複数の半導体パッケージが実装された半導体モジュールの実施形態である。
図8(a)〜(f)は、本実施形態に係る半導体モジュールの製造方法を示す斜視図である。
図9(a)及び(b)は、本実施形態に係る半導体モジュールの製造方法を示す一部拡大斜視図である。
図10は、本実施形態に係る半導体モジュールの製造方法を示す断面図である。
以下、本実施形態に係る半導体モジュールの製造方法について説明する。
先ず、図8(a)に示すように、エミッタ側フィンプレート51を用意する。エミッタ側フィンプレート51(以下、単に「プレート51」ともいう)は、例えば銅からなり、その形状は略長方形の板状である。プレート51の下面には、多数の放熱用のフィン51f(図10参照)が形成されている。プレート51の周囲には、1ヶ所の板状の延出部51aが設けられている。また、プレート51の周囲には、複数の締結部51bが設けられている。各締結部51bには、1つの貫通孔51cが形成されている。貫通孔51cはプレート51の厚さ方向に延び、締結部51bを貫通している。
先ず、図8(a)に示すように、エミッタ側フィンプレート51を用意する。エミッタ側フィンプレート51(以下、単に「プレート51」ともいう)は、例えば銅からなり、その形状は略長方形の板状である。プレート51の下面には、多数の放熱用のフィン51f(図10参照)が形成されている。プレート51の周囲には、1ヶ所の板状の延出部51aが設けられている。また、プレート51の周囲には、複数の締結部51bが設けられている。各締結部51bには、1つの貫通孔51cが形成されている。貫通孔51cはプレート51の厚さ方向に延び、締結部51bを貫通している。
エミッタ側フィンプレート51の上面上に、複数の接合材シート52を配置する。接合材シート52は、例えば半田からなる。複数の接合材シート52は、マトリクス状に配列させる。
次に、図8(b)、図9(a)及び(b)、図10に示すように、エミッタ側フィンプレート51の上面上に、ゲート電極シート53を配置する。ゲート電極シート53においては、例えば樹脂材料等の絶縁材料からなる絶縁シート53aの内部及び上面上に、例えば銅からなる配線53bがプリントされている。また、絶縁シート53aにはホール53cが形成されており、ホール53cの底には配線53bが露出している。ゲート電極シート53は、プレート51の上面上における接合材シート52が配置されていない領域に格子状に配置されている。また、ゲート電極シート53の一部は、プレート51の直上域の外部まで延出している。
次に、図8(c)、図9(a)及び(b)、図10に示すように、各接合材シート52上に、1つの半導体パッケージ1を配置する。すなわち、プレート51上に複数の半導体パッケージ1をマトリクス状に配列させる。半導体パッケージ1の構成は、前述の第1の実施形態に係る半導体パッケージ1(図1〜図3(g)参照)の構成と同じである。半導体パッケージ1は、エミッタ電極20(図1〜図3(g)参照)が接合材シート52に接触するような向きで配置する。このとき、リード26をゲート電極シート53のホール53cに挿入し、リード26の端部26fを配線53bに接続する。
次に、図10に示すように、各半導体パッケージ1のコレクタ電極11上に、例えば半田からなる接合材シート54を配置する。
次に、図8(d)及び図10に示すように、エミッタ側フィンプレート51上に、コレクタ側フィンプレート55を配置する。コレクタ側フィンプレート55(以下、単に「プレート55」ともいう)の形状はエミッタ側フィンプレート51の形状の鏡像である。プレート55は、プレート51に対して、フィン51及び55fが外側に向くような向きで配置する。これにより、半導体パッケージ1aは、プレート51とプレート55に挟まれる。
コレクタ側フィンプレート55の上面には、多数の放熱用のフィン55fが形成されている。プレート55の周囲には、1ヶ所の板状の延出部55aが設けられている。半導体パッケージ1から見て、延出部55aは、プレート51の延出部51aと同じ側に、水平方向に分かれて配置される。プレート55の周囲には、複数の締結部55bが設けられている。各締結部55bには、1つの貫通孔55cが形成されている。貫通孔55cは、プレート51の締結部51bの貫通孔51cに整合する位置に配置される。
次に、図8(e)に示すように、プレート51、接合材シート52、半導体パッケージ1、ゲート電極シート53、接合材シート54、及びプレート55からなる中間構造体60を加熱し、その後、冷却する。これにより、接合材シート52及び54が一旦溶融し、その後凝固する。この結果、半導体パッケージ1のエミッタ電極20が接合材シート52によってエミッタ側フィンプレート51に接合され、コレクタ電極11が接合材シート54によってコレクタ側フィンプレート55に接合される。
次に、図8(f)に示すように、樹脂材料等の絶縁材料からなる水冷ジャケット61及び62により、中間構造体60を挟む。水冷ジャケット61内には冷却水を流通させる水路61aが形成されている。また、水冷ジャケット61の周囲には、複数の締結部61bが設けられており、各締結部61bにはネジ孔61cが形成されている。同様に、水冷ジャケット62内には冷却水を流通させる水路62aが形成されている。また、水冷ジャケット62の周囲には、複数の締結部62bが設けられており、各締結部62bには貫通孔62cが形成されている。ネジ孔61c及び貫通孔62cは、プレート51の貫通孔51c及びプレート55の貫通孔55cに整合する位置に配置される。
次に、それぞれ1つの貫通孔62c、貫通孔55c、貫通孔51cを貫通し、ネジ孔61cに噛み合うように、ネジ(図示せず)を取り付ける。これにより、水冷ジャケット62が水冷ジャケット61に対してネジ止めされ、中間構造体60が水冷ジャケット61と水冷ジャケット62との間に挟まれて固定される。このようにして、本実施形態に係る半導体モジュール10が製造される。
半導体モジュール10においては、プレート51の延出部51aがエミッタ側の外部電極となり、プレート55の延出部55aがコレクタ側の外部電極となり、ゲート電極シート53における中間構造体60の外部まで延出した部分がゲート端子となる。例えば、複数個の半導体モジュール10を直列に接続することにより、電力変換器等の電流制御装置が構成される。
次に、本実施形態の効果について説明する。
本実施形態においては、半導体モジュール10に実装された半導体パッケージ1において、コレクタ電極11にネジ14が取り付けられているため、半導体パッケージ1内に異常が発生しても、半導体パッケージ1が分離されにくく、材料が噴出しにくい。このため、本実施形態に係る半導体モジュール10は、信頼性が高い。
本実施形態においては、半導体モジュール10に実装された半導体パッケージ1において、コレクタ電極11にネジ14が取り付けられているため、半導体パッケージ1内に異常が発生しても、半導体パッケージ1が分離されにくく、材料が噴出しにくい。このため、本実施形態に係る半導体モジュール10は、信頼性が高い。
また、本実施形態に係る半導体モジュール10は、プレート51にフィン51fが設けられ、プレート55にフィン55fが設けられており、水冷ジャケット61及び62が水冷される。これにより、半導体パッケージ1を効率的に冷却することができる。
本実施形態における上記以外の半導体パッケージの構成、動作及び効果は、前述の第1の実施形態と同様である。
本実施形態における上記以外の半導体パッケージの構成、動作及び効果は、前述の第1の実施形態と同様である。
なお、半導体パッケージ1外に設けられた接合材シート52及び54の融点は、半導体パッケージ1内に設けられた接合材シート12、15、17及び19(以下、総称して「接合材シート12等」という)の融点よりも低くすることが好ましい。これにより、図8(e)に示す工程において、接合材シート52及び54を溶融させたときに、半導体パッケージ1内の接合材シート12等が再溶融することを防止でき、再溶融した接合材シート12等が周囲の封止部材30等を損傷することを回避できる。
具体的には、例えば、接合材シート12等を、錫(Sn)、銀(Ag)及び銅(Cu)を含むSn−Ag−Cu系半田(融点220℃程度)により形成し、接合材シート52及び54を、錫及びビスマス(Bi)を含むSn−Bi系半田(融点200℃以下)により形成する。又は、接合材シート12等を、鉛(Pb)及び錫を含み鉛の含有率が高いPb−Sn系半田(融点300℃程度)により形成し、接合材シート52及び54を、錫及び銅若しくは銀を含み、必要に応じて鉛も含むSn−Ag系、Sn−Cu系、Sn−Ag−Pb系、若しくはSn−Cu−Pb系半田(融点180〜220℃程度)により形成する。
また、本実施形態においては、プレート51及び55を銅によって形成する例を示したが、これには限定されず、プレート51及び55は、電気伝導度及び熱伝導度が高い材料であればよく、例えば、アルミニウム(Al)により形成してもよい。プレート51及び55をアルミニウムによって形成する場合は、半導体パッケージ1との間で半田付けが可能となるように、表面に銅又はニッケル(Ni)がコーティングされていることが好ましい。
以上説明した実施形態によれば、半導体チップに不具合が生じても、被害の拡大を抑制できる半導体パッケージを実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態及び各変形例は、相互に組み合わせて実施してもよい。
1、1a、1b、2:半導体パッケージ、10:半導体モジュール、11:コレクタ電極、11a:下部、11b:上部、11c:上面、11d:ネジ孔、11e:孔、12:接合材シート、13:半導体チップ、13a:下面、13b:上面、13e:エミッタ電極、13g:ゲート電極、14:ネジ、14a:上端、15:接合材シート、16:エミッタスペーサ、17:接合材シート、18:フレーム、18a:凹部、19:接合材シート、20:エミッタ電極、20c:下面、25:積層体、26:リード、26a:ブリッジ部、26b:延出部、26c:端部、26d:延出部、26f:端部、27:ワイヤ、29:リードフレームシート、30:封止部材、30a:下面、30b:上面、30c:側面、34:欠陥部、35:クラック、41:圧入ネジ、42:リベット、42a:円柱部、42b:頭部、44:ネジ、44a:下端、51:エミッタ側フィンプレート、51a:延出部、51b:締結部、51c:貫通孔、51f:フィン、52:接合材シート、53:ゲート電極シート、53a:絶縁シート、53b:配線、53c:ホール、54:接合材シート、55:コレクタ側フィンプレート、55a:延出部、55b:締結部、55c:貫通孔、55f:フィン、60:中間構造体、61:水冷ジャケット、61a:水路、61b:締結部、61c:ネジ孔、62:水冷ジャケット、62a:水路、62b:締結部、62c:貫通孔、D1〜D4:距離
Claims (6)
- 第1面に第1電極が設けられ、第2面に第2電極が設けられた半導体チップと、
前記半導体チップの前記第1面上に配置され、前記第1電極に接続された第1金属板と、
前記半導体チップの前記第2面上に配置され、前記第2電極に接続された第2金属板と、
前記半導体チップの側方において前記第1金属板に固定され、前記第1金属板から前記第2金属板に向かう第1方向に延び、先端が前記第2面よりも前記第1方向側に配置され、前記第2金属板から離隔した第1柱状部材と、
少なくとも、前記第1金属板と前記第2金属板との間に設けられ、前記半導体チップ及び前記第1柱状部材を覆い、絶縁材料からなる封止部材と、
を備えた半導体パッケージ。 - 前記第1柱状部材は複数本設けられており、
前記第1方向から見て、前記第1柱状部材は前記半導体チップを囲む位置に配置されている請求項1記載の半導体パッケージ。 - 前記半導体チップは相互に離隔して複数個設けられており、
前記第1柱状部材は複数本設けられており、
前記第1方向から見て、前記第1柱状部材は前記半導体チップを囲む位置、及び、前記複数個の半導体チップ間に配置されている請求項1記載の半導体パッケージ。 - 前記半導体チップの側方において前記第2金属板に固定され、前記第2金属板から前記第1金属板に向かう第2方向に延び、先端が前記第1柱状部材の先端よりも前記第2方向側に配置され、前記第1金属板から離隔した第2柱状部材をさらに備え、
前記封止部材は前記第2柱状部材も覆う請求項1〜3のいずれか1つに記載の半導体パッケージ。 - 前記第1柱状部材はネジである請求項1〜4のいずれか1つに記載の半導体パッケージ。
- 前記第1柱状部材の材料の強度は前記第1金属板の材料の強度よりも高い請求項1〜5のいずれか1つに記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017136506A JP2019021683A (ja) | 2017-07-12 | 2017-07-12 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017136506A JP2019021683A (ja) | 2017-07-12 | 2017-07-12 | 半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019021683A true JP2019021683A (ja) | 2019-02-07 |
Family
ID=65355955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017136506A Pending JP2019021683A (ja) | 2017-07-12 | 2017-07-12 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019021683A (ja) |
-
2017
- 2017-07-12 JP JP2017136506A patent/JP2019021683A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5279632B2 (ja) | 半導体モジュール | |
US9196577B2 (en) | Semiconductor packaging arrangement | |
JP6824422B2 (ja) | 電力変換装置 | |
US20130285234A1 (en) | Power Module with Directly Attached Thermally Conductive Structures | |
JP2007035670A (ja) | 半導体装置 | |
US10170394B2 (en) | Semiconductor device | |
JP6815524B2 (ja) | 電力変換装置 | |
JP2012033872A (ja) | 半導体装置 | |
JP2007234690A (ja) | パワー半導体モジュール | |
US10461024B2 (en) | Semiconductor device | |
TW201501246A (zh) | 具有水平半導體元件和垂直半導體元件的半導體部件 | |
JP2018081980A (ja) | 半導体装置 | |
JP2019021684A (ja) | 半導体パッケージ | |
US20180158762A1 (en) | Semiconductor device | |
US9171817B2 (en) | Semiconductor device | |
US20170170150A1 (en) | Semiconductor module and semiconductor device | |
JP6461264B1 (ja) | 電力変換装置 | |
US11315850B2 (en) | Semiconductor device | |
JP6919392B2 (ja) | 半導体モジュール | |
JP2006190728A (ja) | 電力用半導体装置 | |
JP6276721B2 (ja) | パワーモジュール | |
JP2019021683A (ja) | 半導体パッケージ | |
JP6797289B2 (ja) | 電力変換装置 | |
JP7074046B2 (ja) | 半導体装置とその製造方法 | |
JP2018182220A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20171208 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20171211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20171208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20171211 |