JP2019016638A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019016638A
JP2019016638A JP2017131055A JP2017131055A JP2019016638A JP 2019016638 A JP2019016638 A JP 2019016638A JP 2017131055 A JP2017131055 A JP 2017131055A JP 2017131055 A JP2017131055 A JP 2017131055A JP 2019016638 A JP2019016638 A JP 2019016638A
Authority
JP
Japan
Prior art keywords
multilayer wiring
wiring board
signal line
signal lines
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017131055A
Other languages
English (en)
Other versions
JP7037292B2 (ja
Inventor
實智子 伊藤
Michiko Ito
實智子 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Japan Inc
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Priority to JP2017131055A priority Critical patent/JP7037292B2/ja
Publication of JP2019016638A publication Critical patent/JP2019016638A/ja
Application granted granted Critical
Publication of JP7037292B2 publication Critical patent/JP7037292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】スキューを改善し、信号の伝送特性を下げることなく、小型化が可能な半導体装置を提供することを目的とする。【解決手段】複数の外部端子を含む外部端子群が一方の面に設けられた多層配線基板と、多層配線基板の他方の面に設けられた半導体チップと、半導体チップが設けられた領域から多層配線基板の外周側に引き出される一対の信号線と、一対の信号線に沿って設けられたグランドパターンと、を含み、一対の信号線の一方は、外部端子群の最外周側の外部端子と接続され、一対の信号線の他方は、最外周側の外部端子の内側の外部端子に接続され、信号線の他方に沿って設けられるグランドパターンは、一部に切り欠き部を有すること、を特徴とする半導体装置が提供される。【選択図】図4A

Description

本発明は、半導体装置に関し、特に、半導体チップが実装される多層配線基板の配線構造に関する。
近年、電子機器の小型化及び高集積化を実現するため、BGA(Ball grid array)などといった基板の一面に複数の外部接続用端子を有する半導体パッケージが多く用いられている。また、電子機器の高速化を実現するため、半導体装置で使用される信号の高周波化が進んでいる。
信号の高周波化により、高周波信号に起因する放射ノイズの発生、信号のクロストーク、信号のスキューなどの問題が引き起こされる。これらの問題を解決するために、BGAパッケージの最外周の端子を全てグランド端子に割り当て、該グランド端子と配線パターンの周辺に配置されたグランドパターンとをビアを介して接続することによりBGAパッケージをシールドする方法が提案されている(例えば、特許文献1)。
特開平08−64983号公報
しかしながら、BGAパッケージの最外周の端子をグランド端子に割り当てて、パッケージをシールドする場合、パッケージの小型化が困難であるという問題ある。また、グランド端子の近傍にスルーホールやビアを形成するため、基板の製造コストが増大するという問題もある。
そこで、パッケージを小型化するために、BGAパッケージの最外周に配置されるグランド端子列を除去することが考えられる。しかしながら、グランド端子は、隣接する信号端子に接続された信号線を伝わる信号のリターンパスとしても機能する。そのため、削減されたグランド端子に隣接する信号端子に接続された信号線が、例えば、差動伝送信号線のように実質的に等長の一対の信号線である場合、グランド端子に隣接する信号端子に接続された一方の信号線を伝わる信号のインピーダンス及び伝播遅延は、削減されたグランド端子側に位置している他方の信号線を伝わる信号のインピーダンス及び伝播遅延よりも小さくなる。そのため、スキューが発生し、信号の伝送特性が劣化するという問題が発生する。
具体的には、信号の実効インピーダンスは以下の式によって与えられる。
以上の式において、Lsignalは信号のインダクタンスであり、Lreturn-pathはリターンパスのインダクタンスであり、Msignal-return-pathは信号とリターンパスとの相互インダクタンスである。
通常、相互インダクタンスが大きいため、リターンパスが追加されるほど実効インダクタンスが低下する。容量が小さいため、実効インピーダンスは主にインダクタンスによって左右される。そのため、グランド端子が削減された側に位置する信号端子に接続された信号線を伝わる信号では、グランド端子に隣接している信号端子に接続された信号線を伝わる信号よりもインピーダンスが高くなる。
また、伝播遅延は、以下の式によって与えられる。
したがって、グランド端子に隣接している信号端子に接続された信号線を伝わる信号では、グランド端子が削減された側に位置する信号端子に接続された信号線を伝わる信号よりも、伝播遅延が短くなる。
以上に述べたように、グランド端子に隣接している信号端子に接続された信号線を伝わる信号と、グランド端子が削減された側に位置する信号端子に接続された信号線を伝わる信号とでは、インピーダンスと伝播遅延が互いに非対称になってしまう。そのため、信号線が、実質的に等長な差動伝送信号線である場合、差動伝送特性が劣化する懸念がある。
本発明は、スキューを改善し、信号の伝送特性を下げることなく、小型化が可能な半導体装置を提供することを目的とする。
本発明の一実施形態に係る半導体装置は、複数の外部端子を含む外部端子群が一方の面に設けられた多層配線基板と、前記多層配線基板の他方の面に設けられた半導体チップと、前記半導体チップが設けられた領域から前記多層配線基板の外周側に引き出される一対の信号線と、前記一対の信号線に沿って設けられたグランドパターンと、を含み、前記一対の信号線の一方は、前記外部端子群の最外周の外部端子と接続され、前記一対の信号線の他方は、前記最外周の外部端子の内側の外部端子に接続され、前記信号線の他方に沿って設けられるグランドパターンは、一部に切り欠き部を有すること、を特徴とする。
本発明の一実施形態によると、前記一対の信号線は差動伝送信号線であってもよい。
本発明の一実施形態によると、前記多層配線基板の一方の面の最外周側には、前記グランドパターンに電気的に接続する外部端子が含まれなくてもよい。
本発明の一実施形態に係る半導体装置は、複数の外部端子を含む外部端子群が一方の面に設けられた多層配線基板と、前記多層配線基板の他方の面に設けられた半導体チップと、前記半導体チップが設けられた領域から前記多層配線基板の外周側に引き出される一対の信号線と、前記一対の信号線に沿って設けられたグランドパターンと、を含み、前記一対の信号線の一方は、前記外部端子群の最外周の外部端子と接続され、前記一対の信号線の他方は、前記最外周の外部端子の内側の外部端子に接続され、前記信号線の他方の信号線長は、前記信号線の一方の信号線長よりも長いこと、を特徴とする。
本発明の一実施形態によると、前記一対の信号線は差動伝送信号線であってもよい。
本発明の一実施形態によると、前記多層配線基板の一方の面の最外周側には、前記グランドパターンに電気的に接続する外部端子が含まれなくてもよい。
本発明によると、スキューを改善し、信号の伝送特性を下げることなく、小型化が可能な半導体装置を提供することができる。
本発明の実施形態1に係る半導体装置の上面図である。 図1Aに示した半導体装置100を裏面から見た裏面図である。 図1の半導体装置100のA−A線に沿った断面図である。 図1Bの部分拡大図である。 本発明の半導体装置100の多層配線基板における第1の配線層及び第2の配線層のレイアウトの一例を示す平面図である。 図4Aの部分拡大図である。 本発明の半導体装置100の多層配線基板の一方の面を示す部分拡大図である。 本発明の半導体装置200の多層配線基板における第1の配線層及び第2の配線層のレイアウトの一例を示す平面図である。 図6Aの部分拡大図である。 信号線のパターンのレイアウトを説明するための概念図である。 本発明の半導体装置200の多層配線基板の一方の面を示す部分拡大図である。 多層配線基板の一面の最外周に配置されていたグランド端子列を削除した場合における、多層配線基板の第1の層に形成された差動伝送信号線の送信信号線ペア及び受信信号線ペアの信号特性を示した図である。 本発明の半導体装置における多層配線基板の第1の層に形成された差動伝送信号線の送信信号線ペア及び受信信号線ペアの信号特性を示した図である。
以下、図面を参照して本発明に係る半導体装置について説明する。ただし、本発明の半導体装置は多くの異なる態様で実施することが可能であり、以下に示す実施形態の記載内容に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。尚、以下の説明において。層、膜、領域などの要素が、他の要素の「上」にあるとするとき、これは該他の要素の「直上」にある場合に限らず、その中間に更に別の要素がある場合も含む。
<実施形態1>
本発明の第1の実施形態に係る半導体装置について図1乃至図5を参照しながら説明する。
図1は、本発明の第1の実施形態に係る半導体装置100の一例を示す概略図である。図1Aは半導体装置100の上面図であり、図1Bは図1Aに示した半導体装置100を裏面から見た裏面図である。また、図2は、図1の半導体装置100のA−A線に沿った断面図である。図3は、図1Bの部分拡大図である。
図1及び図2を参照すると、半導体装置100は、多層配線基板101と、多層配線基板101の一方の面に配置された複数の外部端子103を含む外部端子群105と、多層配線基板101の他方の面上に配置され、多層配線基板101に電気的に接続された半導体チップ107と、多層配線基板101に固定されたパッケージキャップ109と、を備える。
図2に示すように、多層配線基板101と半導体チップ107とは、バンプ11を介して互いに電気的に接続されてもよい。多層配線基板101と半導体チップ107との間は、アンダーフィルが充填されてもよい。尚、多層配線基板101と半導体チップ107との接続は、バンプを介しての接続に限定されず、ワイヤボンディングによって接続されてもよい。
パッケージキャップ109は、接着剤を用いて多層配線基板101に固定されてもよい。また、パッケージキャップ109は、接着剤を用いて半導体チップ107に接着されてもよい。パッケージキャップ109は、放熱特性に優れた金属、例えば、銅などを含んでもよい。
多層配線基板101は、例えば、ガラスエポキシ基板などであってもよい。多層配線基板101は、半導体チップ107が配置された領域から多層配線基板101の外周側に引き出される一対の信号線を含む複数の信号線が形成された第1の配線層、及び前記一対の信号線に沿って設けられたグランドパターンが形成された第2の配線層を含む。多層配線基板101は、第1の配線層及び第2の配線層の他にも配線層を有してもよい。多層配線基板101の一方の面及び他方の面には、複数の電極パッド113、115が形成されている。多層配線基板101の一方の面に形成された電極パッド113上には、外部端子103が形成される。多層配線基板101の他方の面に形成された電極パッド115は、半導体チップ107と電気的に接続される。多層配線基板101には、異なる配線層に形成された信号線間、及び電極パッドと前記電極パッドとは異なる層に形成された信号線とを電気的に接続するビア又は貫通電極が形成されている。尚、グランドパターンが配置される層は第2の層に限定されるわけではない。例えば、グランドパターンは、第1の配線層に設けられてもよい。
多層配線基板101の一方の面には、複数の外部端子103を含む外部端子群105が設けられている。複数の外部端子103は、それぞれ、多層配線基板101の一方の面に配置された電極パッド113に電気的に接続される。複数の外部端子103は、多層配線基板101に形成された信号線と電気的に接続された信号端子と、多層配線基板101に形成されたグランドパターンに電気的に接続されたグランド端子とを含む。
図3に示すように、半導体装置100において、多層配線基板101の一方の面に設けられた外部端子群105のうち、多層配線基板101の最外周に配置された第1の信号端子301は、第1の配線層に形成された、多層配線基板101の外周側に引き出される一対の信号線の一方(以下、第1の信号線という)と電気的に接続される。また、多層配線基板101の一方の面に設けられた外部端子群105のうち、多層配線基板101の最外周の第1の信号端子301に隣接して、第1の信号端子301の内側に配置された第2の信号端子303は、前記一対の信号線の他方(以下、第2の信号線という)と電気的に接続される。
第2の信号端子303に隣接して、グランドパターンに電気的に接続されたグランド端子305が設けられる。図3に示すように、グランド端子305は一方向に連続して配置されてもよい。本実施形態において、一方向に連続して配置された複数のグランド端子305をグランド端子列307と呼ぶ。グランド端子列307は、互いに所定の間隔を空けて複数設けられてもよい。例えば、図3に示すように、グランド端子列307−1は、第2の信号端子303に隣接して設けられてもよい。また、グランド端子列307−1との間に信号線に接続された信号端子を挟んで別のグランド端子列307−2が設けられてもよい。しかしながら、外部端子群105における信号端子とグランド端子との配置は、図3に示す配置に限定されるわけではない。
本実施形態に係る半導体装置100においては、小型化を実現するために、従来、シールドとして用いていた多層配線基板101の一方の面に形成された外部端子群105における最外周に配置されるグランド端子列を除去している。上述したように、グランド端子は、隣接する信号端子に接続された信号線を伝わる信号のリターンパスとしても機能するため、削減されたグランド端子側に位置する信号端子に接続された信号線が、例えば、差動伝送信号線のように実質的に等長の一対の信号線のうちの一方の信号線である場合、グランド端子に隣接する信号端子に接続された一方の信号線を伝わる信号のインピーダンス及び伝播遅延は、削減されたグランド端子側に位置している信号端子に接続された他方の信号線を伝わる信号のインピーダンス及び伝播遅延よりも小さくなる。そのため、スキューが発生し、信号の伝送特性が劣化するという問題がある。
本実施形態に係る半導体装置100では、このスキューを改善するために、多層配線基板101の第2の配線層に形成され、第1の配線層に形成されて多層配線基板101の外周側に引き出される一対の信号線に沿って設けられたグランドパターンのうち、グランド端子列307−1に隣接している第2の信号端子303に接続された第2の信号線に沿って形成されたグランドパターンの一部に切り欠き部を設ける。グランド端子列307−1に隣接している第2の信号端子303に接続された第2の信号線に沿って形成されたグランドパターンの一部に切り欠き部を設ける、即ちグランドパターンの一部を除去することにより、グランド端子列307−1に隣接している第2の信号端子303に接続された第2の信号線を伝わる信号の実効インダクタンスと、隣接するグランド端子が削減された側(多層配線基板101の最外端側)に位置する第1の信号端子301に接続された第1の信号線を伝わる信号の実効インダクタンスとを同等に近づけることが可能になる。そのため、グランド端子列307−1に隣接している第2の信号端子303に接続された第2の信号線を伝わる信号のインピーダンス及び伝播遅延を、多層配線基板101の最外端側に位置する第1の信号端子301に接続された第1の信号線を伝わる信号のインピーダンス及び伝播遅延に近づけることでき、スキューを改善し、クロストークも低減することができる。したがって、本実施形態に係る半導体装置100は、スキューを改善し、信号の伝送特性を劣化させることなく小型化することが可能となる。
図4及び図5を参照して、本発明の半導体装置100におけるグランドパターンのレイアウトについて、具体的に説明する。
図4Aは本発明の半導体装置100の多層配線基板101における第1の配線層及び第2の配線層のレイアウトの一例を示す平面図であり、図4Bは図4Aに示す領域Aの部分拡大図である。図5は、本実施形態に係る半導体装置100の外部端子群105が設けられた多層配線基板101の一方の面を示す部分拡大図である。ここでは、第1の配線層に設けられ、半導体チップ107が配置された領域から多層配線基板101の外周側に引き出される一対の信号線として、差動伝送信号線を例に挙げて説明する。
図4Aに示すように、半導体装置100では、多層配線基板101の第1の配線層において、半導体チップ107が設けられた領域から多層配線基板101の外周側に向かって、差動伝送信号線が引き出されている。差動伝送信号線は、一対の受信信号線RXP,RXN、及び一対の送信信号線TXP,TXNで構成される。図4A及び図4Bでは、一例として2つの差動伝送信号線が示されている。一方の差動伝送信号線は、一対の受信信号線RXP1,RXN1、及び一対の送信信号線TXP1,TXN1から構成され、他方の差動伝送信号線は、一対の受信信号線RXP2,RXN2、及び一対の送信信号線TXP2,TXN2から構成される。図4A及び図4Bでは、差動伝送信号線のうち、一対の受信信号線RXP(RXP1,RXP2)、RXN(RXN1,RXN2)が一対の送信信号線TXP(TXP1,TXP2),TXN(TXN1,TXN2)よりも多層配線基板101の外周側に延長されている。また、多層配線基板101の外周側に延長された一対の受信信号線RXP(RXP1,RXP2)、RXN(RXN1,RXN2)のうち、受信信号線RXP(RXP1,RXP2)がRXN(RXN1,RXN2)よりも外側、つまり多層配線基板101最外端側に延長される。尚、以上に述べた差動伝送信号線のレイアウトは一例であり、多層配線基板101の外周側に延長される信号線、及び多層配線基板101の外周側においてより外側に延長される信号線は、適宜変更されてもよい。
また、図4Aに示すように、グランドパターン(GNDパターン)は、差動伝送信号線に沿って設けられる。グランドパターンは、多層配線基板101において、差動伝送信号線が形成された第1の配線層とは異なる第2の配線層に形成されているものとする。
図5に示すように、本実施形態に係る半導体装置100の多層配線基板101の一方の面に設けられた外部端子群105は、多層配線基板101に形成された信号線と電気的に接続された信号端子と、多層配線基板101に形成されたグランドパターンに電気的に接続されたグランド端子とを含む。ここで、従来、シールドとして用いていた配線基板の最端部に設けられていたグランド端子列は、本実施形態に係る多層配線基板101の一方の面に形成された外部端子群105においては設けられていない。
図5に示すように、多層配線基板101の一方の面に設けられた外部端子群105のうち、多層配線基板101の最外周側に設けられた信号端子は、多層配線基板101の外周側に延長された差動伝送信号線の受信信号線ペアRXP,RXNのうち、多層配線基板101の最外周側に引き出された受信信号線RXPと電気的に接続される第1の信号端子501を含む。また、多層配線基板101の最外周側に配置された信号端子に隣接して内側に設けられた信号端子は、多層配線基板101の外周側に延長された差動伝送信号線の受信信号線ペアRXP,RXNのうち、より内側に設けられた受信信号線RXNと電気的に接続される第2の信号端子503を含む。受信信号線RXNと電気的に接続される第2の信号端子503は、グランドパターンに電気的に接続したグランド端子505に隣接している。前記グランド端子505に隣接して、差動伝送信号線の送信信号線ペアTXP,TXNに電気的に接続される信号端子509,511が設けられてもよい。また、信号端子511に隣接してグランド端子505が設けられてもよい。
図4Aでは2つの差動伝送信号線が設けられている例を示しているが、2つ以上の差動伝送信号線が多層配線基板101の外周側に延長されてもよい。その場合、多層配線基板101の外周側に延長される差動伝送信号線に電気的に接続される信号端子は、一方向に連続的に配置されてもよい。例えば、図5に示すように、多層配線基板101の外周側に延長される複数の差動伝送信号線の各受信信号線ペアRXP,RXNのうち、受信信号線RXPに接続される第1の信号端子501は、第1の方向に連続的に配置されてもよく、受信信号線RXNに接続される第2の信号端子503は、第1の信号端子501に対して第2の方向に隣接して、第1の方向に連続的に配置されてもよい。この場合、図5に示すように、グランドパターンに電気的に接続されたグランド端子505は、第2の信号端子503に対して第2の方向に隣接して、第1の方向に連続して配置される。
上述したように、本実施形態に係る半導体装置100では、従来、シールドとして用いていた多層配線基板の最外周側に配置されていたグランド端子列を削除したことによるスキューの問題を改善するために、多層配線基板101の最外周側に配置された第1の信号端子501に隣接する第2の信号端子503に電気的に接続された差動伝送信号線の受信信号線RXNに沿って設けられたグランドパターンに切り欠き部を設ける。
図4Aに示した領域Aにおいて、第2の信号端子503に電気的に接続された差動伝送信号線の受信信号線RXN(RXN1,RXN2)に沿って設けられたグランドパターンは切り欠き部を有する。図4Bを参照すると、一方の差動伝送信号線の受信信号線RXN1に沿って設けられたグランドパターンに切り欠き部401aが設けられている。同様に、他方の差動伝送信号線の受信信号線RXN2に沿って設けられたグランドパターンに切り欠き部401bが設けられている。グランドパターンにおける切り欠き部401a、401bの大きさは、100μm〜200μmであることが好ましい。
上述したように、本実施形態に係る半導体装置100では、多層配線基板101の第2の配線層に設けられ、第1の配線層に設けられた層配線基板101の外周側に引き出される差動伝送信号線の受信信号線ペアRXP,RXNに沿って設けられたグランドパターンのうち、グランド端子505に隣接している第2の信号端子503に接続された受信信号線RXNに沿って形成されたグランドパターンの一部に切り欠き部401を設ける。グランド端子505に隣接している第2の信号端子503に接続された受信信号線RXNに沿って形成されたグランドパターンの一部を除去することにより、グランド端子505隣接している第2の信号端子503に接続された受信信号線RXNを伝わる信号の実効インダクタンスと、隣接するグランド端子が設けられていない、多層配線基板101の最外周側に位置する第1の信号端子501に接続された受信信号線RXPを伝わる信号の実効インダクタンスとを同等に近づけることが可能になる。そのため、第2の信号端子503に接続された受信信号線RXNを伝わる信号のインピーダンス及び伝播遅延を、第1の信号端子501に接続された受信信号線RXPを伝わる信号のインピーダンス及び伝播遅延に近づけることでき、スキューを改善し、クロストークも低減することができる。したがって、本実施形態に係る半導体装置100は、スキューを改善し、差動伝送特性を劣化させることなく小型化することが可能となる。
<実施形態2>
本発明の第2の実施形態に係る半導体装置について図6A〜図6C及び図7を参照しながら説明する。
本発明の第2の実施形態に係る半導体装置200は、多層配線基板の第2の配線層に設けられ、第1の配線層に設けられた多層配線基板の外周側に引き出される一対の信号線に沿って設けられたグランドパターンのうち、グランド端子に隣接している信号端子に接続された第2の信号線に沿って設けられたグランドパターンの一部に切り欠き部を設ける代わりに、多層配線基板の外周側に引き出される一対の信号線のうちの第2の信号線の長さを、隣接するグランド端子が設けられていない、多層配線基板の最外周側に位置する信号端子に接続された第1の信号線の長さよりも長く設計することを除いて、本発明の第1の実施形態に係る半導体装置100と同じである。
図6A〜図6C及び図7を参照して、本発明の半導体装置200における一対の信号線のレイアウトについて、具体的に説明する。図6A〜図6C及び図7において、前述した本発明の第1の実施形態に係る半導体装置100と同一又は類似の構成要素については、同じ参照番号を付与する。また、本実施形態に係る半導体装置200について、前述した本発明の第1の実施形態に係る半導体装置100と同一又は類似の構成要素については、重複する説明を省略する場合がある。
図6Aは本発明の半導体装置200の多層配線基板601における第1の配線層及び第2の配線層のレイアウトの一例を示す平面図であり、図6Bは図6Aに示す領域Bの部分拡大図であり、図6Cは、図6Aに示す領域Cにおける信号線のパターンのレイアウトを説明するための概念図である。図7は、本発明の半導体装置200の外部端子群105が設けられた多層配線基板601の一方の面を示す部分拡大図である。本実施形態においては、第1の実施形態と同様に、第1の配線層に設けられ、半導体チップ107が配置された領域から多層配線基板601の外周側に引き出される一対の信号線として、差動伝送信号線を例に挙げて説明する。
図6Aを参照すると、多層配線基板601の第1の配線層において、半導体チップ107が設けられた領域から多層配線基板601の外周側に向かって、差動伝送信号線が引き出されている。差動伝送信号線は、一対の受信信号線RXP,RXN、及び一対の送信信号線TXP,TXNで構成される。図6Aでは、図4Aと同様に、一例として2つの差動伝送信号線が示されている。一方の差動伝送信号線は、一対の受信信号線RXP1,RXN1及び一対の送信信号線TXP1,TXN1から構成され、他方の差動伝送信号線は、一対の受信信号線RXP2,RXN2、及び一対の送信信号線TXP2,TXN2から構成される。図6A〜図6Cでは、差動伝送信号線のうちの一対の受信信号線RXP(RXP1,RXP2)、RXN(RXN1,RXN2)が一対の送信信号線TXP(TXP1,TXP2),TXN(TXN1,TXN2)よりも多層配線基板601の外周側に延長されており、多層配線基板601の外周側に延長された一対の受信信号線RXP(RXP1,RXP2)、RXN(RXN1,RXN2)のうち、受信信号線RXP(RXP1,RXP2)がよりも外側、つまり多層配線基板601の最外端側に延長される。尚、以上に述べた差動伝送信号線のレイアウトは一例であり、多層配線基板601の外周側に延長される信号線、及び多層配線基板601の外周側においてより外側に延長される信号線は、適宜変更されてもよい。
また、図6Aに示すように、グランドパターン(GNDパターン)は、差動伝送信号線に沿って設けられる。グランドパターンは、多層配線基板601において、差動伝送信号線が形成された第1の配線層とは異なる第2の配線層に形成されているものとする。前述した本発明の第1の実施形態に係る半導体装置100とは異なり、本実施形態の係る半導体装置200においては、多層配線基板601の第2の配線層に形成されるグランドパターンには切り欠き部が設けられていない。
図7に示すように、本発明の半導体装置200の多層配線基板601の一方の面に設けられた外部端子群105は、多層配線基板601に形成された信号線と電気的に接続された信号端子と、多層配線基板601に形成されたグランドパターンに電気的に接続されたグランド端子とを含む。本発明の第1の実施形態に係る半導体装置100と同様に、本実施形態に係る半導体装置200においても、従来、シールドとして用いていた配線基板の最端部に設けられていたグランド端子列は、本実施形態に係る多層配線基板601の一方の面に形成された外部端子群105においては設けられていない。
図7に示すように、多層配線基板601の一方の面に設けられた外部端子群105のうち、多層配線基板601の最外周側に設けられた信号端子は、多層配線基板601の外周側に延長された差動伝送信号線の受信信号線ペアRXP,RXNのうち、多層配線基板601の最外周側に引き出された受信信号線RXPと電気的に接続される第1の信号端子701を含む。また、多層配線基板601の最外周側に設けられた第1の信号端子701に隣接して内側に配置された信号端子は、多層配線基板601の外周側に延長された差動伝送信号線の受信信号線ペアRXP,RXNのうち、より内側に設けられた受信信号線RXNと電気的に接続される第2の信号端子703を含む。受信信号線RXNと電気的に接続される第2の信号端子703はグランドパターンに電気的に接続したグランド端子705に隣接している。前記グランド端子705に隣接して、差動伝送信号線の送信信号線ペアTXP,TXNに電気的に接続される信号端子709,711が配置されてもよい。また、信号端子711に隣接してグランド端子705が設けられてもよい。
図6Aでは2つの差動伝送信号線が設けられている例を示しているが、2つ以上の差動伝送信号線が多層配線基板601の外周側に延長されてもよい。その場合、多層配線基板601の外周側に延長される差動伝送信号線に電気的に接続される信号端子は、一方向に連続的に配置されてもよい。例えば、図7に示すように、多層配線基板601の外周側に延長される複数の差動伝送信号線の各受信信号線ペアRXP,RXNのうち、受信信号線RXPに接続される第1の信号端子701は、第1の方向に連続的に配置されてもよく、受信信号線RXNに接続される第2の信号端子703は、第1の信号端子701に対して第2の方向に隣接して、第1の方向に連続的に配置されてもよい。この場合、図7に示すように、グランドパターンに電気的に接続されたグランド端子705は、第2の信号端子503に対して第2の方向に隣接して、第1の方向に連続して配置される。
上述したように、本実施形態に係る半導体装置200では、従来、シールドとして用いていた多層配線基板の最外周側に配置されていたグランド端子列を削除したことによるスキューの問題を改善するために、図6A〜図6Cに示すように、多層配線基板601の最外周側に配置された第1の信号端子701に隣接して内側に配置された第2の信号端子703に電気的に接続された差動伝送信号線の受信信号線RXN(RXN1,RXN2)の信号線の長さを、多層配線基板601の最外周側に配置された第1の信号端子701に電気的に接続された差動伝送信号線の受信信号線RXP(RXP1,RXP2)の信号線長よりも長くする。具体的には、図6B及び図6Cに示すように、受信信号線RXN(RXN1,RXN2)を受信信号線RXP(RXP1,RXP2)よりも長く引き回すことにより、受信信号線RXN(RXN1,RXN2)の信号線長を受信信号線RXP(RXP1,RXP2)の信号線長よりも長くする。
上述したように、本実施形態に係る半導体装置200では、多層配線基板601の第1の配線層に形成されて多層配線基板601の外周側に引き出される差動伝送信号線の受信信号線ペアRXP,RXNのうち、グランド端子705に隣接している信号端子705に接続された受信信号線RXNの信号線長を、多層配線基板601の最外周側に設けられ、隣接するグランド端子が設けられていない第1の信号端子701に接続された受信信号線RXPの信号線長よりも長くする。これにより、グランド端子705に隣接している第2の信号端子703に接続された受信信号線RXNを伝わる信号の実効インダクタンスと、隣接するグランド端子が設けられていない、多層配線基板601の最外周側に位置する第1の信号端子701に接続された受信信号線RXPを伝わる信号の実効インダクタンスとを同等に近づけることが可能になる。そのため、第2の信号端子703に接続された受信信号線RXNを伝わる信号のインピーダンス及び伝播遅延を、グ第1の信号端子701に接続された受信信号線RXPを伝わる信号のインピーダンス及び伝播遅延に近づけることでき、スキューを改善し、クロストークも低減することができる。したがって、本実施形態に係る半導体装置200は、スキューを改善し、差動伝送特性を劣化させることなく小型化することが可能となる。
図8は、従来、シールドとして用いていた多層配線基板の一面の最外周側に配置されていたグランド端子列を削除した場合における、多層配線基板の第1の層に形成された差動伝送信号線の送信信号線ペア及び受信信号線ペアの信号特性を示した図である。差動伝送信号線の材質は、銅(Cu)である。差動伝送信号線の送信信号線ペアTXP、TXNの配線長はそれぞれ12mmとし、受信信号線ペアRXP、RXNの配線長はそれぞれ19mm、18.8mmとした。また、送信信号線ペアTXP、TXP及び受信信号線ペアRXP、RXNの配線幅はともに20μmとした。
図9は、本発明の第1の実施形態に係る半導体装置における多層配線基板の第1の層に形成された差動伝送信号線の送信信号線ペア及び受信信号線ペアの信号特性を示した図である。差動伝送信号線の材質は、銅(Cu)である。差動伝送信号線の送信信号線ペアTXP、TXNの配線長はそれぞれ12mmとし、受信信号線ペアRXP、RXNの配線長はそれぞれ19mm、18.8mmとした。また、送信信号線ペアTXP、TXP及び受信信号線ペアRXP、RXNの配線幅はともに20μmとした。また、多層配線基板の第2の層にグランドパターンに幅100μm、長さ200〜300μmの切り欠き部を設けた。
図8に示すように、多層配線基板の一面の最外周側に配置されていたグランド端子列を削除した場合、多層配線基板に形成された差動伝送信号線の送信信号線(TX)ペアのスキューが約1.6psであり、受信信号線(RX)ペアのスキューが約1.2psであった。一方、図9に示すように、多層配線基板に形成されたグランドパターンに切り欠き部を設けた場合、多層配線基板に形成された差動伝送信号線の送信信号線(TX)ペアのスキューが約0.1psであり、受信信号線(RX)ペアのスキューが約−0.1psであった。したがって、本発明の第1の実施形態に係る半導体装置における多層配線基板の第1の層に形成された差動伝送信号線の送信信号線ペア及び受信信号線ペアでは、差動伝送特性を損なうことなく、スキューが改善していることが分かる。
また、図示はしないが、本発明の第2の実施形態に係る半導体装置における多層配線基板の第1の層に形成された差動伝送信号線の送信信号線ペア及び受信信号線ペアの信号特性を調べた。差動伝送信号線の材質は、銅(Cu)である。差動伝送信号線の送信信号線ペアTXP、TXNの配線長はそれぞれ12mmとし、受信信号線ペアRXP、RXNの配線長はそれぞれ19mm、19.2mmとした。また、送信信号線ペアTXP、TXP及び受信信号線ペアRXP、RXNの配線幅はともに20μmとした。このときの差動伝送信号線の送信信号線(TX)ペアのスキュー及び受信信号線(RX)ペアのスキューは、いずれも図8に示した差動伝送信号線の送信信号線(TX)ペアのスキュー及び受信信号線(RX)ペアのスキューよりも小さくなった。したがって、本発明の第2の実施形態に係る半導体装置における多層配線基板の第1の層に形成された差動伝送信号線の送信信号線ペア及び受信信号線ペアでは、差動伝送特性を損なうことなく、スキューが改善した。
以上のように、本発明に係る半導体装置は、従来、シールドとして用いていた多層配線基板の一面の最外周側に配置されていたグランド端子列を削除することによって小型化を実現することができると同時に、信号の伝送特性を損なうことなくスキューを改善することができる。従って、小型化された信頼性の高い半導体装置を提供することができる。
尚、本発明は、図1及び図2で例示するパッケージ構造に限定されない。本発明で開示される信号線とグランドパターンの構成は、各種の半導体パッケージに適用することができ、同様の効果を奏することができる。
本発明の実施形態として説明した構成を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述した実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされると解される。
101,601:多層配線基板
100,200:半導体装置
103:外部端子
105:外部端子群
107:半導体チップ
109:パッケージキャップ
301,501,701:第1の信号端子
303,503,703:第2の信号端子
305,505,705:グランド端子

Claims (6)

  1. 複数の外部端子を含む外部端子群が一方の面に設けられた多層配線基板と、
    前記多層配線基板の他方の面に設けられた半導体チップと、
    前記半導体チップが設けられた領域から前記多層配線基板の外周側に引き出される一対の信号線と、
    前記一対の信号線に沿って設けられたグランドパターンと、を含み、
    前記一対の信号線の一方は、前記外部端子群の最外周側の外部端子と接続され、前記一対の信号線の他方は、前記最外周側の外部端子の内側の外部端子に接続され、
    前記信号線の他方に沿って設けられるグランドパターンは、一部に切り欠き部を有すること、を特徴とする半導体装置。
  2. 前記一対の信号線は、差動伝送信号線であることを特徴とする請求項1に記載の半導体装置。
  3. 前記多層配線基板の一方の面の最外周側には、前記グランドパターンに電気的に接続する外部端子が含まれないことを特徴とする請求項1または2に記載の半導体装置。
  4. 複数の外部端子を含む外部端子群が一方の面に設けられた多層配線基板と、
    前記多層配線基板の他方の面に設けられた半導体チップと、
    前記半導体チップが設けられた領域から前記多層配線基板の外周側に引き出される一対の信号線と、
    前記一対の信号線に沿って設けられたグランドパターンと、を含み、
    前記一対の信号線の一方は、前記外部端子群の最外周側の外部端子と接続され、前記一対の信号線の他方は、前記最外周側の外部端子の内側の外部端子に接続され、
    前記信号線の他方の信号線長は、前記信号線の一方の信号線長よりも長いこと、を特徴とする半導体装置。
  5. 前記一対の信号線は、差動伝送信号線であることを特徴とする請求項4に記載の半導体装置。
  6. 前記多層配線基板の一方の面の最外周側には、グランドパターンに電気的に接続する外部端子が含まれないことを特徴とする請求項4または5に記載の半導体装置。
JP2017131055A 2017-07-04 2017-07-04 半導体装置 Active JP7037292B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017131055A JP7037292B2 (ja) 2017-07-04 2017-07-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017131055A JP7037292B2 (ja) 2017-07-04 2017-07-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2019016638A true JP2019016638A (ja) 2019-01-31
JP7037292B2 JP7037292B2 (ja) 2022-03-16

Family

ID=65358087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017131055A Active JP7037292B2 (ja) 2017-07-04 2017-07-04 半導体装置

Country Status (1)

Country Link
JP (1) JP7037292B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286436A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 高周波用配線基板
JP2011114263A (ja) * 2009-11-30 2011-06-09 Kyocer Slc Technologies Corp 配線基板
JP2014038972A (ja) * 2012-08-18 2014-02-27 Kyocer Slc Technologies Corp 配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286436A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 高周波用配線基板
JP2011114263A (ja) * 2009-11-30 2011-06-09 Kyocer Slc Technologies Corp 配線基板
JP2014038972A (ja) * 2012-08-18 2014-02-27 Kyocer Slc Technologies Corp 配線基板

Also Published As

Publication number Publication date
JP7037292B2 (ja) 2022-03-16

Similar Documents

Publication Publication Date Title
CN107039393B (zh) 半导体器件
US10347552B2 (en) Semiconductor device
CN209929298U (zh) 芯片封装
KR100817070B1 (ko) 다중 그라운드 쉴딩 반도체 패키지, 그 패키지의 제조방법 및 그 그라운드 쉴딩을 이용한 노이즈 방지방법
JP4185499B2 (ja) 半導体装置
JP5638205B2 (ja) 半導体装置
US8018035B2 (en) Semiconductor device and semiconductor integrated circuit
US7378743B2 (en) Circuit board and electronic assembly
US7078794B2 (en) Chip package and process for forming the same
JP2008109094A (ja) 素子搭載用基板および半導体モジュール
KR100586278B1 (ko) 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판
JP5950683B2 (ja) 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置
US9905517B2 (en) Semiconductor device
JP2009212400A (ja) 高周波パッケージ
US20200043865A1 (en) Module
JP7037292B2 (ja) 半導体装置
TWI740569B (zh) 配線基板及半導體裝置
JP4606776B2 (ja) 半導体装置
JP2008010673A (ja) Icパッケージ
US10790223B2 (en) Integrated circuit package element and load board thereof
US7800231B2 (en) Ball grid array package and substrate within
JP2011228486A (ja) 電子機器
JP6419022B2 (ja) 高周波回路モジュール
WO2018042518A1 (ja) 半導体装置及びプリント基板
TW201336025A (zh) 半導體封裝

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220304

R150 Certificate of patent or registration of utility model

Ref document number: 7037292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150