JP2019009878A - 無停電電源装置 - Google Patents
無停電電源装置 Download PDFInfo
- Publication number
- JP2019009878A JP2019009878A JP2017122400A JP2017122400A JP2019009878A JP 2019009878 A JP2019009878 A JP 2019009878A JP 2017122400 A JP2017122400 A JP 2017122400A JP 2017122400 A JP2017122400 A JP 2017122400A JP 2019009878 A JP2019009878 A JP 2019009878A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- gate command
- command signal
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Inverter Devices (AREA)
Abstract
【課題】ケーブルや端子等の部品点数を削減することが可能な無停電電源装置を提供する。
【解決手段】このゲート駆動回路10は、コンバータ回路1とインバータ回路2とバイパス回路4と、エコモード給電とインバータ給電回路とを切り替える、順方向サイリスタ11および逆方向サイリスタ12と、入力電源101の相間電圧に基づいて相間極性パルス信号S11uv、S11vwおよびS11wuを出力する制御回路22と、一の相間極性パルス信号と他の相間極性パルス信号とを組み合わせることにより、順方向サイリスタ11を動作させる順方向ゲート指令信号S1と、順方向ゲート指令信号S1の通電期間と通電期間がオーバーラップする逆方向サイリスタ12を動作させる逆方向ゲート指令信号S2とを出力するゲート指令信号出力部30とを備える。
【選択図】図4
【解決手段】このゲート駆動回路10は、コンバータ回路1とインバータ回路2とバイパス回路4と、エコモード給電とインバータ給電回路とを切り替える、順方向サイリスタ11および逆方向サイリスタ12と、入力電源101の相間電圧に基づいて相間極性パルス信号S11uv、S11vwおよびS11wuを出力する制御回路22と、一の相間極性パルス信号と他の相間極性パルス信号とを組み合わせることにより、順方向サイリスタ11を動作させる順方向ゲート指令信号S1と、順方向ゲート指令信号S1の通電期間と通電期間がオーバーラップする逆方向サイリスタ12を動作させる逆方向ゲート指令信号S2とを出力するゲート指令信号出力部30とを備える。
【選択図】図4
Description
この発明は、順方向サイリスタおよび逆方向サイリスタが複数の相の各々に設けられている無停電電源装置に関する。
従来、順方向サイリスタおよび逆方向サイリスタが複数の相の各々に設けられている無停電電源装置が知られている(たとえば、特許文献1参照)。
上記特許文献1には、商用電源の3相の各相に設けられた順方向サイリスタおよび逆方向サイリスタを備える無停電電源装置が開示されている。この無停電電源装置には、各サイリスタを動作させるゲート指令信号を生成するゲート駆動回路が設けられている。そして、このゲート駆動回路は、サイリスタを導通可能にする導通期間が半サイクル区間よりも前後にそれぞれ電気角30度分延長されたゲート指令信号を出力するように構成されている。これにより、上記特許文献1の無停電電源装置では、導通期間が延長されることにより、順方向サイリスタおよび逆方向サイリスタの両方が導通可能となる期間(通電期間のオーバーラップする期間)が電気角60度分設けられる。
ここで、上記特許文献1のような無停電電源装置では、ゲート指令信号を生成する制御回路と、ゲート指令信号の電圧値をサイリスタに入力するための電圧値に変換するためのパルストランスとが設けられている。そして、制御回路は、サイリスタからのノイズの影響を小さくするために、サイリスタから離間した第1の基板に配置される。パルストランスは、パルストランスとサイリスタとの距離を比較的小さくするために、制御回路よりもサイリスタ側に配置された第2の基板に配置される。そして、第1の基板と第2の基板とは、ケーブルを介して接続される。この場合、ケーブルは、ゲート指令信号の数分の本数(たとえば、6本)が必要になるとともに、制御回路の出力端子は少なくとも6つ必要となる。
しかしながら、上記特許文献1に記載の無停電源装置では、ゲート指令信号の数分の本数のケーブルが必要になるとともに、制御回路の出力端子が少なくとも6つ必要となるため、無停電電源装置の部品点数の削減が望まれていた。
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、ケーブルや端子等の部品点数を削減することが可能な無停電電源装置を提供することである。
上記目的を達成するために、この発明の一の局面による無停電電源装置は、複数の相を有する入力電源からの交流電力を直流電力に変換するコンバータ回路と、コンバータ回路からの直流電力またはバッテリーからの直流電力を交流電力に変換するインバータ回路と、入力電源と負荷とを接続するバイパス回路と、バイパス回路の複数の相の各々に設けられ、入力電源からの交流電力の電圧変動に基づいて、入力電源およびインバータ回路のうちの少なくとも入力電源による給電と、インバータ回路による給電とを切り替える、順方向サイリスタおよび逆方向サイリスタと、入力電源の相間電圧に基づいて相間極性パルス信号を出力する相間極性パルス信号出力部と、一の相間極性パルス信号と他の相間極性パルス信号とを組み合わせることにより、順方向サイリスタを動作させる順方向ゲート指令信号と、順方向ゲート指令信号の通電期間と通電期間がオーバーラップする逆方向サイリスタを動作させる逆方向ゲート指令信号とを出力するゲート指令信号出力部とを備える。
この発明の一の局面による無停電電源装置では、上記のように、ゲート指令信号出力部を、一の相間極性パルス信号と他の相間極性パルス信号とを組み合わせることにより、順方向サイリスタを動作させる順方向ゲート指令信号と、順方向ゲート指令信号とオーバーラップする期間を有し逆方向サイリスタを動作させる逆方向ゲート指令信号とを出力するように構成する。これにより、相間極性パルス信号出力部が配置される基板と、ゲート指令信号出力部が配置される基板とを、相間極性パルス信号の数分(ゲート指令信号の半分の数)の本数のケーブルにより接続することができる。その結果、ケーブルの本数および相間極性パルス信号出力部の出力端子を削減することができるので、無停電電源装置の部品点数を削減することができる。また、一の相間極性パルス信号と他の相間極性パルス信号とは、通電期間の位相が互いに電気角の略60度分ずれるため、一の相間極性パルス信号と他の相間極性パルス信号とを組み合わせることにより、互いに通電期間が電気角の略60度分オーバーラップする順方向ゲート指令信号と逆方向ゲート指令信号とを生成することができる。その結果、通電期間がオーバーラップする期間では、順方向サイリスタまたは逆方向サイリスタがリップルを遮らずに(失弧せずに)、リップルを通過させることができるので、順方向サイリスタまたは逆方向サイリスタの失弧に起因する電流または電圧の歪みの発生を抑制することができる。
上記一の局面による無停電電源装置において、好ましくは、ゲート指令信号出力部は、一の相間極性パルス信号と他の相間極性パルス信号のレベルを反転した信号との論理和である第1論理和信号に基づいて、順方向ゲート指令信号を出力するとともに、一の相間極性パルス信号のレベルを反転した信号と他の相間極性パルス信号との論理和である第2論理和信号に基づいて、逆方向ゲート指令信号を出力する。このように構成すれば、第1論理和信号および第2論理和信号は、相間極性パルス信号の通電期間が電気角略60度分延長された信号と同一の長さの期間となるので、第1論理和信号および第2論理和信号を生成することにより、順方向サイリスタまたは逆方向サイリスタが失弧するのを抑制することが可能な順方向ゲート指令信号および逆方向ゲート指令信号を容易に出力することができる。
上記一の局面による無停電電源装置において、好ましくは、所定の周波数の出力パルス信号を出力する発振器をさらに備え、ゲート指令信号出力部は、第1論理和信号と出力パルス信号との論理積を、順方向ゲート指令信号として出力するとともに、第2論理和信号と出力パルス信号との論理積を、逆方向ゲート指令信号として出力する。このように構成すれば、順方向ゲート指令信号および逆方向ゲート指令信号を出力パルス信号に応じたパルス列として出力する場合にも、順方向サイリスタまたは逆方向サイリスタが失弧するのを抑制することが可能な順方向ゲート指令信号および逆方向ゲート指令信号を容易に出力することができる。
上記一の局面による無停電電源装置において、好ましくは、インバータ回路は、負荷に出力される出力電力の力率が入力電源からの交流電力よりも大きくなるように、入力電源からの交流電力に無効電力を重畳させるように構成されており、順方向サイリスタおよび逆方向サイリスタは、順方向ゲート指令信号および逆方向ゲート指令信号に基づいて、略無瞬断で、少なくとも入力電源による給電からインバータ回路による給電に切り替える。このように構成すれば、順方向サイリスタまたは逆方向サイリスタが失弧するのを抑制しながら、負荷への電力の供給を停止することなく、少なくとも入力電源による給電からインバータ回路による給電に切り替えることができる。なお、本願明細書では、「略無瞬断」とは、たとえば、力率が0.9以上の状態で、電力の供給が切り換えられることを意味し、力率が1の状態で切り替えること以外も含む広い概念を意味するものとして記載している。
上記一の局面による無停電電源装置において、好ましくは、相間極性パルス信号出力部は、第1の基板に設けられており、ゲート指令信号出力部は、第1の基板とは別個に設けられた第2の基板に設けられており、第1の基板と第2の基板との間を接続するとともに、相間極性パルス信号を伝達するケーブルをさらに備える。このように構成すれば、1の基板と第2の基板とを離間して配置した場合でも、ケーブルを用いて相間極性パルス信号を容易に第2の基板に伝達させることができる。
本発明によれば、上記のように、ケーブルや端子等の部品点数を削減することができる。
以下、本発明を具体化した実施形態を図面に基づいて説明する。
(無停電電源装置の全体構成)
図1および図2を参照して、一実施形態による無停電電源装置100(UPS:Uninterruptible Power Supply)の構成について説明する。
図1および図2を参照して、一実施形態による無停電電源装置100(UPS:Uninterruptible Power Supply)の構成について説明する。
無停電電源装置100は、たとえば、コンピュータ等の重要負荷の電源装置として構成されている。すなわち、無停電電源装置100は、入力電源101(たとえば、商用電源)が停電または入力電源101の相間で短絡が生じた場合であっても、バッテリー102からの電力を用いて、負荷103への電力供給を継続するように構成されている。
図1に示すように、無停電電源装置100は、コンバータ回路1と、インバータ回路2と、チョッパ回路3と、バイパス回路4と、切替制御部5とを備える。そして、バイパス回路4には、サイリスタ回路10が設けられている。ここで、本実施形態では、サイリスタ回路10は、バイパス回路4の複数の相の各々に設けられ、入力電源101からの交流電力の電圧変動に基づく切替制御部5の指令に応じて、入力電源101およびインバータ回路2のうちの少なくとも入力電源101による給電(図2(a)のエコモード給電)と、インバータ回路2による給電(図2(b)のインバータ給電)とを切り替える順方向サイリスタ11と、逆方向サイリスタ12とを含む。なお、エコモード給電は、バイパス回路4を用いるため、コンバータ回路1等を経由しない分、無停電電源装置100の消費電力が低減されている。
コンバータ回路1は、複数の相(たとえば、3相)を有する入力電源101からの交流電力を直流電力に変換するように構成されている。具体的には、コンバータ回路1は、入力電源101とバッテリー102との間で、かつ、入力電源101とインバータ回路2との間に配置されている。
インバータ回路2は、コンバータ回路1からの直流電力、または、チョッパ回路3を介したバッテリー102からの直流電力を交流電力に変換するように構成されている。具体的には、インバータ回路2は、コンバータ回路1と負荷103との間で、かつ、チョッパ回路3と負荷103との間に配置されている。また、インバータ回路2は、バイパス回路4とサイリスタ回路10の出力側で接続されている。
そして、インバータ回路2は、エコモード給電の際に、負荷103に出力される出力電力の力率が入力電源101からの交流電力よりも大きくなるように、入力電源101からの交流電力に無効電力を重畳させるように構成されている。また、インバータ回路2は、インバータ給電の際に、入力電源101が停電していない場合は、コンバータ回路1からの直流電力を交流電力に変換して、変換した交流電力を負荷103に供給するように構成されている。また、インバータ回路2は、インバータ給電の際に、入力電源101が停電している場合は、チョッパ回路3(バッテリー102)からの直流電力を交流電力に変換して、変換した交流電力を負荷103に供給するように構成されている。
チョッパ回路3は、コンバータ回路1とインバータ回路2との間に接続されている。また、チョッパ回路3は、コンバータ回路1とバッテリー102との間に配置されているとともに、インバータ回路2とバッテリー102との間に配置されている。そして、チョッパ回路3は、コンバータ回路1からの直流電力をバッテリー102の充電に適した電圧値に変換してバッテリー102に供給するとともに、バッテリー102から放電された直流電力の電圧値を昇圧して、インバータ回路2に供給するように構成されている。
バイパス回路4は、コンバータ回路1、インバータ回路2およびチョッパ回路3を経由せずに、入力電源101と負荷103とを接続する回路として構成されている。
サイリスタ回路10は、3相の各相において、順方向サイリスタ11と逆方向サイリスタ12とが逆並列に接続されている。具体的には、図3に示すように、順方向サイリスタ11は、U相順方向ゲート指令信号S1uに基づいて動作するU相順方向サイリスタ11uと、V相順方向ゲート指令信号S1vに基づいて動作するV相順方向サイリスタ11vと、W相順方向ゲート指令信号S1wに基づいて動作するW相順方向サイリスタ11wとを含む。
逆方向サイリスタ12は、U相順方向サイリスタ11uに逆並列に接続されU相逆方向ゲート指令信号S2uに基づいて動作するU相逆方向サイリスタ12uと、V相順方向サイリスタ11vに逆並列に接続されV相逆方向ゲート指令信号S2vに基づいて動作するV相逆方向サイリスタ12vと、W相順方向サイリスタ11wに逆並列に接続されW相逆方向ゲート指令信号S2wに基づいて動作するW相逆方向サイリスタ12wとを含む。なお、以下の説明では、U相順方向ゲート指令信号S1u、V相順方向ゲート指令信号S1v、および、W相順方向ゲート指令信号S1wを区別しない場合には、順方向ゲート指令信号S1として、U相逆方向サイリスタ12u、V相逆方向ゲート指令信号S2v、および、W相逆方向ゲート指令信号S2wを区別しない場合には、逆方向ゲート指令信号S2として記載する。
(サイリスタ回路の制御に関する構成)
図3および図4に示すように、切替制御部5は、順方向ゲート指令信号S1、および、逆方向ゲート指令信号S2をサイリスタ回路10に伝達することにより、サイリスタ回路10を駆動させるゲート駆動回路20を含む。また、ゲート駆動回路20は、入力電源101の電圧変動を取得する電圧検出部21を含む。そして、ゲート駆動回路20は、電圧検出部21により取得された電圧変動の大きさが所定のしきい値以内の場合には、エコモード給電を行うとともに、電圧変動の大きさが所定のしきい値を超えた場合には、エコモード給電からインバータ給電に切り替えるように、サイリスタ回路10の動作を制御するように構成されている。
図3および図4に示すように、切替制御部5は、順方向ゲート指令信号S1、および、逆方向ゲート指令信号S2をサイリスタ回路10に伝達することにより、サイリスタ回路10を駆動させるゲート駆動回路20を含む。また、ゲート駆動回路20は、入力電源101の電圧変動を取得する電圧検出部21を含む。そして、ゲート駆動回路20は、電圧検出部21により取得された電圧変動の大きさが所定のしきい値以内の場合には、エコモード給電を行うとともに、電圧変動の大きさが所定のしきい値を超えた場合には、エコモード給電からインバータ給電に切り替えるように、サイリスタ回路10の動作を制御するように構成されている。
ここで、本実施形態では、サイリスタ回路10は、順方向ゲート指令信号S1および逆方向ゲート指令信号S2に基づいて、略無瞬断で、入力電源101による給電(エコモード給電)からインバータ回路2による給電(インバータ給電)に切り替えるように構成されている。なお、本実施形態では、「略無瞬断」とは、たとえば、力率が0.9以上の状態で、エコモード給電からインバータ給電に切り替えられることを意味するものとして記載している。
具体的には、インバータ回路2は、無瞬断に給電を切り替えるために、インバータ回路2の出力電圧が入力電源101の電圧と同期されている。すなわち、本実施形態では、図5(a)に示すように、インバータ回路2は、負荷103に出力される出力電力の力率を入力電源101からの交流電力よりも大きくなるように、入力電源101からの交流電力に無効電力を重畳させるように構成されている。好ましくは、インバータ回路2は、入力電源101からの交流電力に無効電力を重畳させて力率を略1(0.9以上1以下)にするように構成されている。より好ましくは、インバータ回路2は、無効電力の重畳に加えリップル等をフィルタリングする、アクティブフィルタ動作を行うように構成されている。なお、図5(a)のVuは、U相の相電圧を示し、Iuは、U相の相電流を示している。また、図5では、U相に関するタイミングチャートを示しているが、V相およびW相においても、U相と同様である。
また、ゲート駆動回路20は、リプルを発生させる負荷103に対して給電を行う場合に、サイリスタ回路10が失弧して、バイパス回路4に流れる電流や負荷103に印加される電圧を歪ませないように構成されている。すなわち、本実施形態では、ゲート駆動回路20は、順方向ゲート指令信号S1(図5(i)参照)と、順方向ゲート指令信号S1の通電期間と通電期間がオーバーラップする逆方向ゲート指令信号S2(図5(k)参照)とを出力するように構成されている。
具体的には、ゲート駆動回路20は、順方向ゲート指令信号S1を、相電圧(図5(a)参照)の立上りのゼロクロス時点の電気角30度(以下、単に「30度」)前から立下りのゼロクロス時点の30度後までを点弧する期間(導通期間)とし、逆方向ゲート指令信号S2を、相電圧の立下りのゼロクロス時点の30度前から立上りのゼロクロス時点の30度後までを点弧する期間(導通期間)とする。これにより、相電圧のゼロクロス時点の±30度の期間(60度の期間)がオーバーラップする期間となり、この期間中の相(サイリスタ回路10)は、順方向および逆方向のいずれの方向にも電流が通過可能となる。
なお、オーバーラップする期間を60度よりも大きく構成した場合では、U相順方向ゲート指令信号S1u、U相逆方向ゲート指令信号S2u、V相順方向ゲート指令信号S1v、および、V相逆方向ゲート指令信号S2vが同時に通電される期間が発生する。この場合に、サイリスタ回路の入力電源側で短絡が生じた場合、短絡した回路を介して、インバータ回路が短絡してしまう期間が生じるため、この期間では、エコモード給電からインバータ給電に切り替えることができない。この点に対して、本実施形態の無停電電源装置100では、オーバーラップする期間が電気角60度となるため、いずれの期間においてもインバータ回路2が短絡せずに、略無瞬断で、エコモード給電からインバータ給電に切り替えることが可能である。
(ゲート指令信号の出力に関する構成)
図4に示すように、ゲート駆動回路20は、電圧検出部21と、制御回路22と、発振器23と、ゲート指令信号出力部30と含む。また、本実施形態では、ゲート駆動回路20は、制御基板41と、制御基板41と別個に設けられたゲート指令基板42とを備える。そして、ゲート駆動回路20は、制御基板41とゲート指令基板42とを接続するケーブル43と、ゲート指令基板42とサイリスタ回路10とを接続するケーブル44とを備える。なお、制御回路22は、特許請求の範囲の「相間極性パルス信号出力部」の一例である。また、制御基板41は、特許請求の範囲の「第1の基板」の一例である。また、ゲート指令基板42は、特許請求の範囲の「第2の基板」の一例である。
図4に示すように、ゲート駆動回路20は、電圧検出部21と、制御回路22と、発振器23と、ゲート指令信号出力部30と含む。また、本実施形態では、ゲート駆動回路20は、制御基板41と、制御基板41と別個に設けられたゲート指令基板42とを備える。そして、ゲート駆動回路20は、制御基板41とゲート指令基板42とを接続するケーブル43と、ゲート指令基板42とサイリスタ回路10とを接続するケーブル44とを備える。なお、制御回路22は、特許請求の範囲の「相間極性パルス信号出力部」の一例である。また、制御基板41は、特許請求の範囲の「第1の基板」の一例である。また、ゲート指令基板42は、特許請求の範囲の「第2の基板」の一例である。
制御基板41には、電圧検出部21および制御回路22が設けられている。ゲート指令基板42には、発振器23とゲート指令信号出力部30とが設けられている。そして、制御基板41は、サイリスタ回路10からゲート指令基板42よりも離れて配置されている。すなわち、ゲート指令基板42は、制御基板41よりもサイリスタ回路10側に配置されている。これにより、制御基板41がサイリスタ回路10から離間している分、サイリスタ回路10の動作に伴うノイズの影響を抑制することが可能になる。また、ゲート指令基板42がサイリスタ回路10に比較的近い位置に配置される分、順方向ゲート指令信号S1および逆方向ゲート指令信号S2の波形が崩れない状態で、サイリスタ回路10に伝達することができる。
電圧検出部21は、図4に示すように、入力電源101に接続されており、各相間電圧(線間電圧)を検出するように構成されている。具体的には、電圧検出部21は、UV間電圧Vuv、VW間電圧Vvw、および、WU間電圧Vwuを取得するとともに、取得した電圧の情報を制御回路22に伝達するように構成されている。なお、UV間電圧Vuv、VW間電圧Vvw、および、WU間電圧Vwuは、略正弦波であり、互いに位相が電気角60度分進むか、または、遅れた波形を有する。
制御回路22は、UV間電圧Vuv、VW間電圧Vvw、および、WU間電圧Vwuに基づいて、UV間極性パルス信号S11uv、VW間極性パルス信号S11vw、および、WU間極性パルス信号S11wuを生成するように構成されている。たとえば、制御回路22は、図5(b)および(c)に示すように、UV間電圧Vuvの電圧値が正となる期間を通電期間(ハイレベル)として、UV間電圧Vuvの電圧値が負となる期間を切断期間(ローレベル)として、UV間極性パルス信号S11uvを生成するように構成されている。
そして、図4に示すように、制御回路22は、3つの出力端子(I/Oポート)からケーブル43を介して、ゲート指令信号出力部30にUV間極性パルス信号S11uv、VW間極性パルス信号S11vw、および、WU間極性パルス信号S11wuを出力するように構成されている。
ここで、本実施形態では、ゲート指令信号出力部30は、一の相間極性パルス信号と他の相間極性パルス信号とを組み合わせることにより、順方向サイリスタ11を動作させる順方向ゲート指令信号S1と、逆方向サイリスタ12を動作させる逆方向ゲート指令信号S2とを出力するように構成されている。そして、逆方向ゲート指令信号S2の通電期間は、順方向ゲート指令信号S1の通電期間とオーバーラップするように構成されている。
そして、本実施形態では、ゲート指令信号出力部30は、一の相間極性パルス信号と他の相間極性パルス信号のレベルを反転した信号(論理否定信号)との論理和である論理和信号S31、S33およびS35に基づいて、順方向ゲート指令信号S1を出力するとともに、一の相間極性パルス信号のレベルを反転した信号と他の相間極性パルス信号との論理和である論理和信号S32、S34およびS36に基づいて、逆方向ゲート指令信号S2を出力するように構成されている。
詳細には、ゲート指令信号出力部30には、ゲートパルス生成回路31と、パルストランス駆動回路32と、パルストランス33とが設けられている。
図6に示すように、ゲートパルス生成回路31は、UV間極性パルス信号S11uvの論理否定信号S12uv(レベルが反転された信号)を出力するNOTゲートG11と、VW間極性パルス信号S11vwの論理否定信号S12vwを出力するNOTゲートG12と、WU間極性パルス信号S11wuの論理否定信号S12wuを出力するNOTゲートG13とを含む。
そして、ゲートパルス生成回路31には、UV間極性パルス信号S11uvとWU間極性パルス信号S11wuの論理否定信号S12wuとの論理和信号S31を出力するORゲートG21と、UV間極性パルス信号S11uvの論理否定信号S12uvとWU間極性パルス信号S11wuとの論理和信号S32を出力するORゲートG22と、VW間極性パルス信号S11vwとUV間極性パルス信号S11uvの論理否定信号S12uvとの論理和信号S33を出力するORゲートG23と、VW間極性パルス信号S11vwの論理否定信号S12vwとUV間極性パルス信号S11uvとの論理和信号S34を出力するORゲートG24と、WU間極性パルス信号S11wuとVW間極性パルス信号S11vwの論理否定信号S12vwとの論理和信号S35を出力するORゲートG25と、WU間極性パルス信号S11wuの論理否定信号S12wuとVW間極性パルス信号S11vwとの論理和信号S36を出力するORゲートG26とが設けられている。
ここで、UV間極性パルス信号S11uv(図5(c))は、論理否定信号S12wu(図5(g))に対して電気角60度進んだ波形となる。そして、UV間電圧Vuv(UV極性パルス信号S20uv)は、U相電圧Vu(図5(a))に対して電気角30度進んだ波形となる。したがって、論理和信号S31(図5(h))は、U相電圧Vuの立上りのゼロクロス時点よりも30度分前からハイレベル(通電期間)となる(30度分延長される)とともに、U相電圧Vuの立下りのゼロクロス時点よりも30度分後までハイレベルとなる(30度分延長される)。論理和信号S32(図5(j))は、論理和信号S31と同様に、U相電圧Vuの立下りのゼロクロス時点よりも30度分前からハイレベルとなる(30度分延長される)とともに、U相電圧Vuの立上りのゼロクロス時点よりも30度分後までハイレベルとなる(30度分延長される)。なお、論理和信号S33〜S36についても、同様に、対応する相電圧の前後30度分延長された波形となる。
これにより、論理和信号S31と論理和信号S32とは、互いに60度分オーバーラップする期間を有する。論理和信号S33と論理和信号S34とは、互いに60度分オーバーラップする期間を有する。論理和信号S35と論理和信号S36とは、互いに60度分オーバーラップする期間を有する。
図6に示すように、本実施形態では、発振器23は、所定の周波数の出力パルス信号S20を出力するように構成されている。所定の周波数は、たとえば、順方向サイリスタ11または逆方向サイリスタ12を点弧するのに十分なパルス幅で、かつ、パルストランス33を飽和させないパルス幅となる周波数(たとえば、10kHz)に設定されている。
そして、ゲートパルス生成回路31には、論理和信号S31と出力パルス信号S20との論理積信号S41を出力するANDゲートG31と、論理和信号S32と出力パルス信号S20との論理積信号S42を出力するANDゲートG32と、論理和信号S33と出力パルス信号S20との論理積信号S43を出力するANDゲートG33と、論理和信号S34と出力パルス信号S20との論理積信号S44を出力するANDゲートG34と、論理和信号S35と出力パルス信号S20との論理積信号S45を出力するANDゲートG35と、論理和信号S36と出力パルス信号S20との論理積信号S46を出力するANDゲートG36とが設けられている。
図4に示すように、ゲートパルス生成回路31は、論理積信号S41〜S46をパルストランス駆動回路32に伝達するように構成されている。そして、パルストランス駆動回路32は、論理積信号S41〜S46のそれぞれに対応して、パルストランス33の一次巻線側に電流を流すことにより、パルストランス33の2次巻線側から順方向ゲート指令信号S1および逆方向ゲート指令信号S2(ゲート駆動信号)が出力される。そして、パルストランス33は、ケーブル44を介して、サイリスタ回路10に、順方向ゲート指令信号S1および逆方向ゲート指令信号S2を伝達するように構成されている。
より具体的には、図7に示すように、ゲートパルス生成回路31は、たとえば、トランジスタアレイと、複数のダイオードとを含む。たとえば、ゲートパルス生成回路31には、論理積信号S41およびS42の生成のために、トランジスタT1〜T9、および、ダイオードD1およびD2が設けられている。また、ゲートパルス生成回路31の論理積信号S43〜S46の生成のための構成は、論理積信号S41およびS42の生成のための構成と同様であるため、説明を省略する。
トランジスタT1〜T9は、それぞれ、回路用電源電圧Vccが印加されている。トランジスタT1およびT8のベースは、発振器23に接続されており、トランジスタT1およびT8のベースに出力パルス信号S20が入力される。トランジスタT3のベースは、制御回路22に接続されており、WU間極性パルス信号S11wuが入力される。トランジスタT6のベースは、制御回路22に接続されており、UV間極性パルス信号S11uvが入力される。そして、トランジスタT4のベースは、トランジスタT3のコレクタに接続されている。トランジスタT5のベースは、トランジスタT4のコレクタおよびトランジスタT6のコレクタに接続されている。トランジスタT7のベースは、ダイオードD1を介して、トランジスタT3のコレクタに接続されているとともに、ダイオードD2を介して、UV間極性パルス信号S11uvが入力される。トランジスタT2のベースは、トランジスタT1のコレクタおよびトランジスタT5のコレクタが接続されている。トランジスタT9のベースは、トランジスタT7のコレクタおよびトランジスタT8のコレクタが接続されている。そして、トランジスタT2のコレクタのレベルが反転されて、ゲートパルス生成回路31から論理積信号S41が出力される。また、そして、トランジスタT9のコレクタのレベルが反転されて、ゲートパルス生成回路31から論理積信号S42が出力される。
(ゲート指令信号出力部の動作)
次に、図4および図7を参照して、ゲート指令信号出力部30の動作について説明する。なお、順方向ゲート指令信号S1vおよびS1wと、逆方向ゲート指令信号S2vおよびS2wとは、以下に説明する順方向ゲート指令信号S1uおよび逆方向ゲート指令信号S2uと同様の動作により出力されるため、説明を省略する。
次に、図4および図7を参照して、ゲート指令信号出力部30の動作について説明する。なお、順方向ゲート指令信号S1vおよびS1wと、逆方向ゲート指令信号S2vおよびS2wとは、以下に説明する順方向ゲート指令信号S1uおよび逆方向ゲート指令信号S2uと同様の動作により出力されるため、説明を省略する。
〈順方向ゲート指令信号の通電期間〉
図7に示すように、UV間極性パルス信号S11uvがハイレベルの時、トランジスタT6がオンするため、トランジスタT5はオフする。この時、トランジスタT1およびT2が、出力パルス信号S20に合わせて動作することにより、出力パルス信号S20のレベルと同一のレベルがトランジスタT2から出力される。
図7に示すように、UV間極性パルス信号S11uvがハイレベルの時、トランジスタT6がオンするため、トランジスタT5はオフする。この時、トランジスタT1およびT2が、出力パルス信号S20に合わせて動作することにより、出力パルス信号S20のレベルと同一のレベルがトランジスタT2から出力される。
WU間極性パルス信号S11wuがローレベルの時、トランジスタT3がオフするため、トランジスタT4がオンし、トランジスタT5はオフする。この時、トランジスタT1およびT2が、出力パルス信号S20に合わせて動作することにより、出力パルス信号S20のレベルと同一のレベルがトランジスタT2から出力される。
そして、トランジスタT2からの出力のレベルが反転されて、論理積信号S41としてゲートパルス生成回路31からパルストランス駆動回路32に出力される。そして、論理積信号S41がパルストランス駆動回路32およびパルストランス33を介することにより生成された順方向ゲート指令信号S1uが、サイリスタ回路10に伝達される。
〈順方向ゲート指令信号がローレベルの期間〉
図7に示すように、UV間極性パルス信号S11uvがローレベルの時、トランジスタT6がオフするため、トランジスタT5はオンする。この時、トランジスタT2は、トランジスタT1の出力に関わらずオフするため、トランジスタT2の出力はハイレベルとなる。
図7に示すように、UV間極性パルス信号S11uvがローレベルの時、トランジスタT6がオフするため、トランジスタT5はオンする。この時、トランジスタT2は、トランジスタT1の出力に関わらずオフするため、トランジスタT2の出力はハイレベルとなる。
WU間極性パルス信号S11wuがハイレベルの時、トランジスタT3がオンするため、トランジスタT4がオフし、トランジスタT5はオンする。この時、トランジスタT2は、トランジスタT1の出力に関わらずオフするため、トランジスタT2の出力はハイレベルとなる。
そして、トランジスタT2のハイレベルの出力が反転されて(ローレベルとして)、ゲートパルス生成回路31からパルストランス駆動回路32に出力される。すなわち、ローレベルの順方向ゲート指令信号S1uが、サイリスタ回路10に伝達される。
〈逆方向ゲート指令信号の通電期間〉
図7に示すように、UV間極性パルス信号S11uvがローレベルの時、トランジスタT7がオフする。この時、トランジスタT8およびT9が、出力パルス信号S20に合わせて動作することにより、出力パルス信号S20のレベルと同一のレベルがトランジスタT9から出力される。
図7に示すように、UV間極性パルス信号S11uvがローレベルの時、トランジスタT7がオフする。この時、トランジスタT8およびT9が、出力パルス信号S20に合わせて動作することにより、出力パルス信号S20のレベルと同一のレベルがトランジスタT9から出力される。
WU間極性パルス信号S11wuがハイレベルの時、トランジスタT3がオンするため、トランジスタT7がオフする。この時、トランジスタT8およびT9が、出力パルス信号S20に合わせて動作することにより、出力パルス信号S20のレベルと同一のレベルがトランジスタT9から出力される。
そして、トランジスタT9からの出力のレベルが反転されて、論理積信号S42としてゲートパルス生成回路31からパルストランス駆動回路32に出力される。そして、論理積信号S42がパルストランス駆動回路32およびパルストランス33を介することにより生成された逆方向ゲート指令信号S2uが、サイリスタ回路10に伝達される。なお、逆方向ゲート指令信号S2uの通電期間が、順方向ゲート指令信号S1uの通電期間と電気角60度分オーバーラップする状態となっている。
〈逆方向ゲート指令信号がローレベルの期間〉
図7に示すように、UV間極性パルス信号S11uvがハイレベルの時、トランジスタT7がオンする。この時、トランジスタT9は、トランジスタT8の出力に関わらずオフするため、トランジスタT9の出力はハイレベルとなる。
図7に示すように、UV間極性パルス信号S11uvがハイレベルの時、トランジスタT7がオンする。この時、トランジスタT9は、トランジスタT8の出力に関わらずオフするため、トランジスタT9の出力はハイレベルとなる。
WU間極性パルス信号S11wuがローレベルの時、トランジスタT3がオフするため、トランジスタT7がオンする。この時、トランジスタT9は、トランジスタT8の出力に関わらずオフするため、トランジスタT9の出力はハイレベルとなる。
そして、トランジスタT9のハイレベルの出力が反転されて(ローレベルとして)、ゲートパルス生成回路31からパルストランス駆動回路32に出力される。すなわち、ローレベルの逆方向ゲート指令信号S2uが、サイリスタ回路10に伝達される。
[本実施形態の効果]
本実施形態では、以下のような効果を得ることができる。
本実施形態では、以下のような効果を得ることができる。
本実施形態では、上記のように、ゲート指令信号出力部30を、一の相間極性パルス信号と他の相間極性パルス信号とを組み合わせることにより、順方向サイリスタ11を動作させる順方向ゲート指令信号S1と、順方向ゲート指令信号S1とオーバーラップする期間を有し逆方向サイリスタ12を動作させる逆方向ゲート指令信号S2とを出力するように構成する。これにより、制御回路22が配置される制御基板41と、ゲート指令信号出力部30が配置されるゲート指令基板42とを、相極性パルス信号(UV間極性パルス信号S11uv、VW間極性パルス信号S11vwおよびWU間極性パルス信号S11wu)の3本のケーブル43により接続することができる。その結果、ケーブル43の本数および制御回路22の出力端子を、たとえば、6本から3本に削減することができるので、無停電電源装置100の部品点数を削減することができる。また、一の相間極性パルス信号と他の相間極性パルス信号とは、通電期間の位相が互いに電気角の略60度分ずれるため、一の相間極性パルス信号と他の相間極性パルス信号とを組み合わせることにより、互いに通電期間が電気角の略60度分オーバーラップする順方向ゲート指令信号S1と逆方向ゲート指令信号S2とを生成することができる。その結果、通電期間がオーバーラップする期間では、順方向サイリスタ11または逆方向サイリスタ12がリップルを遮らずに(失弧せずに)、リップルを通過させることができるので、順方向サイリスタ11または逆方向サイリスタ12の失弧に起因する電流または電圧の歪みの発生を抑制することができる。
ここで、本実施形態とは別の構成として、ケーブルの本数および制御回路の出力端子を削減するために、3つの相間極性パルス信号を生成する制御回路を制御基板に設けて、3つの相間極性パルス信号を所定時間延長する延長回路とゲートパルス生成回路とパルストランスとをゲート指令基板に設ける無停電電源装置の構成が考えられる。この場合、この無停電電源装置では、延長された3つの相間極性パルス信号が、パルストランスに入力されて、順方向サイリスタを動作するためのゲート指令信号として、延長された3つの相間極性パルス信号のレベルを反転させた信号(論理否定信号)が、パルストランスに入力されて、逆方向サイリスタを動作するためのゲート指令信号として出力される。
また、上記したように、順方向サイリスタの導通期間と逆方向サイリスタの導通期間とがオーバーラップする期間は、電気角60度以下にする必要がある。すなわち、順方向サイリスタおよび逆方向サイリスタの入力電源側で短絡が生じた場合に、インバータの相間で短絡する場合が生じる。このため、上記延長回路は、最大の周波数(最短のパルス幅)で順方向サイリスタおよび逆方向サイリスタを駆動させる場合における電気角60度分の所定の時間、相間極性パルス信号を延長するように構成される。すなわち、この無停電電源装置では、最大の周波数よりも小さい周波数(最短のパルス幅よりも大きいパルス幅)で順方向サイリスタおよび逆方向サイリスタを駆動させる場合には、ハルス幅(時間)が大きくなる分、所定の時間(一定の時間)に対応する電気角の大きさが小さくなり、通電時間がオーバーラップする期間が電気角60度未満になるという不都合がある。この場合、通電時間がオーバーラップする期間が小さくなる分、順方向サイリスタまたは逆方向サイリスタが失弧しやすくなるという問題点がある。
これに対して、本実施形態では、順方向サイリスタ11および逆方向サイリスタ12を駆動させる周波数(相電圧の周波数)が変化しても、周波数が変化した一の相間極性パルス信号と、周波数が変化した他の相間極性パルス信号とが組み合わされるので、常に通電期間を電気角の略60度分オーバーラップさせることができる。その結果、相間極性パルス信号を所定時間分延長する延長回路を設ける場合と異なり、最大の周波数よりも小さい周波数(最短のパルス幅よりも大きいパルス幅)で順方向サイリスタ11および逆方向サイリスタ12を駆動させた場合でも、オーバーラップする期間が電気角60度未満になるのを抑制することができる。したがって、部品点数を削減しながら、通電期間がオーバーラップする期間が電気角60度未満になるのを抑制することにより、順方向サイリスタ11または逆方向サイリスタ12が失弧するのをより確実に抑制することができる。
また、本実施形態では、上記のように、ゲート指令信号出力部30を、一の相間極性パルス信号と他の相間極性パルス信号のレベルを反転した信号との論理和である論理和信号S31、S33およびS35に基づいて、順方向ゲート指令信号S1を出力するとともに、一の相間極性パルス信号のレベルを反転した信号と他の相間極性パルス信号との論理和である論理和信号S32、S34およびS36に基づいて、逆方向ゲート指令信号S2を出力するように構成する。これにより、論理和信号S31(S33、S35)と論理和信号S32(S34、S36)は、相間極性パルス信号の通電期間が電気角略60度分延長された信号と同一の長さの期間となるので、順方向サイリスタ11および逆方向サイリスタ12が失弧するのを抑制することが可能な順方向ゲート指令信号S1および逆方向ゲート指令信号S2を容易に出力することができる。
また、本実施形態では、上記のように、無停電電源装置100に、所定の周波数の出力パルス信号S20を出力する発振器23をさらに備ける。そして、ゲート指令信号出力部30を、論理和信号S31(S33、S35)と出力パルス信号S20との論理積信号S41(S43、S45)を、順方向ゲート指令信号S1u(S1v、S1w)として出力するとともに、論理和信号S32(S34、S36)と出力パルス信号S20との論理積信号S42(S44、S46)を、逆方向ゲート指令信号S2u(S2v、S2w)として出力するように構成する。これにより、順方向ゲート指令信号S1および逆方向ゲート指令信号S2を出力パルス信号S20に応じたパルス列として出力する場合にも、順方向サイリスタ11または逆方向サイリスタ12が失弧するのを抑制することが可能な順方向ゲート指令信号S1および逆方向ゲート指令信号S2を容易に出力することができる。
また、本実施形態では、上記のように、インバータ回路2を、負荷103に出力される出力電力の力率を入力電源101からの交流電力よりも大きくなるように、入力電源101からの交流電力に無効電力を重畳させるように構成し、順方向サイリスタ11および逆方向サイリスタ12を、順方向ゲート指令信号S1および逆方向ゲート指令信号S2に基づいて、略無瞬断で、エコモード給電からインバータ給電に切り替えるように構成する。これにより、順方向サイリスタ11または逆方向サイリスタ12が失弧するのを抑制しながら、負荷103への電力の供給を停止することなく、エコモード給電からインバータ給電に切り替えることができる。そして、一の相間極性パルス信号と他の相間極性パルス信号とを組み合わせることにより、順方向ゲート指令信号S1の通電期間と逆方向ゲート指令信号S2の通電期間とがオーバーラップする期間は、電気角60度よりも大きくならないので、エコモード給電からインバータ給電に、略無瞬断で切り替えた場合でも、インバータ回路2の相間で短絡することを抑制することができる。
また、本実施形態では、上記のように、制御回路22を、制御基板41に設けて、ゲート指令信号出力部30を、制御基板41とは別個に設けられたゲート指令基板42に設ける。また、無停電電源装置100に、制御基板41とゲート指令基板42との間を接続するとともに、相間極性パルス信号(S11uv、S11vwおよびS11wu)を伝達するケーブル43をさらに設ける。これにより、制御基板41とゲート指令基板42とを離間して配置した場合でも、ケーブル43を用いて相間極性パルス信号を容易にゲート指令基板42に伝達させることができる。
[変形例]
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更(変形例)が含まれる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更(変形例)が含まれる。
たとえば、上記実施形態では、エコモード給電の際に、バイパス回路を介した入力電源からの交流電力に、インバータ回路により無効電力を重畳させる例を示したが、本発明はこれに限られない。すなわち、負荷に供給する交流電力の力率が略1の状態であれば、エコモード給電の際に、入力電源からの交流電力のみを負荷に供給してもよい。
また、上記実施形態では、発振器を無停電電源装置に設けて、ゲート指令信号出力部を、パルス列として構成される順方向ゲート指令信号および逆方向ゲート指令信号を出力するように構成する例を示したが、本発明はこれに限られない。たとえば、パルストランスが飽和しなければ、発振器を設けずに、ゲート指令信号出力部を、ゲートパルス生成回路からの論理和信号をパルストランス駆動回路およびパルストランスに入力して、順方向ゲート指令信号および逆方向ゲート指令信号を出力するように構成してもよい。
また、上記実施形態では、図6に示すゲートパルス生成回路の論理回路の構成を、図7に示すトランジスタアレイにより実現する例を示したが、本発明はこれに限られない。すなわち、図6に示すゲートパルス生成回路の論理回路が構成されていればよく、その他の電子部品を用いて図6のゲートパルス生成回路の論理回路の構成が実現されていてもよい。なお、トランジスタアレイを用いれば、部品点数の増加を抑制した状態で、ゲートパルス生成回路を構成することが可能になる。
1 コンバータ回路
2 インバータ回路
4 バイパス回路
11、11u、11v、11w 順方向サイリスタ
12、12u、12v、12w 逆方向サイリスタ
22 制御回路(相間極性パルス信号出力部)
23 発振器
30 ゲート指令信号出力部
41 制御基板(第1の基板)
42 ゲート指令基板(第2の基板)
43 ケーブル
100 無停電電源装置
101 入力電源
102 バッテリー
2 インバータ回路
4 バイパス回路
11、11u、11v、11w 順方向サイリスタ
12、12u、12v、12w 逆方向サイリスタ
22 制御回路(相間極性パルス信号出力部)
23 発振器
30 ゲート指令信号出力部
41 制御基板(第1の基板)
42 ゲート指令基板(第2の基板)
43 ケーブル
100 無停電電源装置
101 入力電源
102 バッテリー
Claims (5)
- 複数の相を有する入力電源からの交流電力を直流電力に変換するコンバータ回路と、
前記コンバータ回路からの前記直流電力またはバッテリーからの直流電力を交流電力に変換するインバータ回路と、
前記入力電源と負荷とを接続するバイパス回路と、
前記バイパス回路の前記複数の相の各々に設けられ、前記入力電源からの交流電力の電圧変動に基づいて、前記入力電源および前記インバータ回路のうちの少なくとも前記入力電源による給電と、前記インバータ回路による給電とを切り替える、順方向サイリスタおよび逆方向サイリスタと、
前記入力電源の相間電圧に基づいて相間極性パルス信号を出力する相間極性パルス信号出力部と、
一の前記相間極性パルス信号と他の前記相間極性パルス信号とを組み合わせることにより、前記順方向サイリスタを動作させる順方向ゲート指令信号と、前記順方向ゲート指令信号の通電期間と通電期間がオーバーラップする前記逆方向サイリスタを動作させる逆方向ゲート指令信号とを出力するゲート指令信号出力部とを備える、無停電電源装置。 - 前記ゲート指令信号出力部は、前記一の相間極性パルス信号と前記他の相間極性パルス信号のレベルを反転した信号との論理和である第1論理和信号に基づいて、前記順方向ゲート指令信号を出力するとともに、前記一の相間極性パルス信号のレベルを反転した信号と前記他の相間極性パルス信号との論理和である第2論理和信号に基づいて、前記逆方向ゲート指令信号を出力する、請求項1に記載の無停電電源装置。
- 所定の周波数の出力パルス信号を出力する発振器をさらに備え、
前記ゲート指令信号出力部は、前記第1論理和信号と前記出力パルス信号との論理積を、前記順方向ゲート指令信号として出力するとともに、前記第2論理和信号と前記出力パルス信号との論理積を、前記逆方向ゲート指令信号として出力する、請求項2に記載の無停電電源装置。 - 前記インバータ回路は、前記負荷に出力される出力電力の力率が前記入力電源からの交流電力よりも大きくなるように、前記入力電源からの交流電力に無効電力を重畳させるように構成されており、
前記順方向サイリスタおよび前記逆方向サイリスタは、前記順方向ゲート指令信号および前記逆方向ゲート指令信号に基づいて、略無瞬断で、少なくとも前記入力電源による給電から前記インバータ回路による給電に切り替える、請求項1〜3のいずれか1項に記載の無停電電源装置。 - 前記相間極性パルス信号出力部は、第1の基板に設けられており、
前記ゲート指令信号出力部は、前記第1の基板とは別個に設けられた第2の基板に設けられており、
前記第1の基板と前記第2の基板との間を接続するとともに、前記相間極性パルス信号を伝達するケーブルをさらに備える、請求項1〜4のいずれか1項に記載の無停電電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017122400A JP2019009878A (ja) | 2017-06-22 | 2017-06-22 | 無停電電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017122400A JP2019009878A (ja) | 2017-06-22 | 2017-06-22 | 無停電電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019009878A true JP2019009878A (ja) | 2019-01-17 |
Family
ID=65026962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017122400A Withdrawn JP2019009878A (ja) | 2017-06-22 | 2017-06-22 | 無停電電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019009878A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7432111B2 (ja) | 2020-03-18 | 2024-02-16 | 富士電機株式会社 | 無停電電源システム |
-
2017
- 2017-06-22 JP JP2017122400A patent/JP2019009878A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7432111B2 (ja) | 2020-03-18 | 2024-02-16 | 富士電機株式会社 | 無停電電源システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013051202A1 (ja) | 3レベル電力変換回路システム | |
WO2015198447A1 (ja) | 無停電電源装置 | |
JP2008109727A (ja) | インバータ装置 | |
US9531298B2 (en) | Inverter device | |
WO2017077983A1 (ja) | 電力変換装置 | |
US9397582B2 (en) | Power converter, and inverter device including the power converter | |
JP2007312451A (ja) | マルチレベルコンバータ及びその制御方法 | |
JP5459304B2 (ja) | 電流形電力変換装置 | |
KR20150014349A (ko) | 풀브릿지 전력 변환 장치 | |
JP2015156740A (ja) | 電力変換装置 | |
JP6161998B2 (ja) | 電源装置及びアーク加工用電源装置 | |
JP2019009878A (ja) | 無停電電源装置 | |
JP4888226B2 (ja) | マトリックスコンバータ | |
JP2006121812A (ja) | 電力変換装置の制御方法 | |
JP5071209B2 (ja) | 無停電電源装置 | |
JP2005354781A (ja) | 無停電電源装置 | |
JP5707846B2 (ja) | 電力変換装置 | |
JP2009296830A (ja) | 無停電電源装置 | |
JP4839943B2 (ja) | 直接形電力変換器の制御方法 | |
Anila et al. | Multi level inverter with reduced number of switches for drives | |
JP2005278304A (ja) | 電力供給装置 | |
WO2020066246A1 (ja) | 無停電電源装置 | |
JP2007006568A (ja) | 電源装置 | |
JP2007116819A (ja) | 電圧駆動型半導体素子のゲート駆動回路及びこれを用いた電力変換装置 | |
JP2024068336A (ja) | 故障検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210406 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20210519 |