JP2019002781A - 圧力センサおよび圧力センサの製造方法 - Google Patents

Abstract

【課題】シールド膜による膜応力の影響を除去した圧力センサを提供する。【解決手段】基板１０に設けられた第１導電型のウェル層１２と、ウェル層１２内に設けられた第２導電型の拡散層であって、第１拡散部分１４ａと、第１拡散部分１４ａと対向した第２拡散部分１４ｂとを有する拡散層と、平面視で第１拡散部分１４ａおよび第２拡散部分１４ｂの間に設けられ、金属以外の導電性材料を含む第１導電性膜１６ａ、１６ｂとを備え、拡散層の少なくとも一部の上方には第１導電性膜１６ａ、１６ｂが設けられていない。【選択図】図２

Description

本発明は、圧力センサおよび圧力センサの製造方法に関する。

従来、車載用途の圧力センサにおいて、帯電したガソリンが付着して誤動作することを防止するために、圧力センサ部の全面に金属薄膜やポリシリコン等のシールド膜を設けることが知られている。（例えば、特許文献１〜４参照）。
特許文献１ 特開１９９８−１４２０８９号公報
特許文献２ 特開２００９−０７５０５６号公報
特許文献３ 特許第４４２１５１１号明細書
特許文献４ 特許第５００２４６８号明細書

しかしながら、従来の圧力センサでは、シールド膜にアルミニウム等の金属膜を用いると塑性変形を起こす場合がある。また、圧力センサ部の全面のシールド膜にポリシリコンを用いると膜応力の影響がある。

本発明の第１の態様においては、基板に設けられた第１導電型のウェル層と、ウェル層内に設けられた第２導電型の拡散層であって、第１拡散部分と、第１拡散部分と対向した第２拡散部分とを有する拡散層と、平面視で第１拡散部分および第２拡散部分の間に設けられ、金属以外の導電性材料を含む第１導電性膜とを備える圧力センサを提供する。拡散層の少なくとも一部の上方には第１導電性膜が設けられていなくてよい。

第１拡散部分および第２拡散部分は、互いに接続されてよい。

第１拡散部分および第２拡散部分は、ウェル層により分離されてよい。

第１導電性膜は、第１拡散部分と第２拡散部分との間に設けられたウェル層の上方で配線されてよい。

圧力センサは、ウェル層上に設けられ、平面視で第１導電性膜を囲む素子分離膜と、素子分離膜上に設けられ、第１導電性膜と同一の材料を含む第２導電性膜とを備えてよい。

第１導電性膜は、ポリシリコン膜であってよい。

圧力センサは、同一チップにＭＯＳトランジスタを備えてよい。第１導電性膜は、ＭＯＳトランジスタのゲート電極と同一材料であってよい。

圧力センサは、ウェル層上および拡散層上に設けられた絶縁膜を備えてよい。絶縁膜は、ＭＯＳトランジスタのゲート絶縁膜と同一材料であってよい。

第１導電性膜は、拡散層の上方に設けられていなくてよい。

圧力センサは、第１拡散部分および第２拡散部分がウェル層により分離されて形成された蛇行パターンの抵抗部を備えてよい。抵抗部は、当該圧力センサのホイートストンブリッジの一部をなし、第１導電性膜は、蛇行パターンのウェル層上に形成されてよい。

本発明の第２の態様においては、基板に第１導電型のウェル層を形成する段階と、ウェル層内に、第１拡散部分と、第１拡散部分と対向した第２拡散部分とを有する第２導電型の拡散層を形成する段階と、平面視で第１拡散部分および第２拡散部分に挟まれ、金属以外の導電性材料を有する第１導電性膜を形成する段階とを備える圧力センサの製造方法を提供する。拡散層の少なくとも一部の上方には第１導電性膜が設けられていなくてよい。

拡散層を形成する段階は、第１導電性膜をマスクとしてイオン注入を行う段階を含んでよい。

圧力センサの製造方法は、圧力センサと同一チップにＭＯＳトランジスタを形成する段階を更に備えてよい。第１導電性膜を形成する段階は、ＭＯＳトランジスタのゲート電極と同一プロセスにより実行されてよい。

圧力センサの製造方法は、ウェル層上に絶縁膜を形成する段階を備えてよい。絶縁膜を形成する段階は、ＭＯＳトランジスタのゲート絶縁膜と同一プロセスにより実行されてよい。

拡散層を形成する段階は、ＭＯＳトランジスタのソース又はドレインと同一のプロセスにより実行されてよい。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

実施例１に係る圧力センサ１００の上面図の一例を示す。 圧力センサ１００の回路構成の一例を示す。 圧力センサ１００の断面図の一例を示す。 圧力センサ１００が有するＭＯＳトランジスタの構成の一例を示す。 圧力センサ１００の製造方法の一例を示す。 比較例に係る圧力センサ５００の製造方法を示す。 比較例に係る圧力センサ５００の構造の一例を示す。 圧力センサ５００が有するＭＯＳトランジスタの構造の一例を示す。 圧力センサ５００が有する抵抗部の構造の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。半導体基板の深さ方向をＺ軸とする。また、直交座標系は、本例ではいわゆる右手系である。また、本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。

［実施例１］
図１Ａは、実施例１に係る圧力センサ１００の上面図の一例を示す。本例の圧力センサ１００は、半導体基板のおもて面において拡散層１４および導電性膜１６を備える。圧力センサ１００は、ホイートストンブリッジを構成する４つの抵抗部Ｒａ〜Ｒｄを備える。なお、圧力センサ１００は、圧力を検出するためのダイアフラムを有する。圧力センサ１００は、ダイアフラムに加えられた圧力を、抵抗部Ｒａ〜Ｒｄの抵抗変化として検出する。ダイアフラムおよび抵抗部Ｒａ〜Ｒｄは、圧力センサ１００のセンサ部を構成する。

図１Ｂは、圧力センサ１００の回路構成の一例を示す。抵抗部Ｒａと抵抗部Ｒｃとの間の端子の電圧をＶａとし、抵抗部Ｒａと抵抗部Ｒｂとの間の端子の電圧をＶｂとし、抵抗部Ｒｃと抵抗部Ｒｄとの間の端子の電圧をＶｃとし、抵抗部Ｒｂと抵抗部Ｒｄとの間の端子の電圧をＶｄとする。圧力センサ１００は、ダイアフラムに応じて変化する抵抗部Ｒａ〜Ｒｄの値を、各端子電圧Ｖａ〜Ｖｄから読み取ることにより圧力センサ１００に加えられた圧力を検出する。

図２は、圧力センサ１００の断面図の一例を示す。本例の圧力センサ１００は、基板１０と、ウェル層１２と、拡散層１４と、導電性膜１６と、素子分離膜１８と、絶縁膜２０と、層間絶縁膜２２と、配線２４と、パッシベーション膜２６とを備える。なお、本明細書において、第１導電型をＮ型とし第２導電型をＰ型として説明するが、第１導電型および第２導電型はそれぞれ入れ替えられてもよい。

基板１０は、一例において、ＳｉおよびＳｉＣ等の半導体基板である。本例の基板１０は、第２導電型の半導体基板である。本明細書において、基板１０のおもて面側を上方と称し、基板１０の裏面側を下方と称する。また、本明細書において、平面視とは、基板１０のおもて面と垂直な方向（Ｚ軸方向）からの視点を指す。

ウェル層１２は、第１導電型を有する。ウェル層１２は、基板１０のおもて面に設けられている。ウェル層１２は、基板１０のおもて面にドーパントを注入することにより形成される。

拡散層１４は、第２導電型を有する。拡散層１４は、基板１０のおもて面に形成されている。本例の拡散層１４は、Ｎ型のウェル層１２内に形成されたＰ型の不純物層である。本例の拡散層１４は、拡散層１４ａおよび拡散層１４ｂを含む。拡散層１４ａは、第１拡散部分の一例であり、拡散層１４ｂは、第２拡散部分の一例である。拡散層１４ａおよび拡散層１４ｂは、圧力センサ１００のホイートストンブリッジを構成する４つの抵抗部Ｒａ〜Ｒｄの拡散抵抗の少なくとも一部である。

拡散層１４ａおよび拡散層１４ｂは、互いに対向して設けられている。拡散層１４ａおよび拡散層１４ｂとの間には、拡散層１４ａおよび拡散層１４ｂと異なる導電型のウェル層１２が設けられている。図２の断面図では、拡散層１４ａと拡散層１４ｂとの間にウェル層１２が設けられているが、拡散層１４ａおよび拡散層１４ｂは、互いに接続されていてもよい。例えば、拡散層１４ａおよび拡散層１４ｂは、基板１０のおもて面において接続されている。また、拡散層１４ａおよび拡散層１４ｂは、ウェル層１２により完全に分離されていてもよい。

導電性膜１６は、金属以外の導電性材料で形成されている。例えば、導電性膜１６は、ポリシリコン膜である。導電性膜１６は、基板１０のおもて面の上方に設けられる。図２の断面図では、複数の導電性膜１６が分離して図示されているが、平面視で、互いに接続されていてよい。本例の導電性膜１６は、予め定められた基準電位に設定されている。例えば、導電性膜１６は、ウェル層１２がＮ型の場合に、チップ上の最低電位に接続される。一方、導電性膜１６は、ウェル層１２がＰ型の場合に、チップ上の最高電位に接続されてよい。これにより、導電性膜１６は、電気的なシールド層として機能する。導電性膜１６は、導電性膜１６ａおよび導電性膜１６ｂを有する。

素子分離膜１８は、圧力センサ１００のセンサ領域と他の領域との間を絶縁する。本例の素子分離膜１８は、基板１０の酸化により形成されたＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）膜である。素子分離膜１８は、ウェル層１２上に設けられ、平面視で拡散層１４を囲む。

導電性膜１６ａは、平面視で拡散層１４ａおよび拡散層１４ｂの間に設けられる。導電性膜１６ａは、絶縁膜２０を挟んでウェル層１２上に形成され、平面視で拡散層１４に挟まれている。絶縁膜２０は、ウェル層１２上および拡散層１４上に設けられている。拡散層１４の少なくとも一部の上には、導電性膜１６ａが設けられていない。例えば、導電性膜１６をマスクとして拡散層１４を形成することにより、拡散層１４の上方に導電性膜１６が設けられていなくてよい。但し、拡散層１４の横方向への拡散部分については導電性膜１６が形成されていてよい。導電性膜１６は、ウェル層１２の全面を覆う必要がない。これにより、導電性膜１６による膜応力の影響が小さくなる。一例において、導電性膜１６ａは、拡散層１４ａと拡散層１４ｂとの間に設けられたウェル層１２の上方で配線される。導電性膜１６ａは、第１導電性膜の一例である。

導電性膜１６ｂは、素子分離膜１８上に形成されている。導電性膜１６ｂは、導電性膜１６ａと同一の材料を含む。一例において、導電性膜１６ａは、導電性膜１６ｂと同一の工程により成膜される。この場合、導電性膜１６ａおよび導電性膜１６ｂの厚みが等しくなる。図２の断面図では、導電性膜１６ａおよび導電性膜１６ｂが分離して図示されている。但し、導電性膜１６ｂは、基板１０のおもて面側において、導電性膜１６ａと接続されてよい。導電性膜１６ｂは、第２導電性膜の一例である。

層間絶縁膜２２は、導電性膜１６、素子分離膜１８および絶縁膜２０上に形成される。層間絶縁膜２２は、酸化膜等の絶縁材料で形成される。

配線２４は、層間絶縁膜２２上に形成される。ウェル層１２、拡散層１４および導電性膜１６からの配線を引き出すための開口が、絶縁膜２０および層間絶縁膜２２に形成されてよい。配線２４の材料は、絶縁膜２０および層間絶縁膜２２に形成された開口に埋め込まれる。例えば、配線２４は、拡散層１４と電気的に接続される。

パッシベーション膜２６は、層間絶縁膜２２および配線２４の上面に形成される。パッシベーション膜２６は、ポリイミド等の表面保護膜で形成される。パッシベーション膜２６は、圧力センサ１００を外部から保護する。

ここで、図１Ａを参照すると、拡散層１４は、抵抗部Ｒａ〜Ｒｄを形成する蛇行パターンを有する。抵抗部Ｒａ〜Ｒｄは、拡散層１４の蛇行パターンに応じた抵抗値を有する。蛇行パターンは、拡散層１４ａがウェル層１２で分離されることにより形成されている。よって、ウェル層１２も蛇行パターンを有してよい。また、導電性膜１６は、蛇行パターンのウェル層１２上に形成されている。

一例において、圧力センサ１００は、ウェル層１２上であって、拡散層１４を形成しない領域にのみ導電性膜１６ａを有する。これにより、導電性膜１６ａは、拡散層１４を形成する際のマスクとしても機能する。即ち、拡散層１４がセルフアライメントにより形成される。また、導電性膜１６ａがウェル層１２上の全面に形成されないので、導電性膜１６ａがウェル層１２上の全面に形成される場合よりも、導電性膜１６ａの膜応力の影響が小さい。したがって、圧力センサ１００の信頼性が向上する。

後述する通り、圧力センサ１００の表面にマイナス電荷が付着した場合、ウェル層１２のおもて面に正孔が引き寄せられて反転する場合がある。この場合、ウェル層１２のおもて面の反転により拡散層１４ａおよび拡散層１４ｂが接続され、不良モードが生じる場合がある。本例の導電性膜１６ａは、マイナス電荷の付着による不良モードが生じる領域のみを選択的に覆うので、導電性膜１６ａを成膜する領域を最低限に抑えることができる。

また、導電性膜１６がポリシリコン膜である場合、シールド膜としてアルミニウム等の金属薄膜を用いる必要がない。アルミニウム等の金属薄膜は、塑性変形やマイグレーションを生じやすく、センサ特性のヒステリシスや経時的な変化を引き起こす場合がある。本例の導電性膜１６がポリシリコンの場合、シールド膜としてアルミニウム等の金属薄膜を用いる場合と比較して、塑性変形やマイグレーションが生じにくく、圧力センサ１００の高精度化と高信頼性化が実現する。

なお、導電性膜１６ｂがポリシリコン膜である場合、導電性膜１６ｂに接続された配線２４に故障検出用の回路を接続してよい。これにより、圧力センサ１００に形成された絶縁膜の絶縁性を試験できる。

図３は、圧力センサ１００が有するＭＯＳトランジスタの構成の一例を示す。圧力センサ１００は、センサ部と同一チップにＭＯＳトランジスタ５０を備える。一例において、ＭＯＳトランジスタ５０は、ＣＭＯＳ回路を構成する。本例のＭＯＳトランジスタ５０は、ｎＭＯＳトランジスタ５０ａおよびｐＭＯＳトランジスタ５０ｂを有する。

ｎＭＯＳトランジスタ５０ａは、ゲート５１ａと、ソース５２ａと、ドレイン５３ａとを備える。また、ｐＭＯＳトランジスタ５０ｂは、ゲート５１ｂと、ソース５３ｂと、ドレイン５２ｂとを備える。ｐＭＯＳトランジスタ５０ａは、Ｎ型のウェル層１２に形成されている。

ｎＭＯＳトランジスタ５０ａとｐＭＯＳトランジスタ５０ｂとの間には、素子分離膜１８が形成されている。本例の素子分離膜１８は、ドレイン５３ａとドレイン５２ｂとの間に設けられている。圧力センサ１００に電荷が付着した場合に、ドレイン５３ａとドレイン５２ｂとの間のウェル層１２が反転してｎＭＯＳトランジスタ５０ａとｐＭＯＳトランジスタ５０ｂとが接続されるのを防止する。なお、素子分離膜１８は、隣接するＭＯＳトランジスタの間であれば、ソース同士の間やドレインとソースの間に設けられてもよい。

絶縁膜２０は、ＭＯＳトランジスタ５０のゲート絶縁膜と同一材料である。また、絶縁膜２０は、ＭＯＳトランジスタ５０のゲート絶縁膜と同一のプロセスで形成されてよい。絶縁膜２０の成膜プロセスを、センサ部と同一チップ上に形成されるＭＯＳトランジスタ５０のゲート絶縁膜と共通化することにより、圧力センサ１００の製造プロセスを簡略化できる。

本例の圧力センサ１００は、ＣＭＯＳ製造工程で用いられるセルフアライメント方式を、ピエゾ抵抗素子の形成にも転用して共通化する。例えば、圧力センサ１００のセンサ部とＭＯＳトランジスタ５０とのプロセスを共通化することにより、製造工程を減らして、圧力センサ１００の製造コストを低減できる。更に、本例の圧力センサ１００は、ＭＯＳトランジスタ５０のＣＭＯＳ製造プロセスを共通化することにより、大幅な設計の変更を必要とせず、センサ部と回路部とを１チップに集積したモノリシック化を実現する。

図４は、圧力センサ１００の製造方法の一例を示す。本例の圧力センサ１００の製造方法は、一例であり他の方法により製造されてもよい。なお、圧力センサ１００は、同一チップにＭＯＳトランジスタ５０を備えてよい。この場合、圧力センサ１００のセンサ部とＭＯＳトランジスタ５０の少なくとも一部の工程を共通化してよい。

圧力センサ１００の製造方法では、基板１０を用意し、当該基板１０のおもて面にＮ型のウェル層１２を形成する。ウェル層１２は、基板１０のおもて面へドーパントを注入することにより形成される。その後、基板１０のおもて面に素子分離膜１８を形成し、ウェル層１２上に絶縁膜２０を形成する。素子分離膜１８を形成する段階は、ＭＯＳトランジスタ５０の素子分離膜１８と同一プロセスにより実行されてよい。絶縁膜２０を形成する段階は、ＭＯＳトランジスタ５０のゲート絶縁膜と同一プロセスにより実行されてよい。

導電性膜１６ａが絶縁膜２０の上面に設けられ、導電性膜１６ｂが素子分離膜１８の上面に設けられる。導電性膜１６を形成する段階は、ＭＯＳトランジスタのゲート電極と同一プロセスにより実行されてよい。本例の導電性膜１６ａは、平面視で素子分離膜１８に囲まれるように形成される。本例の導電性膜１６は、ポリシリコンである。導電性膜１６ａおよび導電性膜１６ｂは、互いに接続されていてよい。

次に、ウェル層１２内に、拡散層１４ａと、拡散層１４ａと対向した拡散層１４ｂとを有する拡散層１４を形成する。拡散層１４は、イオン照射によって形成されてよい。拡散層１４は、導電性膜１６、素子分離膜１８およびレジスト３０が形成されていない領域に設けられる。拡散層１４は、導電性膜１６をマスクとして形成される。これにより、拡散層１４は、導電性膜１６が形成されていない領域にセルフアライメントされ、導電性膜１６と拡散層１４との位置ずれが生じない。拡散層１４を形成する段階は、ｐＭＯＳトランジスタ５０ｂのソース５３ｂ又はドレイン５２ｂと同一のプロセスにより実行されてよい。本例の拡散層１４は、ボロン等のＰ型のドーパントを注入することにより形成されたＰ＋層である。

次に、層間絶縁膜２２をウェル層１２、拡散層１４および導電性膜１６上に形成する。層間絶縁膜２２に開口を形成し、層間絶縁膜２２の開口内に配線２４を形成する。本例の圧力センサ１００は、拡散層１４の上方に導電性膜１６を有さないので、拡散層１４に接続するための開口の形成が容易である。配線２４は、層間絶縁膜２２の上面に形成されてよい。さらにパッシベーション膜２６が形成される。本例のパッシベーション膜２６は、ポリイミド等の表面保護膜である。

以上の通り、本例の圧力センサ１００の製造方法では、導電性膜１６をマスクとしたセルフアライメント方式で拡散層１４を形成する。これにより、圧力センサ１００のパターンを高精度に形成できる。即ち、圧力センサ１００は、導電性膜１６の位置ずれを考慮した寸法マージンを考慮する必要がないので、センサの構造を微細化できる。また、圧力センサ１００のセンサ部の工程の少なくとも一部をＭＯＳトランジスタ５０の工程と共通化することにより製造プロセスが簡略化される。本例の圧力センサ１００は、製造コストが安価で、且つ、信頼性が高い。

図５は、比較例に係る圧力センサ５００の製造方法を示す。本例の圧力センサ５００は、拡散層５１４ａと拡散層５１４ｂとの間に素子分離膜５１８を有する。

圧力センサ５００の製造方法では、基板５１０を用意し、当該基板５１０のおもて面にＮ型のウェル層５１２を形成する。ウェル層５１２は、基板５１０のおもて面へドーパントを注入することにより形成される。その後、基板５１０のおもて面に素子分離膜５１８を形成し、ウェル層５１２上に酸化膜５２０を形成する。

次に、ウェル層５１２内に、拡散層５１４を形成する。拡散層５１４は、素子分離膜５１８およびレジスト５３０をマスクとして形成される。層間絶縁膜５２２を形成し、シールド膜５１６がウェル層５１２の上方の全面に設けられる。シールド膜５１６は、素子分離膜５１８に対して位置合わせを行う事が望ましいが、シールド膜５１６と素子分離膜５１８との位置ずれを無くすことは困難である。したがって、圧力センサ５００では、位置ずれが生じることを考慮してシールド膜５１６のパターンを設計する必要がある。シールド膜５１６は、ウェル層５１２の全面に形成されるものの、配線５２４をウェル層５１２やシールド膜５１６にもコンタクトさせる必要があるので、シールド膜５１６の一部が除去される。そして、配線５２４およびパッシベーション膜５２６が形成される。

ここで、シールド膜５１６がウェル層５１２の全面を覆う場合、圧力センサ５００の製造コストが増加する場合がある。また、シールド膜５１６がウェル層５１２の全面を覆う場合であっても、実際は、ピエゾ抵抗やウェル層５１２への配線コンタクト部をシールド膜５１６で覆うことができない。そのため、ピエゾ抵抗とシールド膜５１６とに位置ズレが生じることは避けられず、位置合わせ精度分を考慮してシールド膜５１６のサイズを大きくする必要がある。さらに、シールド膜５１６がウェル層５１２の全面を覆う場合、膜応力の影響が大きくなる。

図６は、比較例に係る圧力センサ５００の構造の一例を示す。本例では、圧力センサ５００の表面に付着した電荷５４０が圧力センサ５００に与える影響について説明する。

電荷５４０は、負側に帯電したガソリンである。圧力センサ５００がガソリンの圧力を測定する場合、圧力センサ５００の表面にガソリンが付着する。よって、電荷５４０がパッシベーション膜５２６の上面に付着する場合がある。この場合、素子分離膜５１８の下面のウェル層５１２は、マイナス電界の影響を受けて反転現象を引き起こす。ウェル層５１２の反転が生じると、元々分離されていた拡散層５１４間が反転層により接続される。したがって、分離されていた拡散層５１４間でリーク電流が生じ、センサ信号の大幅変動や誤作動を引き起こす場合がある。図中の領域Ｒは、マイナス電界の影響を受けて反転した領域を示す。

一方、圧力センサ１００は、帯電により影響が生じる可能性の高い領域を選択的に導電性膜１６で覆うので、帯電に対する耐量を向上させることができる。また、圧力センサ１００は、導電性膜１６を選択的に設けるので、導電性膜１６を全面に設ける場合よりも導電性膜１６による膜応力を低減できる。なお、パッシベーション膜２６の上面にプラスに帯電した電荷が付着した場合、拡散層１４が反転する方向の電界が加わるものの、拡散層１４の濃度を高濃度にすることにより反転を防止できるので、実質的に問題となりにくい。

このように、圧力センサ１００は、使用環境が過酷な車載用途として用いられ、帯電したガソリンが付着する場合があるものの、意図しない電流経路の形成を抑制する。これにより、圧力センサ１００は、吸気系統の圧力や燃料タンクの圧力の計測に用いられた場合であっても誤動作しにくくなる。

図７は、圧力センサ５００が有するＭＯＳトランジスタの構造の一例を示す。図７は、圧力センサ５００の表面に電荷５４０が付着する前後の様子を示している。本例の圧力センサ５００は、隣接して設けられたｎＭＯＳトランジスタ５５０ａとｐＭＯＳトランジスタ５５０ｂとを備える。

ｎＭＯＳトランジスタ５５０ａは、ゲート５５１ａと、ソース５５２ａと、ドレイン５５３ａとを有する。また、ｐＭＯＳトランジスタ５５０ｂは、ゲート５５１ｂと、ソース５５３ｂと、ドレイン５５２ｂとを有する。

ｎＭＯＳトランジスタ５５０ａとｐＭＯＳトランジスタ５０ｂとの間には、素子分離膜５１８が形成されている。層間絶縁膜５２２の上面に電荷５４０が付着すると、素子分離膜５１８のウェル層５１２側が反転する場合がある。これにより、ドレイン５５３ａとドレイン５５２ｂとが接続され、ｎＭＯＳトランジスタ５５０ａおよびｐＭＯＳトランジスタ５５０ｂが誤動作することがある。図中の領域Ｒは、マイナス電界の影響を受けて反転した領域を示す。

一方、圧力センサ１００は、図２で示した通り、ｎＭＯＳトランジスタ５０ａとｐＭＯＳトランジスタ５０ｂとの間に基準電位に接続された導電性膜１６を有する。これにより、導電性膜１６のウェル層１２の下方に反転層が形成されにくくなる。よって、圧力センサ１００は、過酷な環境下であっても誤動作しにくく、高精度に圧力を検出できる。したがって、圧力センサ１００は、自動車用、医療用又は産業用などの各種装置に用いられてよい。

図８は、圧力センサ５００が有する抵抗部の構造の一例を示す。図８は、圧力センサ５００の表面に電荷５４０が付着する前後の様子を示している。本例の圧力センサ５００は、蛇行パターンの拡散層５１４からなる抵抗部を有する。圧力センサ５００の表面に電荷５４０が付着した場合、素子分離膜５１８のウェル層５１２側に反転層が形成される。反転層が形成されると、拡散層５１４が１つの大きな拡散領域として機能し、拡散層５１４の蛇行パターンが実質的に蛇行パターンでなくなる場合がある。これにより、圧力センサ５００にリーク電流が生じ、センサ信号が大幅に変動し、消費電流が増大する。図中の領域Ｒは、マイナス電界の影響を受けて反転した領域を示す。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・基板、１２・・・ウェル層、１４・・・拡散層、１６・・・導電性膜、１８・・・素子分離膜、２０・・・絶縁膜、２２・・・層間絶縁膜、２４・・・配線、２６・・・パッシベーション膜、３０・・・レジスト、５０・・・ＭＯＳトランジスタ、５１・・・ゲート、５２ａ・・・ソース、５２ｂ・・・ドレイン、５３ａ・・・ドレイン、５３ｂ・・・ソース、１００・・・圧力センサ、５００・・・圧力センサ、５１０・・・基板、５１２・・・ウェル層、５１４・・・拡散層、５１６・・・シールド膜、５１８・・・素子分離膜、５２０・・・酸化膜、５２２・・・層間絶縁膜、５２４・・・配線、５２６・・・パッシベーション膜、５４０・・・電荷、５５０・・・ＭＯＳトランジスタ、５５１・・・ゲート、５５２ａ・・・ソース、５５２ｂ・・・ドレイン、５５３ａ・・・ドレイン、５５３ｂ・・・ソース

Claims (14)

1. 基板に設けられた第１導電型のウェル層と、
   前記ウェル層内に設けられた第２導電型の拡散層であって、第１拡散部分と、前記第１拡散部分と対向した第２拡散部分とを有する拡散層と、
   平面視で前記第１拡散部分および前記第２拡散部分の間に設けられ、金属以外の導電性材料を含む第１導電性膜と
   を備え、
   前記拡散層の少なくとも一部の上方には前記第１導電性膜が設けられていない
   圧力センサ。
2. 前記第１拡散部分および前記第２拡散部分は、互いに接続されている
   請求項１に記載の圧力センサ。
3. 前記第１導電性膜は、前記第１拡散部分と前記第２拡散部分との間に設けられた前記ウェル層の上方で配線されている
   請求項１又は２に記載の圧力センサ。
4. 前記ウェル層上に設けられ、平面視で前記第１導電性膜を囲む素子分離膜と、
   前記素子分離膜上に設けられ、前記第１導電性膜と同一の材料を含む第２導電性膜と
   を更に備える
   請求項１から３のいずれか一項に記載の圧力センサ。
5. 前記第１導電性膜は、ポリシリコン膜である
   請求項１から４のいずれか一項に記載の圧力センサ。
6. 前記圧力センサは、同一チップにＭＯＳトランジスタを備え、
   前記第１導電性膜は、前記ＭＯＳトランジスタのゲート電極と同一材料である
   請求項１から５のいずれか一項に記載の圧力センサ。
7. 前記ウェル層上および前記拡散層上に設けられた絶縁膜を更に備え、
   前記絶縁膜は、前記ＭＯＳトランジスタのゲート絶縁膜と同一材料である
   請求項６に記載の圧力センサ。
8. 前記第１導電性膜は、前記拡散層の上方に設けられていない
   請求項１から７のいずれか一項に記載の圧力センサ。
9. 前記第１拡散部分および前記第２拡散部分が前記ウェル層により分離されて形成された蛇行パターンの抵抗部を備え、
   前記抵抗部は、当該圧力センサのホイートストンブリッジの一部をなし、
   前記第１導電性膜は、前記蛇行パターンの前記ウェル層上に形成されている
   請求項１から８のいずれか一項に記載の圧力センサ。
10. 基板に第１導電型のウェル層を形成する段階と、
    前記ウェル層内に、第１拡散部分と、前記第１拡散部分と対向した第２拡散部分とを有する第２導電型の拡散層を形成する段階と、
    平面視で前記第１拡散部分および前記第２拡散部分に挟まれ、金属以外の導電性材料を有する第１導電性膜を形成する段階と
    を備え、
    前記拡散層の少なくとも一部の上方には前記第１導電性膜が設けられていない
    圧力センサの製造方法。
11. 前記拡散層を形成する段階は、前記第１導電性膜をマスクとしてイオン注入を行う段階を含む
    請求項１０に記載の製造方法。
12. 前記圧力センサと同一チップにＭＯＳトランジスタを形成する段階を更に備え、
    前記第１導電性膜を形成する段階は、前記ＭＯＳトランジスタのゲート電極と同一プロセスにより実行される
    請求項１０又は１１に記載の製造方法。
13. 前記ウェル層上に絶縁膜を形成する段階を更に備え、
    前記絶縁膜を形成する段階は、前記ＭＯＳトランジスタのゲート絶縁膜と同一プロセスにより実行される
    請求項１２に記載の製造方法。
14. 前記拡散層を形成する段階は、前記ＭＯＳトランジスタのソース又はドレインと同一のプロセスにより実行される
    請求項１２又は１３に記載の製造方法。

Images