JP2018523236A5 - - Google Patents

Download PDF

Info

Publication number
JP2018523236A5
JP2018523236A5 JP2018502805A JP2018502805A JP2018523236A5 JP 2018523236 A5 JP2018523236 A5 JP 2018523236A5 JP 2018502805 A JP2018502805 A JP 2018502805A JP 2018502805 A JP2018502805 A JP 2018502805A JP 2018523236 A5 JP2018523236 A5 JP 2018523236A5
Authority
JP
Japan
Prior art keywords
clock signal
information
slave device
communication link
event
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018502805A
Other languages
English (en)
Other versions
JP2018523236A (ja
JP6449518B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/US2016/042827 external-priority patent/WO2017015222A1/en
Publication of JP2018523236A publication Critical patent/JP2018523236A/ja
Publication of JP2018523236A5 publication Critical patent/JP2018523236A5/ja
Application granted granted Critical
Publication of JP6449518B2 publication Critical patent/JP6449518B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本開示の実施形態では、新たな共通コマンドコード(CCC)シリアルバスコマンド、すなわち、時間同期のための「時間同期」コマンドの利用をサポートする。いくつかの実施形態において、マスタデバイスは、時間同期CCCを発行して、すべてのスレーブデバイスを、シリアルクロックライン(SCL)バスを駆動するクロック信号の特定選択推移(例えば、立ち下がりエッジ)に同期させてもよい。各スレーブデバイスは、時間同期CCCが検出された後、SCL信号のすべての選択推移を計数するように構成されてもよく、タイムスタンプ付与イベントのためのタイムマーカとしてSCLクロック信号の選択推移を使用してもよい。マスタデバイスは、(安定的)時間ベースに対するSCLクロック信号の推移周期も監視しつつ、時間同期CCC検出後のSCLクロック信号のすべての選択推移を計数してもよい。マスタデバイスは、タイムスタンプデータのバストラフィックも監視し、タイムスタンプデータを収集し、時間ベースに対するスレーブデバイスで検出されたイベント(例えば、センサ測定)のタイミングを判定する計算を実施してもよい。他の実施形態では、マスタデバイスとは別体のモニタデバイスが、SCL推移の計数と、タイムスタンプ付与されたデータの収集とを実施してもよい。
いくつかの実施形態において、時間追跡回路242内の計数器回路248は、SCLクロック信号208の選択推移(例えば、立ち下がりエッジ)数の追跡を継続するように構成されてもよい。SCLクロック信号208の各周波数について、SCL信号208の選択推移数(例えば、SCL計数C0として図2に示される)は、ラッチ250に保存され、周波数変化(COF)信号252によって制御されてもよい。以下にさらに詳述する通り、SCL計数C0は、時間同期マーカとSCLクロック信号208の周波数変化に先立つSCLクロック信号208の最終選択推移(例えば、立ち下がりエッジ)との間のSCLクロック信号208の選択推移数を表してもよい。SCLクロック信号208の周波数変化後毎に、更新されたSCL計数C0がラッチ250に記憶されてもよく、これがCOF信号252に制御される。更新されたSCL計数C0は、時間同期マーカとSCLクロック信号208の周波数変化に先立つSCLクロック信号208の最終選択推移との間のSCLクロック信号208の選択推移数を示してもよい。SCLクロック信号208の周波数変化毎に、且つ、対応するCOF信号252に基づいて、SCL計数C0の以前の(古い)値もレジスタファイル(例えば、ルックアップテーブル)254に保存されてもよい。そこで、レジスタファイル254は、SCLクロック信号208のN個の異なる周波数に対応するSCL計数C0(例えば、値CNT_1、CNT_2、...CNT_N)の異なる値を含んでもよい。レジスタファイル254に記憶された各値CNT_iは、SCLクロック信号208の各周波数の周期を符号化する値Tiとも関連付けられてもよい。従って、レジスタファイル254に記憶されたCNT_i及びTi(i=1、...、N)の値は、時間同期マーカからのシステム参照時間についての情報を提供してもよい。
いくつかの実施形態において、マスタデバイス202は、SDAバス206を介して、スレーブデバイス204で検出されたイベント222のタイムスタンプ224についての情報を受信してもよい。マスタデバイス202は、タイムスタンプ224で(例えば、リアルタイム計算回路256にて)相関する時間同期マーカの始動から追跡されたシステム参照時間についてレジスタファイル254に記憶された情報を使用して、イベント222の発生の精密な広範囲(システム)時間258を判定してもよい。計算された時間258は、マスタデバイス202における時間同期マーカの始動から開始するSCLクロック信号208の選択推移に基づいて測定された広範囲時間を表す。一実施形態において、SCLクロック信号208は、調整可能なクロック発生器260によってマスタデバイス202で生成されてもよく、SCLクロック信号208の所望の周期についての指示262(例えば、指示Ti)に基づき、SCLクロック信号208の周波数を提供してもよい。
いくつかの実施形態において、レジスタ又はルックアップテーブル1218は、SCLクロック信号1208の異なる周波数に関連付けられた異なる周期に関連する情報を記憶してもよい。例えば、図12に示される通り、ビットT(1,0)は、SCLクロック信号1208の周波数が12MHzであるとき、周期長さを符号化してもよく、ビットT(0,1)は、SCLクロック信号1208の周波数が1MHzであるとき、周期長さを符号化してもよく、ビットT(0,0)は、SCLクロック信号1208の周波数が400KHzであるとき、周期長さを符号化してもよい。レジスタ1218の出力でビットT(0:m)で符号化された値1220は、ラッチ1216に記憶されたC0の値との連携で使用され、SCLクロック信号1208の選択推移の数とリアルタイム参照との間の関係を提供してもよい。SCLクロック信号1208の周波数変化を示すCOF信号1214が一旦ロジック「1」になると、レジスタ1218の出力でビットT(0:m)によって符号化された値1220は、ラッチ1222に記憶され、値C1として示されてもよい。従って、C1の値は、SCLクロック信号1208の周波数変化に先立つSCLクロック信号1208の周期を表してもよい。C0及びC1のラッチ値は、時間同期マーカとCOFとの間のシステム時間参照についての情報を提供してもよい。
いくつかの実施形態において、図12に示される通り、時間同期マーカとSCLクロック信号1208の周波数変化との間のSCLクロック信号1208の選択推移数を示す値1212と、周波数変化に先立つSCLクロック信号1208の周波数の符号化周期を表す値1220とが、各々、値C0及びC1として記憶されたとき、SCLクロック信号1208の次の選択推移は、フリップフロップ1224に、値C0及びC1のキャッシュ又はレジスタファイルへの記憶を始動する割り込み(INT)信号1226を生成させてもよい。その後、クリア信号1228がパルス化されてもよく、これがラッチ1216及び1222をリセットしてもよい。すなわち、ラッチ値C0及びC1は、INT信号1226に基づき、キャッシュ又はレジスタファイルに記憶された後にクリアされる。再び図2を参照すると、キャッシュ又はレジスタファイルに記憶されたC0及びC1の値は、COF信号252が高まるのに際し、図2に示されるマスタデバイス202のレジスタファイル254に記憶されたCNT_1及びT1の値に対応してもよい。
いくつかの実施形態において、述べた通り、図2に示されるマスタデバイス202は、タイムスタンプの付与されたSCLクロック信号1302の選択推移(例えば、タイムスタンプの付与された推移1304、1310、1314等)を使用して、スレーブデバイス204が検出したいずれのタイムスタンプ付与イベントのシステム参照時間も判定することができる。タイムスタンプ1304、1310、1314は、マスタデバイス202のレジスタファイル254に記憶された値CNT_iに対応してもよい。マスタデバイス204は、スレーブデバイス204で検出されたイベント222のタイムスタンプ224を、SCLクロック信号の周期Tiについての情報を含む、タイムスタンプの付与されたSCLクロック信号の推移1304、1310、1314と相関させ、リアルタイム計算回路256により、イベントのシステム参照時間258を判定してもよい。

Claims (21)

  1. 通信リンクに連結され、前記通信リンクを介して、クロック信号及び同期コマンドを送信するマスタデバイスと、
    前記通信リンクに連結された1つ以上のスレーブデバイスとを備え、各スレーブデバイスは、
    前記同期コマンドとそのスレーブデバイスで検出されたイベントとの間の前記クロック信号の選択推移数を追跡し、
    前記同期コマンドとそのスレーブデバイスで検出された前記イベントとの間の経過時間についての情報であって、そのスレーブデバイスにて追跡された前記クロック信号の当該選択推移数に基づく前記情報を生成し、
    前記マスタデバイスは、前記経過時間についての前記情報を取得し、前記情報に基づいて、前記イベントがそのスレーブデバイスにて検出された時間を導出するシステム。
  2. 前記マスタデバイスは、
    前記経過時間についての前記情報を受信し、
    前記同期コマンドと前記クロック信号の第1の周波数変化との間の前記クロック信号の第1の選択推移の数を計数し、前記同期コマンドと前記クロック信号の、前記第1の周波数変化に次ぐ第2の周波数変化との間の前記クロック信号の第2の選択推移の数を計数するものであり、
    前記クロック信号の前記第1の周波数変化に先立つ前記クロック信号の第1の周期についての情報を記憶し、前記クロック信号の前記第2の周波数変化に先立つ前記クロック信号の第2の周期についての情報を記憶するものであり、
    受信した前記経過時間についての前記情報と、前記クロック信号の前記第1の選択推移の計数と、前記クロック信号の前記第2の選択推移の計数と、前記クロック信号の前記第1の周期と、前記クロック信号の前記第2の周期とに基づき、前記イベントが前記スレーブデバイスで検出された時間を判定するものである請求項1に記載のシステム。
  3. 前記通信リンクは、前記クロック信号を伝達する単一のクロックラインと、前記同期コマンドを伝達する単一のデータラインとを備える請求項1に記載のシステム。
  4. 前記1つ以上のスレーブデバイスは、複数のスレーブデバイスを備え、
    前記複数のスレーブデバイスの各スレーブデバイスは、対応センサに連結され、スレーブデバイスにて検出された前記イベントは、前記対応センサによる物理的現象の検出に対応する請求項1に記載のシステム。
  5. 各スレーブデバイスは、前記クロック信号の周波数より高い周波数を有する発振器信号を生成する発振器回路を備え、
    各スレーブデバイスは、
    前記スレーブデバイスにて前記イベントが検出されてから、前記イベントの検出に続く前記クロック信号の第1の選択推移までの間に発生する前記発振器信号の第1の選択推移数を計数し、
    前記イベントが検出されてから、前記第1の選択推移に続く前記クロック信号の第2の選択推移までの間に発生する前記発振器信号の第2の選択推移数を計数し、
    前記発振器信号の前記第1の選択推移数および前記第2の選択推移数に基づき、前記経過時間についての前記情報を生成するものである請求項1に記載のシステム。
  6. 前記スレーブデバイスは、前記スレーブデバイスでの前記イベントの検出に応じて割り込みを生成するものであり、
    前記マスタデバイスは、前記割り込みに応じて、前記スレーブデバイスのレジスタから前記経過時間についての前記情報を読み取るリクエストを生成するものであり、
    前記スレーブデバイスは、前記リクエストに応じて、前記マスタデバイスに対する前記経過時間についての前記情報を生成するものであり、
    前記マスタデバイスは、前記通信リンクを介して前記スレーブデバイスから前記経過時間についての前記情報を取得するものである請求項1に記載のシステム。
  7. 前記スレーブデバイスは、前記スレーブデバイスでの前記イベントの検出に応じて、割り込みを生成するものであり、
    前記マスタデバイスは、前記割り込みに応じて、前記スレーブデバイスのレジスタから前記経過時間についての前記情報を読み取るリクエストを生成し、前記1つ以上のスレーブデバイスのうちの他のスレーブデバイスのレジスタから他の前記経過時間についての他の前記情報を読み取る他のリクエストを生成するものであり、
    前記スレーブデバイスは、前記リクエストに応じて、前記マスタデバイスに対する前記経過時間についての前記情報を生成するものであり、
    前記他のスレーブデバイスは、前記他のリクエストに応じて、前記マスタデバイスに対する前記他の経過時間についての前記他の情報を生成するものであり、
    前記マスタデバイスは、前記スレーブデバイスから前記通信リンクを介して前記経過時間についての前記情報を取得するものであり、
    前記マスタデバイスは、前記他のスレーブデバイスから前記通信リンクを介して前記他の経過時間についての前記他の情報を取得するものである請求項1に記載のシステム。
  8. 前記通信リンクに連結されたモニタデバイスをさらに備え、
    前記モニタデバイスは、
    前記経過時間についての前記情報を受信し
    他の経過時間についての前記他の情報を受信し
    記経過時間についての前記情報及び前記他の経過時間についての前記他の情報を前記マスタデバイスに送信する請求項7に記載のシステム。
  9. 通信リンクに連結し、
    前記通信リンクを介して、クロック信号及び同期コマンドを送信し、
    前記通信リンクを介して、前記同期コマンドとスレーブデバイスでイベントが検出された瞬間との間で経過した前記クロック信号の選択推移数を示すタイムスタンプ情報を受信する、
    インタフェース回路と、
    前記同期コマンドと前記クロック信号の第1の周波数変化との間の前記クロック信号の第1の選択推移の数を計数し、前記同期コマンドと前記クロック信号の、前記第1の周波数変化に次ぐ第2の周波数変化との間の前記クロック信号の第2の選択推移の数を計数し、
    前記クロック信号の前記第1の周波数変化に先立つ前記クロック信号の第1の周期についての情報を記憶し、前記クロック信号の前記第2の周波数変化に先立つ前記クロック信号の第2の周期についての情報を記憶する
    時間追跡回路と、
    前記タイムスタンプ情報と、前記クロック信号の前記第1の選択推移の計数と、前記クロック信号の前記第2の選択推移の計数と、前記クロック信号の前記第1の周期と、前記クロック信号の前記第2の周期とに基づき、前記スレーブデバイスで前記イベントが検出された時間を判定する時間計算回路とを備える装置。
  10. 前記通信リンクは、前記クロック信号を伝達する単一のワイヤクロックラインと、前記同期コマンドを伝達する単一のワイヤデータラインとを備え、
    前記インタフェース回路は、前記単一のワイヤクロックラインと前記単一のワイヤデータラインとに連結されるように構成される請求項9に記載の装置。
  11. 前記インタフェース回路は、
    前記通信リンクを介して、前記スレーブデバイスからの割り込みを受信し、
    受信した前記割り込みに応じ、前記通信リンクを介して、前記スレーブデバイスのレジスタからの前記タイムスタンプ情報を読み取るリクエストを送信し
    記通信リンクを介して前記スレーブデバイスから前記タイムスタンプ情報を受信するものである請求項9に記載の装置。
  12. 前記インタフェース回路は、
    前記通信リンクを介して、前記スレーブデバイスからの割り込みを受信し、
    受信した前記割り込みに応じ、前記通信リンクを介して、前記スレーブデバイスのレジスタから前記タイムスタンプ情報を読み取るリクエストと他のスレーブデバイスのレジスタから他のタイムスタンプ情報を読み取る他のリクエストとを送信し、
    前記通信リンクを介して、前記リクエストに応じた前記スレーブデバイスからの前記タイムスタンプ情報と前記他のリクエストに応じた前記他のスレーブデバイスからの前記他のタイムスタンプ情報とを受信するものである請求項9に記載の装置。
  13. クロック信号を伝達する通信リンクに連結するインタフェース回路と、
    前記通信リンクを介して受信した同期コマンドとイベントの検出との間の前記通信リンク上の前記クロック信号の選択推移数を追跡する制御回路とを備え、
    前記インタフェース回路は、前記通信リンクを介して、前記同期コマンドと前記イベントの検出との間の経過時間についての情報であって、前記クロック信号の当該選択推移数に基づく情報を送信するものである装置。
  14. 前記制御回路は、
    前記同期コマンドに基づき、前記クロック信号の選択推移に揃った選択推移を有する同期パルスを生成する同期パルス回路と、
    前記同期パルスによる初期化後、前記クロック信号の選択推移毎インクリメントされる計数器回路と、
    前記イベントに応じて、前記計数器回路の値を記憶するラッチ回路とをさらに備え、
    前記経過時間についての前記情報は、少なくとも部分的に前記計数器回路の値に基づくものである請求項1に記載の装置。
  15. 前記制御回路は、
    前記クロック信号の周波数より高い周波数を有する発振器信号を生成する発振器回路をさらに備え、
    前記制御回路は、前記イベントの検出と前記イベントに続く前記クロック信号の第1の選択推移との間の前記発振器信号の第1の選択推移数を追跡するものであり、
    前記制御回路は、前記イベントの検出と前記クロック信号の前記第1の選択推移に続く前記クロック信号の第2の選択推移との間の前記発振器信号の第2の選択推移数を追跡するものであり、
    前記経過時間についての前記情報は、さらに前記第1の選択推移数と前記第2の選択推移数とに基づくものである請求項1に記載の装置。
  16. 当該装置に関連付けられたセンサ入力から前記イベントを検出するイベント検出器をさらに備える請求項1に記載の装置。
  17. 前記通信リンクは、前記クロック信号を伝達する単一のワイヤクロックラインと、前記同期コマンドを伝達する単一のワイヤデータラインとを備え、
    前記インタフェース回路は、前記単一のワイヤクロックラインと前記単一のワイヤデータラインとに連結されるように構成される請求項1に記載の装置。
  18. 前記インタフェース回路は、
    前記イベントを検出すると、前記通信リンクを介して割り込みを送信し、
    前記通信リンクを介して、前記割り込みに応じて送信される前記経過時間についての前記情報を読み取るリクエストを受信し、
    前記リクエストに応じ、前記通信リンクを介して、前記経過時間についての前記情報を送信するものである請求項1に記載の装置。
  19. マスタデバイスによって実行される方法であって、
    クロック信号及び同期コマンドを生成することと、
    通信リンクを介して、前記クロック信号及び前記同期コマンドを送信することと、
    前記通信リンクを介して、前記同期コマンドとスレーブデバイスでイベントが検出された瞬間との間で経過した前記クロック信号の選択推移数を示すタイムスタンプ情報を受信することと、
    前記同期コマンドと前記クロック信号の第1の周波数変化との間の前記クロック信号の第1の選択推移の数を計数することと、
    前記同期コマンドと前記クロック信号の前記第1の周波数変化に次ぐ第2の周波数変化との間の前記クロック信号の第2の選択推移の数を計数することと、
    前記クロック信号の前記第1の周波数変化に先立つ前記クロック信号の第1の周期についての情報を記憶することと、
    前記クロック信号の前記第2の周波数変化に先立つ前記クロック信号の第2の周期についての情報を記憶することと、
    前記タイムスタンプ情報と、前記クロック信号の前記第1の選択推移の計数と、前記クロック信号の前記第2の選択推移の計数と、前記クロック信号の前記第1の周期と、前記クロック信号の前記第2の周期とに基づき、前記スレーブデバイスで前記イベントが検出された時間を判定することとを含む方法。
  20. 前記通信リンクを介して、前記マスタデバイスにて、前記スレーブデバイスからの割り込みを受信することと、
    受信した前記割り込みに応じ、前記通信リンクを介して、前記スレーブデバイスのレジスタからタイムスタンプ情報を読み取るリクエストを送信することと、
    前記マスタデバイスにおいて前記リクエストに応じ、前記通信リンクを介して前記スレーブデバイスから前記タイムスタンプ情報を受信することとをさらに含む請求項19に記載の方法。
  21. 前記通信リンクを介して、前記スレーブデバイスからの割り込みを受信することと、
    受信した前記割り込みに応じ、前記通信リンクを介して、前記スレーブデバイスのレジスタから前記タイムスタンプ情報を読み取るリクエストと、他のスレーブデバイスのレジスタから他のタイムスタンプ情報を読み取る他のリクエストとを送信することと、
    前記通信リンクを介して、前記リクエストに応じた前記スレーブデバイスからの前記タイムスタンプ情報と、前記他のリクエストに応じた前記他のスレーブデバイスからの前記他のタイムスタンプ情報とを受信することとをさらに含む請求項19に記載の方法。
JP2018502805A 2015-07-20 2016-07-18 低速バスタイムスタンプの方法及び回路 Active JP6449518B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201562194733P 2015-07-20 2015-07-20
US62/194,733 2015-07-20
US201562208041P 2015-08-21 2015-08-21
US62/208,041 2015-08-21
US201562209999P 2015-08-26 2015-08-26
US62/209,999 2015-08-26
US201562217180P 2015-09-11 2015-09-11
US62/217,180 2015-09-11
PCT/US2016/042827 WO2017015222A1 (en) 2015-07-20 2016-07-18 Low-speed bus time stamp methods and circuitry

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018227937A Division JP6731996B2 (ja) 2015-07-20 2018-12-05 装置および方法

Publications (3)

Publication Number Publication Date
JP2018523236A JP2018523236A (ja) 2018-08-16
JP2018523236A5 true JP2018523236A5 (ja) 2018-11-15
JP6449518B2 JP6449518B2 (ja) 2019-01-09

Family

ID=57834566

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018502805A Active JP6449518B2 (ja) 2015-07-20 2016-07-18 低速バスタイムスタンプの方法及び回路
JP2018227937A Active JP6731996B2 (ja) 2015-07-20 2018-12-05 装置および方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018227937A Active JP6731996B2 (ja) 2015-07-20 2018-12-05 装置および方法

Country Status (6)

Country Link
US (2) US10466738B2 (ja)
EP (2) EP3657344B1 (ja)
JP (2) JP6449518B2 (ja)
KR (1) KR101912135B1 (ja)
CN (2) CN107851081B (ja)
WO (1) WO2017015222A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6846111B2 (ja) * 2016-02-26 2021-03-24 オムロン株式会社 マスタ装置、スレーブ装置、情報処理装置、イベントログ収集システム、マスタ装置の制御方法、スレーブ装置の制御方法、および制御プログラム
US10872055B2 (en) * 2016-08-02 2020-12-22 Qualcomm Incorporated Triple-data-rate technique for a synchronous link
US20180224887A1 (en) * 2017-02-06 2018-08-09 Qualcomm Incorporated Apparatus and method for asynchronous event timestamping
US20180285292A1 (en) * 2017-03-28 2018-10-04 Qualcomm Incorporated System and method of sending data via additional secondary data lines on a bus
DE102017209132A1 (de) 2017-05-31 2018-12-06 Robert Bosch Gmbh Sensordaten-Verarbeitungseinrichtung
US10863469B2 (en) * 2017-10-11 2020-12-08 Google Llc System and method for accurate timestamping of virtual reality controller data
TWI654521B (zh) * 2018-04-26 2019-03-21 技嘉科技股份有限公司 照明假卡模組
US10969821B2 (en) * 2018-05-29 2021-04-06 Xilinx, Inc. Latency synchronization across clock domains
GB201810478D0 (en) * 2018-06-26 2018-08-08 Nordic Semiconductor Asa Precision timing between systems
CN112368584A (zh) * 2018-06-28 2021-02-12 斯奈普泰克有限公司 用于进行时间同步相量测量的方法和装置
US10824188B2 (en) * 2019-01-14 2020-11-03 Groq, Inc. Multichip timing synchronization circuits and methods
JP6707209B1 (ja) * 2019-04-22 2020-06-10 三菱電機株式会社 時刻同期システム、マスタ装置、スレーブ装置およびプログラム
AT522764B1 (de) 2019-08-29 2021-01-15 Plasser & Theurer Export Von Bahnbaumaschinen Gmbh Verfahren und Messfahrzeug zur Ermittlung einer Ist-Lage eines Gleises
EP3839695A1 (en) 2019-12-19 2021-06-23 Microsoft Technology Licensing, LLC Method and apparatus for synchronizing two systems
US11405173B2 (en) 2020-01-30 2022-08-02 Roku, Inc. Receiver for high precision synchronization in a shared medium
US10999176B1 (en) * 2020-02-16 2021-05-04 Mellanox Technologies Tlv Ltd. Burst score
US11513994B2 (en) * 2021-01-14 2022-11-29 Qualcomm Incorporated Timed-trigger synchronization enhancement
CN113009248A (zh) * 2021-02-08 2021-06-22 天津云遥宇航科技有限公司 测试方法、测试设备和测试系统
TWI748892B (zh) * 2021-03-08 2021-12-01 瑞昱半導體股份有限公司 時脈同步系統及操作時脈同步系統的方法
JP2022144019A (ja) * 2021-03-18 2022-10-03 ローム株式会社 電源システム
CN114114210B (zh) * 2021-11-25 2022-08-26 武汉市聚芯微电子有限责任公司 时间戳数据读写电路以及测距系统
EP4258124A1 (en) * 2022-04-08 2023-10-11 Melexis Technologies SA Synchronous electronic circuit devices
US11929750B2 (en) * 2022-08-05 2024-03-12 Ams-Osram Ag Device with clock terminal and method for operating a device

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4986183A (en) * 1989-10-24 1991-01-22 Atlas Powder Company Method and apparatus for calibration of electronic delay detonation circuits
US6512990B1 (en) * 2000-01-05 2003-01-28 Agilent Technologies, Inc. Distributed trigger node
JP2001267890A (ja) 2000-03-22 2001-09-28 Hitachi Ltd クロック発生装置、バスインタフェース制御装置及び情報処理装置
US20030084360A1 (en) * 2001-08-21 2003-05-01 Grant David Alexander Method of synchronizing and phase staggering two or more sampled data systems
US6759911B2 (en) * 2001-11-19 2004-07-06 Mcron Technology, Inc. Delay-locked loop circuit and method using a ring oscillator and counter-based delay
US6687185B1 (en) * 2002-08-29 2004-02-03 Micron Technology, Inc. Method and apparatus for setting and compensating read latency in a high speed DRAM
US6727740B2 (en) * 2002-08-29 2004-04-27 Micron Technology, Inc. Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals
DE10333934A1 (de) * 2003-07-25 2005-02-17 Robert Bosch Gmbh Synchronisation von datenverarbeitenden Einheiten
JP2008502974A (ja) * 2004-06-14 2008-01-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 共働する1つまたは複数のマスタと1つまたは複数のスレーブとを有するコンピュータ・システムをデバッグおよび/またはトレースするためのインターフェイス装置
GB2424093B (en) * 2005-03-08 2007-01-17 Elan Digital Systems Ltd Instrument and communications controller for instrument
US7170819B2 (en) * 2005-05-04 2007-01-30 Infineon Technologies Ag Integrated semiconductor memory device for synchronizing a signal with a clock signal
US7461190B2 (en) * 2005-08-11 2008-12-02 P.A. Semi, Inc. Non-blocking address switch with shallow per agent queues
US7558156B2 (en) * 2006-01-06 2009-07-07 Agilent Technologies, Inc. Acoustic location and enhancement
DE102008062865B4 (de) * 2008-05-30 2016-09-22 Continental Teves Ag & Co. Ohg Serial-Peripheral-Interface-Schnittstelle mit verminderter Verbindungsleitungsanzahl
JP5166203B2 (ja) * 2008-10-24 2013-03-21 株式会社日立製作所 センサネットワークシステム、センサノード、及び基地局
US8224602B2 (en) * 2008-11-11 2012-07-17 Nxp B.V. Automatic on-demand prescale calibration across multiple devices with independent oscillators over an I2C Bus interface
JP5458719B2 (ja) * 2009-07-24 2014-04-02 日本電気株式会社 クロック同期システムと通信装置と方法とプログラム
CN102035639B (zh) 2009-09-30 2014-09-17 华为技术有限公司 时间同步方法、装置和系统
US8205017B2 (en) * 2009-11-17 2012-06-19 Aptina Imaging Corporation Systems and methods for addressing and synchronizing multiple devices
JP5430469B2 (ja) 2010-03-31 2014-02-26 三菱電機株式会社 マスタ装置及びスレーブ装置及び時刻同期方法及びプログラム
US8868960B2 (en) * 2010-07-02 2014-10-21 International Business Machines Corporation Synchronous clock stop in a multi nodal computer system
US8731002B2 (en) 2011-03-25 2014-05-20 Invensense, Inc. Synchronization, re-synchronization, addressing, and serialized signal processing for daisy-chained communication devices
ES2851229T3 (es) * 2011-10-07 2021-09-03 Audinate Holdings Pty Ltd Sistemas, métodos y dispositivos para interconexión de redes sobre cableado de alta impedancia
DE102012207138A1 (de) * 2012-04-27 2013-10-31 Robert Bosch Gmbh Sensorzeit-Synchronisation
US20140003564A1 (en) 2012-06-27 2014-01-02 Broadcom Corporation Multichip synchronization system
WO2014127519A1 (en) * 2013-02-22 2014-08-28 Telefonaktiebolaget L M Ericsson(Publ) Time synchronous pluggable transceiver
US9292036B2 (en) * 2013-05-24 2016-03-22 Arm Limited Data processing apparatus and method for communicating between a master device and an asynchronous slave device via an interface
US9436214B2 (en) * 2013-11-12 2016-09-06 Qualcomm Incorporated System and methods of reducing energy consumption by synchronizing sensors
US20170041688A1 (en) * 2013-11-12 2017-02-09 Qualcomm Incorporated Apparatus and methods for timestamping in a system synchronizing controller and sensors
JP6018040B2 (ja) 2013-12-26 2016-11-02 Necプラットフォームズ株式会社 クロック供給システム、クロックバッファ群および制御方法
CN104155640B (zh) * 2014-08-15 2016-08-17 中国科学院上海技术物理研究所 一种具备采样点时间定位的激光雷达回波全波形采集器
US10764026B2 (en) * 2015-07-20 2020-09-01 Lattice Semiconductor Corporation Acoustic gesture recognition systems and methods
WO2018049280A1 (en) * 2016-09-08 2018-03-15 Lattice Semiconductor Corporation Clock recovery and data recovery for programmable logic devices
US20180224887A1 (en) * 2017-02-06 2018-08-09 Qualcomm Incorporated Apparatus and method for asynchronous event timestamping

Similar Documents

Publication Publication Date Title
JP2018523236A5 (ja)
JP6731996B2 (ja) 装置および方法
CN109669899B (zh) 自适应调节串口通信波特率的方法及串口装置
US10764026B2 (en) Acoustic gesture recognition systems and methods
CN103840877A (zh) 自动检测光纤非对称性的时间同步装置及方法
JP6799369B2 (ja) 試験測定システム及び複数のオシロスコープを同期させる方法
CN104393981B (zh) 一种多路测量数据并行的时间标记方法及系统
CN103823361B (zh) 多源动态自适应时钟同步方法及装置
CN101834684A (zh) 分布式水声定位系统gps时钟同步方法
CN110928176B (zh) 一种支持多种授时技术的多功能授时设备
CA2990840A1 (en) Pps tagging of acoustic sample data
CN108631900A (zh) 高精度时间戳的前置打戳方法及系统
JP2006322840A (ja) デジタルデータ記録装置、及び、そのサンプリングデータ特定方法並びにサンプリングデータ特定用プログラム
JP2005055439A5 (ja)
JP3897413B2 (ja) 通信チャネルで接続された2つのステーション間の距離測定装置及び方法
US20130346022A1 (en) Physical quantity measuring apparatus and physical quantity measuring method
CN110661609B (zh) 一种时钟同步方法及第一设备
RU2020123356A (ru) Способ синхронизации дополнительного сигнала с основным сигналом
CN104635532A (zh) 一种移动采集同步控制装置及控制方法
JP2007306571A (ja) データの双方向伝送の同期方法及びそれを使用したシステム
TWI779921B (zh) 修正1秒脈衝信號的方法及授時接收器
JP5383856B2 (ja) 送信回路
KR101313273B1 (ko) 네트워크 시간 동기를 위한 타임 스탬핑 장치 및 방법
JP2004128981A (ja) ビット誤り測定システム
JP2004518329A (ja) 特徴認識時間シフト相関方法および装置