CN114114210B - 时间戳数据读写电路以及测距系统 - Google Patents

Abstract

本申请提供一种时间戳数据读写电路以及测距系统，包括参考时钟模块，参考时钟模块具有固定的运行周期；计数模块，计数模块与参考时钟模块连接，计数模块用于记录参考时钟模块的运行周期数；多个计时模块，多个计时模块与计数模块连接，计时模块被配置为响应于记录触发信号存储计数模块的记录结果作为时间戳数据，并响应于输出触发信号输出时间戳数据；其中，不同的计时模块存储不同记录触发信号对应的时间戳数据。本申请多个计时模块与计数模块连接且不同的计时模块存储不同记录触发信号对应的时间戳数据，使得多个计时模块可以存储多个时间戳数据，从而提高了时间戳数据读写容量。

Description

时间戳数据读写电路以及测距系统

技术领域

本申请涉及集成电路技术领域，具体涉及一种时间戳数据读写电路以及测距系统。

背景技术

目前，随着市场对3D视觉与识别技术的兴趣日益浓厚，ToF(飞行时间，Time offlight)技术不断发展，ToF主要包括两种技术路线：iToF(间接飞行时间，indirect-ToF)和dToF(直接飞行时间，direct-ToF)，其中dToF系统通过发出短脉冲光然后测量发射的光返回所需的时间，从而检测与物体的距离。

现有的dToF系统主要包括激光源、单光子雪崩二极管(Single-photon AvalancheDiode，SPAD)以及时间-数字转换器(Time-to-digital Converter，TDC)，激光源发射脉冲光，脉冲光经物体反射后被单光子雪崩二极管接收，时间-数字转换器写入该过程的时间戳数据，然后交由数字模块读取进行处理。为实现大范围高分辨率的距离测量，对于单光子雪崩二极管可以采用密集阵列的方式，以大范围的接收脉冲光，然而密集阵列的单光子雪崩二极管需要在时间-数字转换器对应采集大量的时间戳数据，现有的时间-数字转换器难以在短时间内写入大量的时间戳时间，进而降低了dToF系统的分辨率和帧率，因此，如何提高现有dToF系统中时间戳数据的读写容量成为本领域技术人员努力的方向。

发明内容

本申请提供一种时间戳数据读写电路以及测距系统，旨在解决dToF系统中时间戳数据读写容量不足的技术问题。

第一方面，本申请提供一种时间戳数据读写电路，包括：

参考时钟模块，参考时钟模块具有固定的运行周期；

计数模块，计数模块与参考时钟模块连接，计数模块用于记录参考时钟模块的运行周期数；

多个计时模块，多个计时模块与计数模块连接，计时模块被配置为响应于记录触发信号存储计数模块的记录结果作为时间戳数据，并响应于输出触发信号输出时间戳数据；

其中，不同的计时模块存储不同记录触发信号对应的时间戳数据。

在一些实施例中，多个计时模块串联且位于首端的计时模块与计数模块连接；

从串联首端至串联尾端的方向，多个计时模块依次记录第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据，其中，t为大于或等于1的整数，n为多个计时模块的数量。

在一些实施例中，每个计时模块包括第一寄存器，每个计时模块对应的第一寄存器串联，且位于首端的第一寄存器的输入端与计数模块连接；

多个计时模块的第一寄存器用于记录第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据。

在一些实施例中，每个计时模块还包括第二寄存器，同一计时模块的第二寄存器的输入端与第一寄存器的输出端连接，且每个计时模块对应的第二寄存器依次串联；

多个计时模块的第二寄存器用于写入第一寄存器存储的第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据，并输出第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据。

在一些实施例中，第二寄存器具有写入模式和读取模式；

当第二寄存器处于写入模式时，多个计时模块的第二寄存器写入第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据；

当第二寄存器处于读取模式时，多个计时模块的第二寄存器输出第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据。

在一些实施例中，还包括读取模块，读取模块包括读写寄存器；

输出触发信号输入至读写寄存器的控制端和第二寄存器的控制端，读写寄存器的输出端与第二寄存器的工作模式端连接，以根据输出触发信号控制第二寄存器进入读取模式并输出时间戳数据。

在一些实施例中，还包括选择模块，选择模块与多个计时模块连接；

选择模块用于控制多个计时模块选择存储时间戳数据。

在一些实施例中，选择模块包括一组选择子模块，选择子模块包括多个串联的选择寄存器，以及与多个选择寄存器的输出端连接的多路选择器；

多路选择器被配置为基于选择触发信号选择第m个选择寄存器的输出信号输出，在第m次记录触发信号输入至多个计时模块后，第m个选择寄存器的输出信号控制多个计时模块停止工作，以使多个计时模块记录第m次记录触发信号至第m-n次记录触发信号之间对应的时间戳数据，其中，m为大于或等于1的整数，n为多个计时模块的数量。

在一些实施例中，参考时钟模块包括振荡器以及锁相环，锁相环用于使振荡器的频率和相位固定。

第二方面，本申请提供一种测距系统，包括：

信号发射单元，信号发射单元用于发射测距信号；

信号接收单元，信号接收单元用于接收经物体反射后的测距信号；以及

如第一方面所述的时间戳数据读写电路，时间戳数据读写电路的计时模块与信号接收单元连接，且时间戳数据读写电路的计数模块与信号发射单元连接，以执行以下过程：

在信号发射单元发射测距信号时，计数模块开始记录参考时钟模块的运行周期数；

在信号接收单元接收到测距信号时，计时模块存储计数模块的记录结果作为时间戳数据。

本申请通过计数模块记录参考时钟模块的运行周期数，然后通过计时模块读取计数模块的记录结果从而存储时间戳数据，由于多个计时模块与计数模块连接且不同的计时模块存储不同记录触发信号对应的时间戳数据，使得多个计时模块可以存储多个时间戳数据，从而提高了时间戳数据读写容量。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例中提供的时间戳数据读写电路的一种模块示意图；

图2是本申请实施例中提供的多个计时模块的一种连接示意图；

图3是本申请实施例中提供的间戳数据读写电路的另外一种模块示意图；

图4是本申请实施例中提供的多个计时模块的一种具体连接示意图；

图5是本申请实施例中提供的计时模块的一种电路示意图；

图6是本申请实施例中提供的多个计时模块的另一种具体连接示意图；

图7是本申请实施例中提供的多个计时模块时间戳数据传输的一种示意图；

图8是本申请实施例中提供的计时模块写入模式和读取模式切换的一种数据传输示意图；

图9是本申请实施例中提供的时间戳数据读写电路的另一种模块示意图；

图10是本申请实施例中提供的读取模块的一种电路示意图；

图11是本申请实施例中提供的时间戳数据读写电路的另一种模块示意图；

图12是本申请实施例中提供的时间戳数据读写电路的另一种模块示意图；

图13是本申请实施例中提供的选择模块的一种电路示意图；

图14是本申请实施例中提供的时间戳数据读写电路的另一种模块示意图；

图15是本申请实施例中提供的测距系统的一种模块示意图；

图16是本申请实施例中提供的测距系统的一种场景示意图。

其中：

10参考时钟模块，20计数模块，30计时模块，31第一寄存器，32第二寄存器，40读取模块，41读写寄存器，50选择模块，51选择寄存器，52多路连接器；

100时间戳数据读写电路，200信号发射单元，300信号接收单元，400数字单元，500存储控制单元。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

本申请实施例提供一种时间戳数据读写电路100以及测距系统，以下分别进行详细说明。

首先，参阅图1，图1示出了本申请实施例中时间戳数据读写电路100的一种模块示意图，其中，时间戳数据读写电路100包括：

参考时钟模块10，参考时钟模块10具有固定的运行周期；

计数模块20，计数模块20与参考时钟模块10连接，计数模块20用于记录参考时钟模块10的运行周期数；

多个计时模块30，多个计时模块30与计数模块20连接，计时模块30被配置为响应于记录触发信号存储计数模块20的记录结果作为时间戳数据，并响应于输出触发信号输出时间戳数据；

其中，不同的计时模块30存储不同记录触发信号对应的时间戳数据。

具体的，参考时钟模块10用于产生固定频率的重复电子信号，单个电子信号即可作为单位时间，通过计数模块20记录测量时电子信号的重复个数从而得到时间戳数据。在本申请的一些实施例中，参考时钟模块10包括振荡器和锁相环电路，其中，振荡器产生固定频率的重复电子信号，锁相环用于使振荡器的频率和相位与计数模块20的启动信号(例如测量触发信号)保持确定关系，从而保证时间戳数据测量的准确性。

示例性的，振荡器可以为电感电容振荡器、环形振荡器或晶体振荡器等，其产生电子信号可以为正弦波、方波、锯齿波等。

计数模块20用于记录参考时钟模块10的运行周期数，例如振荡器产生正弦波的个数。由于运行周期固有固定频率，也即单个运行周期具有固定时间，例如振荡器产生正弦波的频率为50MHz，单个运行周期对应的时间为2*10-8秒。示例性的，计数模块20可以包括计数器，该计数器可以为同步或异步计数器，同时也可以为二进制、十进制等进制计数器。

计时模块30用于存储计数模块20的记录结果作为时间戳数据，并输出时间戳数据。以图1为例，在开始测量时，测量触发信号控制计数模块20启动记录参考时钟模块10的运行周期数；在完成测量后，记录触发信号控制计时模块30读取计数模块20的记录结果得到时间戳数据；在接收到输出触发信号后，计时模块30输出数据存储信号，最终完成整个时间戳数据读写过程。

可以理解的，对于dToF系统，记录触发信号由单光子雪崩二极管接收到脉冲光产生，输出触发信号、测量触发信号由系统设定(例如开始测量、结束测量或者多次测量过程中)产生，数据存储信号由计时模块30完成时间戳数据存储后根据输出触发信号输出时产生。

在本申请实施例中，时间戳数据读写电路100通过计数模块20记录参考时钟模块10的运行周期数，然后通过计时模块30读取计数模块20的记录结果从而存储时间戳数据，由于多个计时模块30与计数模块20连接且不同的计时模块30存储不同记录触发信号对应的时间戳数据，使得多个计时模块30可以存储多个时间戳数据，从而提高了时间戳数据读写容量，对于dToF系统而言，该时间戳数据读写电路100可以存储密集阵列的单光子雪崩二极管对应的时间戳数据，最终可以提高dToF系统的分辨率和帧率。

可以理解的，本申请的时间戳数据读写电路100不仅可以适用于dToF系统，对于需要在短时间内存储大量时间戳数据的装置/系统同样适用。

在本申请的一些实施例中，参阅图1以及图2，图2示出了本申请实施例中多个计时模块30的一种连接示意图，其中，多个计时模块30串联且位于首端的计时模块30与计数模块20连接，从串联首端至串联尾端的方向，多个计时模块30依次记录第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据，其中，t为大于或等于1的整数，n为多个计时模块30的数量。

在上述实施例中，由于多个计时模块30串联以及串行传输的特点，前一计时模块30的在记录本次记录触发信号对应的时间戳数据的同时，还在将上一次记录触发信号对应的时间戳数据传输给后一计时模块30，从而每个计时模块30均可以记录不同记录触发信号对应的时间戳数据，使得多个计时模块30可以共用一个计数模块20，也无需多个计时模块30分别连接单个计数模块20，有利于简化时间戳数据读写电路100的线路连接以及模块数量。

可以理解的，多个计时模块30还可以分别与同一个计数模块20连接，例如如图3所示，图3示出了本申请实施例中时间戳数据读写电路100的另外一种模块示意图，其中，多个计时模块30分别具有单独的电路与计时模块30连接；或者，还可以设置多个计数模块20，每个计时模块30与单个计数模块20对应。

作为一种示例性的，参阅图4，图4示出了本申请实施例中多个计时模块30的一种具体连接示意图，其中，每个计时模块30包括第一寄存器31，每个计时模块30对应的第一寄存器31串联，且位于首端的第一寄存器31的输入端(D端口)与计数模块20连接，多个计时模块30的第一寄存器31用于记录第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据。具体的，第一寄存器31串联是指多个第一寄存器31的输入端(D端口)和输出端(Q端口)依次连接。

在进行时间戳数据读取时，位于首端的第一寄存器31的输入端(D端口)接收到时间戳数据信号，然后在记录触发信号的控制下记录时间戳数据，在下一次时间戳数据信号脉冲到来之前，位于串联首端的第一寄存器31保存该时间戳数据；在下一次时间戳数据信号脉冲到来之后，位于首端的第一寄存器31的输入端(D端口)接收到新的时间戳数据信号，前一第一寄存器31的时间戳数据信号传输给后一第一寄存器31，从而实现时间戳数据的串行记录存储过程。

作为又一示例性的，参阅图5、图6以及图7，图5示出了本申请实施例中计时模块30的一种电路示意图，图6示出了本申请实施例中多个计时模块30的一种具体连接示意图，图7示出了本申请实施例中多个计时模块30时间戳数据传输的一种示意图，其中，每个计时模块30还包括第二寄存器32，同一计时模块30的第二寄存器32的输入端(D端口)与第一寄存器31的输出端(Q端口)连接，且每个计时模块30对应的第二寄存器32依次串联；多个计时模块30的第二寄存器32用于写入第一寄存器31存储的第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据，并输出第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据。具体的，第二寄存器32串联是指多个第二寄存器32的输出端(Q端口)和扫描输入端(SI端口)依次串联。

在上述实施例中，以t等于5，n等于5为例，串联的第一寄存器31依次记录第5次至第1次记录触发信号对应的时间戳数据，由于同一计时模块30的第二寄存器32的输入端(D端口)与第一寄存器31的输出端(Q端口)连接，对于同一计时模块30而言，第二寄存器32写入第一寄存器31对应的时间戳数据，即串联的第二寄存器32同样记录第5次至第1次记录触发信号对应的时间戳数据，在第二寄存器32保存对应的时间戳数据后，串联的第二寄存器32则可以输出该第5次至第1次记录触发信号对应的时间戳数据，因此可以将第一寄存器31作为输入单元，第二寄存器32作为暂存时间戳数据的输出单元，进而实现并行输入并行输出时间戳数据的目的，提高时间戳数据的读写速度，进一步提高dToF系统的分辨率和帧率。

进一步的，为了便于控制第二寄存器32写入并输出时间戳数据，继续参阅图5、图6、图7以及图8，图8示出了本申请实施例中计时模块30写入模式和读取模式切换的一种数据传输示意图，其中，第二寄存器32具有写入模式和读取模式，当第二寄存器32处于写入模式时，多个计时模块30的第二寄存器32写入第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据；当第二寄存器32处于读取模式时，多个计时模块30的第二寄存器32输出第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据。

同样的，以t等于5，n等于5为例，当串联的第一寄存器31保存第5次至第1次记录触发信号对应的时间戳数据时，串联的第二寄存器32切换为写入模式，从第一寄存器31写入该第5次至第1次记录触发信号对应的时间戳数据时，在数据写入完成后，则第二寄存器32可以切换为读取模式，然后输出第5次至第1次记录触发信号对应的时间戳数据给存储单元，从而完成时间戳数据的保存和输出过程。

可以理解的，对于dToF系统，在每次测量过程中，即激光源发射脉冲光经物体反射后被单光子雪崩二极管接收的过程，第二寄存器32可以在脉冲光发射以及返回的过程中输出上一次测量过程的时间戳数据；而在脉冲光被单光子雪崩二极管接收后第一寄存器31写入时间戳数据的过程中，依然可以通过第二寄存器32传输上一次测量对应的时间戳时间，进而通过第一寄存器31、第二寄存器32可以实现时间戳数据的并行读写过程。

进一步的，为了便于在控制第二寄存器32更改读取模式和写入模式的同时，控制第二寄存器32写入时间戳数据或者读取时间戳时间，继续参阅图9以及图10，图9示出了本申请实施例中时间戳数据读写电路100的另外一种模块示意图，图10示出了本申请实施例中读取模块40的一种电路示意图，其中，时间戳数据读写电路100还包括读取模块40，读取模块40包括读写寄存器41，输出触发信号输入至读写寄存器41的控制端(Clk端口)和第二寄存器32的控制端(Clk端口)，读写寄存器41的输出端(Q端口)与第二寄存器32的工作模式端(SE端口)连接，以根据输出触发信号控制第二寄存器32进入读取模式并输出时间戳数据。

具体的，输出触发信号输入至读写寄存器41的控制端(Clk端口)，读写寄存器41被触发从输出端(Q端口)给出读写控制信号，该读写控制信号控制第二寄存器32进入读取模式或写入模式，同时该输出触发信号还直接输入第二寄存器32的控制端(Clk端口)，在改变第二寄存器32的读取模式或写入模式的同时，还控制第二寄存器32进行写入数据或者读取数据，即通过读写寄存器41将控制第二寄存器32工作以及改变第二寄存器32工作模式的信号关联，有利于简化对第二寄存器32的控制逻辑，并保证时间戳数据有序正常写入和输出。

一般的，输出触发信号为时钟脉冲信号，时钟脉冲信号的上升沿或下降沿控制第二寄存器32从第一寄存器31读取时间戳数据，同时该时钟脉冲信号的上升沿或下降沿控制读写寄存器41给出高电平的读写控制信号，高电平的读写控制信号控制第二寄存器32改变为读取模式，输出触发信号后续时钟脉冲信号的上升沿或下降沿则控制第二寄存器32输出时间戳时间。

可以理解的，读写寄存器41还具有重置端，即通过重置端重置读写寄存器41的状态，使得时钟脉冲信号的上升沿或下降沿控制读写寄存器41给出低电平，低电平的读写控制信号控制第二寄存器32改变为写入模式，从而写入时间戳数据。

进一步的，在本申请的一些实施例中，继续参阅图11，图11示出了本申请实施例中时间戳数据读写电路100的另外一种模块示意图，其中，时间戳数据读写电路100还包括选择模块50，选择模块50与多个计时模块30连接，选择模块50用于控制多个计时模块30选择存储时间戳数据。

在dToF系统中，每次激光脉冲时，单光子雪崩二极管在接收到反射回来的激光信号前，很有可能会被环境光或者其他光源误触发而产生记录触发信号，而单光子雪崩二极管本身无法判断是否是被误触发，从而导致测量数据异常。在本实施例中，当判断记录触发信号是环境光线误触发产生时，则可以通过选择模块50控制计时模块30存储该时间戳数据，从而避免了测量异常现象。

作为一示例性的，如图11所示，记录触发信号和选择触发信号可以共同输入该选择模块50，选择模块50根据选择触发信号选择是否输出该记录触发信号给计时模块30，从而控制了计时模块30是否存储本次记录触发对应的时间戳数据。

作为又一示例性的，参阅图12以及图13，图12示出了本申请实施例中时间戳数据读写电路100的另外一种模块示意图，图13示出了本申请实施例中选择模块50的一种电路示意图，其中，选择模块50包括多个串联的选择寄存器51，以及与多个选择寄存器51的输出端(Q端口)连接的多路选择器，多路选择器被配置为基于选择触发信号选择第m个选择寄存器51的输出信号输出，在第m次记录触发信号输入至多个计时模块30后，第m个选择寄存器51的输出信号控制多个计时模块30停止工作，以使多个计时模块30记录第m次记录触发信号至第m-n次记录触发信号之间对应的时间戳数据，其中，m为大于或等于1的整数，n为多个计时模块30的数量。

其中，记录触发信号、选择模块50输出的信号、测量触发信号进行了逻辑门(例如异或门)电路连接，选择触发信号为高电平信号，选择模块50输出的信号为低电平信号时，则可以正常输出高电平信号控制计时模块30记录时间戳时间；当选择触发信号为高电平信号，而选择模块50输出的信号也为高电平时，则输出低电平信号而不记录选择触发信号本次对应的记录时间戳时间。

在本申请的一些实施例中，如图12所示，记录触发信号与选择模块50输出信号经过逻辑门电路后，同时输入了计时模块30的控制端(Clk端口)和选择模块50的控制端(Clk端口)，在第m次记录触发信号产生后，由于选择触发信号为高电平信号，选择模块50输出的信号此时为低电平信号，则正常控制计时模块30记录第m次记录触发信号对应的时间戳数据，同时记录触发信号与选择模块50输出信号经过逻辑门电路后的信号还输入了选择模块50的控制端(Clk端口)，在选择触发信号的控制下，选择寄存器51控制第m个选择寄存器51的高电平信号输出，在第m+1次记录触发信号产生后，由于记录触发信号与选择模块50输出信号均为高电平信号进而经过逻辑门电路输出低电平信号，因此将不会记录第m+1次记录触发信号对应的时间戳数据，结合本申请的一些实施例，例如多个计时模块30依次记录第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据的实施例，此时多个计时模块30记录第m次记录触发信号至第m-n次记录触发信号之间对应的时间戳数据，从而实现了选择保存时间戳数据的目的。

实际上，由于脉冲光经物体反射后被单光子雪崩二极管接收时间不定，因此记录触发信号的产生时间也是不确定的，而在上述实施例中，记录触发信号经过逻辑门电路作为选择模块50控制端的输入信号，可以将记录触发信号产生的次数对应保存在多个串联的选择寄存器51中，因此通过上述实施例的选择模块50可以按记录触发信号次数来选择保存时间戳数据。

可以理解的，还可以设置多组上述选择模块50，该多组选择模块50输出信号或门连接，从而还可以间隔记录不同记录触发信号对应的时间戳数据，例如，位于首端的计时模块30记录第3次记录触发信号对应的时间戳数据，而后一计时模块30记录第1次触发信号对应的时间戳数据。

进一步的，继续参阅图14，图14示出了本申请实施例中时间戳数据读写电路100的另外一种模块示意图，其中，对于阵列的单光子雪崩二极管，实际上时间戳数据读写电路100还可以包括多组上述参考时钟模块10、计数模块20以及计时模块30，每组参考时钟模块10、计数模块20以及计时模块30和一单光子雪崩二极管对应，从而实现阵列的单光子雪崩二极管的大量时间戳数据读写功能。

值得注意的是，上述时间戳数据读写电路100的内容旨在清楚说明本申请的实施验证过程，本领域技术人员可以在本申请的指导下做出等同的修改设计，例如，如图14所示，时间戳数据读写电路100还通入了测量重置信号，以在每次测量前，重置部分寄存器(例如选择寄存器51、第一寄存器31)，以避免前次测量结果对本次测量产生干扰。

进一步的，为了更好的实施本申请的时间戳数据读写电路100，在时间戳数据读写电路100之上，本申请实施例中还提供一种测距系统，参阅图15以及图16，图15示出了本申请实施例中测距系统的一种模块示意图，图16示出了本申请实施例中测距系统的一种场景示意图，其中测距系统包括：

信号发射单元200，信号发射单元200用于发射测距信号；

信号接收单元300，信号接收单元300用于接收经物体反射后的测距信号；

如上述任一实施例的时间戳数据读写电路100，时间戳数据读写电路100的计时模块30与信号接收单元300连接，且时间戳数据读写电路100的计数模块20与信号发射单元200连接。

其中，信号接收单元300可以为单光子雪崩二极管，信号发射单元200可以激光源，测距信号对应为激光信号，在该激光信号到达测距物体后反射，最终被信号接收单元300接收。具体的，在信号发射单元200发射测距信号时，计数模块20开始记录参考时钟模块10的运行周期数；在信号接收单元300接收到测距信号时，计时模块30存储计数模块20的记录结果作为时间戳数据，从而得到激光的传播时间，结合光的传播速度，最终计算得到与物体的距离。

在本申请的一些实施例中，参阅图15，测距系统还包括数字单元400、存储控制单元500，存储控制单元500可以存储时间戳数据，数字模块可以控制信号发射单元200发出测距信号，同时还可以根据存储控制单元500的时间戳数据计算与物体的距离。本申请实施例中的测距系统因设置有上述实施例的时间戳数据读写电路100，从而具有上述时间戳数据读写电路100的全部有益效果，在此不再赘述。

应当理解，图15所示的系统及其单元可以利用各种方式来实现。例如，在一些实施例中，装置及其模块可以通过硬件、软件或者软件和硬件的结合来实现。其中，硬件部分可以利用专用逻辑电路来实现；软件部分则可以存储在存储器中，由适当的指令执行系统，例如微处理器或者专用设计硬件来执行。本领域技术人员可以理解上述的方法和系统可以使用计算机可执行指令和/或包含在处理器控制代码中来实现，例如在诸如磁盘、CD或DVD-ROM的载体介质、诸如只读存储器(固件)的可编程的存储器或者诸如光学或电子信号载体的数据载体上提供了这样的代码。本申请的系统及其模块不仅可以有诸如超大规模集成电路或门阵列、诸如逻辑芯片、晶体管等的半导体、或者诸如现场可编程门阵列、可编程逻辑设备等的可编程硬件设备的硬件电路实现，也可以用例如由各种类型的处理器所执行的软件实现，还可以由上述硬件电路和软件的结合(例如，固件)来实现。

需要注意的是，以上对于装置及其模块的描述，仅为描述方便，并不能把本申请限制在所举实施例范围之内。可以理解，对于本领域的技术人员来说，在了解该系统的原理后，可能在不背离这一原理的情况下，对各个模块进行任意组合，或者构成子系统与其他模块连接。例如，图15中披露的信号接收单元300、时间戳数据读写电路100可以直接一体制备，信号接收单元300集成顶部，时间戳数据读写电路100集成在底部。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。

上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述详细披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。

同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一个替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。

相应地，本申请的各个方面可以完全由硬件执行、可以完全由软件(包括固件、常驻软件、微码等)执行、也可以由硬件和软件组合执行。以上硬件或软件均可被称为“数据块”、“模块”、“引擎”、“单元”、“组件”或“系统”。此外，本申请的各方面可能表现为位于一个或多个计算机可读介质中的计算机产品，该产品包括计算机可读程序编码。

一些实施例中使用了描述成分、属性数量的数字，应当理解的是，此类用于实施例描述的数字，在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明，“大约”、“近似”或“大体上”表明所述数字允许有±20％的变化。相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。

针对本申请引用的每个专利、专利申请、专利申请公开物和其他材料，如文章、书籍、说明书、出版物、文档等，特此将其全部内容并入本申请作为参考，但与本申请内容不一致或产生冲突的申请历史文件除外，对本申请权利要求最广范围有限制的文件(当前或之后附加于本申请中的)也除外。需要说明的是，如果本申请附属材料中的描述、定义、和/或术语的使用与本申请所述内容有不一致或冲突的地方，以本申请的描述、定义和/或术语的使用为准。

以上对本申请实施例所提供的一种时间戳读写电路以及测距装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种时间戳数据读写电路，其特征在于，包括：

参考时钟模块，所述参考时钟模块具有固定的运行周期；

计数模块，所述计数模块与所述参考时钟模块连接，所述计数模块用于记录所述参考时钟模块的运行周期数；

多个计时模块，所述多个计时模块与所述计数模块连接，所述计时模块被配置为响应于记录触发信号存储所述计数模块的记录结果作为时间戳数据，并响应于输出触发信号输出所述时间戳数据；

其中，不同的所述计时模块存储不同记录触发信号对应的时间戳数据，所述多个计时模块串联且位于首端的计时模块与所述计数模块连接。

2.如权利要求1所述的时间戳数据读写电路，其特征在于，从串联首端至串联尾端的方向，所述多个计时模块依次记录第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据，其中，t为大于或等于1的整数，n为所述多个计时模块的数量。

3.如权利要求2所述的时间戳数据读写电路，其特征在于，每个所述计时模块包括第一寄存器，每个所述计时模块对应的第一寄存器依次串联，且位于首端的第一寄存器的输入端与所述计数模块连接；

所述多个计时模块的所述第一寄存器用于记录所述第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据。

4.如权利要求3所述的时间戳数据读写电路，其特征在于，每个所述计时模块还包括第二寄存器，同一所述计时模块的所述第二寄存器的输入端与所述第一寄存器的输出端连接，且每个所述计时模块对应的第二寄存器依次串联；

所述多个计时模块的所述第二寄存器用于写入所述第一寄存器存储的所述第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据，并输出所述第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据。

5.如权利要求4所述的时间戳数据读写电路，其特征在于，所述第二寄存器具有写入模式和读取模式；

当所述第二寄存器处于写入模式时，所述多个计时模块的所述第二寄存器写入所述第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据；

当所述第二寄存器处于读取模式时，所述多个计时模块的所述第二寄存器输出所述第t次记录触发信号至第t-n+1次记录触发信号对应的时间戳数据。

6.如权利要求5所述的时间戳数据读写电路，其特征在于，还包括读取模块，所述读取模块包括读写寄存器；

所述输出触发信号输入至所述读写寄存器的控制端和所述第二寄存器的控制端，所述读写寄存器的输出端与所述第二寄存器的工作模式端连接，以根据所述输出触发信号控制所述第二寄存器进入读取模式并输出所述时间戳数据。

7.如权利要求1所述的时间戳数据读写电路，其特征在于，还包括选择模块，所述选择模块与所述多个计时模块连接；

所述选择模块用于控制所述多个计时模块选择存储所述时间戳数据。

8.如权利要求7所述的时间戳数据读写电路，其特征在于，所述选择模块包括多个串联的选择寄存器，以及与多个所述选择寄存器的输出端连接的多路选择器；

所述多路选择器被配置为基于选择触发信号选择第m个选择寄存器的输出信号输出，在第m次记录触发信号输入至所述多个计时模块后，所述第m个选择寄存器的输出信号控制所述多个计时模块停止工作，以使所述多个计时模块记录第m次记录触发信号至第m-n次记录触发信号之间对应的时间戳数据，其中，m为大于或等于1的整数，n为所述多个计时模块的数量。

9.如权利要求1至8任一项所述的时间戳数据读写电路，其特征在于，所述参考时钟模块包括振荡器以及锁相环，所述锁相环用于使所述振荡器的频率和相位固定。

10.一种测距系统，其特征在于，包括：

信号发射单元，所述信号发射单元用于发射测距信号；

信号接收单元，所述信号接收单元用于接收经物体反射后的所述测距信号；以及

如权利要求1至9任一项所述的时间戳数据读写电路，所述时间戳数据读写电路的计时模块与所述信号接收单元连接，且所述时间戳数据读写电路的计数模块与所述信号发射单元连接，以执行以下过程：

在所述信号发射单元发射所述测距信号时，所述计数模块开始记录参考时钟模块的运行周期数；

在所述信号接收单元接收到所述测距信号时，所述计时模块存储所述计数模块的记录结果作为时间戳数据。

Images