SU1679211A1

SU1679211A1 - Счетчик фотонов

Info

Publication number: SU1679211A1
Application number: SU894698523A
Authority: SU
Inventors: Константин Дмитриевич Шелевой
Original assignee: Shelevoj Konstantin D
Priority date: 1989-05-31
Filing date: 1989-05-31
Publication date: 1991-09-23

Abstract

Изобретение относитс к измерени м интенсивности слабых световых штоков. Цель изобретени - повышение точности измерений за счет сокращени длительности процесса измерени накоплени . Счетчик содержит ФЭУ 1, дискриминатор одноэле«тронных импульсов 2, кольцевой регистр сдвига 3, блок k триггеров фотонов, ОЗУ 5. (N+1) разр дный сдвиговый регистр 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, RS-триг- гер 8, схему синхронизации 9, тригP68S , гер 10 режима, управл емый тактовый генератор 11, делитель 12 тактовой частоты на N, адресный счетчик 13 слов, адресный счетчик И бит и блок вычислени и управлени 15 (БВУ). Сокращение длительности процесса накоплени достигаетс за счет увеличени скорости передачи данных из ОЗУ 5 в ОЗУ БВУ 15. При этом решение о передаче информации из 1-й чейки ОЗУ 5 в ОЗУ БВУ 15 принимаетс на основании результата сравнени состо ний двух соседних чеек ОЗУ 5 устройства, причем процесс передачи происходит лишь тогда, когда а соседних чейках зафиксирована противоположна информаци : П1П и О или О и 1. Так как таких пар в ОЗУ устройства значительно меньше, чем всего чеек, то основные затраты времени на передачу информации определ ютс только их количеством, а не объемом ОЗУ устройства. 1 ил.

Description

Изобретение относитс к области измерений и может быть использовано дл регистрации слабых и сверхслабых световых потоков в физике, лазерном зондировании атмосферы, космических исследовани х, люминесцентном и спектральном анализах, химии и т.д.

Цель изобретени - повышение точности измерений путем сокращени длительности процесса накоплени .

На чертеже представлена блок-схема счетчика.

Счетчик фотонов содержит ФЭУ 1, .дискриминатор 2 одноэлектронных им- пульсов (), N-разр дный кольцевой регистр 3 сдвига, блок N триггеров фотонов, оперативное запоминающее устройство (ОЗУ) 5, N+1 разр дный регистр 6 сдвига/ логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, RS-триггер 8 схему 9 синхронизации, триггер 10 режима , управл емый тактовый генератор 11, делитель 12 тактовой частоты на N, адресный счетчик 13 слов, адресны счетчик И бит, блок 15 вычислени и управлени (БВУ) и шину 16 питани .

Выход ФЭУ 1 подключен к входу ДОИ 2, выход которого подключен к первым входам блока А триггеров фотонов, выходы последних подключены к первым входам управлени ОЗУ 5, входы данных ОЗУ 5 подключены к шине 16 питани ,, каждый i-й разр д выхода данных ОЗУ 5 подключен к i-му разр ду входа N-H разр дного регистра 6 сдвига , где i 1...N, выходы нулевого и первого разр дов N+1 разр дного регистра 6 сдвига подключены к первому и второму входам логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, выход которого подключен к первому входу RS-триггера 8, выход последнего подключен к входному регистру БВУ 15 и к второму входу управл емого так- тобого генератора 11, выход схемы 9 синхронизации подключен к первому входу триггера 10 режима, его выход к первому входу управл емого тактового генератора 11, выход которого подключен к входам кольцевого регистра 3 сдвига, делител Т2 тактовой частоты на N, адресного счетчика И бит и к входу управлени N+1 разр дного регистра 6 сдвига, выходы кольцевого регистра 3 сдвига подключены к вторым входам блока 4 триггеров фо

0

5

0

5

0

5

0

5

0

5

тонов, выход делител 12 тактовой частоты на N подключен к второму входу управлени ОЗУ 5 и к входу адресного счетчика 13 слов, адресные выходы которого подключены к адресным входам ОЗУ 5 и к входному регистру БВУ 15, адресные выходы адресного счетчика k бит подключены к входному регистру БВУ 15. Выходной регистр БВУ 15 подключен к второму входу RS-триггера 8, выход управлени адресного счетчика 13 слов подключен к второму входу триггера 10 режима, второй выход адресного счетчика 13 слов подключен к третьему входу управлени ОЗУ 5.

Счетчик работает следующим образом .

Схема 9 синхронизации синхронно с моментом излучени зондирующего импульса вырабатывает сигнал, который устанавливает триггер 10 режима в- рабочее состо ние. Уровень сигнала с выхода триггера 10 режима разрешает работу управл емого тактового гене- ратора 11. ОЗУ 5 устанавливаетс в режим Запись. Тактовые импульсы с управл емого тактового генератора 11 поступают на кольцевой регистр 3 сдвига , который вырабатывает последовательность разрешающих импульсов, поступающих поочередно на каждый из триггеров фотонов ТФ1-ТФК блока 4. Запись входной информации (состо ние ДОИ 2) происходит в те трите- .ры блока , в которых одновременно (присутствует единица на обоих sxo- дахе С целью устранени потерь на фронтах соседних временных интервалов в счетчике используетс ДОИ 2„ измен ющий на противоположное свое состо ние с приходом каждого (и только ) фотоимпульса. Поэтому в блоке k триггеров фиксируетс момент поступлени фотоимпульсз путем перехода состо ни соседних триггеров в противоположное состо ние. После прохождени N управл ющих импульсов на кольцевой регистр 3 сдвига цикл формировани слова заканчиваетс и оно импульсом с делител 12 тактовой частоты на N записываетс в чей1- ку ОЗУ 5, адрес которой формируетс адресным счетчиком 13 слов.Следующа сери N импульсов с управл емого тактового генератора 11 на кольцевой регистр 3 сдвига формирует новое слово, которое эаписы10

15

20

25

5;67Э2

ваетс в следующую чейку ОЗУ 5. Таким образом, в счетчике реализуетс принцип складного метра, когда временна шкала, наименьшим делением которой вл етс длительность вре- менного интервала, равна периоду следовани тактовых импульсов с управл емого актового генератора 11, делитс на N слов, которые последовательно записываютс в ОЗУ 5. При зтом, если ОЗУ 5 имеет К чеек, то в таком ОЗУ хранитс содержимое К N временных интервалов, сложенных по KN разр дных слов.

Номер временного интервала, в котором зарегистрировано поступление одноэлектронного импульса, определ етс как t ADR+N&UT, где ADR - состо ние адресного счетчика слов в момент поступлени фотоимпульса, N БИТ номер бита (триггер фотона), в котором зарегистрирован данный фогоимпульс.

После прохождени К состо ний адресный счетчик 13 слов переводит ОЗУ 5 в режим Чтение. При этом данные (читаемое слово}- параллельно ввод тс в N+1 разр дный ре- гиегр 6 сдвига и под действием так- тодых импульсов начинают извлекатьс 1 из регистра 6, параллельно ведетс подсчет тактовых импульсов в -1Јресч;ч счетчике 1 бит. После каждого САЗИГЭ анализируетс содержимое нулевого (N+l)-ro и 1-го бит N+1 разр дного сдвигового регистра 6. Если их содержимое не различаетс , значит в этих чейках (и, соответственно ,, в соответствующих временных интервалах в цикле записи) информаци о поступлении фотоимпульса не фиксируетс . Сдвиг информации в регистре 6 сдвига продолжаетс с частотой управл емого тактового генератора 11. Если же в соседних чейках обнаружена противоположна информаци , например 1 и О или О и 1, то на выходе логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 возникает активный уровень, который переводит в рабоче.-, состо ние RS-триггер 8. Сигнал с выхода последнего останавливает работу управл емого тактового генератора 11, приостанавлива , таким образом, процесс анализа выходных данных ОЗУ 5. Этот же сигнал воспринимаетс BByjS через входной регистр как сигнал наличи информации.

30

35

45

50

55

0

5

0

5

0

5

0

5

КОТОРУЮ нужн , , ; j,

этом в БВУ вводитс адрес, представл ющий собой состо ни адресного счетчика слов и адресного счетчика бит, который интерпретируетс как адрес чейки ОЗУ БВУ 15, к которой следует прибавить единицу. Процесс завершаетс выводом через выходной регистр БВУ 15 сигнала, сбрасывающего в исходное состо ние RS-триггер 8, тем самым разреша дальнейший анализ данных, наход щихс в регистре 6 сдвига. Если в следующем цикле сдвига в нулевом и первом разр дах регистра 6 сдвига оп ть одинакова информаци , то сдвиг продолжаетс далее, если разна - повтор етс процесс передачи данных в ОЗУ БВУ 15. После N импульсов сдвига в регистр 6 сдвига параллельно вводитс новое слово и начинаетс новый цикл его анализа.

После прохождени К состо ний адресный счетчик вырабатывает сигнал , сбрасывающий триггер 10 режима , который запрещает работу управл емого тактового генератора 11 и подготавливает устройство к новому циклу Запись - считывание,, который начинаетс с поступлением очередного синхроимпульса со схемы 9 синхронизации.

Многократное повторение циклов Записи - считывани ведет к накоплению в ОЗУ БВУ 15 профил интенсивности потока фотоимпульсов, по которому вычисл ютс профили физических характеристик атмосферы - прозрачности , температуры, влажности и т.д.

Таким образом, разделение процесса чтени на два этапа - анализ и чтение , причем анализ содержимого бита происходит с максимальной скоростью и только чтение тех чеек, где обнаружена информаци (а не всех подр д ), позвол ет увеличить скорость передачи данных, сократить общее врем накоплени информации путем создани возможности увеличить частоту . посылок зондирующих импульсов и снизить методическую ошибку, св занную с изменением измер емого параметра за врем накоплени .

Claims

Формула изобретени

Счетчик фотонов, содержащий ФЭУ, дискриминатор одноэлектронных им

7

пульсов, блок из N триггеров фотонов , оперативное запоминающее устройство (ОЗУ), блок вычислени и управлени (БВУ), схему синхронизации , триггер режима, управл емый татовый генератор, кольцевой регистр сдвига, делитель тактовой частоты на N, адресный счетчик слов и шину питани , причём ФЭУ подключен к входу дискриминатора одноэлектронных импульсов, выход которого подключен к первым входам триггеров фотонов, выходы которых подключены к N первым входам управлени ОЗУ, вход данных ОЗУ подключен к шине питани , выход схемы синхронизации подключен к первому входу триггера режима выход которого подключен к первому входу управл емого тактового генератора , выход которого подключен к входам делител тактовой частоты на N и кольцевого регистре сдвига, выходы которого подключены к вторым входам триггеров фотонов, выход делител тактовой частоты на N под-, ключей к второму входу управлени ОЗУ и к входу адресного счетчика слов, первый выход управлени которого подключен к второму входу триггера режима, адресные выходы адрес

o

9211

5

0

5

0

8

ного счетчика слов подключены к адресным входам ОЗУ и входному регистру БВУ, отличающийс тем, что, с целью повышени точности, в него введены N+1 разр дный регистр сдвига, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, RS-триггер и адресный счет- ник бит, причем выходы данных ОЗУ подключены к входу данных N+1 разр дного регистра сдвига, при этом i-й разр д ОЗУ подключен к i-му разр ду N+1 разр дного регистра сдвига, где i 1...N, нулевой и первый разр ды N-(-1 разр дного регистра сдвига подключены к первому и второму входам логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход которого подключен к первому входу RS-триггера, выход RS-триггера подключен к входному регистру БВУ и второму входу управл емого тактового генератора, выход которого подключен к входам управлени N+1 разр дного регистра сдвига и адресного счетчика бит, адресные выходы которого подключены к входному регистру ВУ, выходной регистр БВУ подключен к второму входу RS-тригге-. ра, второй выход адресного счетчика слов подключен к третьему входу управлени ОЗУ.