JP2018517140A - 位置エンコーダ - Google Patents

Abstract

位置エンコーダは、可動部材と少なくとも第１、第２のセンサーとを備える。可動部材は第１、第２のセンサーに対して回転可能で、第１のセンサーは可動部材の現在の位置の第１の成分を捕捉し、対応する第１の信号を出力するように適合され、第２のセンサーは第１の成分と補足的な現在の位置の第２の成分を捕捉し、対応する第２の信号を出力するように適合され、位置エンコーダは複数の所定のルックアップ値を保持する少なくとも第１のメモリーユニットをさらに備え、各所定のルックアップ値は少なくとも第１、第２の信号の各組に対応する位置の値を表しかつ各組の信号を連結して形成される個々のメモリーアドレスに関連し、第１のメモリーユニットはそれぞれ第１、第２のセンサーにより出力される少なくとも第１、第２の信号を連結して形成されるメモリーアドレスを受け取り、対応してそのメモリーアドレスに関連する所定のルックアップ値を出力するように構成される。

Description

本発明は、位置エンコーダに関し、特に、位置に関連する数字を測定する好ましくは磁気的な位置エンコーダに関する。このような位置エンコーダの例は、基準位置に対するシャフトの角度位置などの角度に関連する数字を測定するロータリエンコーダである。位置エンコーダの別の例は、直線変位量を測定するリニアエンコーダである。位置エンコーダは一般に知られており、通常は、可動部材と、少なくとも第１のセンサーおよび第２のセンサーとを備え、可動部材が、第１のセンサーおよび第２のセンサーに対して移動可能である。第１のセンサーは、可動部材の現在の位置の第１の成分を捕捉し、通常は位置の正弦成分である第１の成分に対応する第１の信号を出力するように適合されている。第２のセンサーは、第１の成分と補足的な、現在の位置の第２の成分を捕捉し、通常は位置の余弦成分である第２の成分に対応する第２の信号を出力するように適合されている。現在の位置の例えば角度または直線の値が第１の成分または第２の成分のみによっては十分定義されない可能性があるとはいえ、第１の成分および第２の成分が一緒に現在の位置の値を導き出すのに十分な情報を含んでいるので、今までのところ、第２の成分は第１の成分と補足的である。従って、第１の成分および第２の成分の対から、例えば一般的に知られている三角法によって位置の値が評価できる。磁気的な位置エンコーダの場合、可動部材は、複数の逆の磁極を有する少なくとも１つの磁気要素を備えており、第１のセンサーおよび第２のセンサーは、ホールセンサーなどの磁気センサーである。

一般に２種類の位置エンコーダがあり、一方は絶対エンコーダであり、他方は増分エンコーダである。絶対位置エンコーダは、絶対値として可動部材の位置を直接決定する。対照的に、増分エンコーダは、何らかの基準位置に対する増分位置の値を捕捉するだけであり、この基準位置は、未知の可能性があり、そういうわけで別な方法で決定する必要がある。しかしながら、増分エンコーダは一般に、類似の絶対エンコーダに比較して高い分解能を有する。これは、増分エンコーダが一般に、全測定範囲の一部のみを捕捉するからである。従って、ある分解能を有する絶対エンコーダによって全測定範囲を捕捉できれば、測定範囲を複数の区画に分割し、各区画を類似の分解能を有する増分エンコーダで個々に捕捉することによって、全体の分解能を増大させることができる。

位置エンコーダの特別な具体化は、高精度で絶対位置を測定する組み合わせ絶対・増分位置エンコーダである。このようなエンコーダは二重の仕方で作動する。一方では、上述したような第１の位置エンコーダアッセンブリを、粗い精度で絶対位置を測定するために使用する。他方では、第１のアッセンブリに一体化できる第２の位置エンコーダアッセンブリを、高精度で増分位置を測定するために使用する。測定した絶対値を、測定した増分値のための基準位置として使用して測定値を組み合わせることで、高精度で絶対位置を表す位置の値が得られる。この二重測定は、高精度の純粋な絶対位置エンコーダで絶対位置を直接測定するのに比較してより効率的に実行できる。このような組み合わせ絶対・増分位置エンコーダの例は、位置エンコーダがロータリエンコーダであるＥＰ２７１１６６３Ａ１に記載されている。

上述したような高精度位置エンコーダの一般的な問題は、第１の信号および第２の信号それぞれからの絶対および増分位置の値の計算、および／または、これらの中間結果からの組み合わされた高分解能の位置の値の計算、および、後続の後処理ステップ、例えば直線補正の計算が、かなりの計算リソースを必要とすることである。これは、効率的なアルゴリズム、例えばＣＯＲＤＩＣ（Ｃｏｏｒｄｉｎａｔｅ Ｒｏｔａｔｉｏｎ Ｄｉｇｉｔａｌ Ｃｏｍｐｕｔｅｒ（座標回転デジタルコンピューター））アルゴリズムを使用する場合ですらそうである。典型的には、必要な計算ステップは、固定マイクロコードで、標準マイクロプロセッサー、例えばＦＰＧＡ（フィールドプログラマブルゲートアレイ）上で実行する。しかしながら、そのような使用する計算リソースが多ければ多いほど、位置エンコーダは信頼性が低くなる。さらに、計算リソースの配置、設計、およびリソースそれ自体が位置エンコーダの製造費用に加算される。

従って、本発明の目的は、高精度および向上した信頼性で位置を想定することができる位置エンコーダを提供することである。

本発明の目的は、請求項１による位置エンコーダによって達成される。本発明の位置エンコーダは、可動部材と、少なくとも第１のセンサーおよび第２のセンサーとを備え、可動部材は、第１のセンサーおよび第２のセンサーに対して移動可能である。第１のセンサーは、可動部材の現在の位置の第１の成分を捕捉し、第１の成分に対応する第１の信号を出力するように適合されている。従って、第２のセンサーは、現在の位置の第２の成分を捕捉し、第２の成分に対応する第２の信号を出力するように適合されている。第２の成分は、第１の成分と補足的である。位置エンコーダは、複数の所定のルックアップ値を保持する少なくとも第１のメモリーユニットをさらに備えており、各所定のルックアップ値は、少なくとも第１の信号および第２の信号のそれぞれの組に対応する位置の値を表し、かつ、それぞれの組の信号を連結することにより形成される個々のメモリーアドレスに関連する。第１のメモリーユニットは、それぞれ第１のセンサーおよび第２のセンサーによって出力される少なくとも第１の信号および第２の信号を連結することにより形成されるメモリーアドレスを受け取り、対応して受け取ったメモリーアドレスに関連する所定のルックアップ値を出力するように構成される。好ましくは、第１のメモリーの各所定のルックアップ値は、第１の信号および第２の信号のそれぞれの対に対応し、それぞれの対の第１の信号および第２の信号を連結することにより形成される個々のメモリーアドレスに関連する、位置の値を表し、第１のメモリーユニットは、それぞれ第１のセンサーおよび第２のセンサーによって出力される第１の信号および第２の信号を連結することにより形成されるメモリーアドレスを受け取るように構成される。

可動部材は好ましくは、移動の測定が必要な物体に接続されまたは接続可能である。原則的に、この仕方で、多くの異なる種類の移動が評価できる。しかしながら、可動部材は、特定の種類、方向および／または範囲の移動に制限できる。例えば、位置エンコーダがリニアエンコーダである場合、可動部材は、制限された範囲内で直線的にのみ変位可能とすることができる。あるいは、位置エンコーダがロータリエンコーダである場合、可動部材は、角度制限ありまたはなしで軸線周りに回転可能とすることができる。

先に述べたように、第１の成分は一般に、正弦成分であり、補足的な第２の成分は、可動部材の現在の位置の余弦成分である。従って、第１のセンサーおよび第２のセンサーは、必要な成分を供給するように、可動部材に対して配置する必要がある。例えば、位置エンコーダがロータリエンコーダである場合、可動部材は、回転部材であり、第１のセンサーおよび第２のセンサーは好ましくは、互いに９０度の角度で回転部材の周囲に配置される。しかしながら、第１の成分および第２の成分が互いに補足しあって、両成分を合わせたものから曖昧さなく位置が導出できる限り、センサーの他の配置や第１の成分および第２の成分の他の関係も可能である。位置エンコーダがロータリエンコーダの場合、回転部材は好ましくは、例えば、角度位置がロータリエンコーダを用いて測定する必要のあるシャフトに、取り付け可能な平らな円形ディスクによって形成される。

第１のメモリーユニットの主な目的は、第１の信号および第２の信号に基づいて位置の値を評価するために使用される上述した計算リソースに効果的に置き換わることである。第１のメモリーユニットは基本的に、所定の値のルックアップテーブルとして役に立つ。これらの所定のルックアップ値のそれぞれは、そうでなければ上述した計算リソースによって毎回新たに計算することになるのと本質的に同じ仕方でそれぞれの第１の信号および第２の信号から計算しておいた位置の値を表す。特に、センサーによって出力される信号の各可能なまたは少なくとも妥当な組について、対応するルックアップ値が上述した第１のメモリー内で容易にアクセスできる。信号のそれぞれの組に依存して特定のルックアップ値にアクセスするために、各ルックアップ値は、この組のセットの信号を連結することにより形成される個々のメモリーアドレスに関連する。この文脈では、信号の連結は、結果としてユニークなメモリーアドレスになる、すなわち、信号の異なる組が異なるメモリーアドレスに繋がることになる、信号の組み合わせのことを言う。特に、少なくとも第１の信号および第２の信号（好ましくは、それらのデジタル表現）のそれぞれの組の信号が、それぞれのメモリーアドレス部分（組が、第１の信号および第２の信号の対である場合、「ハイ」および「ロー」のメモリーアドレス部分とみなすことができる）へと直接形成されまたは変換され、この組に対応するメモリーアドレスは、例えば簡単なシーケンスチェイン接続により、（少なくとも）これらのメモリーアドレス部分から構成される。定義された仕方で信号の組を対応する位置の値にリンクさせるこのようなメモリーアドレスを受け取ると、メモリーユニットは、この位置の値を表す所定のルックアップ値を出力する。従って、メモリーユニットは、そうでなければ必要とされる計算手段に置き換わるように適合されている。

位置エンコーダの出力信号を生成するための任意の計算を効果的に省くことにより、また、その代わりに１つまたは複数のメモリーユニット内に所定のルックアップ値として必要な計算結果を格納することにより、位置エンコーダの信頼性および効率が向上する。当業者は、計算それ自体が、メモリーから正確な計算結果を読み取るより一般に誤りの起きやすいことに気づくであろう。また、値が必要とされるたびに計算を繰り返す代わりに、計算を一回だけ行い、値を格納することは、より効率的である。位置エンコーダを使用する場合、個々の位置は通常何回となく現れる。従って、対応する位置が現れる時はいつでも出力する必要のある個々の位置の値を、一回だけ計算して、位置の値を出力する必要のある時にメモリーユニットから読み出す必要があるだけであるのは特に有用である。

本発明の有益な実施例は、従属請求項、明細書および図面に特定されている。

好ましい実施例によれば、位置エンコーダは、少なくとも第３のセンサーおよび第４のセンサーをさらに備えており、可動部材は、第１のセンサー、第２のセンサー、第３のセンサーおよび第４のセンサーに対して移動可能である。第１のセンサーは、可動部材の現在の絶対位置の第１の成分を捕捉し、現在の絶対位置の第１の成分に対応する第１の絶対信号を出力するように適合されている。対応して、第２のセンサーは、現在の絶対位置の第２の成分を捕捉し、現在の絶対位置の第２の成分に対応する第２の絶対信号を出力するように適合されている。第２の成分は、現在の絶対位置の第１の成分と補足的である。第３のセンサーは、可動部材の現在の増分位置の第１の成分を捕捉し、現在の増分可動位置の第１の成分に対応する第１の増分信号を出力するように適合されている。第４のセンサーは、現在の増分位置の第１の成分と補足的である、現在の増分位置の第２の成分を捕捉し、現在の増分位置の第２の成分に対応する第２の増分信号を出力するように適合されている。従って、この実施例の位置エンコーダは、粗い絶対測定と高分解能増分測定との組み合わせにより高精度で位置の値を測定するのに使用できる、組み合わせ絶対・増分位置エンコーダである。

この実施例では、第１のメモリーユニットは、それぞれ第１のセンサーおよび第２のセンサーによって出力される第１の絶対信号および第２の絶対信号を連結すること、および、それぞれ第３のセンサーおよび第４のセンサーによって出力される第１の増分信号および第２の増分信号を連結することの少なくとも一方により形成されるメモリーアドレスを受け取るように構成されている。すなわち、メモリーアドレスは、第１の信号および第２の信号の少なくとも１つの対によって形成され、少なくとも１つの対は、可動部材の絶対位置かまたは増分位置かに対応する。このような仕方で、組み合わせ絶対・増分位置エンコーダの第１のメモリーユニットは、第１の絶対信号および第２の絶対信号から絶対位置の値かまたは第１の増分信号および第２の増分信号から増分位置の値かを評価するのに役に立つ。

代替として、第１のメモリーユニットは、一度に全ての４つの信号から（全体の）位置の値を直接評価するのに役に立つ。この実施例では、第１のメモリーユニットの各所定のルックアップ値は、少なくとも第１の信号、第２の信号、第３の信号および第４の信号のそれぞれの組に対応し、それぞれの組の少なくとも第１の信号、第２の信号、第３の信号および第４の信号を連結することにより形成される個々のメモリーアドレスに関連する、位置の値を表す。第１のメモリーユニットは次いで、それぞれ第１のセンサー、第２のセンサー、第３のセンサーおよび第４のセンサーによって出力される少なくとも第１の信号、第２の信号、第３の信号および第４の信号を連結することにより形成されるメモリーアドレスを受け取り、対応して受け取ったメモリーアドレスに関連する所定のルックアップ値を出力するように構成される。

別の実施例によれば、第１のメモリーユニットの各所定のルックアップ値は、第１の絶対信号および第２の絶対信号のそれぞれの対に対応し、それぞれの対の第１の絶対信号および第２の絶対信号を連結することにより形成される個々のメモリーアドレスに関連する、（絶対）位置の値を表し、第１のメモリーユニットは、それぞれ第１のセンサーおよび第２のセンサーによって出力される第１の絶対信号および第２の絶対信号を連結することにより形成されるメモリーアドレスを受け取るように構成される。位置エンコーダは、複数の所定のルックアップ値を保持するので第１のメモリーとこれまでのところ機能的に本質的に同一である少なくとも第２のメモリーユニットをさらに備えており、各所定のルックアップ値は、第１の増分信号および第２の増分信号のそれぞれの対に対応し、それぞれの対の第１の増分信号および第２の増分信号を連結することにより形成される個々のメモリーアドレスに関連する、（増分）位置の値を表す。第２のメモリーユニットは、それぞれ第３のセンサーおよび第４のセンサーによって出力される第１の増分信号および第２の増分信号を連結することにより形成されるメモリーアドレスを受け取り、対応して受け取ったメモリーアドレスに関連する所定のルックアップ値を出力するように構成される。この実施例では、第１の絶対信号および第２の絶対信号の対と、第１の増分信号および第２の増分信号の対とは、異なるそれぞれのメモリーユニットに割り当てられ、各メモリーユニットは、それぞれ、対応する絶対位置の値および増分位置の値を出力するルックアップテーブルを備える。

上述した実施例の代替として、位置エンコーダは、複数の所定のルックアップ値を保持する少なくとも第２のメモリーユニットを備えており、各所定のルックアップ値は、第１のメモリーユニットによって出力される所定のルックアップ値および第１のメモリーユニットによって受け取られるメモリーアドレスを形成しない第１の信号および第２の信号のそれぞれの３つ組みに対応する位置の値を表し、各所定のルックアップ値はさらに、それぞれの３つ組みの所定のルックアップ値および第１の信号および第２の信号を連結することにより形成される個々のメモリーアドレスに関連する。第２のメモリーユニットは、第１のメモリーユニットによって出力される所定のルックアップ値および第１のメモリーユニットによって受け取られるメモリーアドレスを形成しない第１の信号および第２の信号を連結することにより形成されるメモリーアドレスを受け取り、対応して受け取ったメモリーアドレスに関連する所定のルックアップ値を出力するように構成される。

先の実施例と同様に、この実施例では、位置エンコーダはまた、組み合わせ絶対・増分位置エンコーダであり、２つのメモリーユニットを備える。しかしながら、先の実施例とは対照的に、第１のメモリーユニットおよび第２のメモリーユニットは、それぞれ絶対信号および増分信号によって形成されるメモリーアドレスを受け取るように並列に配置されない。その代わりに、メモリーユニットは、逐次に配置され、それによって、第２のメモリーユニットが、一方では、第１のメモリーユニットによって出力される所定のルックアップ値によって、他方では、第１のメモリーユニットによって受け取られるメモリーアドレスを形成しない第１の信号および第２の信号によって、形成されるメモリーアドレスを受け取る。従って、第１の絶対信号および第２の絶対信号が第１のメモリーユニットに入り、第１の増分信号および第２の増分信号が（第１のメモリーユニットによって出力されるルックアップ値と共に）第２のメモリーユニットに入り、また逆の場合も同様である。

第１のメモリーユニットおよび第２のメモリーユニットが並列に配置される実施例の別の改良として、位置エンコーダは、複数の所定のルックアップ値を保持する少なくとも第３のメモリーユニットをさらに備えており、各所定のルックアップ値は、第１のメモリーユニットによって出力される所定のルックアップ値および第２のメモリーユニットによって出力される所定のルックアップ値のそれぞれの対に対応し、それぞれの対の第１のメモリーユニットによって出力される所定のルックアップ値および第２のメモリーユニットによって出力される所定のルックアップ値を連結することにより形成される個々のメモリーアドレスに関連する、位置の値を表す。第３のメモリーユニットは、第１のメモリーユニットによって出力される所定のルックアップ値および第２のメモリーユニットによって出力される所定のルックアップ値を連結することにより形成されるメモリーアドレスを受け取り、対応して受け取ったメモリーアドレスに関連する所定のルックアップ値を出力するように構成される。

この実施例では、第１のメモリーユニットおよび第２のメモリーユニットは、それぞれメモリーアドレスとして第１の絶対信号および第２の絶対信号および第１の増分信号および第２の増分信号を受け取り、それぞれ絶対位置の値および増分位置の値を表す対応する所定のルックアップ値を出力するように、並列に配置される。第３のメモリーユニットは、第１のメモリーユニットおよび第２のメモリーユニットによって出力される所定のルックアップ値の対によって形成されるメモリーアドレスを受け取り、それによって、受け取ったメモリーアドレスが、それぞれ第１のメモリーユニットおよび第２のメモリーユニットを用いて決定される絶対位置の値および増分位置の値両方についての情報を含むように、第１のメモリーユニットおよび第２のメモリーユニット両方の下流に配置される。従って、第３のメモリーユニットを用いることで、可動部材の位置についての全ての測定情報、すなわち、それぞれ第１のセンサーおよび第２のセンサーによって、および第３のセンサーおよび第４のセンサーによって取得される絶対位置情報および増分位置情報が、それぞれのメモリーアドレスにおいて第３のメモリー内に格納される対応する所定のルックアップ値を検索することにより、最終的に高精度の位置の値へと組み合わされ、変換される。この実施例は、以下にさらに明らかになるように、特に有益である。

本明細書に記載の実施例のいずれかの位置エンコーダは特に、ロータリエンコーダとして構成される。その結果として、可動部材は、エンコーダのそれぞれのセンサーに対して回転可能な回転部材であり、センサーは、回転部材の現在の角度位置のそれぞれの成分を捕捉し、対応する信号を出力するように適合されている。それぞれのメモリーユニットの一般的な機能、すなわち、信号を連結することにより形成されるメモリーアドレスを受け取り、対応して受け取ったメモリーアドレスに関連する所定のルックアップ値を出力することは、一般的な位置エンコーダについて記載したものと同じままであり、もちろん、それぞれのメモリーユニットによって保持される各所定のルックアップ値はそういうわけで角度値を表す。

好ましい実施例によれば、第１のセンサーおよび第２のセンサーは、磁気センサーであり、可動部材は、可動部材の広がりに沿って均等に配置された所定の数の磁極を有する第１の磁気要素を備えており、第１のセンサーおよび第２のセンサーは、第１の磁気要素と協同するように構成されている。可動部材の上述した広がりは特に、その幾何学形状によって画定される。特に、上述した広がりは、センサーに対する可動部材の移動中に上述したセンサーによって追従される可動部材に沿ったそれぞれの経路によって画定される。例えば、リニアエンコーダの場合、可動部材は、細長い形態を有することができ、その長さが、上述した広がりに対応するのに対し、ロータリエンコーダの場合、例えば円形ディスクとすることができる可動部材の広がりは、可動部材の円周輪郭によって画定することができる。

位置エンコーダがロータリエンコーダの場合、回転部材は好ましくは、可動部材の回転軸線に対して正反対の２つの磁極を備える。従って、第１の磁気要素は、好ましくは円形ディスクとして形成された磁気双極子とすることができ、磁極間の境界は、ディスクの直径に沿って延在する。

位置エンコーダの種類に拘わらず、磁気センサーは、ホールセンサー、または磁界の強度および／または好ましくは向きを測定することができる任意の他のセンサーとすることができる。当業者が気づくことになるように、センサーの種類は一般に、第１のセンサーおよび第２のセンサーを用いて絶対位置を測定できるように、少なくとも可動部材の異なる領域間、例えば２つの正反対に分割された領域間で識別されるのに適している必要がある。従って、センサーは必ずしも磁気センサーでなく、例えば光センサーとすることもできる。この場合、可動部材は好ましくは、光コード化領域を備えており、極は、異なる反射率、透過率、光強度、色または他の光学特性によって識別される。

別の好ましい実施例によれば、第３のセンサーおよび第４のセンサーは、磁気センサーであり、可動部材は、可動部材の広がりに沿って均等にかつ好ましくは交互に配置された所定の数の磁極を有する第２の磁気要素を備えており、第３のセンサーおよび第４のセンサーは、第２の磁気要素と協同するように構成されている。特に、第２の磁気要素は、少なくとも８および／または最大９０、好ましくは少なくとも１６および／または最大７２、特に少なくとも３２および／または最大５２の、磁極の対を備えることができ、ロータリエンコーダの場合、磁極の対は好ましくは、可動部材の回転軸線周りに対称に配置される。これらの数は、一方では、分解能に関して、他方では空間的な制約に関して、特に有利である。

第１の磁気要素および第２の磁気要素はこのましくは、可動部材に取り付けられ、それによって、第１の磁気要素および第２の磁気要素は、互いに対して移動可能でない。

別の好ましい実施例によれば、位置エンコーダは、第１の信号および第２の信号のうちの１つのアナログ表現を受け取り、受け取った信号のデジタル表現を出力するように構成された、少なくとも１つのアナログ−デジタル変換器を備える。特に、各センサーは、センサーのアナログ信号をデジタル化するアナログ−デジタル変換器に割り当てることができる。それぞれのアナログ信号の結果として生じるデジタル表現は次いで、位置エンコーダのメモリーユニットによって受け取られるメモリーアドレスの一部を容易に形成する。アナログ−デジタル変換器は、それぞれのセンサー内に組み込むことができ、または、センサーとデジタル化された信号が入力されるメモリーユニットとの間に別個に配置することもできる。異なるアナログ信号を量子化するのに使用されるビット数（ワード長）は変わる可能性がある。例えば、第１の絶対信号および第２の絶対信号をデジタル化するためのデジタル−アナログ変換器のワード長は、第１の増分信号および第２の増分信号をデジタル化するためのものより少なくすることができ、例えば、それぞれ８ビットおよび１２ビットである。

別の好ましい実施例によれば、位置エンコーダは、所定のルックアップ値の少なくとも１つのデジタル表現を受け取り、受け取ったルックアップ値のアナログ表現を出力するように構成された、少なくとも１つのデジタル−アナログ変換器を備える。特に、（データフローに関して）「最後」のメモリーユニット、例えば第３のメモリーユニットによって出力されるルックアップ値は、位置エンコーダの後続の処理段階に出力されるアナログ表現に変換される。代替としてまたは付加的に、出力されるデジタルルックアップ値は、既知の処理モジュール、例えばＳＳＩ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ（同期シリアルインターフェース））変換器またはＡ／Ｂ Ｚ変換器内へ直接供給できる。

別の好ましい実施例によれば、少なくとも１つのメモリーユニットはさらに、出力される所定のルックアップ値の一部として許容差フラグを出力するように構成される。許容差フラグは、好ましくはシングルビットであり、出力される所定のルックアップ値が、許容差領域内で、信号の組、特に第１の信号および第２の信号の対に対応するかどうかを示すために提供される。このような許容差フラグは、第１の信号および第２の信号の対に対応する位置の値が決定論的動作に制約される場合、特に有益である。例えば、第１の信号および第２の信号が、可動部材の同じ位置（特に同じ角度）を参照する補足的な正弦信号および余弦信号の場合、信号の二乗の合計、すなわち、信号の対によって記載される円の半径は、理想的には一定になる（かつ正規化された値については１に等しくなる）はずである。しかしながら、温度ドリフト、電子ノイズおよび測定誤差などのいくつかの影響要因に起因して、半径は、実際的な条件下で変わる可能性がある。

許容差フラグは、許容可能な変動と、例えばセンサーのうちの１つの、深刻な誤差を示すより大きな変動との間で識別するために提供できる。例えば、許容差フラグは、（正弦−余弦）信号対が、信号対に対応する半径が何らかの閾値以下の量だけ予想される半径から逸脱する場合、「通常機能帯」内にあることを示し、（正弦−余弦）信号対が、逸脱が閾値を超える場合、「機能不全帯」内にあることを示すことができる。通常機能帯および機能不全帯は、それぞれ許容差フラグが０または１によって、または逆の場合も同様に、表すことができる。好ましくは、信号の全ての可能な組が、通常機能帯かまたは機能不全帯かに対応する。許容差フラグは、位置エンコーダの高い信頼性を確保するのに使用できる。例えば、許容差フラグが誤差を示す場合、エンコーダによって出力される値は、注意して取り扱う必要がある。用途に依存して、エンコーダの出力を無視できるか、または、エラー処理ルーチンを作動させることができる。

別の好ましい実施例によれば、少なくとも１つのメモリーユニットはさらに、出力される所定のルックアップ値の一部として移行フラグを出力するように構成される。移行フラグは、好ましくはシングルビットであり、可動部材の現在の位置が移行領域内にあるかどうかを示すために提供される。例えば、可動部材の１つの極から別の極への移行がある可動部材の位置の範囲がこのような移行領域である。特に、可動部材が磁気要素を備える場合、移行領域は、少なくとも１つのセンサーが可動部材の隣接する２つの磁極の移行部のすぐ近くにある、可動部材の少なくとも１つの位置または位置の範囲を含むとして定義できる。

可動部材の現在の位置が移行領域内にあることを検出し、これを移行フラグによって示すことは特に、組み合わせ絶対・増分位置エンコーダにおいて位置の比較的粗い絶対測定の不正確さまたはシフトを補償するのに役に立つ。どの極または極の対が増分測定のための増分センサーと現在協同しているかを決定するのに絶対測定を使用する場合、これは、絶対測定におけるシフトまたは他の誤差に起因して２つの連続した極または極の対の移行領域内で確実に決定することができない。これによって、移行領域の（もしかすると角度）幅が、絶対測定の想定または決定される誤差範囲に相当する。可動部材の現在の位置が移行領域内にあることを示す移行フラグが設定される場合、例えばより高い信頼性をもって正確な極または極の対を決定するために、追加の測定を行なうことができる。

改善された実施例によれば、少なくともさらなる１つのメモリーユニットは、複数の所定のルックアップ値を保持し、このさらなるメモリーユニットの各所定のルックアップ値は、（ｉ）可動部材の絶対位置に対応しかつ移行フラグを含む第１の信号および（ｉｉ）可動部材の増分位置に対応する第２の信号のそれぞれの対に対応する位置の値を表す。上述のさらなるメモリーユニットは特に、上述した第３のメモリーユニットである。さらに、このさらなるメモリーユニットの各所定のルックアップ値は、それぞれの対の第１の信号および第２の信号を連結することにより形成される個々のメモリーアドレスに関連し、さらなるメモリーユニットは、第１の信号および第２の信号を連結することにより形成されるメモリーアドレスを受け取るように構成される。特に、さらなるメモリーユニットによって受け取られる第１の信号は、先のメモリーユニットによって出力された所定のルックアップ値であり、上述の移行フラグは、この出力されたルックアップ値の一部である。上述の先のメモリーユニットは特に、第１のメモリーユニットである。

例えば出力するメモリーユニット内のノイズまたは単一事象反転に起因した、出力されるルックアップ値内の誤差を補償するために、好ましくは少なくとも１つの出力されるルックアップ値は、ローパスフィルタリングされる。例えば抵抗器およびコンデンサを備える簡単なアナログローパスフィルタは、少なくとも１つのアナログ信号をフィルタリングするように位置エンコーダ内に配置することができる。しかしながら、フィルタリングは、デジタル方式で実行することもできる。

好ましくは、位置エンコーダのアナログ−デジタル変換器のそれぞれの分解能は、出力される所定のルックアップ値によって表される位置の値の全体の誤差が所定の値を下回るのを確実にするように適合される。特に、アナログ−デジタル変換器の分解能は、それぞれの変換器によって出力されるデジタル表現のワード長（ビット数）に依存し、ビット数が大きければ大きいほど、量子化は細かくなり、従って、分解能は高くなる。

本発明は、添付の図面に示す例示的な実施例を用いて以下に説明する。

回転部材の絶対角度位置を測定するロータリエンコーダの概略図。 許容差フラグに関連する通常機能帯および機能不全帯の概略図。 高精度で回転部材の絶対角度位置を測定するロータリエンコーダの概略図。 ロータリエンコーダで角度位置を評価する実施例を示す図。

図１および図３は、ロータリエンコーダとして構成された位置エンコーダ１１の実施例を示す。しかしながら、これらのロータリエンコーダ１１の作動の原理が同様に、異なる種類の位置エンコーダ、例えばリニアエンコーダに適用可能であることに留意されたい。

図１は、回転軸線１４に対して回転可能な第１の磁気ディスク１３によって形成された回転部材を備える。回転軸線１４は、図面の平面を通って垂直に延在する。第１の磁気ディスク１３は、互いに隣接して正反対にかつ回転軸線１４に対して対称的に配置された第１の磁極１５および第２の磁極１７を有する。第１のホールセンサー１９ａおよび第２のホールセンサー１９ｂが、回転軸線１４に対して９０度の角度で広がるように、第１の磁気ディスク１３の周囲に配置される。第１のホールセンサー１９ａおよび第２のホールセンサー１９ｂは、それぞれ、回転軸線１４に対して第１の磁気ディスク１３の絶対角度位置の正弦成分および余弦成分を捕捉するように適合される。これらの正弦成分および余弦成分は、第１の磁気ディスク１３の磁界を測定することにより得られる。第１のホールセンサー１９ａおよび第２のホールセンサー１９ｂは、それぞれ、アナログの第１の絶対信号２１（正弦）およびアナログの第２の絶対信号２３（余弦）を出力する。アナログの第１の絶対信号２１は、第１のアナログ−デジタル変換器２５ａに供給され、アナログの第２の絶対信号２３は、第２のアナログ−デジタル変換器２５ｂに供給される。一例として、両方のアナログ−デジタル変換器２５ａ、２５ｂは、対応するアナログ入力２１、２３のデジタルの８ビット表現を出力するように構成される、すなわち、第１の変換器２５ａは、８ビットのデジタルの第１の絶対信号２１’を出力し、第２の変換器２５ｂは、８ビットのデジタルの第２の絶対信号２３’を出力する。

デジタル信号２１’、２３’は、第１のフラッシュメモリーユニット２７ａによって受け取られるメモリーアドレスを形成するように連結され、メモリーアドレスは好ましくは、シーケンスチェイン接続により結合された信号２１’、２３’のみから構成される。第１のメモリーユニット２７ａは、もしかすると第１のメモリーユニット２７ａによって受け取られる各メモリーアドレスについて、所定のルックアップ値２９を保持する。すなわち、ホールセンサー１９ａ、１９ｂから生成でき、第１のメモリーユニット２７ａのためのメモリーアドレスを直接形成する、デジタル信号２１’、２３’の任意の対は、第１のメモリーユニット２７ａ内に格納され、デジタルの絶対信号２１’、２３’のそれぞれの対を受け取ると第１のメモリーユニット２７ａによって出力される、所定のルックアップ値２９に関連する。

第１のメモリーユニット２７ａの容量は、受け取るメモリーアドレスのワード長と、例えば少なくとも８ビットおよび／または最大１６ビット、特に１２ビット、および（例えば、上述したような許容差フラグまたは移行フラグの形態の）エラー指示のために確保される任意選択の１ビットを備える出力データバス長とに従って、適合される。８ビットの出力データバス長およびデジタル信号２１’、２３’のワード長の合計、すなわちこの実施例では１６ビットと同じだけ長いメモリーアドレスを考慮すると、第１のメモリーユニット２７ａの容量は、例えば、少なくとも５１２キロビットになる。一般に、メモリーユニットの容量は、容量とメモリーアドレスのワード長との間の半対数関係に従って導出できるが、それというもの、メモリーユニットは、少なくともデータバス長の２倍のメモリーアドレスワード長乗の容量を必要とするからである。

与えられた時刻に第１のメモリーユニット２７ａによってメモリーアドレスの形態で受け取られるデジタル信号２１’、２３’の対に応じて第１のメモリーユニット２７ａによって出力される与えられた所定のルックアップ値２９は、第１の磁気ディスク１３の絶対角度位置に対応する角度値αを表すデジタル値である。角度値αは、基準位置に対して定義され、基準位置では、第１の磁気ディスク１３の第１の磁極１５および第２の磁極１７を分離する軸線（図１の点線）が、基準軸線３１（図１の破線）と整列される。一例として、角度値αは、図１において約３５度であるが、磁気ディスク１３は自由に回転可能なので、０〜３６０度の範囲の任意の角度値とすることができる。

ルックアップ値２９は、第１のメモリーユニット２７ａによってデジタル方式で出力され、好ましくは少なくとも５ビットおよび／または最大１６ビットのワード長を有する。ルックアップ値２９の１ビットは、許容差フラグ（図示せず）として役に立つことができる。図２は、第１（正弦）の絶対信号および第２（余弦）の絶対信号の全ての可能な対を概略的に表す二次元面３９を示し、それぞれの点の横座標が、第１の絶対信号に対応し、それぞれの点の縦座標が、第２の絶対信号に対応する。好ましくは、許容差フラグは、二乗の正弦および余弦信号２１、２３（デジタル信号２１’、２３’に相当する）の合計の平方根から導出できる半径が、図２に示す環状の許容差領域３３内にある場合、０である。

理想的には、半径は、一定で、正弦および余弦信号２１、２３について１に等しいはずである。しかしながら、実際の条件下では、温度ドリフト、電子ノイズ、エアギャップ許容差、センサの非直線性および測定誤差などのいくつかの影響要因が、効力を生じ、理想的な一定の半径とは異なる半径をもたらすことができる。従って、許容差領域３３は、実際の条件下で予想可能な半径の範囲を捕捉する。これらの予想可能な変動をより大きな誤差を示す変動と識別するために、機能不全帯３７を画定する。図２において、この機能不全帯３７は、面３９のハッチ領域によって示す。第１の信号および第２の信号のそれぞれの対が機能不全帯３７内に含まれる、すなわち、許容差帯３３の外側の値を有する場合、許容差フラグは、１に設定される。従って、許容差フラグは、角度値αを表す出力されたルックアップ値のためのもっともらしさの確認の結果と見なすことができ、もっともらしさの確認は、「三角法の半径領域」内において評価される。許容差フラグの状態が計算によって決定されないことに留意されたい。その代わりに、許容差フラグは、出力されるルックアップ値２９の一部なので、予め決定される。第１のメモリーユニット２７ａの全ての所定のルックアップ値は、それぞれのルックアップ値に関連するメモリーアドレスを形成する第１の信号および第２の信号のそれぞれの対に対応する角度値の所定の表現と、また第１の値および第２の値のその同じ対に対応する所定の許容差フラグとの両方を備える。

ルックアップ値２９は次いで、デジタル−アナログ変換器４１に入力され、デジタル−アナログ変換器４１は、ルックアップ値２９、または少なくとも角度値αを表すルックアップ値２９の一部を、アナログ出力信号４３に変換する。許容差フラグが１に等しい場合、出力信号４３は、例えば、測定の誤差を示す定数に等しくすることができる。そうでなければ、出力信号４３は、角度値αを示すアナログ値である。

出力信号４３は、誤差、例えば、第１のメモリーユニット２７ａ内の単一事象反転に起因するビット誤りを補償するために、ローパスフィルタ（図示せず）を用いて、任意選択的にローパスフィルタリングすることができる。

図３は、ロータリエンコーダ１１の別の実施例の概略図を示し、ロータリエンコーダ１１は、組み合わせ絶対・増分の種類のものであり、それによって、高精度で角度位置を測定するように適合される。ロータリエンコーダ１１は、回転軸線１４に対して両方とも回転可能な第１の磁気ディスク１３および第２の磁気ディスク４５によって形成された回転部材を備える。磁気ディスク１３、４５は、互いに同軸に取り付けられており、互いに対して回転可能でない。図３において、磁気ディスク１３、４５は、数字の読みやすさを向上させるために、別々に示している。

第１のホールセンサー１９ｃ、１９ｄの対が、第１の磁気ディスク１３の互いに正反対側で第１の磁気ディスク１３の周囲に配置される。第１のホールセンサー１９ｃ、１９ｄの対によって出力される測定信号は、第１の作動増幅器４７ａに入力され、第１の作動増幅器４７ａは、対応してアナログの第１の絶対信号２１を出力する。第２のホールセンサー１９ｅ、１９ｆの対が、第１のホールセンサー１９ｃ、１９ｄの対に垂直に、第１の磁気ディスク１３の互いに正反対側で第１の磁気ディスク１３の周囲に配置される。第２のホールセンサー１９ｅ、１９ｆの対によって出力される測定信号は、第２の作動増幅器４７ｂに入力され、第２の作動増幅器４７ｂは、対応してアナログの第２の絶対信号２３を出力する。アナログの第１の絶対信号２１および第２の絶対信号２３は、それぞれ、回転軸線１４に対する第１の磁気ディスク１３の絶対角度位置の正弦成分および余弦成分を表しており、次いで、それぞれ、アナログ−デジタル変換器２５ａ、２５ｂに供給される。それに応じて、アナログ−デジタル変換器２５ａ、２５ｂは、それぞれ、デジタルの第１の絶対信号２１’および第２の絶対信号２３’を出力し、各デジタル信号２１’、２３’は、８ビットのワード長を有する。デジタル信号２１’、２３’は、第１のメモリーユニット２７ａのためのメモリーアドレスを形成するように連結される。

メモリーアドレスを受け取るのに応じて、この実施例では、第１のメモリー２７ａは、７ビットのワード長を有する所定のルックアップ値４９を出力するように構成される。出力されるルックアップ値４９は、６ビットのワード長を有しており、第１の磁気ディスク１３の角度位置に対応する絶対角度値の表現を備える。ルックアップ値４９の残りの１ビットは、以下にさらに説明する移行フラグとして役に立つ。

第２の磁気ディスク４５は、第２の磁気ディスク４５の全周に沿って交互に配置された複数の第１の磁極１５および第２の磁極１７を備える。第２の磁気ディスク４５の磁極１５、１７の数は、第１の磁気ディスク１３の磁極１５、１７の数より多く、第１の磁気ディスク１３上の２極１５、１７に対して、例えば、第２の磁気ディスク４５上の少なくとも２０および／または最大２００の単一の極１５、１７である。磁気抵抗センサー１９ｇが、第２の磁気ディスク４５に接触せずに、第２の磁気ディスク４５の周囲に配置される。磁気抵抗センサー１９ｇは、２つのホイートストンブリッジ（図示せず）を備えており、２つのホイートストンブリッジは、互いに９０度位相シフトした（従って、それぞれ正弦信号および余弦信号に相当する）２つの正弦信号を捕捉するように適合され、両方の信号は、センサー１９ｇに現在最も近くにある第２の磁気ディスク４５のそれぞれの極対１５、１７の現在の位置を表す。この点では、磁気抵抗センサー１９ｇは、単一のユニットに組み合わされた２つのセンサー（特に、それぞれ、第２の磁気ディスク４５の角度位置の正弦成分および余弦成分を捕捉する、第１のセンサーおよび第２のセンサー）を表す。従って、磁気抵抗センサー１９ｇは、２つの個別のセンサーに置き換えることもできるであろう。センサー１９ｇの測定信号は、第３の増幅器４７ｃおよび第４の増幅器４７ｄに供給される。第３の増幅器４７ｃは、アナログの第１の増分信号５１を出力し、第４の増幅器４７ｄは、アナログの第２の増分信号５３を出力する。

アナログの第１の増分信号５１は、第３のアナログ−デジタル変換器２５ｃ内に供給され、アナログの第２の増分信号５１は、第４のアナログ−デジタル変換器２５ｄ内に供給される。一例として、第３のアナログ−デジタル変換器２５ｃおよび第４のアナログ−デジタル変換器２５ｄは両方とも、対応するアナログ入力５１、５３のデジタルの１２ビット表現を出力するように構成されており、すなわち、第３の変換器２５ｃは、１２ビットのデジタルの第１の増分信号５１’を出力し、第４の変換器２５ｄは、１２ビットのデジタルの第２の増分信号５３’を出力する。特に、アナログ−デジタル変換器２５ａ、２５ｂ、２５ｃ、２５ｄの分解能は、ロータリエンコーダ１１の回転部材の角度位置を測定する全体の測定誤差が少なくとも０．０５度を下回る、好ましくは、０．０２度を下回る、特に０．０１度を下回るように、選択される。

デジタル信号５１’、５３’は、第２のフラッシュメモリーユニット２７ｂによって受け取られるメモリーアドレスを形成するように連結される。第２のメモリーユニット２７ｂは、もしかすると第２のメモリーユニット２７ｂによって受け取られる各メモリーアドレスについて所定のルックアップ値５５を保持する。すなわち、ホールセンサー１９ｇから生成でき、第２のメモリーユニット２７ｂのためのメモリーアドレスを形成する、デジタル信号５１’、５３’の任意の対は、第２のメモリーユニット２７ｂ内に格納され、デジタルの増分信号５１’、５３’のそれぞれの対を受け取ると第２のメモリーユニット２７ｂによって出力される、所定のルックアップ値５５に関連する。

与えられたデジタルの増分信号５１’、５３’の対について、第２のメモリーユニット２７ｂは、デジタル信号５１’、５３’によって形成されるメモリーアドレスに応じて所定のルックアップ値５５を出力する。一例として、ルックアップ値５５は、１５ビットのワード長を有しており、第２の磁気ディスク４５の極対１５、１７の位置に対応する増分角度値の表現を備える。現在の例示的な実施例では、第２のメモリーユニット２７ｂは、１６ビットのデータバス長および２５６メガビットの容量を有する。

第１のメモリーユニット２７ａおよび第２のメモリーユニット２７ｂによって出力され、それぞれ７ビットおよび１５ビットのワード長を有する所定のルックアップ値４９、５５は、６４メガビットの容量を有する第３のフラッシュメモリーユニット２７ｃのためのメモリーアドレスを形成する。第３のメモリーユニット２７ｃは、もしかすると第３のメモリーユニット２７ｃによって受け取られる各メモリーアドレスについて所定のルックアップ値５７を保持する。すなわち、第３のメモリーユニット２７ｃのためのメモリーアドレスを形成する、所定のルックアップ値４９、５５の任意の対は、メモリーユニット２７ｃ内に格納され、それぞれ、第１のメモリーユニット２７ａおよび第２のメモリーユニット２７ｂによって出力されるルックアップ値４９、５５のそれぞれの対を受け取ると第３のメモリーユニット２７ｃによって出力される、所定のルックアップ値５７に関連する。図３に示す実施例では、メモリーユニット２７ｃのためのメモリーアドレスは、絶対角度値の表現および移行フラグ（ルックアップ値４９の一部として）、さらに増分角度値の表現（ルックアップ値５５の一部として）を備える３つ組によって効果的に形成される。メモリーアドレス内の３つ組のこれらの部分の順序は、第３のメモリーユニット２７ｃが対応して構成される限り、任意の可能な順序に従って選択できる。

移行フラグは一般に、回転部材の現在の角度位置が、２つの隣接する磁極１５、１７の移行領域内にあるかどうかを示すのに役に立つ。図３に示す実施例では、移行フラグは、回転部材の現在の角度位置が、第２の磁気ディスク４５の２つの隣接する磁極１５、１７の移行領域内にあるかどうかを示す。特に、それぞれの移行領域は、センサー１９ｇが、第２の磁気ディスク４５の第１および第２の磁極１５、１７の対の、第２の磁気ディスク４５の第１および第２の磁極１５、１７の隣接する対への移行部のすぐ近くにある、角度位置によって定義される。移行領域は、それぞれの移行部を中心として、例えば１〜１０度の小さな角度区域としてさらに定義できる。移行フラグの目的は、図４に関して説明する。

第３のメモリーユニット２７ｃによって出力される所定のルックアップ値５７は、例えば１６ビットのワード長を有しており、ロータリエンコーダ１１の回転部材の角度位置に対応する高精度のデジタルの角度値の表現を備える。出力されるルックアップ値５７も許容差フラグを備えることができ、高精度のデジタルの角度値の表現はそういうわけで、例えば１５ビットのワード長を有するのに対し、残りの１ビットが、許容差フラグとして役に立つ。この場合、許容差フラグは、メモリーアドレスの一部として第３のメモリーユニット２７ｃによって受け取られ、第３のメモリーユニット２７ｃを単に通過する許容差フラグに対応することができる。代替として、許容差フラグは、第３のメモリーユニット２７ｃから生じ、第３のメモリーユニット２７ｃに入る信号のもっともらしさに基づくことができる。

特定の用途に依存して、ルックアップ値５７は、例えば、それぞれ、出力信号５７’、５７’’、５７’’’を生成する、デジタル−アナログ変換器５９、同期シリアルインターフェース（ＳＳＩ）変換器６１、およびＡ／Ｂ Ｚ変換器６３を用いて、さらに処理することができる。

図４は、一方では絶対角度位置の表現、増分角度位置の表現および移行フラグを備える第３のメモリーユニット２７ｃによって受け取られるそれぞれのメモリーアドレスおよび他方ではそれらから導出される所定のルックアップ値５７の間の対応を示す。軸６５（「ｘ軸」）は、図３に示すロータリエンコーダ１１の回転部材の角度位置に関連する。回転部材の角度位置の全範囲のわずかな部分だけを示す。軸６７（「ｙ軸」）は、以下に説明する、回転部材の回転中にロータリエンコーダ１１によって生成されるデータに関連する。

上部から下部へと示すデータは、それぞれのルックアップ値４９の一部として第１のメモリーユニット２７ａによって出力される絶対角度値のデジタル表現６９（０１１１０１〜０１１１１１）、第２の磁気ディスク４５の連続した物理極対１５、１７のシーケンス数７０（１２〜１４）、１つの極対１５、１７から別の極対への移行部の周りの移行領域７２内で１であり、それ以外では０であるシングルビットの移行フラグ７で、それぞれのルックアップ値４９の一部として第１のメモリーユニット２７ａによって出力される移行フラグ７１、移行フラグ７１が後に続く絶対角度値のそれぞれのデジタル表現６９を備える、第１のメモリーユニット２７ａによって出力されるルックアップ値４９（０１１１０１０〜０１１１１１１）、それぞれの極対１５、１７について０から開始し３２７６７まで直線的に増加する増分角度値の表現７３である。この最後に挙げた表現７３（デジタル形態に変換される）は、第２のメモリーユニット２７ｂによって出力されるルックアップ値５５を形成する。

従って、第１のメモリーユニット２７ａによって出力されるルックアップ値４９および第２のメモリーユニット２７ｂによって出力されるルックアップ値５５は、ロータリエンコーダ１１の回転部材の角度位置についての全ての情報を備えており、第３のメモリーユニット２７ｃが、受け取ってメモリーアドレスに連結し、それに応じて、アドレスに関連する所定のルックアップ値５７を出力する。第３のメモリーユニット２７ｃ内に格納される所定のルックアップ値５７は、以下に説明するように、格納する前に、それぞれの絶対角度値６９、それぞれの増分角度値７３および移行フラグ７１を考慮して計算される。

絶対角度値６９および増分角度値７３を組み合わせる基本概念は、磁気センサー１９ｇによって現在捕捉される物理極対７０を特定し、従って、回転部材の現在の角度位置が含まれる角度範囲を決定するために、絶対角度値６９を使用することである。次いで、この角度範囲内の回転部材の正確な角度位置を決定するために、増分角度値７３を使用することができる。

しかしながら、特に第１の磁気ディスク１３が２つの磁極１５、１７を有するだけなので、絶対角度値６９は、何らかの測定誤差またはシフトを受けやすい。従って、２つの連続した極対１５、１７間の移行部の周りの移行領域７２の外部では、増分角度値７３を容易に使用することができる一方、移行領域７２の内部では、極対１５、１７のうちのどの極対が磁気センサー１９ｇによって実際に捕捉される極対であるかの不確定性がある。その結果として、移行フラグ７１が設定されると、さらなる確認によって、正しい極対７０が特定される、すなわち、増分角度値７３が高い範囲（２４５７６〜３２７６７、破線の水平線を参照のこと）内にある場合、２つの可能な極対７０のうちの先の極対が正しい極対であり、増分角度値７３が低い範囲（０〜８１９２、破線の水平線を参照のこと）内にある場合、２つの可能な極対７０のうちの後の極対が正しい極対である。この確認後、高精度でロータリエンコーダ１１の回転部材の角度位置を表す角度値を決定する通常の仕方で、正しい極対７０に対応する角度範囲に、測定された増分角度値７３を適用することができる。

第３のメモリーユニット２７ｃによって最終的に出力される角度値の上述の評価は、図３のロータリエンコーダ１１の理解を容易にするために説明される。しかしながら、上述の評価は、各測定中にオンラインで実行されない。その代わりに、第３のメモリーユニット２７ｃは好ましくは、それぞれのアドレスにおける第３のメモリーユニット２７ｃの読み取りのほかに何らさらなる処理ステップなしに、組み合わされたメモリーアドレスとして絶対角度値、増分角度値および移行フラグを受け取り、最終の角度値（すなわち、ルックアップ値５７）を出力するように構成される。これは、第３のメモリーユニット２７ｃの入力−出力の特性が決定された事前計算段階において全ての処理ステップが既に考慮されているということを述べている。従って、所定のルックアップ値５７の連続した読み取りによって最終の角度値が簡単に評価されるので、ロータリエンコーダ１１は特に信頼性がありかつ迅速である。

１１…ロータリエンコーダ
１３…第１の磁気ディスク
１４…回転軸線
１５…第１の磁極
１７…第２の磁極
１９…磁気センサー
２１…アナログの第１の絶対信号
２１’…デジタルの第１の絶対信号
２３…アナログの第２の絶対信号
２３’…デジタルの第２の絶対信号
２５…アナログ−デジタル変換器
２７…フラッシュメモリーユニット
２９…ルックアップ値
３１…基準軸線
３３…許容差領域
３７…機能不全帯
３９…二次元面
４０…外円
４１…デジタル−アナログ変換器
４３…出力信号
４５…第２の磁気ディスク
４７…作動増幅器
４９…ルックアップ値
５１…アナログの第１の増分信号
５１’…デジタルの第１の増分信号
５３…アナログの第２の増分信号
５３’…デジタルの第２の増分信号
５５…ルックアップ値
５７…ルックアップ値
５９…デジタル−アナログ変換器
６１…ＳＳＩ変換器
６３…Ａ／Ｂ Ｚ変換器
６５…ｘ軸
６７…ｙ軸
６９…絶対角度値のデジタル表現
７０…物理極数
７１…移行ビット
７２…移行領域
７３…増分角度値の表現
α…角度値

Claims (15)

1. 位置エンコーダ（１１）であって、
   可動部材（１３、４５）と、
   少なくとも第１のセンサー（１９ａ、１９ｃ、１９ｄ）および第２のセンサー（１９ｂ、１９ｅ、１９ｆ）と、
   を備え、
   可動部材（１３、４５）は、第１のセンサー（１９ａ、１９ｃ、１９ｄ）および第２のセンサー（１９ｂ、１９ｅ、１９ｆ）に対して移動可能であり、
   第１のセンサー（１９ａ、１９ｃ、１９ｄ）は、可動部材（１３、４５）の現在の位置の第１の成分を捕捉し、第１の成分に対応する第１の信号（２１）を出力するように適合され、
   第２のセンサー（１９ｂ、１９ｅ、１９ｆ）は、第１の成分と補足的な、現在の位置の第２の成分を捕捉し、第２の成分に対応する第２の信号（２３）を出力するように適合され、
   位置エンコーダ（１１）は、複数の所定のルックアップ値（２９、４９）を保持する少なくとも第１のメモリーユニット（２７ａ）をさらに備えており、
   各所定のルックアップ値（２９、４９）は、少なくとも第１の信号（２１）および第２の信号（２３）のそれぞれの組に対応する位置の値を表し、かつ、それぞれの組の信号（２１、２３）を連結することにより形成される個々のメモリーアドレスに関連し、第１のメモリーユニット（２７ａ）が、それぞれ第１のセンサー（１９ａ、１９ｃ、１９ｄ）および第２のセンサー（１９ｂ、１９ｅ、１９ｆ）によって出力される少なくとも第１の信号（２１）および第２の信号（２３）を連結することにより形成されるメモリーアドレスを受け取り、対応して受け取ったメモリーアドレスに関連する所定のルックアップ値（２９、４９）を出力するように構成される、位置エンコーダ（１１）。
2. 位置エンコーダ（１１）は、少なくとも第３のセンサー（１９ｇ）および第４のセンサー（１９ｇ）をさらに備えており、
   可動部材（１３、４５）は、第１のセンサー（１９ｃ、１９ｄ）、第２のセンサー（１９ｅ、１９ｆ）、第３のセンサー（１９ｇ）および第４のセンサー（１９ｇ）に対して移動可能であり、
   第１のセンサー（１９ｃ、１９ｄ）は、可動部材（１３、４５）の現在の絶対位置の第１の成分を捕捉し、現在の絶対位置の第１の成分に対応する第１の絶対信号（２１）を出力するように適合され、
   第２のセンサー（１９ｅ、１９ｆ）は、現在の絶対位置の第１の成分と補足的な、現在の絶対位置の第２の成分を捕捉し、現在の絶対位置の第２の成分に対応する第２の絶対信号（２３）を出力するように適合され、
   第３のセンサー（１９ｇ）は、可動部材の現在の増分位置の第１の成分を捕捉し、現在の増分可動位置の第１の成分に対応する第１の増分信号（５１）を出力するように適合され、
   第４のセンサー（１９ｇ）は、現在の増分位置の第１の成分と補足的な、現在の増分位置の第２の成分を捕捉し、現在の増分位置の第２の成分に対応する第２の増分信号（５３）を出力するように適合され、
   第１のメモリーユニット（２７ａ）は、
   それぞれ第１のセンサー（１９ｃ、１９ｄ）および第２のセンサー（１９ｅ、１９ｆ）によって出力される第１の絶対信号（２１）および第２の絶対信号（２３）を連結すること、および、
   それぞれ第３のセンサー（１９ｇ）および第４のセンサー（１９ｇ）によって出力される第１の増分信号（５１）および第２の増分信号（５３）を連結すること、
   の少なくとも一方により形成されるメモリーアドレスを受け取るように構成される、請求項１に記載の位置エンコーダ（１１）。
3. 第１のメモリーユニット（２７ａ）の各所定のルックアップ値（４９）は、第１の信号（２１）、第２の信号（２３）、第３の信号（５１）および第４の信号（５３）のそれぞれの組に対応し、それぞれの組の第１の信号（２１）、第２の信号（２３）、第３の信号（５１）および第４の信号（５３）を連結することにより形成される個々のメモリーアドレスに関連する、位置の値を表し、
   第１のメモリーユニット（２７ａ）は、それぞれ第１のセンサー（１９ｃ、１９ｄ）、第２のセンサー（１９ｅ、１９ｆ）、第３のセンサー（１９ｇ）および第４のセンサー（１９ｇ）によって出力される第１の信号（２１）、第２の信号（２３）、第３の信号（５１）および第４の信号（５３）を連結することにより形成されるメモリーアドレスを受け取り、対応して受け取ったメモリーアドレスに関連する所定のルックアップ値（４９、５５）を出力するように構成される、請求項２に記載の位置エンコーダ（１１）。
4. 第１のメモリーユニット（２７ａ）の各所定のルックアップ値（４９）は、第１の絶対信号（２１）および第２の絶対信号（２３）のそれぞれの対に対応し、それぞれの対の第１の絶対信号（２１）および第２の絶対信号（２３）を連結することにより形成される個々のメモリーアドレスに関連する、位置の値を表し、
   第１のメモリーユニット（２７ａ）は、それぞれ第１のセンサー（１９ｃ、１９ｄ）および第２のセンサー（１９ｅ、１９ｆ）によって出力される第１の絶対信号（２１）および第２の絶対信号（２３）を連結することにより形成されるメモリーアドレスを受け取るように構成され、
   位置エンコーダ（１１）は、複数の所定のルックアップ値（５５）を保持する少なくとも第２のメモリーユニット（２７ｂ）をさらに備えており、
   各所定のルックアップ値（５５）は、第１の増分信号（５１）および第２の増分信号（５３）のそれぞれの対に対応し、それぞれの対の第１の増分信号（５１）および第２の増分信号（５３）を連結することにより形成される個々のメモリーアドレスに関連する、位置の値を表し、
   第２のメモリーユニット（２７ｂ）は、それぞれ第３のセンサー（１９ｇ）および第４のセンサー（１９ｇ）によって出力される第１の増分信号（５１）および第２の増分信号（５３）を連結することにより形成されるメモリーアドレスを受け取り、対応して受け取ったメモリーアドレスに関連する所定のルックアップ値（５５）を出力するように構成される、請求項２に記載の位置エンコーダ（１１）。
5. 位置エンコーダ（１１）は、複数の所定のルックアップ値（５７）を保持する少なくとも第２のメモリーユニット（２７ｃ）をさらに備えており、
   各所定のルックアップ値（５７）は、第１のメモリーユニット（２７ａ、２７ｂ）によって出力される所定のルックアップ値（４９、５５）および第１のメモリーユニット（２７ａ、２７ｂ）によって受け取られるメモリーアドレスを形成しない第１の信号（２１、５１）および第２の信号（２３、５３）のそれぞれの３つ組みに対応する位置の値を表し、
   各所定のルックアップ値（５７）はさらに、それぞれの３つ組みの所定のルックアップ値（４９、５５）および第１の信号（２１、５１）および第２の信号（２３、５３）を連結することにより形成される個々のメモリーアドレスに関連し、
   第２のメモリーユニット（２７ｃ）は、第１のメモリーユニット（２７ａ、２７ｂ）によって出力される所定のルックアップ値（４９、５５）および第１のメモリーユニット（２７ａ、２７ｂ）によって受け取られるメモリーアドレスを形成しない第１の信号（２１、５１）および第２の信号（２３、５３）を連結することにより形成されるメモリーアドレスを受け取り、対応して受け取ったメモリーアドレスに関連する所定のルックアップ値（５７）を出力するように構成される、請求項２に記載の位置エンコーダ（１１）。
6. 位置エンコーダ（１１）は、複数の所定のルックアップ値（５７）を保持する少なくとも第３のメモリーユニット（２７ｃ）をさらに備えており、
   各所定のルックアップ値（５７）は、第１のメモリーユニット（２７ａ）によって出力される所定のルックアップ値（４９）および第２のメモリーユニット（２７ｂ）によって出力される所定のルックアップ値（５５）のそれぞれの対に対応し、それぞれの対の第１のメモリーユニット（２７ａ）によって出力される所定のルックアップ値（４９）および第２のメモリーユニット（２７ｂ）によって出力される所定のルックアップ値（５５）を連結することにより形成される個々のメモリーアドレスに関連する、位置の値を表し、
   第３のメモリーユニット（２７ｃ）は、第１のメモリーユニット（２７ａ）によって出力される所定のルックアップ値（４９）および第２のメモリーユニット（２７ｂ）によって出力される所定のルックアップ値（５５）を連結することにより形成されるメモリーアドレスを受け取り、対応して受け取ったメモリーアドレスに関連する所定のルックアップ値（５７）を出力するように構成される、請求項４に記載の位置エンコーダ（１１）。
7. 位置エンコーダ（１１）は、ロータリエンコーダ（１１）として構成され、
   可動部材（１３、４５）は、それぞれのセンサー（１９ａ、１９ｂ、１９ｃ、１９ｄ、１９ｅ、１９ｆ、１９ｇ）に対して回転可能な回転部材（１３、４５）であり、センサー（１９ａ、１９ｂ、１９ｃ、１９ｄ、１９ｅ、１９ｆ、１９ｇ）は、回転部材（１３、４５）の現在の角度位置のそれぞれの成分を捕捉するように適合され、
   それぞれのメモリーユニット（２７ａ、２７ｂ、２７ｃ）によって保持される各所定のルックアップ値は角度値を表す、請求項１〜６のいずれかに記載の位置エンコーダ（１１）。
8. 第１のセンサー（１９ａ、１９ｃ、１９ｄ）および第２のセンサー（１９ｂ、１９ｅ、１９ｆ）は、磁気センサーであり、可動部材（１３、４５）は、可動部材（１３、４５）の広がりに沿って均等に配置された所定の数の磁極（１５、１７）、特に可動部材（１３、４５）の中心に対して正反対の２つの磁極（１５、１７）を有する第１の磁気要素（１３）を備えており、
   第１のセンサー（１９ａ、１９ｃ、１９ｄ）および第２のセンサー（１９ｂ、１９ｅ、１９ｆ）は、第１の磁気要素（１３）と協同するように構成される、請求項１〜７のいずれかに記載の位置エンコーダ（１１）。
9. 第３のセンサー（１９ｇ）および第４のセンサー（１９ｇ）は、磁気センサーであり、可動部材（１３、４５）は、可動部材（１３、４５）の広がりに沿って均等に配置された所定の数の磁極（１５、１７）、特に可動部材（１３、４５）の広がりに沿って交互に配置された、少なくとも８および／または最大９０、好ましくは少なくとも１６および／または最大７２、さらに好ましくは少なくとも３２および／または最大５２の磁極（１５、１７）を有する第２の磁気要素（４５）を備えており、
   第３のセンサー（１９ｇ）および第４のセンサー（１９ｇ）は、第２の磁気要素（４５）と協同するように構成される、請求項２または請求項２と請求項３〜８のいずれかとの組み合わせに記載の位置エンコーダ（１１）。
10. 位置エンコーダ（１１）は、第１の信号（２１、４９、５３）および第２の信号（２３、５３、５５）のうちの１つのアナログ表現を受け取り、受け取った信号（２１、２３．４９、５１、５３、５５）のデジタル表現（２１’、２３’、５１’、５３’）を出力するように構成された、少なくとも１つのアナログ−デジタル変換器（２５ａ、２５ｂ、
    ２５ｃ、２５ｄ）を備え、かつ／または、
    位置エンコーダ（１１）は、所定のルックアップ値（２９、４９、５５、５７）のうちの１つのデジタル表現を受け取り、受け取ったルックアップ値（２９、４９、５５、５７）のアナログ表現を出力するように構成された、少なくとも１つのデジタル−アナログ変換器（４１、５９）を備える、請求項１〜９のいずれかに記載の位置エンコーダ（１１）。
11. 少なくとも１つのメモリーユニット（２７ａ、２７ｂ、２７ｃ）はさらに、出力される所定のルックアップ値（２９、４９、５５、５７）の一部として許容差フラグを出力するように構成され、許容差フラグは、出力される所定のルックアップ値（２９、４９、５５、５７）が、許容差領域（３３）内で、信号の組、特に第１の信号（２１、４９、５１）および第２の信号（２３、５３、５５）の対に対応するかどうかを示すために提供される、請求項１〜１０のいずれかに記載の位置エンコーダ（１１）。
12. 少なくとも１つのメモリーユニット（２７ａ、２７ｂ、２７ｃ）はさらに、出力される所定のルックアップ値（２９、４９、５５、５７）の一部として移行フラグ（７１）を出力するように構成され、移行フラグ（７１）は、可動部材（１３、４５）の現在の位置が移行領域（７２）内にあるかどうかを示すために提供される、請求項１〜１１のいずれかに記載の位置エンコーダ（１１）。
13. 移行領域（７２）は、少なくとも１つのセンサー（１９ａ、１９ｂ、１９ｃ、１９ｄ、１９ｅ、１９ｆ、１９ｇ）が、可動部材（１３、４５）の広がりに沿って配置された可動部材の隣接する２つの磁極（１５、１７）の移行部のすぐ近くにある、少なくとも１つの位置を含む、請求項１２に記載の位置エンコーダ（１１）。
14. 少なくともさらなる１つのメモリーユニット（２７ａ、２７ｂ、２７ｃ）は、複数の所定のルックアップ値（５７）を保持し、
    さらなるメモリーユニット（２７ｃ）の各所定のルックアップ値（５７）は、
    可動部材の絶対位置に対応しかつ移行フラグ（７１）を含む第１の信号、および、
    可動部材の増分位置に対応する第２の信号（５５）、
    のそれぞれの対に対応する位置の値を表し、かつ、
    それぞれの対の第１の信号（４９）および第２の信号（５５）を連結することにより形成される個々のメモリーアドレスに関連し、
    さらなるメモリーユニット（２７ｃ）は、第１の信号（４９）および第２の信号（５５）を連結することにより形成されるメモリーアドレスを受け取るように構成される、請求項１２または１３に記載の位置エンコーダ（１１）。
15. 少なくとも１つの出力されるルックアップ値（２９、４９、５５、５７）は、ローパスフィルタリングされ、かつ／または、
    位置エンコーダ（１１）のアナログ−デジタル変換器（２５ａ、２５ｂ、２５ｃ、２５ｄ）のそれぞれの分解能は、出力される所定のルックアップ値（２９、４９、５５、５７）によって表される位置の値の全体の誤差が所定の値を下回るのを確実にするように適合される、請求項１〜１４のいずれかに記載の位置エンコーダ（１１）。

Images