CN113676625B - 图像传感器、摄像头组件和移动终端 - Google Patents

Abstract

本申请涉及一种图像传感器、摄像头组件和移动终端，其中，图像传感器，包括：像素阵列，包括多个像素，像素的像素电路包括与像素对应设置的多个光电转换元件，像素电路用于输出同一像素对应的光电转换元件产生的电荷；转换电路，包括分别与多个像素电路一一对应连接的多个模数转换器，各模数转换器被配置有多种分辨率的输出模式，转换电路用于将电荷对应的模拟信号转换为数字信号；处理电路，与转换电路连接，用于根据模数转换器的输出分辨率，将至少两个模数转换电路输出的数字信号以预设数量的字节为编码单位进行编码处理，可以降低图像传感器的功耗和数据传输量。

Description

图像传感器、摄像头组件和移动终端

技术领域

本申请涉及影像技术领域，特别是涉及一种图像传感器、摄像头组件和移动终端。

背景技术

手机等终端中可以设置有摄像头以实现拍照功能。摄像头内可以设置用于接收光线的图像传感器。

随着对图像传感器需求的增加，正在开发用于提高图像传感器生成的图像的质量的技术。一般的图像传感器在读出不同像素颜色分量(例如，像素R、像素G、像素B)的数字信号时，功耗高。

发明内容

本申请实施例提供了一种图像传感器、摄像头组件和移动终端，可以降低图像传感器的功耗和数据传输量。

一种图像传感器，包括：

像素阵列，包括多个像素，各所述像素的像素电路包括与所述像素对应设置的多个光电转换元件，所述像素电路用于输出所述像素对应的至少一个光电转换元件产生的电荷；

转换电路，包括分别与多个像素电路一一对应连接的多个模数转换器，各所述模数转换器被配置有多种分辨率的输出模式，所述转换电路用于将所述电荷对应的模拟信号转换为数字信号；

处理电路，与所述转换电路连接，用于根据所述模数转换器的输出分辨率，将至少两个所述模数转换器输出的所述数字信号以预设数量的字节为编码单位进行编码处理，其中，所述字节包括预设比特位。

一种摄像头组件，包括：

镜头；及

前述的图像传感器，所述图像传感器能够接收穿过所述镜头的光线。

一种移动终端，包括：

壳体；及

前述的摄像头组件，所述摄像头组件与所述壳体结合。

上述图像传感器、摄像头组件和移动终端，图像传感器包括像素阵列、转换电路和处理电路，其中，像素阵列包括多个像素，各所述像素的像素电路包括与像素对应设置的多个光电转换元件，所述像素电路用于输出所述像素对应的至少一个所述光电转换元件产生的电荷；转换电路包括多个模数转换器，且各所述模数转换器被配置有多种分辨率的输出模式，所述转换电路用于将所述电荷对应的模拟信号转换为数字信号，通过配置各个模数转换器的输出分辨率，并基于各模数转换器的输出分辨率，处理电路可以将至少两个所述模数转换器输出的所述数字信号以预设数量的字节为编码单位进行编码处理，进而可以实现对多个字节的复用，进而可以降低图像传感器的数据传输量和功耗，并且可以提高对数字数据的压缩率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一个实施例中图像传感器的示意图；

图2为一个实施例中像素阵列的排布示意图；

图3为一个实施例中像素的截面示意图；

图4为一个实施例中像素电路的电路示意图；

图5为另一个实施例中像素电路的电路示意图；

图6为另一个实施例中图像传感器的电路示意图；

图7为一个实施例中像素阵列中最小重复单元的排布示意图；

图8至图9为一些实施例中像素单元基于转换单元的工作原理图；

图10为一个实施例中基于全分辨率输出模式输出的数据结构示意图；

图11为图10中处理电路将两个模数转换器的数字信号进行编码后的数据结构示意图；

图12为一个实施例中基于第一级合并输出模式输出的数据结构示意图；

图13为图12中处理电路将两个模数转换器的数字信号进行编码后的数据结构示意图；

图14至图15为一些实施例中像素单元基于转换单元的工作原理图；

图16为一个实施例中由第一级合并输出模式转换为第二级合并输出模式的转换示意图；

图17为一个实施例中图像传感器处于第二级合并输出模式时，处理电路将两个模数转换器的数字信号进行编码后的数据结构示意图；

图18为另一个实施例中像素单元基于转换单元的工作原理图；

图19为再一个实施例中像素单元基于转换单元的工作原理图；

图20为一个实施例中摄像头组件的示意图；

图21为一个实施例中的移动终端的示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一转换电路称为第二转换电路，且类似地，可将第二转换电路称为第一转换电路。第一转换电路和第二转换电路两者都是转换电路，但其不是同一转换电路。

如图1所示，本申请实施例提供一种图像传感器。图像传感器10包括像素阵列11、垂直驱动单元12、控制单元13、列处理单元14和水平驱动单元15。

其中，图像传感器10可以采用互补金属氧化物半导体(CMOS，ComplementaryMetal Oxide Semiconductor)感光元件或者电荷耦合元件(CCD，Charge-coupled Device)感光元件。

如图2所示，像素阵列11包括以阵列形式二维排列(即二维矩阵形式排布)的多个像素110，每个像素110可包括多个子像素。具体的，每个像素110中可包括n*m个子像素。其中，n、m中的一个为大于或等于1的正整数，m、n中的另一个为大于或等于2的正整数，其中，n可以理解为同一像素110中子像素的行数、m为同一像素110中子像素的列数。示例性的，每个像素110包括4个子像素，其4个子像素以2*2阵列排布，也即，m＝n＝2。在本申请实施例中，对m、n的取值范围不做进一步的限定。

同一像素110包括的各子像素的颜色均相同，各子像素可以为全色子像素W、第一颜色子像素A、第二颜色子像素B、第三颜色子像素C中的一种。示例性的，第一颜色子像素A可以为红色子像素R；第二颜色子像素B可以为绿色子像素G；第三颜色子像素C可以为蓝色子像素Bu。

垂直驱动单元12包括移位寄存器和地址译码器。垂直驱动单元12包括读出扫描和复位扫描功能。读出扫描是指顺序地逐行扫描单位像素110，从这些单位像素110逐行地读取信号。例如，被选择并被扫描的像素110行中的每一像素110输出的信号被传输到列处理单元14。复位扫描用于复位电荷，光电转换元件的光电荷被丢弃，从而可以开始新的光电荷的积累。

例如，由列处理单元14执行的信号处理是相关双采样(CDS)处理。在CDS处理中，取出从所选像素110行中的每一像素110输出的复位电平和信号电平，并且计算电平差。因而，获得了一行中的像素110的信号。列处理单元14可以具有用于将模拟像素110信号转换为数字格式的模数(A/D)转换功能，以及对模数转后的多个数字信号进行平均操作的功能。

例如，水平驱动单元15包括移位寄存器和地址译码器。水平驱动单元15顺序逐列扫描像素阵列11。通过水平驱动单元15执行的选择扫描操作，每一像素110列被列处理单元14顺序地处理，并且被顺序输出。

例如，控制单元13根据操作模式配置时序信号，利用多种时序信号来控制垂直驱动单元12、列处理单元14和水平驱动单元15协同工作。

如图3所示，像素110包括像素电路111、滤光片112、及微透镜113。沿像素110的收光方向，微透镜113、滤光片112、及像素电路111依次设置。微透镜113用于汇聚光线，滤光片112用于供某一波段的光线通过并过滤掉其余波段的光线。像素电路111用于将接收到的光线转换为电信号，并将生成的电信号提供给图1所示的列处理单元14。

如图4和图5所示，图4和图5中像素电路111可应用在图2所示的像素阵列11内的每个像素110中。下面结合图2至图5对像素电路的工作原理进行说明。

像素电路111用于将同一所述像素110中至少一个所述光电转换元件1111累积产生的电荷转移到所述浮动扩散区FD，并根据累积的电荷选择导通至少一个所述输出端输出所述浮动扩散区FD中所述电荷对应的模拟信号。像素电路111包括多个与子像素一一对应的光电转换元件1111、多个转移晶体管1112以及一个读出电路1113。

光电转换元件1111的数量及排布方式与子像素的数量、排布方式相同。每个光电转换元件1111根据入射在其上的光的强度将光转换为电荷。转移晶体管1112的数量与光电转换元件1111的数量相等。多个转移晶体管1112分别与多个光电转换元件1111一一对应连接。同一像素110中的多个光电转换元件1111共用像素电路111中的浮动扩散区FD。例如，光电转换元件1111包括光电二极管，光电二极管的阳极例如连接到地，光电二极管的阴极经由转移晶体管1112连接到浮动扩散区FD，转移晶体管1112用于将各所述光电转换元件1111产生的电荷转移到所述浮动扩散区FD。

读出电路1113的输入端与所述浮动扩散区FD连接，用于将转移到所述浮动扩散区FD中的电荷输出至列处理单元14。具体的，读出电路1113包括复位晶体管11131、放大晶体管(也可称之为跟随晶体管)11132、选择晶体管11133。其中，复位晶体管11131，与所述浮动扩散区FD连接，用于复位所述浮动扩散区FD；放大晶体管11132，与所述浮动扩散区FD连接，用于放大所述浮动扩散区FD中的电荷，得到放大的电荷；选择晶体管11133，与所述放大晶体管11132连接，用于读出所述放大的电荷到输出电路。

为了便于说明，以像素110包括四个呈2*2排布的子像素为例进行说明。具体的，像素电路111可包括四个光电转换元件1111、四个转移晶体管1112、浮动扩散区FD、复位晶体管11131、放大晶体管11132、选择晶体管11133。像素电路111还可配置四个用于提供曝光控制信号的曝光控制线，每个曝光控制线可对应与四个转移晶体管1112的栅极(TG1、TG2、TG3、TG4)连接。当有效电平(例如，VPIX电平)的脉冲通过曝光控制线传输到转移晶体管1112的栅极时，转移晶体管1112导通，转移晶体管1112将光电二极管光电转换的电荷传输到浮动扩散区FD。

复位晶体管11131的漏极连接到像素110电源VPIX。复位晶体管11131的源极连接到浮动扩散区FD。在电荷被从光电二极管转移到浮动扩散区FD之前，有效复位电平的脉冲经由复位线传输到复位晶体管11131的栅极RG，复位晶体管11131导通。复位晶体管11131将浮动扩散区FD复位到像素110电源VPIX。

放大晶体管11132的栅极连接到浮动扩散区FD。放大晶体管11132的漏极连接到像素110电源VPIX。在浮动扩散区FD被复位晶体管11131复位之后，放大晶体管11132经由选择晶体管11133通过输出端输出复位电平以及电荷对应的模拟信号。在光电二极管的电荷被转移晶体管1112转移之后，放大晶体管11132经由选择晶体管11133通过输出端输出模拟信号。

每个像素电路111可被配置有列控制线COL。选择晶体管11133的栅极SEL用于接收选择控制信号，选择晶体管11133的漏极连接到放大晶体管11132的源极，选择晶体管11133的漏极经列控制线COL连接到图1中的列处理单元14。当选择控制信号的脉冲传输到选择晶体管11133的栅极时，选择晶体管11133导通。放大晶体管11132输出的信号通过选择晶体管11133传输到列处理单元14。

若四个转移晶体管1112的栅极TG1、TG2、TG3、TG4接收的曝光控制信号TG使得四个转移晶体管1112同时导通，四个光电转换元件1111产生的电荷分别转移到对应的浮动扩散区FD中，并在浮动扩散区FD进行累积；若第一个和第三个转移晶体管1112的栅极TG1、TG3接收的曝光控制信号TG使得对应转移晶体管1112同时导通，则与之对应连接的第一个和第三个光电转换元件1111产生的电荷分别转移到对应的浮动扩散区FD中，并在浮动扩散区FD进行累积。

需要说明的是，本申请实施例中像素电路111的像素110结构并不限于图5所示的结构。例如，像素电路111也可以具有三晶体管像素结构，其中放大晶体管11132和选择晶体管11133的功能由一个晶体管完成。

请继续参考图4，图1中的列处理单元14可包括转换电路141。所述转换电路141用于将电荷对应的模拟信号转换为数字信号。转换电路141，包括分别与多个像素电路111一一对应连接的多个模数转换器1411，各所述模数转换器1411被配置有多种分辨率的输出模式。可以理解的是，像素电路111中的各光电转换元件1111生成的电荷的量与其所接收的光的量成正比，该电荷被读取为模拟信号，该模拟信号通过模数转换器1411转换为对应的数字信号，该数字信号的值可以理解为该对应像素的像素值。其中，转换电路141中包括的各模数转换器1411可支持不同的输出分辨率，例如，6bit，8bit，10bit，12bit，14bit。每一模数转换器1411可对应设置多个输出模式，可预设构建模数转换器1411的输出模式与输出分辨率之间的映射关系，一种输出模式对应一种输出分辨率，其输出模式不同，其输出分辨率也不同。

如图6所示，图像传感器还包括与转换电路141连接的处理电路15，用于根据所述模数转换器1411的输出分辨率，将至少两个所述模数转换器1411输出的所述数字信号以复用预设字节单位的方式进行编码处理。处理电路可包括编码器，以对各模数转换器1411输出的数字信号进行编码处理。具体的，处理电路在对转换电路141输出的数字信号进行编码处理时，可以预先获取各个模数转换器1411的输出分辨率，并根据各个模数转换器1411的输出分辨率将至少两个所述模数转换器1411输出的所述数字信号以预设数量的字节为编码单位进行编码处理。也即，处理电路可对各个模数转换器1411输出的数字信号按照预设编码策略进行编码处理。其中，预设编码策略可以为将至少两个模数转换器1411输出的各数字信号以复用编码单位的方式进行编码，编码单位可包括预设数量的字节，每个字节可包括预设比特位，例如，8bit。其中，预设数量与各模数转换器1411的输出分辨率相关联。示例性的，可预先配置各模数转换器1411中的第一模数转换器的输出分辨率为6bit，各模数转换器1411中的第二模数转换器的输出分辨率为10bit，这样，第一模数转换器的输出数字数据和第二模数转换器输出的数字数据总的比特位为16比特。处理电路则可以对接收的数字数据以两个字节为编码单位进行编码处理，其中，处理电路所接收的总的数字数据只占用两个字节，这样，就可以避免在编码过程中需要占用三个字节，进而可以降低图像传感器的数据传输量和功耗，并且可以提高对数字数据的压缩率。

在本申请实施例中，图像传感器包括像素阵列、转换电路和处理电路，其中，像素阵列包括多个像素，所述像素的像素电路包括与像素对应设置的多个光电转换元件，所述像素电路用于输出同一所述像素对应的光电转换元件产生的电荷；转换电路包括多个模数转换器，且各所述模数转换器被配置有多种分辨率的输出模式，所述转换电路用于将所述电荷对应的模拟信号转换为数字信号，通过配置各个模数转换器的输出分辨率，并基于各模数转换器的输出分辨率，处理电路可以将至少两个所述模数转换器输出的所述数字信号以预设数量的字节为编码单位进行编码处理，进而可以实现对多个字节的复用，进而可以降低图像传感器的数据传输量和功耗，并且可以提高对数字数据的压缩率。

图7是本申请某些实施方式的像素阵列中的像素的排布示意图。像素110包括两类，一类为全色像素W，另一类为彩色像素。其中，彩色像素具有比全色像素更窄的光谱响应。具体的，全色像素中可包括多个全色子像素W，彩色像素中可包括多个具有相同单颜色的子像素。

最小重复单元在行和列上多次复制，即可形成像素阵列11。每个最小重复单元均由多个全色像素W和多个彩色像素组成。每个最小重复单元包括多个像素单元U。每个像素单元U内包括多个单颜色像素和多个全色像素W。

具体地，图7为本申请一个实施例的最小重复单元中像素的排布示意图。其中，最小重复单元为4行4列16个像素，像素单元U为2行2列4个像素。排布方式为：

W表示全色像素；A表示多个彩色像素中的第一颜色像素；B表示多个彩色像素中的第二颜色像素；C表示多个彩色像素中的第三颜色像素。

对于每个像素单元U，全色像素W和单颜色像素交替设置。

如图7所示，像素单元U的类别包括三类。其中，第一类像素单元UA包括多个全色像素W和多个第一颜色像素A；第二类像素单元UB包括多个全色像素W和多个第二颜色像素B；第三类像素单元UC包括多个全色像素W和多个第三颜色像素C。每个最小重复单元包括四个像素单元U，分别为一个第一类像素单元UA、两个第二类像素单元UB及一个第三类像素单元UC。其中，一个第一类像素单元UA与一个第三类像素单元UC设置在第一对角线方向D1(例如图7中左上角和右下角连接的方向)，两个第二类像素单元UB设置在第二对角线方向D2(例如图7中右上角和左下角连接的方向)。第一对角线方向D1与第二对角线方向D2不同。例如，第一对角线和第二对角线垂直。示例性的，最小重复单元中，第一颜色像素A可以为红色像素R；第二颜色像素B可以为绿色像素G；第三颜色像素C可以为蓝色像素Bu。

如图8所示，为了方便说明，以下实施例均以第一类像素单元UA为例进行说明。其中，第一类像素单元UA中可包括2*2阵列设置的第一像素110-1、第二像素110-2、第三像素110-3和第四像素110-4，其中，所述第一像素110-1和第四像素110-4为全色像素，且设置在第一对角线方向，所述第二像素110-2和第三像素110-3为彩色像素，且设置在第二对角线方向。

需要说明的是，在其他实施方式中，第一对角线方向D1也可以是右上角和左下角连接的方向，第二对角线方向D2也可以是左上角和右下角连接的方向。另外，这里的“方向”并非单一指向，可以理解为指示排布的“直线”的概念，可以有直线两端的双向指向。

转换电路包括分别多个转换单元1410，其中，多个转换单元可分别与多个像素单元一一对应连接。具体的，每一转换单元可包括四个模数转换器，具体可记为第一模数转换器ADC1、第二模数转换器ADC2、第三模数转换器ADC3和第四模数转换器ADC4。其中，第一模数转换器ADC1与所述第一像素110-1的像素电路连接；第二模数转换器ADC2与所述第二像素110-2的像素电路连接；第三模数转换器ADC3与所述第三像素110-3的像素电路连接；第四模数转换器ADC4与所述第四像素110-的像素电路连接。具体的，第一模数转换器ADC1、第四模数转换器ADC4可以对应接收到全色像素W产生的电荷对应的模拟信号，并将该模拟信号转换为数字信号输出；第二模数转换器ADC2、第三模数转换器ADC3可以对应接收到彩色像素(R、G、Bu)产生的电荷对应的模拟信号，并将该模拟信号转换为数字信号输出。

在其中一个实施例中，所述第二模数转换器ADC2和所述第三模数转换器ADC3的输出分辨率相同，所述第一模数转换器ADC1和所述第四模数转换器ADC4的输出分辨率相同。也就是说，用于对相同颜色像素产生的电荷进行模数转换的模数转换器的输出分辨率相同，这样可以提高图像传感器的色彩均一性。

在其中一个实施例中，第二模数转换器ADC2的输出分辨率大于所述第一模数转换器ADC1的输出分辨率。同时，第三模数转换器ADC3的输出分辨率大于所述第四模数转换器ADC4的输出分辨率。在本申请实施例中，由于，通过将用于对彩色像素产生的电荷进行模数转换的第二模数转换器ADC2、第三模数转换器ADC3的输出分辨率设置为大于用于对全色像素W产生的电荷进行模数转换的第一模数转换器ADC1、第四模数转换器ADC4的输出分辨率，这样可以提高彩色像素的色彩读取精度。

需要说明的是，在本申请实施例中，全色像素W产生的电荷数据，可以用于信噪比降噪。

在本申请实施例中，处理电路15可以根据图像处理器的工作模式来配置各个模数转换器的输出分辨率。其中，工作模式可以包括低功耗状态的低功耗模式和具有良好降噪状态的降噪模式。

示例性的，在低功耗模式下，可以将第二模数转换器ADC2、第三模数转换器ADC3的输出分辨率设定为10bit，可以将第一模数转换器ADC1、第四模数转换器ADC4的输出分辨率设定为6bit。也即，在低功耗模式下，也可以满足色彩精度的高要求。在降噪模式下，可以将第二模数转换器ADC2、第三模数转换器ADC3的输出分辨率设定为10bit，可以将第一模数转换器ADC1、第四模数转换器ADC4的输出分辨率设定为8bit，也即，既可以满足中等程度的信噪比降噪，也可以满足色彩精度的高要求。

在其中一个实施例中，各个模数转换器的分辨率均相等，也即，第一模数转换器ADC1、第二模数转换器ADC2、第三模数转换器ADC3以及第四模数转换器ADC4的输出分辨率均相等。示例性的，可以将第一模数转换器ADC1、第二模数转换器ADC2、第三模数转换器ADC3以及第四模数转换器ADC4的输出分辨率均配置为10bit，这样，既可以满足极致信噪比降噪的前提下，也可以满足色彩精度的高要求，可以进一步提高该图像处理器的成像效果。

在其中一个实施例中，所述处理电路15还用于根据拍摄场景来配置各所述模数转换器的分辨率，所述拍摄场景包括夜景模式、风景模式。其中，当所述场景模式为风景模式时，所述处理电路15配置所述第二模数转换器ADC2、第三模数转换器ADC3的输出模式的分辨率大于或等于所述第一模数转换器ADC1、第四模数转换器ADC4的输出模式的分辨率。当然，风景模式还可以替换为美食模式等色彩丰富的模式。通过将

当所述场景模式为夜景模式时，所述处理电路15配置所述第二模数转换器ADC2、第三模数转换器ADC3的输出模式的分辨率小于或等于所述第一模数转换器ADC1、第四模数转换器ADC4的输出模式的分辨率。也即，当在夜景模式下，可以配置用于对彩色像素产生的电荷进行模数转换的第二模数转换器ADC2、第三模数转换器ADC3的输出分辨率设置为小于或等于用于对全色像素W产生的电荷进行模数转换的第一模数转换器ADC1、第四模数转换器ADC4的输出分辨率。示例性的，可以将第一模数转换器ADC1、第四模数转换器ADC4的输出分辨率均配置为12bit，将第二模数转换器ADC2、第三模数转换器ADC3的输出分辨率均配置为10bit，以提高图像的信噪比，以提高夜景拍摄的图像效果。

可选的，在夜景模式下，且图像传感器处于低功耗模式的工作模式，则处理电路15配置所述第二模数转换器ADC2、第三模数转换器ADC3的输出模式的分辨率大于所述第一模数转换器ADC1、第四模数转换器ADC4的输出模式的分辨率。示例性的，可以将第一模数转换器ADC1、第四模数转换器ADC4的输出分辨率均配置为8bit，将第二模数转换器ADC2、第三模数转换器ADC3的输出分辨率均配置为10bit。

需要说明的是，在本申请实施例中，各个模数转换器的输出分辨率的配置可以根据图像传感器的工作模式以及拍照过程中所选择的拍摄场景来综合设定。其中，各个模数转换器的输出分辨率的具体数值不局限于前述举例说明。

在其中一个实施例中，同一所述转换单元1410中各所述模数转换器输出模式对应的分辨率之和为所述预设比特位的n倍，其中，n为大于2的正整数。

在本申请实施例中，为了便于说明，以预设比特位为8bit，第一模数转换器ADC1和第四模数转换器ADC4的输出分辨率相同，第二模数转换器ADC2和第三模数转换器ADC3的输出分辨率相同，且，第一模数转换器ADC1的输出分辨率小于第二模数转换器ADC2的输出分辨率为例进行说明。其中，若将同一转换单元1410中各个模数转换器的输出分辨率之和配置为预设比特位的n倍，则处理电路15则可以对该转换单元1410输出的数字信号以n个字节为编码单位进行编码处理。

具体的，所述处理电路15用于根据第一模数转换器ADC1和第二模数转换器ADC2的输出分辨率，将所述第一模数转换器和所述第二模数转换器ADC2输出的所述数字信号以复用m个字节单位的方式进行编码处理。相应的，所述处理电路15还用于根据第三模数转换器ADC3和第四模数转换器ADC4的输出分辨率，并将所述第三模数转换器和所述第四模数转换器ADC4输出的所述数字信号以复用m个字节单位的方式进行编码处理。其中，m为大于1的正整数，且n为m的二倍，所述预设比特位为8比特位。

示例性的，若第二模数转换器ADC2和第三模数转换器ADC3的输出分辨率均配置为10bit，第一模数转换器ADC1和第四模数转换器ADC4的输出分辨率均配置为6bit。电路处理单元在对第一模数转换器ADC1和第二模数转换器ADC2输出的数字信号进行编码时，可以正好共用两个字节(包括16bit位)；相应的，在对第三模数转换器ADC3和第四模数转换器ADC4输出的数字信号进行编码时，可以正好共用两个字节(包括16bit)。这样，就可以在编码过程中避免占用过多的字节(例如，相关技术中需要占用6个字节)，同时，也可以降低图像传感器的输出数据量和功耗，并且可以提高对数字数据的压缩率。

在其中一个实施例中，所述处理电路15还用于根据预设顺序将所述第一模数转换器输出的第一数字信号和所述第二模数转换器输出的第二数字信号在m个字节单位内进行排序编码，其中，若所述第一数字信号的位数小于8比特位，第二数字信号的位数大于8比特位，则将所述第二数字信号的部分数据补充至所述第一数字信号所在的第一字节，并占满所述第一字节，并使剩余的所述第二数字信号编码在第二字节。示例性的，若第一模数转换器ADC1的输出分辨率为6bit，第二模数转换器ADC2的输出分辨率为10bit，处理电路15可以将第一模数转换器ADC1输出的6bit的第一数字信号可以优先编码在第一字节的连续排布的6个比特位中，然后将第二模数转换输出的8bit的第二数字信号的高位的2bit补充至第一字节中6bit第一数字信号的左边或者右边，这样，6bit的第一数字信号和8bit的第二数字信号可以复用两个字节的编码单元。

可选的，处理电路15在对第一数字信号和第二数字信号进行编码处理的过程中，也可以从编码单元的16bit中选择其中6个bit位用来编码第一数字信号，编码单元中剩余的10个bit位用于编码第二数字信号。其中6bit的第一数字信号可以随机编码在编码单元的6个比特位中，10bit的第二数字信号也可以随机编码在编码单元中剩余的10个比特位中。

需要说明的是，在本申请实施例中，处理电路15在对第一数字信号和第二数字信号进行编码的过程中，可以根据预先设定的编解码协议来复用编码单元，其第一数字信号和第二数字信号在编码单元中的排列顺序不做进一步的限定，也不限于前述举例说明。

在其中一个实施例中，若同一所述转换单元1410中各所述模数转换器输出模式对应的分辨率之和不是所述预设比特位的n倍，则处理电路15还用于根据同一所述转换单元1410中各所述模数转换器的输出分辨率之和，并根据所述分辨率之和与所述预设比特位的最小公倍数确定所述编码单元，其中，所述编码单元的总比特位与所述最小公倍数相等。具体的，处理电路15可以根据转换单元1410中各个模数转换器的输出分辨率，对各模数转换器对应输出的数字信号以复用q个字节的方式进行编码处理，其中，q＞m。具体的，处理电路15可获取每个转换单元1410的各模数转换器的输出分辨率之和p，并获取p与预设比特位的最小公倍数，将该最小公倍数作为编码单元中所包括的比特位总数。

示例性的，若第二模数转换器ADC2和第三模数转换器ADC3的输出分辨率均配置为12bit，第一模数转换器ADC1和第四模数转换器ADC4的输出分辨率均配置为6bit，则处理电路15可以对各模数转换器对应输出的数字信号以复用9个字节的方式进行编码处理。具体的，编码单元可包括72个比特位，也即，编码单元包括9个字节，其中，处理电路15可以对每两个转换单元1410输出的数字信号以复用一个编码单元的方式进行编码处理。

在本申请实施例中，通过配置用于对不同颜色像素的电荷数据进行处理的的各模数转换器的输出分辨率，处理电路可基于各模数转换器的输出分辨率，将至少两个所述模数转换器输出的所述数字信号以预设数量的字节为编码单位进行编码处理，进而可以实现对多个字节的复用，进而可以降低图像传感器的数据传输量和功耗，并且可以提高对数字数据的压缩率。

如图9所示，在其中一个实施例中，所述像素单元配置有第一列控制线COL1、第二列控制线COL2、第三列控制线COL3和第四列控制线COL4，所述第一像素110-1的像素电路111经第一开关S1与所述第一列控制线COL1连接，所述第二像素的像素电路111经第二开关S2与所述第三列控制线COL3连接，所述第三像素的像素电路111经第三开关S3与所述第二列控制线COL2连接，所述第四像素的像素电路111经第四开关S4与所述第四列控制线COL4连接，其中，所述第一列控制线COL1、第二列控制线COL2、第三列控制线COL3、第四列控制线COL4分别与所述第一模数转换器ADC1、第二模数转换器ADC2、第三模数转换器ADC3、第四模数转换器ADC4一一对应连接。

请继续参考图4和图9，转换电路141还用于和所述像素电路111共同基于全分辨率输出模式或第一级合并输出模式读出转换后的数字信号，其中，所述全分辨输出模式用于以所述子像素为单位读出所述数字信号，所述第一级合并输出模式用于以所述像素为单位读出所述数字信号。具体的，所述全分辨输出模式用于以所述子像素为单位读出像素中的电荷。也即，转换电路141和像素电路111可以共同对同一像素中单个光电二极管产生的电荷对应的数字信号单独输出。所述第一级合并输出模式用于以所述像素为单位读出像素中的电荷，也即，转换电路141和像素电路111可以共同对同一像素中四个光电转换元件111产生的电荷进行相加和/或平均处理后的数字信号合并输出。

具体的，若所述浮动扩散区FD在同一曝光时间内累积的所述电荷为一个所述光电转换元件1111的电荷，则所述像素电路111可以将各所述光电转换元件1111的电荷对应的模拟信号分时输出至所述转换电路141，以使所述转换电路141对多个所述模拟信号执行所述全分辨率输出模式。其中，分时输出可以理解为可对不同曝光时间内，不同个光电转换元件1111累积的电荷进行分时输出。示例性的，可以对第一曝光时间内第一光电转换元件累积的电荷在第一时刻进行输出；可以对第二曝光时间内第二光电转换元件累积的电荷在第二时刻进行输出，其中，第一时刻和第二时刻的时间点不同。

在其中一个实施例中，所述第一级合并输出模式包括对同一像素中的所有子像素在所述浮动扩散区累积的总电荷进行模数转换后读出的相加模式。若所述浮动扩散区FD在同一曝光时间内累积的所述电荷为同一像素中所有所述光电转换元件1111的电荷，所述像素电路111可以将累积的所述电荷对应的模拟信号输出至所述转换电路141，以使所述转换电路141对所述模拟信号执行所述相加模式的操作。

为了便于说明，以如图8、9所示的图像传感器为例，对全分辨率输出模式、第一级合并输出模式中的相加模式的工作原理进行说明。其中，像素单元配置有用于传输曝光控制信号的曝光控制线TG1-TG8以及用于传输复位控制信号的多个复位控制线RST，还配置有多个列控制线COL1-COL4，每个列控制线可对应转换电路141中的各个模式转换器连接。

全分辨率输出模式：曝光控制线TG1、TG5输入高电平，相对应的子像素W1、R1、R5、W5对应的转移晶体管导通，子像素W1、R1、R5、W5产生的电荷分别转移到对应的浮动扩散区中，随后曝光控制线TG1和TG5输入低电平，相对应的子像素W1、R1、R5、W5的转移晶体管断开，通过控制开关S1、S2、S3、S4闭合。其中，子像素W1转移至浮动扩散区FD1中的电荷经放大晶体管SF1转化成的模拟信号经列控制线COL1输入到模数转换器ADC1中；子像素R1转移至浮动扩散区FD2中的电荷经跟随晶体管SF2转化成的模拟信号经过列控制线COL2输入到模数转换器ADC2中，子像素R5转移至浮动扩散区FD3的电荷经跟随晶体管SF3转化成的模拟信号经列控制线COL3输入到模数转换器ADC3，子像素W5转移至浮动扩散区FD4的电荷经跟随晶体管SF4化成的模拟信号经过列控制线COL4输入到模数转换器ADC4，以读出每个子像素W1、R1、R5、W5产生的电荷对应的数字信号。然后，曝光控制线TG1和TG5输入高电平，与子像素W1、R1、R5、W5的读出方式类似，可以读出子像素W2、R2、R6、W6所产生的电荷对应的数字信号，以此类推，可以对应读出像素单元U中每个子像素所产生的电荷对应的数字信号，参考图10。

在本实施例中，可以基于前述任一实施例中配置各个模数转换器的输出分辨率的配置方式来对转换单元1410中的各模数转换器的输出分辨率进行配置。示例性的，可通过配置第一模数转换器ADC1、第四模数转换器ADC4的输出分辨率为6bit，则可以对全色像素W的数据输出；配置第二模数转换器ADC2、第三模数转换器ADC3的输出分辨率为10bit，则可以对彩色像素(例如，R、G或B像素)的数据输出。这样，若图像传感器处于全分辨率输出模式，如图11所示，其处理电路15在对转换电路141输出的数字信号进行编码时，一个全色像素W的数字信号和一个彩色像素(例如，R、G或B像素)可以共用两个字节，这样可以降低图像传感器的数据传输量和功耗，并且可以提高对数字数据的压缩率。

第一级合并输出模式中的相加模式：曝光控制线TG1-TG4同时输入高电平，子像素W1-W4、R1-R4对应的转移晶体管打开，四个子像素W1-W4的电荷转移到共用的浮动扩散区FD1中，四个子像素R1-4的电荷转移到共用的浮动扩散区FD2中。然后，曝光控制线TG1-TG4同时输入低电平，子像素W1-W4、R1-R4对应的转移晶体管处于关断状态，四个子像素W1-W4产生的电荷在浮动扩散区FD1中累积叠加形成第一电荷，经过放大晶体管SF1后转换成模拟信号，然后通过控制开关S1闭合，经列控制线COL1输出至模数转换器ADC1。四个子像素R1-R4产生的电荷在浮动扩散区FD2中累积叠加形成第二电荷，经过跟随晶体管SF2后转换成模拟信号，然后通过控制开关S2闭合，经列控制线COL2输出至模数转换器ADC2。相应的，同时曝光控制线TG5-TG8也同时输入高电平，可以将四个子像素R5-R8的电荷信号转移到浮动扩散区FD3中，将四个子像素W5-W8的信号转移到浮动扩散区FD4中，然后，通过控制曝光控制线TG5-TG8同时输入低电平，经过放大晶体管SF3转换成模拟电压信号后，通过控制开关S3闭合，将浮动扩散区FD3中累计的第三电荷经列控制线COL3输出至模数转换器ADC3；经过放大晶体管SF4转换成模拟电压信号后，通过控制开关S4闭合，将浮动扩散区FD4中累计的第四电荷经列控制线COL4输出至模数转换器ADC4，参考图12。

本实施例中，图像传感器可以基于前述任一实施例中配置各个模数转换的输出分辨率的配置方式来对转换单元1410中的各模数转换器的输出分辨率进行配置。示例性的，可通过配置第一模数转换器ADC1、第四模数转换器ADC4的输出分辨率为6bit，则可以对全色像素W的数据输出；配置第二模数转换器ADC2、第三模数转换器ADC3的输出分辨率为10bit，则可以对彩色像素(例如，R、G或B像素)的数据输出。这样，若图像传感器处于第一合并输出模式的相加模式，如图13所示，其处理电路15在对转换电路141输出的数字信号进行编码时，一个全色像素W的数字信号和一个彩色像素(例如，R、G或B像素)可以共用两个字节，这样可以降低图像传感器的数据传输量和功耗，并且可以提高对数字数据的压缩率。

如图14、15所示，在其中一个实施例中，转换单元1410还包括与各模式转换器的输出端连接的第一开关单元1412。具体的，其第一开关单元1412可包括四个开关S17、S18、S19、S20。其中，开关S17连接在第一模数转换器ADC1和第三模数转换器ADC3之间，开关S18连接在第二模数转换器ADC2和第四模数转换器ADC4之间，开关S19连接在第一模数转换器ADC1和第二模数转换器ADC2之间，开关S19连接在第三模数转换器ADC3和第四模数转换器ADC4之间。其中，所述转换电路141还用于基于第二级合并输出模式读出数字信号，其中，所述第二级合并输出模式用于以所述第一对角线或第二对角线方向上的所有所述像素为单位的读出所述数字信号。也即，所述第二级合并输出模式用于在所述像素单元中以2个所述像素为单位的读出所述数字信号，其中，所述2个所述像素位于所述像素单元的所述第一对角线或所述第二对角线。示例性的，第二级合并输出模式可以理解为对第一像素110-1采用第一级合并输出模式输出的第一数字信号和第四像素110-4采用第一级合并输出的第四数字信号，然后对第一数字信号和第四数字信号再次执行平均操作，以读出第一对角线上所有像素110的数字平均信号；同时，也可以对第二像素110-2采用第一级合并输出模式输出的第二数字信号和第三像素110-3采用第一级合并输出的第三数字信号，再次对第二数字信号和第三数字信号执行平均操作，以读出第二对角线上所有像素的数字平均信号。

为了便于说明，以如图14、15所示的图像传感器为例，对第二级合并输出模式的工作原理进行说明。

第二级合并输出模式：以八个子像素W1-W4、W5-W8为例进行说明。例如，四个子像素W1-W4的第一级合并输出模式(相加模式)的输出结果可经模数转换器ADC1读出，四个子像素W5-W8的第一级合并输出模式(相加模式)的输出结果可经模数转换器ADC4读出；然后，通过控制开关S19闭合，开关S17断开，以使模数转换器ADC1和ADC4短接，从而可以将实现对模数转换器ADC1读出的第一数字信号和模数转换器ADC4读出的第四数字信号进行平均，进而可以实现对第一对角线的所有像素110为单位的电荷的读出。相应的，通过控制开关S20闭合，开关S18断开，以使模数转换器ADC2和ADC3短接，从而可以将实现对模数转换器ADC2读出的第二数字信号和模数转换器ADC3读出的第三数字信号进行平均，进而可以实现对第二对角线的所有像素110为单位的电荷的读出。如图16所示，本申请实施例中，图像传感器可以在第一级合并输出模式的输出结果的基础上，还可以采用第二级合并输出模式对像素阵列11中各像素的电荷数据进行合并输出。因此，本申请实施例中的图像传感器可以支持对全分辨率输出模式、第一级合并输出模式和第二级合并输出模式对各像素单元中的各子像素的电荷数据的读出，可以拓展图像传感器的输出模式的灵活性，进而可以适用于更多的使用场景。

本实施例中，图像传感器可以基于前述任一实施例中配置各个模数转换的输出分辨率的配置方式来对转换单元1410中的各模数转换器的输出分辨率进行配置。示例性的，可通过配置第一模数转换器ADC1、第四模数转换器ADC4的输出分辨率为6bit，则可以对全色像素W的数据输出；配置第二模数转换器ADC2、第三模数转换器ADC3的输出分辨率为10bit，则可以对彩色像素(例如，R、G或B像素)的数据输出。这样，若图像传感器处于第二合并输出模式，如图17所示，其处理电路15在对转换电路141输出的数字信号进行编码时，一个全色像素W的数字信号和一个彩色像素(例如，R、G或B像素)可以共用两个字节，这样可以降低图像传感器的数据传输量和功耗，并且可以提高对数字数据的压缩率。

如图18所示，在其中一个实施例中，转换单元1410可包括八个模数转换器，也即，在如图15的基础上，还可包括第五模数转换器ADC5、第六模数转换器ADC6、第七模数转换器ADC7、第八模数转换器ADC8。相应的，所述像素单元还配置有第五列控制线COL5、第六列控制线COL6、第七列控制线COL7和第八列控制线COL8。其中，所述第一像素110-1的像素电路经第五开关S5与所述第五列控制线COL5连接，所述第二像素110-2的像素电路经第六开关S6与所述第六列控制线COL6连接，所述第三像素110-3的像素电路经第七开关S7与所述第七列控制线COL7连接，所述第四像素110-4的像素电路经第八开关S8与所述第八列控制线COL8连接；其中，所述第五列控制线COL5、第六列控制线COL6、第七列控制线COL7和第八列控制线COL8分别与所述第五模数转换器ADC5、第六模数转换器ADC6、第七模数转换器ADC7、第八模数转换器ADC8一一对应连接。

其中，第一模数转换器ADC1和第五模数转换器ADC5可用于接收第一像素110-1产生的电荷对应的模拟信号，并将转换成数字信号，也即，第一模数转换器ADC1和第五模数转换器ADC5可用于对全色像素W的产生的电荷对应的模拟量进行模数转换。相应的，第二模数转换器ADC2和第六模数转换器ADC6可用于接收第二像素产生的电荷对应的模拟信号，并将转换成数字信号。第三模数转换器ADC3和第七模数转换器ADC7可用于接收第三像素产生的电荷对应的模拟信号，并将转换成数字信号。第四模数转换器ADC4和第八模数转换器ADC8可用于接收第四像素产生的电荷对应的模拟信号，并将转换成数字信号。

其中，第一开关单元1412可包括八个开关，分别为开关S17、S18、S19、S20、S21、S22、S23、S24。其中，所述转换电路141还用于基于第一级合并输出模式读出数字信号。具体的，所述第一级合并输出模式可包括相加模式和混合模式中的至少一种。

其中，混合模式可以理解为：对同一像素中第一部分子像素在所述浮动扩散区累积的第一模拟信号经过模数转换后输出的第一数字信号，和对同一像素中第二部分子像素在所述浮动扩散区累积的第二模拟信号经过模数转换后输出第二数字信号进行平均后读出；其中所述第一部分子像素和所述第二部分子像素共同构成所述像素。若所述浮动扩散区FD在第一曝光时间内累积的所述电荷为所述第一部分子像素对应的所述光电转换元件累积的第一累积电荷，或，所述浮动扩散区FD在第二曝光时间内累积的所述电荷为所述第二部分子像素的对应的所述光电转换元件累积的第二累积电荷，则所述像素电路导通多个所述输出端，以分别将所述第一累积电荷、第二累积电荷对应的模拟信号分时输出至所述转换电路，以使所述转换电路对所述模拟信号执行所述混合模式的操作。示例性的，若像素包括两列子像素，则第一部分子像素包括位于第一列的各子像素，第二部分子像素包括位于第二列的各子像素。

为了便于说明，以如图18所示的图像传感器为例，对第一级合并输出模式中的混合模式的工作原理的进行说明。

第一级合并输出模式中的混合模式：曝光控制线TG1、TG3同时输入高电平，子像素W1、W3、R1、R3对应的转移晶体管打开，两个子像素W1、W3的电荷转移到共用的浮动扩散区FD1中，两个子像素R1、R3的电荷转移到共用的浮动扩散区FD2中。然后，曝光控制线TG1、TG3、TG5、TG7同时输入低电平，子像素W1、W3、R1、R3对应的转移晶体管处于关断状态，两个子像素W1、W3产生的电荷在浮动扩散区FD1中累积叠加形成第一电荷，经过放大晶体管SF1后转换成模拟信号，然后通过控制开关S1闭合、开关S5断开，经列控制线COL1输出至模数转换器ADC1。相应的，两个子像素R1、R3产生的电荷在浮动扩散区FD2中累积叠加形成第二电荷，经过跟随晶体管SF2后转换成模拟信号，然后通过控制开关S2闭合、开关S6断开，经列控制线COL2输出至模数转换器ADC2。

复位控制线RST输入高电平，以对复位晶体管进行复位，清空浮动扩散区FD1、FD2中累积的电荷。然后，曝光控制线TG2、TG3先输入高电平，在输入低电平，以将两个子像素W2、W3产生的电荷在浮动扩散区FD1中累积叠加形成第三电荷，将两个子像素R2、R3产生的电荷在浮动扩散区FD1中累积叠加形成第四电荷。通过控制开关S5闭合、开关S1断开，经列控制线COL5将第三电荷输出至模数转换器ADC5，控制开关S6闭合、开关S2断开，经列控制线COL6将第四电荷输出至模数转换器ADC6。同时，通过控制第一开关单元1412中的开关S21闭合，以对模数转换器ADC1读出的第一电荷的数字信号以及模数转换器ADC5读出的第三电荷的数字信号进行平均操作。通过控制第一开关单元1412中的开关S22闭合，以对模数转换器ADC2读出的第二电荷的数字信号以及模数转换器ADC6读出的第四电荷的数字信号进行平均操作。在此过程中，第三第一开关单元1412143的开关S23、S24处于断开状态。

本实施例中，图像传感器可以基于前述任一实施例中配置各个模数转换的输出分辨率的配置方式来对转换单元1410中的各模数转换器的输出分辨率进行配置。示例性的，可通过配置第一模数转换器ADC1、第四模数转换器ADC4的输出分辨率为6bit，则可以对全色像素W的数据输出；配置第二模数转换器ADC2、第三模数转换器ADC3的输出分辨率为10bit，则可以对彩色像素(例如，R、G或B像素)的数据输出。这样，若图像传感器处于第一合并输出模式的混合模式，其处理电路15在对转换电路141输出的数字信号进行编码时，一个全色像素W的数字信号和一个彩色像素(例如，R、G或B像素)可以共用两个字节，这样可以降低图像传感器的数据传输量和功耗，并且可以提高对数字数据的压缩率。

需要说明的是，基于如图18所述的图像传感器，通过对开关S1-S8，以及开关S17-S14的通断控制，除了可以使图像传感器以第一合并输出模式的混合模式读出方式来读出各个像素对应的数字信号，还可以使图像传感器以全分辨率模式、第一合并输出模式的相加模式以及第二合并输出模式的读出方式来读出各个像素对应的数字信号，其具体的读出控制方式可参考前述实施例，在本实施例中不再赘述。

需要说明的是，像素阵列中每个像素的第一级合并输出模式相同。第二级合并输出模式也包括相加模式、混合模式。其中，第一级合并输出模式与第二级合并输出模式相同。

如图19所示，在其中一个实施例中，在如图18所示的实施例的基础上，所述转换单元1410还包括：多个存储平均单元，多个所述存储平均单元的第一端经所述第一开关单元分别对应与多个模数转换器一一对应连接，所述存储平均单元的第二端与所述处理电路连接，用于对所述模数转换器输出的所述数字信号进行分区存储，并对分区存储的所述数字信号进行平均操作。其中，存储平均单元1413的数量可与转换单元1410中模数转换器的数量相等。具体的，其中，存储平均单元1413中可包括两个存储电容C1、C2、第九开关S9和第十开关S10。其中，第九开关S9的第一端与模数转换器的输出端连接，第九开关S9的两个第二端分别与存储电容C1、C2的第一端一一对应连接。第十开关S10的第一端与处理电路15连接，第十开关S10的两个第二端分别与存储电容C1、C2的第二端一一对应连接。示例性的，第九开关S9和第十开关S10可以均为单刀双掷开关。

所述转换电路141还用于和所述像素电路共同基于数字平均模式读出转换后的数字信号。数字平均模式可以理解为对同一像素中各子像素分时产生的各电荷分别进行模数转换，并对转换后的各数字信号进行平均后读出。具体的，若所述浮动扩散区在同一曝光时间内累积的所述电荷为一个所述光电转换元件的电荷，则所述像素电路导通所有所述输出端，以将各所述光电转换元件的电荷对应的模拟信号分时输出至所述转换电路，以使所述转换电路对多个所述模拟信号执行数字平均模式的操作。

为了便于说明，以如图19所示的图像传感器为例，对第一级合并输出模式中的数字平均模式的工作原理的进行说明。

第一级合并输出模式中的数字平均模式：以子像素W1、W2、W3、W4为例进行说明。在第一曝光时间内，将子像素W1产生的电荷转移到对应的浮动扩散区FD1中，浮动扩散区FD1中的电荷经过放大晶体管SF1后转化成模拟信号。同时，通过控制开关S1闭合，开关S5断开，经过第一列控制线COL1将模拟信号输入到模数转换器ADC1中，通过控制第九开关S9导通，可将模数转换器ADC1的模数转换后输出的数字信号传输至存储电容C1中进行存储。相应的，复位晶体管高电平复位后，清空浮动扩散区FD1中的电荷，可在第二曝光时间内，将子像素W2产生的电荷对应的模拟信号输入到模数转换器ADC5中，通过控制第九开关S9导通，经过模数转换器ADC5的模数转换后输出子像素W2对应的数字信号至存储电容C1进行存储。相应的，可将子像素W3产生的电荷对应的数字信号传输与模数转换器ADC1连接的存储电容C2中进行存储；可将子像素W4产生的电荷对应的数字信号传输至与模数转换器ADC5连接的存储电容C2进行存储。然后，通过控制第十开关S10导通，以实现对四个子像素W1、W2、W3、W4对应的四个数字信号的平均输出。在数字平均输出模式中，上一个子像素电荷读出完成后，都需要在清空当前浮动扩散区FD1中的存储的电荷后才可以进行下一子像素电荷的读出。

本实施例中，图像传感器可以基于前述任一实施例中配置各个模数转换的输出分辨率的配置方式来对转换单元1410中的各模数转换器的输出分辨率进行配置。示例性的，可通过配置第一模数转换器ADC1、第四模数转换器ADC4的输出分辨率为6bit，则可以对全色像素W的数据输出；配置第二模数转换器ADC2、第三模数转换器ADC3的输出分辨率为10bit，则可以对彩色像素(例如，R、G或B像素)的数据输出。这样，若图像传感器处于第一合并输出模式的数字平均模式，其处理电路15在对转换电路141输出的数字信号进行编码时，一个全色像素W的数字信号和一个彩色像素(例如，R、G或B像素)可以共用两个字节，这样可以降低图像传感器的数据传输量和功耗，并且可以提高对数字数据的压缩率。

需要说明的是，基于如图19所述的图像传感器，通过对开关S1-S8，以及开关S17-S14的通断控制，除了可以使图像传感器以第一合并输出模式的数字平均读出方式来读出各个像素对应的数字信号，还可以使图像传感器以全分辨率模式、第一合并输出模式的混合模式、相加模式以及第二合并输出模式的读出方式来读出各个像素对应的数字信号，其具体的读出控制方式可参考前述实施例，在本实施例中不再赘述。

需要说明的是，像素阵列中每个像素的第一级合并输出模式相同。第一级合并输出模式与第二级合并输出模式相同。也即，第二级合并输出模式也包括相加模式、混合模式和数字平均模式。

在本申请实施例中，为了便于说明，表1为全分辨率输出模式、第一级合并输出模式和第二级合并输出模式的优势分析对比表。

表1为全分辨率输出模式、第一级合并输出模式和第二级合并输出模式的优势分析对比表

/>

基于如表1所示的各输出模式的优势分析表可知，不同的输出模式可以应用在不同的使用场景。

示例性的，对于图片拍摄场景，当需要采集高清晰度场景(例如，纹理比较多的场景，如草地等)或者高亮场景(例如晴天室外)的图像时，可以控制图像传感器以全分辨输出模式读出像素阵列的数据，以进行全尺寸的图片拍摄。当需要采集低亮场景(例如，室内场景或者阴天室外)的图像时，可以控制图像传感器以中等分辨率的输出模式(例如，第一级合并输出模式)读出像素阵列的数据，以进行图片拍摄；当需要采集暗光场景(例如，夜晚)的图像时，可以控制图像传感器以具有高进光量和高信噪比的输出模式(例如，第二级合并输出模式)读出像素阵列的数据，以进行图片拍摄。

示例性的，对于视频拍摄场景，当需要拍摄4K2K视频，则可以切换到第一级合并输出模式读出像素阵列的数据；当需要拍摄1080P视频，则可以切换到第二级合并输出模式读出像素阵列的数据。而对于一般的预览模式则可以采用第二级合并输出模式读出像素阵列的数据。

进一步的，针对第一级合并输出模式、第二级合并输出模式中对相加模式、混合模式和平均模式的选择可以遵循以下原则：

当需要高信噪比场景，例如暗光场景、夜晚场景；或需要低功耗场景，例如，长时间预览或者拍摄视频；或需要高帧率场景，例如，拍摄HDR视频或者HDR预览或者拍摄慢动作视频时，可以采用相加模式读出像素阵列的数据。

当需要兼顾分辨率和信噪比的场景，例如室内场景(商场)，阴天等大部分场景下，则可以采用混合模式读出像素阵列的数据。

当需要高动态范围场景，例如晴天室外场景，则可以采用数字平均或模拟平均模式读出像素阵列的数据。

如图20所示，本申请实施例还提供一种摄像头组件。其中，摄像头组件20包括本申请任一实施例的图像传感器10和镜头21。镜头21用于成像到图像传感器10上，例如，被摄目标的光线通过镜头21成像到图像传感器10，图像传感器10设置在镜头21的焦平面上。摄像头组件20还可包括电路部件22。电路部件22用于获取电能及与外部传输数据，例如，电路部件可与我部电源连接以获取电能，也可以和存储器、处理器连接，以传输图像数据或控制数据。

其中，摄像头组件20可以设置在手机的背面而作为后置摄像头。可以理解地，摄像头组件20也可以设置在手机的正面作为前置摄像头。

如图21所示，本申请实施例还提供一种移动终端。移动终端100包括本申请任一实施例的摄像头组件20和壳体80。摄像头组件20与壳体80结合。具体的，射像头组件20设置在壳体80上，壳体80包括中框和背板，摄像头组件20固定设置在中框或背板上。

移动终端100还包括通过系统总线连接的处理器和存储器。其中，该处理器用于提供计算和控制能力，支撑整个电子设备的运行。存储器可包括非易失性存储介质及内存储器。非易失性存储介质存储有操作系统和计算机程序。内存储器为非易失性存储介质中的操作系统计算机程序提供高速缓存的运行环境。该电子设备可以是手机、平板电脑、PDA(Personal Digital Assistant，个人数字助理)、POS(Point of Sales，销售终端)、车载电脑、穿戴式设备等任意终端设备。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (19)

1.一种图像传感器，其特征在于，包括：

像素阵列，包括多个像素，各所述像素的像素电路包括与所述像素对应设置的多个光电转换元件，所述像素电路用于输出所述像素对应的至少一个光电转换元件产生的电荷；

转换电路，包括分别与多个像素电路一一对应连接的多个模数转换器，各所述模数转换器被配置有多种分辨率的输出模式，所述转换电路用于将所述电荷对应的模拟信号转换为数字信号；

处理电路，与所述转换电路连接，用于根据所述模数转换器的输出分辨率，将至少两个所述模数转换器输出的所述数字信号以预设数量的字节为编码单位进行编码处理，其中，所述字节包括预设比特位；所述预设数量与各所述模数转换器的输出分辨率相关联。

2.根据权利要求1所述的图像传感器，其特征在于，所述像素阵列包括多个像素单元，在同一所述像素单元中包括2*2阵列设置的第一像素、第二像素、第三像素和第四像素，其中，所述第一像素和第四像素为全色像素，且设置在第一对角线方向，所述第二像素和第三像素为彩色像素，且设置在第二对角线方向；所述彩色像素具有比所述全色像素更窄的光谱响应，所述第一对角线方向与所述第二对角线方向不同；其中，

所述转换电路包括分别与多个所述像素单元一一对应连接的多个转换单元，所述转换单元包括与所述第一像素的像素电路连接的第一模数转换器、与所述第二像素的像素电路连接的第二模数转换器、与所述第三像素的像素电路连接的第三模数转换器以及与所述第四像素连接的第四模数转换器。

3.根据权利要求2所述的图像传感器，其特征在于，所述第二模数转换器和所述第三模数转换器的分辨率相同，所述第一模数转换器和所述第四模数转换器的分辨率相同。

4.根据权利要求3所述的图像传感器，其特征在于，所述第二模数转换器的分辨率大于或等于所述第一模数转换器的分辨率。

5.根据权利要求3所述的图像传感器，其特征在于，同一所述转换单元中各所述模数转换器对应的所述输出分辨率之和为所述预设比特位的n倍，其中，n为大于2的正整数。

6.根据权利要求5所述的图像传感器，其特征在于，所述处理电路还用于根据预设顺序将所述第一模数转换器输出的第一数字信号和所述第二模数转换器输出的第二数字信号在m个字节单位内进行排序编码，其中，若所述第一数字信号的位数小于8比特位，第二数字信号的位数大于8比特位，则将所述第二数字信号的部分数据补充至所述第一数字信号所在的第一字节，并使剩余的所述第二数字信号编码在第二字节。

7.根据权利要求3所述的图像传感器，其特征在于，若同一所述转换单元中各所述模数转换器输出模式对应的分辨率之和不是所述预设比特位的n倍，则处理电路还用于根据同一所述转换单元中各所述模数转换器的输出分辨率之和，并根据所述分辨率之和与所述预设比特位的最小公倍数确定编码单元，其中，所述编码单元的总比特位与所述最小公倍数相等。

8.根据权利要求2所述的图像传感器，其特征在于，所述处理电路还用于根据预设场景配置各所述模数转换器的分辨率，所述预设场景包括夜景模式、风景模式。

9.根据权利要求8所述的图像传感器，其特征在于，当所述预设场景为风景模式时，所述处理电路配置所述第二模数转换器、第三模数转换器的输出模式的分辨率大于或等于所述第一模数转换器、第四模数转换器的输出模式的分辨率；当所述场景模式为夜景模式时，所述处理电路配置所述第二模数转换器、第三模数转换器的输出模式的分辨率小于或等于所述第一模数转换器、第四模数转换器的输出模式的分辨率。

10.根据权利要求1-9任一项所述的图像传感器，其特征在于，所述像素包括多个子像素，其中，同一所述像素中的各所述子像素共享同一浮动扩散区；所述像素电路包括多个与所述子像素一一对应的光电转换元件，所述像素电路用于将同一所述像素中至少一个所述光电转换元件产生的电荷转移到所述浮动扩散区进行累积，并输出所述浮动扩散区中所述电荷对应的模拟信号；

所述转换电路还用于和所述像素电路共同基于全分辨率输出模式或相加模式读出转换后的数字信号，其中，所述全分辨率输出模式用于以所述子像素为单位读出所述数字信号，所述相加模式用于以所述像素为单位，对同一像素中的所有子像素在所述浮动扩散区累积的总电荷进行模数转换后读出。

11.根据权利要求2-9任一项所述的图像传感器，其特征在于，所述像素包括多个子像素，其中，同一所述像素中的各所述子像素共享同一浮动扩散区；所述像素电路包括多个与所述子像素一一对应的光电转换元件，所述像素电路用于将同一所述像素中至少一个所述光电转换元件产生的电荷转移到所述浮动扩散区进行累积，并输出所述浮动扩散区中所述电荷对应的模拟信号；

所述转换单元包括与所述第一像素的像素电路连接的第五模数转换器、与所述第二像素的像素电路连接的第六模数转换器、与所述第三像素的像素电路连接的第七模数转换器以及与所述第四像素连接的第八模数转换器；其中，

所述转换单元还包括分别与各所述模数转换器的输出端连接的第一开关单元，所述转换电路还用于和所述像素电路共同基于全分辨率输出模式或第一级合并输出模式读出转换后的数字信号，其中，所述全分辨率输出模式用于以所述子像素为单位的读出所述数字信号，所述第一级合并输出模式用于以所述像素为单位的读出所述数字信号。

12.根据权利要求11所述的图像传感器，其特征在于，当所述转换单元包括四个模数转换器时，所述像素单元配置有第一列控制线、第二列控制线、第三列控制线和第四列控制线，所述第一像素的像素电路经第一开关与所述第一列控制线连接，所述第二像素的像素电路经第二开关与所述第三列控制线连接，所述第三像素的像素电路经第三开关与所述第二列控制线连接，所述第四像素的像素电路经第四开关与所述第四列控制线连接，其中，所述第一列控制线、第二列控制线、第三列控制线、第四列控制线分别与所述第一模数转换器、第二模数转换器、第三模数转换器、第四模数转换器一一对应连接。

13.根据权利要求12所述的图像传感器，其特征在于，当所述模数转换器包括八个模数转换器时，所述转换单元还包括第五模数转换器、第六模数转换器、第七模数转换器、第八模数转换器；其中，

所述像素单元还配置有第五列控制线、第六列控制线、第七列控制线和第八列控制线，所述第一像素的像素电路经第五开关与所述第五列控制线连接，所述第二像素的像素电路经第六开关与所述第六列控制线连接，所述第三像素的像素电路经第七开关与所述第七列控制线连接，所述第四像素的像素电路经第八开关与所述第八列控制线连接；其中，所述第五列控制线、第六列控制线、第七列控制线和第八列控制线分别与所述第五模数转换器、第六模数转换器、第七模数转换器、第八模数转换器一一对应连接。

14.根据权利要求13所述的图像传感器，其特征在于，所述第一级合并输出模式包括相加模式和混合模式中的至少一种，其中，

所述相加模式为：对同一像素中的所有子像素在所述浮动扩散区累积的总电荷进行模数转换后读出；

所述混合模式为：对同一像素中第一部分子像素在所述浮动扩散区累积的第一模拟信号经过模数转换后输出的第一数字信号，和对同一像素中第二部分子像素在所述浮动扩散区累积的第二模拟信号经过模数转换后输出第二数字信号进行平均后读出；其中所述第一部分子像素和所述第二部分子像素共同构成所述像素。

15.根据权利要求13所述的图像传感器，其特征在于，所述转换单元还包括：

多个存储平均单元，多个所述存储平均单元的第一端经所述第一开关单元分别对应与多个模数转换器一一对应连接，所述存储平均单元的第二端与所述处理电路连接，用于对所述模数转换器输出的所述数字信号进行分区存储，并对分区存储的所述数字信号进行平均操作；其中，

所述转换电路还用于和所述像素电路共同基于数字平均模式读出转换后的数字信号。

16.根据权利要求15所述的图像传感器，其特征在于，所述数字平均模式为：对同一像素中各子像素分时产生的各电荷分别进行模数转换，并对转换后的各所述数字信号进行平均后读出。

17.根据权利要求11所述的图像传感器，其特征在于，所述转换电路还用于基于第二级合并输出模式读出数字信号，其中，所述第二级合并输出模式用于在所述像素单元中以2个所述像素为单位的读出所述数字信号，其中，所述2个所述像素位于所述像素单元的所述第一对角线或所述第二对角线。

18.一种摄像头组件，其特征在于，包括：

镜头；及

权利要求1-17任意一项所述的图像传感器，所述图像传感器能够接收穿过所述镜头的光线，与所述镜头配合成像。

19.一种移动终端，其特征在于，包括：

壳体；及

权利要求18所述的摄像头组件，所述摄像头组件与所述壳体结合。