JP2018508834A - 表示パネル及びその駆動回路 - Google Patents

表示パネル及びその駆動回路 Download PDF

Info

Publication number
JP2018508834A
JP2018508834A JP2017552200A JP2017552200A JP2018508834A JP 2018508834 A JP2018508834 A JP 2018508834A JP 2017552200 A JP2017552200 A JP 2017552200A JP 2017552200 A JP2017552200 A JP 2017552200A JP 2018508834 A JP2018508834 A JP 2018508834A
Authority
JP
Japan
Prior art keywords
turned
selection signal
current channel
electrically connected
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017552200A
Other languages
English (en)
Other versions
JP6486495B2 (ja
Inventor
清成 左
清成 左
恭華 皺
恭華 皺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2018508834A publication Critical patent/JP2018508834A/ja
Application granted granted Critical
Publication of JP6486495B2 publication Critical patent/JP6486495B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Abstract

本発明は、表示パネル及びその駆動回路（２０）を提供する。駆動回路（２０）は、データ信号を生成するデータ信号提供モジュール（２０１）と、第１選択信号（ＭＵＸ１）を提供する第１選択信号生成モジュール（２０２）と、第２選択信号（ＭＵＸ２）を提供する第２選択信号生成モジュールと（２０３）と、選択モジュール（２０４）と、を含み、該選択モジュールは、選択スイッチの組合せを含み、該選択スイッチの組合せは、第１、第２選択信号（ＭＵＸ１、ＭＵＸ２））を受信し、データ信号を画素アレイ（１０）に出力する。前記駆動回路（２０）は、選択信号のレベル変換周波数を低減させることができる。

Description

本発明は、表示技術分野、特に、表示パネル及びその駆動回路に関する。
従来の表示パネルは、一般的に駆動回路を備えており、従来の駆動回路は、前記表示パネルにおける画像単位を、対応する画像を表示するように制御する。
従来の駆動回路が前記表示パネルを駆動する技術手段は、一般的に以下の通りである。
前記駆動回路が走査信号、データ信号及び選択信号を生成し、前記走査信号が走査線により前記画像単位に送信され、前記データ信号がデータ線により前記画像単位に送信され、前記選択信号は、前記データ信号の前記画像単位への出力を選択的に制御する。
実際には、従来技術において、少なくとも以下の問題が存在する。
前記表示パネルは、表示パネルに対する高解像度の要求を満足するために、多数の配線が必要であり、つまり、解像度が高い表示パネルは、多くの配線が必要である。しかし、前記表示パネルの配線空間に限りがあるため、その中の配線の数が無制限に増加することはありえないから、前記表示パネルの解像度の向上が制限される。
そのため、上記の問題を解決するために、新しい技術手段を提供する必要がある。
本発明は、前記表示パネルの配線数の減少に有利である表示パネル及びその駆動回路を提供することを目的とする。
上記の問題を解決するために、本発明の技術手段は以下の通りである。
対応する表示パネルにおける画素アレイを、画像を表示するように制御する駆動回路であって、前記画素アレイに提供されるデータ信号を生成するデータ信号提供モジュールと、第１選択信号を提供する第１選択信号生成モジュールと、第２選択信号を提供する第２選択信号生成モジュールと、選択モジュールとを備え、前記選択モジュールは、少なくとも２つの選択スイッチの組合せを含み、前記選択スイッチの組合せは、前記第１選択信号生成モジュール、前記第２選択信号生成モジュール、前記データ信号提供モジュール及び前記画素アレイに電気的に接続され、前記選択スイッチの組合せは、前記第１選択信号、前記第２選択信号及び前記データ信号を受信し、前記第１選択信号及び前記第２選択信号に基づいて、前記データ信号を前記画素アレイに出力し、前記選択スイッチの組合せは、前記第１選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第１スイッチと、前記第２選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第２スイッチと、前記第１選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第３スイッチと、前記第２選択信号生成モジュール、前記第３スイッチ及び前記画素アレイにおける第３画素列に電気的に接続されている第４スイッチと、前記第２選択信号生成モジュール、前記第１スイッチ及び前記画素アレイにおける第１画素列に電気的に接続されている第５スイッチと、前記第１選択信号生成モジュール、前記第２スイッチ及び前記画素アレイにおける第２画素列に電気的に接続されている第６スイッチと、を含み、前記駆動回路は、走査信号提供モジュールをさらに含み、前記走査信号提供モジュールは、前記画素アレイに電気的に接続され、前記走査信号提供モジュールは、走査信号を生成し、前記走査信号を前記画素アレイに送信する。
前記駆動回路において、前記第１スイッチは、前記第１選択信号生成モジュールに電気的に接続されている第１制御端と、前記データ信号提供モジュールに電気的に接続されている第１入力端と、前記第５スイッチに電気的に接続されている第１出力端とを含み、前記第１制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第１入力端と前記第１出力端との間の第１電流チャンネルのオン・オフを制御し、前記第２スイッチは、前記第２選択信号生成モジュールに電気的に接続されている第２制御端と、前記データ信号提供モジュールに電気的に接続されている第２入力端と、前記第６スイッチに電気的に接続されている第２出力端とを含み、前記第２制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第２入力端と前記第２出力端との間の第２電流チャンネルのオン・オフを制御し、前記第３スイッチは、前記第１選択信号生成モジュールに電気的に接続されている第３制御端と、前記データ信号提供モジュールに電気的に接続されている第３入力端と、前記第４スイッチに電気的に接続されている第３出力端とを含み、前記第３制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第３入力端と前記第３出力端との間の第３電流チャンネルのオン・オフを制御し、前記第４スイッチは、前記第２選択信号生成モジュールに電気的に接続されている第４制御端と、前記第３出力端に電気的に接続されている第４入力端と、前記第３画素列に電気的に接続されている第４出力端とを含み、前記第４制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第４入力端と前記第４出力端との間の第４電流チャンネルのオン・オフを制御し、前記第５スイッチは、前記第２選択信号生成モジュールに電気的に接続されている第５制御端と、前記第１出力端に電気的に接続されている第５入力端と、前記第１画素列に電気的に接続されている第５出力端とを含み、前記第５制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第５入力端と前記第５出力端との間の第５電流チャンネルのオン・オフを制御し、前記第６スイッチは、前記第１選択信号生成モジュールに電気的に接続されている第６制御端と、前記第２出力端に電気的に接続されている第６入力端と、前記第２画素列に電気的に接続されている第６出力端とを含み、前記第６制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第６入力端と前記第６出力端との間の第６電流チャンネルのオン・オフを制御する。
前記駆動回路において、前記第１電流チャンネルは、前記第３電流チャンネルがオンの時にオンし、前記第３電流チャンネルがオフの時にオフし、前記第６電流チャンネルがオンの時にオフし、前記第６電流チャンネルがオフの時にオンし、前記第２電流チャンネルは、前記第４電流チャンネルがオンの時にオンし、前記第４電流チャンネルがオフの時にオフし、前記第５電流チャンネルがオンの時にオフし、前記第５電流チャンネルがオフの時にオンし、前記第３電流チャンネルは、前記第１電流チャンネルがオンの時にオンし、前記第１電流チャンネルがオフの時にオフし、前記第６電流チャンネルがオンの時にオフし、前記第６電流チャンネルがオフの時にオンし、前記第４電流チャンネルは、前記第２電流チャンネルがオンの時にオンし、前記第２電流チャンネルがオフの時にオフし、前記第５電流チャンネルがオンの時にオフし、前記第５電流チャンネルがオフの時にオンし、前記第５電流チャンネルは、前記第２電流チャンネルがオンの時にオフし、前記第２電流チャンネルがオフの時にオンし、前記第４電流チャンネルがオンの時にオフし、前記第４電流チャンネルがオフの時にオンし、前記第６電流チャンネルは、前記第１電流チャンネルがオンの時にオフし、前記第１電流チャンネルがオフの時にオンし、前記第３電流チャンネルがオンの時にオフし、前記第３電流チャンネルがオフの時にオンする。
前記駆動回路において、前記第１選択信号のハイレベルの持続時間は、前記第２選択信号のハイレベルの持続時間と同一であり、前記第１選択信号のローレベルの持続時間は、前記第２選択信号のローレベルの持続時間と同一であり、前記第１選択信号のハイレベルの持続時間及び前記第２選択信号のハイレベルの持続時間は、いずれも２Ｋ個のクロック単位周期であり、前記第１選択信号のローレベルの持続時間及び前記第２選択信号のローレベルの持続時間は、いずれもＫ個のクロック単位周期であり、ここで、前記Ｋは正整数であり、前記第２選択信号のハイレベルの立ち上がりエッジの開始時間と前記第１選択信号のハイレベルの立ち上がりエッジの開始時間は、Ｋ個のクロック単位周期離れている。
対応する表示パネルにおける画素アレイを、画像を表示するように制御する前記駆動回路であって、前記駆動回路は、前記画素アレイに提供されるデータ信号を生成すると、第１選択信号を提供する第１選択信号生成モジュールと、第２選択信号を提供する第２選択信号生成モジュールと、選択モジュールとを含み、前記選択モジュールは、少なくとも２つの選択スイッチの組合せを含み、前記選択スイッチの組合せは、前記第１選択信号生成モジュール、前記第２選択信号生成モジュール、前記データ信号提供モジュール及び前記画素アレイに電気的に接続され、前記選択スイッチの組合せは、前記第１選択信号、前記第２選択信号及び前記データ信号を受信し、前記第１選択信号及び前記第２選択信号に基づいて、前記データ信号を前記画素アレイに出力する。
前記駆動回路において、前記選択スイッチの組合せは、前記第１選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第１スイッチと、前記第２選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第２スイッチと、前記第１選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第３スイッチと、前記第２選択信号生成モジュール、前記第３スイッチ及び前記画素アレイにおける第３画素列に電気的に接続されている第４スイッチ、前記第４スイッチと、前記第２選択信号生成モジュール、前記第１スイッチ及び前記画素アレイにおける第１画素列に電気的に接続されている第５スイッチ、前記第５スイッチと、前記第１選択信号生成モジュール、前記第２スイッチ及び前記画素アレイにおける第２画素列に電気的に接続されている第６スイッチと、を含む。
前記駆動回路において、前記第１スイッチは、前記第１選択信号生成モジュールに電気的に接続されている第１制御端と、前記データ信号提供モジュールに電気的に接続されている第１入力端と、前記第５スイッチに電気的に接続されている第１出力端とを含み、前記第１制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第１入力端と前記第１出力端との間の第１電流チャンネルのオン・オフを制御し、前記第２スイッチは、前記第２選択信号生成モジュールに電気的に接続されている第２制御端と、前記データ信号提供モジュールに電気的に接続されている第２入力端と、前記第６スイッチに電気的に接続されている第２出力端とを含み、前記第２制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第２入力端と前記第２出力端との間の第２電流チャンネルのオン・オフを制御し、前記第３スイッチは、前記第１選択信号生成モジュールに電気的に接続されている第３制御端と、前記データ信号提供モジュールに電気的に接続されている第３入力端と、前記第４スイッチに電気的に接続されている第３出力端と、を含み、前記第３制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第３入力端と前記第３出力端との間の第３電流チャンネルのオン・オフを制御し、前記第４スイッチは、前記第２選択信号生成モジュールに電気的に接続されている第４制御端と、前記第３出力端に電気的に接続されている第４入力端と、前記第３画素列に電気的に接続されている第４出力端と、を含み、前記第４制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第４入力端と前記第４出力端との間の第４電流チャンネルのオン・オフを制御し、前記第５スイッチは、前記第２選択信号生成モジュールに電気的に接続されている第５制御端と、前記第１出力端に電気的に接続されている第５入力端と、前記第１画素列に電気的に接続されている第５出力端と、前記第５制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第５入力端と前記第５出力端との間の第５電流チャンネルのオン・オフを制御し、前記第６スイッチは、前記第１選択信号生成モジュールに電気的に接続されている第６制御端と、前記第２出力端に電気的に接続されている第６入力端と、前記第２画素列に電気的に接続されている第６出力端と、を含み、前記第６制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第６入力端と前記第６出力端との間の第６電流チャンネルのオン・オフを制御する。
前記駆動回路において、前記第１制御端は、第１信号線を介して前記第１選択信号生成モジュールに電気的に接続され、前記第２制御端は、第２信号線を介して前記第２選択信号生成モジュールに電気的に接続され、前記第３制御端は、前記第１信号線を介して前記第１選択信号生成モジュールに電気的に接続され、前記第４制御端は、前記第２信号線を介して前記第２選択信号生成モジュールに電気的に接続され、前記第５制御端は、前記第２信号線を介して前記第２選択信号生成モジュールに電気的に接続され、前記第６制御端は、前記第１信号線を介して前記第１選択信号生成モジュールに電気的に接続されている。
前記駆動回路において、前記第１電流チャンネルは、前記第３電流チャンネルがオンの時にオンし、前記第３電流チャンネルがオフの時にオフし、前記第６電流チャンネルがオンの時にオフし、前記第６電流チャンネルがオフの時にオンし、前記第２電流チャンネルは、前記第４電流チャンネルがオンの時にオンし、前記第４電流チャンネルがオフの時にオフし、前記第５電流チャンネルがオンの時にオフし、前記第５電流チャンネルがオフの時にオンし、前記第３電流チャンネルは、前記第１電流チャンネルがオンの時にオンし、前記第１電流チャンネルがオフの時にオフし、前記第６電流チャンネルがオンの時にオフし、前記第６電流チャンネルがオフの時にオンし、前記第４電流チャンネルは、前記第２電流チャンネルがオンの時にオンし、前記第２電流チャンネルがオフの時にオフし、前記第５電流チャンネルがオンの時にオフし、前記第５電流チャンネルがオフの時にオンし、前記第５電流チャンネルは、前記第２電流チャンネルがオンの時にオフし、前記第２電流チャンネルがオフの時にオンし、前記第４電流チャンネルがオンの時にオフし、前記第４電流チャンネルがオフの時にオンし、前記第６電流チャンネルは、前記第１電流チャンネルがオンの時にオフし、前記第１電流チャンネルがオフの時にオンし、前記第３電流チャンネルがオンの時にオフし、前記第３電流チャンネルがオフの時にオンする。
前記駆動回路において、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ及び前記第４スイッチは、いずれもＮチャネル金属酸化物半導体トランジスタであり、前記第５スイッチ及び前記第６スイッチは、いずれもＰチャネル金属酸化物半導体トランジスタであり、又は、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ及び前記第４スイッチは、いずれもＰチャネル金属酸化物半導体トランジスタであり、前記第５スイッチ及び前記第６スイッチは、いずれもＮチャネル金属酸化物半導体トランジスタである。
前記駆動回路において、前記第１選択信号のハイレベルの持続時間は、前記第２選択信号のハイレベルの持続時間と同一であり、前記第１選択信号のローレベルの持続時間は、前記第２選択信号のローレベルの持続時間と同一であり、前記第１選択信号のハイレベルの持続時間及び前記第２選択信号のハイレベルの持続時間は、いずれも２Ｋ個のクロック単位周期であり、前記第１選択信号のローレベルの持続時間及び前記第２選択信号のローレベルの持続時間は、いずれもＫ個のクロック単位周期であり、ここで、前記Ｋは正整数であり、前記第２選択信号のハイレベルの立ち上がりエッジの開始時間と、前記第１選択信号のハイレベルの立ち上がりエッジの開始時間は、Ｋ個のクロック単位周期離れている。
前記駆動回路において、前記走査信号のハイレベルの持続時間は３Ｋ個のクロック単位周期であり、前記走査信号のローレベルの持続時間も３Ｋ個のクロック単位周期である。
画素アレイと、前記画素アレイを、画像を表示するように制御する駆動回路とを含む表示パネルであって、前記駆動回路は、前記画素アレイに提供されるデータ信号を生成するデータ信号提供モジュールと、第１選択信号を提供する第１選択信号生成モジュールと、第２選択信号を提供する第２選択信号生成モジュールと、選択モジュールとを含み、前記選択モジュールは、少なくとも２つの選択スイッチの組合せを含み、前記選択スイッチの組合せは、前記第１選択信号生成モジュール、前記第２選択信号生成モジュール、前記データ信号提供モジュール及び前記画素アレイに電気的に接続され、前記選択スイッチの組合せは、前記第１選択信号、前記第２選択信号及び前記データ信号を受信し、前記第１選択信号及び前記第２選択信号に基づいて、前記データ信号を前記画素アレイに出力する。
前記表示パネルにおいて、前記選択スイッチの組合せは、前記第１選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第１スイッチと、前記第２選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第２スイッチと、前記第１選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第３スイッチと、前記第２選択信号生成モジュール、前記第３スイッチ及び前記画素アレイにおける第３画素列に電気的に接続されている第４スイッチと、前記第２選択信号生成モジュール、前記第１スイッチ及び前記画素アレイにおける第１画素列に電気的に接続されている第５スイッチと、前記第１選択信号生成モジュール、前記第２スイッチ及び前記画素アレイにおける第２画素列に電気的に接続されている第６スイッチと、を含む。
前記表示パネルにおいて、前記第１スイッチは、前記第１選択信号生成モジュールに電気的に接続されている第１制御端と、前記データ信号提供モジュールに電気的に接続されている第１入力端と、前記第５スイッチに電気的に接続されている第１出力端とを含み、前記第１制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第１入力端と前記第１出力端との間の第１電流チャンネルのオン・オフを制御し、前記第２スイッチは、前記第２選択信号生成モジュールに電気的に接続されている第２制御端と、前記データ信号提供モジュールに電気的に接続されている第２入力端と、前記第６スイッチに電気的に接続されている第２出力端とを含み、前記第２制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第２入力端と前記第２出力端との間の第２電流チャンネルのオン・オフを制御し、前記第３スイッチは、前記第１選択信号生成モジュールに電気的に接続されている第３制御端と、前記データ信号提供モジュールに電気的に接続されている第３入力端と、前記第４スイッチに電気的に接続されている第３出力端とを含み、前記第３制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第３入力端と前記第３出力端との間の第３電流チャンネルのオン・オフを制御し、前記第４スイッチは、前記第２選択信号生成モジュールに電気的に接続されている第４制御端と、前記第３出力端に電気的に接続されている第４入力端と、前記第３画素列に電気的に接続されている第４出力端とを含み、前記第４制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第４入力端と前記第４出力端との間の第４電流チャンネルのオン・オフを制御し、前記第５スイッチは、前記第２選択信号生成モジュールに電気的に接続されている第５制御端と、前記第１出力端に電気的に接続されている第５入力端と、前記第１画素列に電気的に接続されている第５出力端とを含み、前記第５制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第５入力端と前記第５出力端との間の第５電流チャンネルのオン・オフを制御し、前記第６スイッチは、前記第１選択信号生成モジュールに電気的に接続されている第６制御端と、前記第２出力端に電気的に接続されている第６入力端と、前記第２画素列に電気的に接続されている第６出力端とを含み、前記第６制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第６入力端と前記第６出力端との間の第６電流チャンネルのオン・オフを制御する。
前記表示パネルにおいて、前記第１制御端は、第１信号線を介して前記第１選択信号生成モジュールに電気的に接続され、前記第２制御端は、第２信号線を介して前記第２選択信号生成モジュールに電気的に接続され、前記第３制御端は、前記第１信号線を介して前記第１選択信号生成モジュールに電気的に接続され、前記第４制御端は、前記第２信号線を介して前記第２選択信号生成モジュールに電気的に接続され、前記第５制御端は、前記第２信号線を介して前記第２選択信号生成モジュールに電気的に接続され、前記第６制御端は、前記第１信号線を介して前記第１選択信号生成モジュールに電気的に接続されている。
前記表示パネルにおいて、前記第１電流チャンネルは、前記第３電流チャンネルがオンの時にオンし、前記第３電流チャンネルがオフの時にオフし、前記第６電流チャンネルがオンの時にオフし、前記第６電流チャンネルがオフの時にオンし、前記第２電流チャンネルは、前記第４電流チャンネルがオンの時にオンし、前記第４電流チャンネルがオフの時にオフし、前記第５電流チャンネルがオンの時にオフし、前記第５電流チャンネルがオフの時にオンし、前記第３電流チャンネルは、前記第１電流チャンネルがオンの時にオンし、前記第１電流チャンネルがオフの時にオフし、前記第６電流チャンネルがオンの時にオフし、前記第６電流チャンネルがオフの時にオンし、前記第４電流チャンネルは、前記第２電流チャンネルがオンの時にオンし、前記第２電流チャンネルがオフの時にオフし、前記第５電流チャンネルがオンの時にオフし、前記第５電流チャンネルがオフの時にオンし、前記第５電流チャンネルは、前記第２電流チャンネルがオンの時にオフし、前記第２電流チャンネルがオフの時にオンし、前記第４電流チャンネルがオンの時にオフし、前記第４電流チャンネルがオフの時にオンし、前記第６電流チャンネルは、前記第１電流チャンネルがオンの時にオフし、前記第１電流チャンネルがオフの時にオンし、前記第３電流チャンネルがオンの時にオフし、前記第３電流チャンネルがオフの時にオンする。
前記表示パネルにおいて、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ及び前記第４スイッチは、いずれもＮチャネル金属酸化物半導体トランジスタであり、前記第５スイッチ及び前記第６スイッチは、いずれもＰチャネル金属酸化物半導体トランジスタであり、又は、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ及び前記第４スイッチは、いずれもＰチャネル金属酸化物半導体トランジスタであり、前記第５スイッチ及び前記第６スイッチは、いずれもＮチャネル金属酸化物半導体トランジスタである。
前記表示パネルにおいて、前記第１選択信号のハイレベルの持続時間は、前記第２選択信号のハイレベルの持続時間と同一であり、前記第１選択信号のローレベルの持続時間は、前記第２選択信号のローレベルの持続時間と同一であり、前記第１選択信号のハイレベルの持続時間及び前記第２選択信号のハイレベルの持続時間は、いずれも２Ｋ個のクロック単位周期であり、前記第１選択信号のローレベルの持続時間及び前記第２選択信号のローレベルの持続時間は、いずれもＫ個のクロック単位周期であり、ここで、前記Ｋは正整数であり、前記第２選択信号のハイレベルの立ち上がりエッジの開始時間と、前記第１選択信号のハイレベルの立ち上がりエッジの開始時間は、Ｋ個のクロック単位周期離れている。
前記表示パネルにおいて、前記走査信号のハイレベルの持続時間は３Ｋ個のクロック単位周期であり、前記走査信号のローレベルの持続時間も３Ｋ個のクロック単位周期である。
従来技術に比べて、本発明は、前記表示パネルの配線数の低減に有利である。
本発明の表示パネルのブロック図である。 図１に示す表示パネルの第１実施例の回路図である。 図２に示す表示パネルの駆動信号の波形図である。
本明細書に用いられる用語「実施例」とは、例、実例又は例証をいう。また、特に指定がない限り、本明細書と特許請求の範囲に用いられる冠詞「一」は、「１つ又は複数」の意味をする。
図１は、本発明の表示パネルのブロック図である。
本発明の表示パネルは、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、薄膜トランジスタ液晶表示パネル）、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、有機発光ダイオード表示パネル）等であることができる。
本発明の表示パネルは、画素アレイ１０と駆動回路２０とを含む。
前記駆動回路２０は、前記表示パネルにおける前記画素アレイ１０に電気的に接続され、前記駆動回路２０は、前記画素アレイ１０を画像を表示するように制御し、前記駆動回路２０は、データ信号提供モジュール２０１、第１選択信号生成モジュール２０２、第２選択信号生成モジュール２０３、及び選択モジュール２０４を含む。
前記データ信号提供モジュール２０１は、前記画素アレイ１０に提供されるデータ信号を生成する。前記第１選択信号生成モジュール２０２は、第１選択信号ＭＵＸ１を提供する。前記第２選択信号生成モジュール２０３は、第２選択信号ＭＵＸ２を提供する。前記選択モジュール２０４は、少なくとも２つの選択スイッチの組合せを含み、前記選択スイッチの組合せは、前記第１選択信号生成モジュール２０２、前記第２選択信号生成モジュール２０３、前記データ信号提供モジュール２０１及び前記画素アレイ１０に電気的に接続され、前記選択スイッチの組合せは、前記第１選択信号ＭＵＸ１、前記第２選択信号ＭＵＸ２及び前記データ信号を受信し、前記第１選択信号ＭＵＸ１及び前記第２選択信号ＭＵＸ２に基づいて、前記データ信号を前記画素アレイ１０に出力する。
前記駆動回路２０は、走査信号提供モジュールをさらに含み、前記走査信号提供モジュールは、前記画素アレイ１０に電気的に接続され、前記走査信号提供モジュールは、走査信号（ゲート信号）を生成し、前記走査信号を前記画素アレイ１０に送信する。
図２は、図１に示す表示パネルの第１実施例の回路図である。
本実施例において、前記画素アレイ１０は、少なくとも一つの第１画素行１０１と少なくとも一つの第２画素行１０２を含み、前記第１画素行１０１と前記第２画素行１０２は、第１方向３０に沿ってアレイ（一次元アレイ）の形式で配列される。前記第１画素行１０１は、少なくとも一つの第１画素Ｒ１、少なくとも一つの第２画素Ｇ１、及び少なくとも一つの第３画素Ｂ１を含み、前記第１画素Ｒ１、前記第２画素Ｇ１及び前記第３画素Ｂ１は、第２方向４０に沿ってアレイ（一次元アレイ）の形式で配列される。前記第２画素行１０２は、少なくとも一つの第４画素Ｒ２、少なくとも一つの第５画素Ｇ２、及び少なくとも一つの第６画素Ｂ２を含み、前記第４画素Ｒ２、前記第５画素Ｇ２及び前記第６画素Ｂ２は、前記第２方向４０に沿ってアレイ（一次元アレイ）の形式で配列される。前記画素アレイ１０は、少なくとも一つの第１画素列１０３、少なくとも一つの第２画素列１０４及び少なくとも一つの第３画素列１０５をさらに含み、前記第１画素列１０３は、前記第１画素Ｒ１及び前記第４画素Ｒ２を含み、前記第２画素列１０４は、前記第２画素Ｇ１及び前記第５画素Ｇ２を含み、前記第３画素列１０５は、前記第３画素Ｂ１及び前記第６画素Ｂ２を含む。前記第１方向３０は、前記第２方向４０に垂直である。
本実施例において、前記選択スイッチの組合せは、第１スイッチ２０４１、第２スイッチ２０４２、第３スイッチ２０４３、第４スイッチ２０４４、第５スイッチ２０４５及び第６スイッチ２０４６を含む。
前記第１スイッチ２０４１は、前記第１選択信号生成モジュール２０２、前記データ信号提供モジュール２０１及び前記第５スイッチ２０４５に電気的に接続されている。前記第２スイッチ２０４２は、前記第２選択信号生成モジュール２０３、前記データ信号提供モジュール２０１及び前記第６スイッチ２０４６に電気的に接続されている。前記第３スイッチ２０４３は、前記第１選択信号生成モジュール２０２、前記データ信号提供モジュール２０１及び前記第４スイッチ２０４４に電気的に接続されている。前記第４スイッチ２０４４は、前記第２選択信号生成モジュール２０３、前記第３スイッチ２０４３及び前記画素アレイ１０における第３画素列１０５に電気的に接続されている。前記第５スイッチ２０４５は、前記第２選択信号生成モジュール２０３、前記第１スイッチ２０４１及び前記画素アレイ１０における第１画素列１０３に電気的に接続されている。前記第６スイッチ２０４６は、前記第１選択信号生成モジュール２０２、前記第２スイッチ２０４２及び前記画素アレイ１０における第２画素列１０４に電気的に接続されている。
本実施例において、前記第１スイッチ２０４１、前記第２スイッチ２０４２、前記第３スイッチ２０４３、前記第４スイッチ２０４４、第５スイッチ２０４５及び第６スイッチ２０４６は、いずれもトランジスタであってもよい。前記第１スイッチ２０４１は、第１制御端２０４１１、第１入力端２０４１２及び第１出力端２０４１３を含む。前記第１制御端２０４１１は前記第１選択信号生成モジュール２０２に電気的に接続され、具体的には、前記第１制御端２０４１１は、第１信号線２０２１を介して前記第１選択信号生成モジュール２０２に電気的に接続されている。前記第１入力端２０４１２は、前記データ信号提供モジュール２０１に電気的に接続されている。前記第１出力端２０４１３は、前記第５スイッチ２０４５に電気的に接続されている。前記第１制御端２０４１１は、前記第１選択信号ＭＵＸ１を受信し、前記第１選択信号ＭＵＸ１に基づいて、前記第１入力端２０４１２と前記第１出力端２０４１３との間の第１電流チャンネルのオン・オフを制御する。
前記第２スイッチ２０４２は、第２制御端２０４２１、第２入力端２０４２２及び第２出力端２０４２３を含む。前記第２制御端２０４２１は、前記第２選択信号生成モジュール２０３に電気的に接続され、具体的には、前記第２制御端２０４２１は、第２信号線２０３１を介して前記第２選択信号生成モジュール２０３に電気的に接続されている。前記第２入力端２０４２２は、前記データ信号提供モジュール２０１に電気的に接続されている。前記第２出力端２０４２３は、前記第６スイッチ２０４６に電気的に接続されている。前記第２制御端２０４２１は、前記第２選択信号ＭＵＸ２を受信し、前記第２選択信号ＭＵＸ２に基づいて、前記第２入力端２０４２２と前記第２出力端２０４２３との間の第２電流チャンネルのオン・オフを制御する。
前記第３スイッチ２０４３は、第３制御端２０４３１、第３入力端２０４３２及び第３出力端２０４３３を含む。前記第３制御端２０４３１は、前記第１選択信号生成モジュール２０２に電気的に接続され、具体的には、前記第３制御端２０４３１は、前記第１信号線２０２１を介して前記第１選択信号生成モジュール２０２に電気的に接続されている。前記第３入力端２０４３２は、前記データ信号提供モジュール２０１に電気的に接続されている。前記第３出力端２０４３３は、前記第４スイッチ２０４４に電気的に接続されている。前記第３制御端２０４３１は、前記第１選択信号ＭＵＸ１を受信し、前記第１選択信号ＭＵＸ１に基づいて、前記第３入力端２０４３２と前記第３出力端２０４３３との間の第３電流チャンネルのオン・オフを制御する。
前記第４スイッチ２０４４は、第４制御端２０４４１、第４入力端２０４４２及び第４出力端２０４４３を含む。前記第４制御端２０４４１は、前記第２選択信号生成モジュール２０３に電気的に接続され、具体的には、前記第４制御端２０４４１は、前記第２信号線２０３１を介して前記第２選択信号生成モジュール２０３に電気的に接続されている。前記第４入力端２０４４２は、前記第３出力端２０４３３に電気的に接続されている。前記第４出力端２０４４３は、前記第３画素列１０５に電気的に接続されている。前記第４制御端２０４４１は、前記第２選択信号ＭＵＸ２を受信し、前記第２選択信号ＭＵＸ２に基づいて、前記第４入力端２０４４２と前記第４出力端２０４４３との間の第４電流チャンネルのオン・オフを制御する。
前記第５スイッチ２０４５は、第５制御端２０４５１、第５入力端２０４５２及び第５出力端２０４５３を含む。前記第５制御端２０４５１は、前記第２選択信号生成モジュール２０３に電気的に接続され、具体的には、前記第５制御端２０４５１は、前記第２信号線２０３１を介して前記第２選択信号生成モジュール２０３に電気的に接続されている。前記第５入力端２０４５２は、前記第１出力端２０４１３に電気的に接続されている。前記第５出力端２０４５３は、前記第１画素列１０３に電気的に接続されている。前記第５制御端２０４５１は、前記第２選択信号ＭＵＸ２を受信し、前記第２選択信号ＭＵＸ２に基づいて、前記第５入力端２０４５２と前記第５出力端２０４５３との間の第５電流チャンネルのオン・オフを制御する。
前記第６スイッチ２０４６は、第６制御端２０４６１、第６入力端２０４６２及び第６出力端２０４６３を含む。前記第６制御端２０４６１は、前記第１選択信号生成モジュール２０２に電気的に接続され、具体的には、前記第６制御端２０４６１は、前記第１信号線２０２１を介して前記第１選択信号生成モジュール２０２に電気的に接続されている。前記第６入力端２０４６２は、前記第２出力端２０４２３に電気的に接続されている。前記第６出力端２０４６３は、前記第２画素列１０４に電気的に接続されている。前記第６制御端２０４６１は、前記第１選択信号ＭＵＸ１を受信し、前記第１選択信号ＭＵＸ１に基づいて、前記第６入力端２０４６２と前記第６出力端２０４６３との間の第６電流チャンネルのオン・オフを制御する。
本実施例において、前記第１スイッチ２０４１、前記第２スイッチ２０４２、前記第３スイッチ２０４３及び前記第４スイッチ２０４４は、いずれもＮＭＯＳ（Ｎｅｇａｔｉｖｅ ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、Ｎチャネル金属酸化物半導体）トランジスタであり、前記第５スイッチ２０４５及び前記第６スイッチ２０４６は、いずれもＰＭＯＳ（Ｐｏｓｉｔｉｖｅ ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、Ｐチャネル金属酸化物半導体）トランジスタである。
前記第１電流チャンネルは、前記第３電流チャンネルがオンの時にオンし、前記第３電流チャンネルがオフの時にオフし、前記第６電流チャンネルがオンの時にオフし、前記第６電流チャンネルがオフの時にオンする。
前記第２電流チャンネルは、前記第４電流チャンネルがオンの時にオンし、前記第４電流チャンネルがオフの時にオフし、前記第５電流チャンネルがオンの時にオフし、前記第５電流チャンネルがオフの時にオンする。
前記第３電流チャンネルは、前記第１電流チャンネルがオンの時にオンし、前記第１電流チャンネルがオフの時にオフし、前記第６電流チャンネルがオンの時にオフし、前記第６電流チャンネルがオフの時にオンする。
前記第４電流チャンネルは、前記第２電流チャンネルがオンの時にオンし、前記第２電流チャンネルがオフの時にオフし、前記第５電流チャンネルがオンの時にオフし、前記第５電流チャンネルがオフの時にオンする。
前記第５電流チャンネルは、前記第２電流チャンネルがオンの時にオフし、前記第２電流チャンネルがオフの時にオンし、前記第４電流チャンネルがオンの時にオフし、前記第４電流チャンネルがオフの時にオンする。
前記第６電流チャンネルは、前記第１電流チャンネルがオンの時にオフし、前記第１電流チャンネルがオフの時にオンし、前記第３電流チャンネルがオンの時にオフし、前記第３電流チャンネルがオフの時にオンする。
本実施例において、前記第１選択信号ＭＵＸ１のハイレベルの持続時間は、前記第２選択信号ＭＵＸ２のハイレベルの持続時間と同一であり、前記第１選択信号ＭＵＸ１のローレベルの持続時間は、前記第２選択信号ＭＵＸ２のローレベルの持続時間と同一である。
前記第１選択信号ＭＵＸ１のハイレベルの持続時間及び前記第２選択信号ＭＵＸ２のハイレベルの持続時間は、いずれも２Ｋ個のクロック単位周期であり、前記第１選択信号ＭＵＸ１のローレベルの持続時間及び前記第２選択信号ＭＵＸ２のローレベルの持続時間は、いずれもＫ個のクロック単位周期であり、前記走査信号（前記第１画素行１０１に対応する第１走査信号Ｇａｔｅ１、前記第２画素行１０２に対応する第２走査信号Ｇａｔｅ２を含む。）のハイレベルの持続時間は、３Ｋ個のクロック単位周期であり、前記走査信号のローレベルの持続時間も３Ｋ個のクロック単位周期である。ここで、前記Ｋは、正整数である。例えば、前記Ｋ＝１である。
前記第２選択信号ＭＵＸ２のハイレベルの立ち上がりエッジの開始時間と、前記第１選択信号ＭＵＸ１のハイレベルの立ち上がりエッジの開始時間は、Ｋ個のクロック単位周期離れている。
前記画素アレイ１０の走査信号のハイレベルの立ち上がりエッジの開始時間は、前記第１選択信号ＭＵＸ１のハイレベルの持続時間内、又は前記第２選択信号ＭＵＸ２のハイレベルの持続時間内にある。
図３は、図２に示す表示パネルの駆動信号の波形図である。
以下、前記第１画素行１０１に対応する第１走査信号Ｇａｔｅ１、前記第２画素行１０２に対応する第２走査信号Ｇａｔｅ２がハイレベルの時に前記画素アレイ１０における画素のスイッチをオンし、ローレベルの時に前記画素のスイッチをオフすることを例として説明する。その逆もまた然りである。
第１のクロック単位周期３０１において、
前記走査信号提供モジュールが生成する前記第１走査信号Ｇａｔｅ１はハイレベルであり、前記第２走査信号Ｇａｔｅ２はローレベルである。この場合に、前記第１画素Ｒ１、前記第２画素Ｇ１及び前記第３画素Ｂ１のスイッチはいずれもオンし、前記第４画素Ｒ２、前記第５画素Ｇ２及び前記第６画素Ｂ２のスイッチはいずれもオフする。
前記第１選択信号ＭＵＸ１はハイレベルであり、前記第２選択信号ＭＵＸ２はローレベルである。この場合に、前記第１スイッチ２０４１の前記第１電流チャンネルがオンし、前記第２スイッチ２０４２の前記第２電流チャンネルがオフし、前記第３スイッチ２０４３の前記第３電流チャンネルがオンし、前記第４スイッチ２０４４の前記第４電流チャンネルがオフし、前記第５スイッチ２０４５の前記第５電流チャンネルがオンし、前記第６スイッチ２０４６の前記第６電流チャンネルがオフする。前記データ信号は、前記第１電流チャンネル及び前記第５電流チャンネルを介して前記第１画素列１０３の前記第１画素Ｒ１に入力され、前記第１画素Ｒ１を充電する。
第２のクロック単位周期３０２において、
前記第１走査信号Ｇａｔｅ１はハイレベルのままであり、前記第２走査信号Ｇａｔｅ２はローレベルのままである。この場合に、前記第１画素Ｒ１、前記第２画素Ｇ１及び前記第３画素Ｂ１のスイッチはいずれもオンし、前記第４画素Ｒ２、前記第５画素Ｇ２及び前記第６画素Ｂ２のスイッチはいずれもオフする。
前記第１選択信号ＭＵＸ１はローレベルであり、前記第２選択信号ＭＵＸ２はハイレベルである。この場合に、前記第１電流チャンネルがオフし、前記第２電流チャンネルがオンし、前記第３電流チャンネルがオフし、前記第４電流チャンネルがオンし、前記第５電流チャンネルがオフし、前記第６電流チャンネルがオンする。前記データ信号は、前記第２電流チャンネル及び前記第６電流チャンネルを介して前記第２画素列１０４の前記第２画素Ｇ１に入力され、前記第２画素Ｇ１を充電する。
第３のクロック単位周期３０３において、
前記第１走査信号Ｇａｔｅ１はハイレベルのままであり、前記第２走査信号Ｇａｔｅ２はローレベルのままである。この場合に、前記第１画素Ｒ１、前記第２画素Ｇ１及び前記第３画素Ｂ１のスイッチはいずれもオンし、前記第４画素Ｒ２、前記第５画素Ｇ２及び前記第６画素Ｂ２のスイッチはいずれもオフする。
前記第１選択信号ＭＵＸ１はハイレベルであり、前記第２選択信号ＭＵＸ２はハイレベルである。この場合に、前記第１電流チャンネルがオンし、前記第２電流チャンネルがオンし、前記第３電流チャンネルがオンし、前記第４電流チャンネルがオンし、前記第５電流チャンネルがオフし、第６電流チャンネルがオフする。前記データ信号は、前記第３電流チャンネル及び前記第４電流チャンネルを介して前記第３画素列１０５の前記第３画素Ｂ１に入力され、前記第３画素Ｂ１を充電する。
第４のクロック単位周期３０４において、
前記第１走査信号Ｇａｔｅ１はローレベルであり、前記第２走査信号Ｇａｔｅ２はハイレベルである。この場合に、前記第１画素Ｒ１、前記第２画素Ｇ１及び前記第３画素Ｂ１のスイッチはいずれもオフし、前記第４画素Ｒ２、前記第５画素Ｇ２及び前記第６画素Ｂ２のスイッチはいずれもがオンする。
前記第１選択信号ＭＵＸ１はハイレベル、前記第２選択信号ＭＵＸ２はローレベルに保持される。この場合に、前記第１電流チャンネルがオンし、前記第２電流チャンネルがオフし、前記第３電流チャンネルがオンし、前記第４電流チャンネルがオフし、前記第５電流チャンネルがオンし、前記第６電流チャンネルがオフする。前記データ信号は、前記第１電流チャンネル及び前記第５電流チャンネルを介して前記第１画素列１０３の前記第４画素Ｒ２に入力され、前記第４画素Ｒ２を充電する。
第５のクロック単位周期３０５において、
前記第１走査信号Ｇａｔｅ１はローレベルのままであり、前記第２走査信号Ｇａｔｅ２はハイレベルのままである。この場合に、前記第１画素Ｒ１、前記第２画素Ｇ１及び前記第３画素Ｂ１のスイッチはいずれもオフし、前記第４画素Ｒ２、前記第５画素Ｇ２及び前記第６画素Ｂ２のスイッチはいずれもオンする。
前記第１選択信号ＭＵＸ１はローレベルであり、前記第２選択信号ＭＵＸ２はハイレベルである。この場合に、前記第１電流チャンネルがオフし、前記第２電流チャンネルがオンし、前記第３電流チャンネルがオフし、前記第４電流チャンネルがオンし、前記第５電流チャンネルがオフし、前記第６電流チャンネルがオンする。前記データ信号は、前記第２電流チャンネル及び前記第６電流チャンネルを介して前記第２画素列１０４の前記第５画素Ｇ２に入力され、前記第５画素Ｇ２を充電する。
第６のクロック単位周期３０６において、
前記第１走査信号Ｇａｔｅ１はローレベルのままであり、前記第２走査信号Ｇａｔｅ２はハイレベルのままである。この場合に、前記第１画素Ｒ１、前記第２画素Ｇ１及び前記第３画素Ｂ１のスイッチはいずれもオフし、前記第４画素Ｒ２、前記第５画素Ｇ２及び前記第６画素Ｂ２のスイッチはいずれもオンする。
前記第１選択信号ＭＵＸ１はハイレベルであり、前記第２選択信号ＭＵＸ２はハイレベルである。この場合に、前記第１電流チャンネルがオンし、前記第２電流チャンネルがオンし、前記第３電流チャンネルがオンし、前記第４電流チャンネルがオンし、前記第５電流チャンネルがオフし、前記第６電流チャンネルがオフする。前記データ信号は前記第３電流チャンネル及び前記第４電流チャンネルを介して前記第３画素列１０５の前記第６画素Ｂ２に入力され、前記第６画素Ｂ２を充電する。
画面全体がリフレッシュされるまで、以上のように続ける。
上記の技術手段により、前記表示パネルの配線（信号線）の数を効果的に減少でき、前記表示パネルの解像度の向上が前記配線数に制限されないようになる。
また、上記の技術手段は、前記駆動回路の駆動信号の数の減少（例えば、３種類の選択信号（第１選択信号、第２選択信号及び第３選択信号）から２種類の選択信号（前記第１選択信号、前記第２選択信号）に減少される。）にも有利である。
本発明の表示パネルの第２実施例は前記第１実施例に類似し、相違するのは以下の点にある。
前記第１スイッチ２０４１、前記第２スイッチ２０４２、前記第３スイッチ２０４３及び前記第４スイッチ２０４４は、いずれもＰＭＯＳ（Ｐｏｓｉｔｉｖｅ ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、Ｐチャネル金属酸化物半導体）トランジスタであり、前記第５スイッチ２０４５及び前記第６スイッチ２０４６は、いずれもＮＭＯＳ（Ｎｅｇａｔｉｖｅ ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、Ｎチャネル金属酸化物半導体）トランジスタである。
１つ又は複数の実現方式にて本発明を説明したが、当業者であれば、本明細書と図面に対する理解に基づいて、同等の変形および修正を想到することができる。本発明は、このようなすべての変形及び修正を含み、且つ特許請求の範囲のみにより制限される。特に、前記部品で実行される様々な機能について、構造上、本明細書に例示される実施態様における機能を実行する構造と同等ではなくても、それらの部品を述べるための用語は、前記部品の特定機能（例えば、機能上同等のもの）を実行する任意な部品（特に断りのない限り）に対応する。さらに、本明細書の特定な特徴は幾つかの実施態様の１つにより開示されたが、このような特徴を他の実施態様の１つ又は複数の他の特徴と組み合わせてもよい。また、用語「含む」、「有する」、「含有」又はその変形が具体的な実施態様用又は請求項に用いられる場合に、このような用語は、それらの用語に類似する含有を含む。
上記より、本発明は好ましい実施例により開示されたが、上記の好ましい実施例は本発明を限定するものでなく、本発明の趣旨及び範囲を脱出しない限り、当業者であれば、様々な変更及び修飾を加えることができるため、本発明の保護範囲は、特許請求の範囲に基づくものである。

Claims (20)

  1. 対応する表示パネルにおける画素アレイを、画像を表示するように制御する駆動回路であって、
    前記画素アレイに提供されるデータ信号を生成するデータ信号提供モジュールと、
    第１選択信号を提供する第１選択信号生成モジュールと、
    第２選択信号を提供する第２選択信号生成モジュールと、
    選択モジュールと、
    を備え、
    前記選択モジュールは、少なくとも２つの選択スイッチの組合せを含み、前記選択スイッチの組合せは、前記第１選択信号生成モジュール、前記第２選択信号生成モジュール、前記データ信号提供モジュール、及び前記画素アレイに電気的に接続され、前記選択スイッチの組合せは、前記第１選択信号、前記第２選択信号、及び前記データ信号を受信し、前記第１選択信号と前記第２選択信号に基づいて、前記データ信号を前記画素アレイに出力し、
    前記選択スイッチの組合せは、
    前記第１選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第１スイッチと、
    前記第２選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第２スイッチと、
    前記第１選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第３スイッチと、
    前記第２選択信号生成モジュール、前記第３スイッチ、及び前記画素アレイにおける第３画素列に電気的に接続されている第４スイッチと、
    前記第２選択信号生成モジュール、前記第１スイッチ、及び前記画素アレイにおける第１画素列に電気的に接続されている第５スイッチと、
    前記第１選択信号生成モジュール、前記第２スイッチ、及び前記画素アレイにおける第２画素列に電気的に接続されている第６スイッチと、
    を含み、
    前記駆動回路は、走査信号提供モジュールをさらに備え、前記走査信号提供モジュールは、前記画素アレイに電気的に接続され、前記走査信号提供モジュールは、走査信号を生成し、且つ前記走査信号を前記画素アレイに送信する駆動回路。
  2. 前記第１スイッチは、
    前記第１選択信号生成モジュールに電気的に接続されている第１制御端と、
    前記データ信号提供モジュールに電気的に接続されている第１入力端と、
    前記第５スイッチに電気的に接続されている第１出力端と、
    を含み、
    前記第１制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第１入力端と前記第１出力端との間の第１電流チャンネルのオン・オフを制御し、
    前記第２スイッチは、
    前記第２選択信号生成モジュールに電気的に接続されている第２制御端と、
    前記データ信号提供モジュールに電気的に接続されている第２入力端と、
    前記第６スイッチに電気的に接続されている第２出力端と、
    を含み、
    前記第２制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第２入力端と前記第２出力端との間の第２電流チャンネルのオン・オフを制御し、
    前記第３スイッチは、
    前記第１選択信号生成モジュールに電気的に接続されている第３制御端と、
    前記データ信号提供モジュールに電気的に接続されている第３入力端と、
    前記第４スイッチに電気的に接続されている第３出力端と、
    を含み、
    前記第３制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第３入力端と前記第３出力端との間の第３電流チャンネルのオン・オフを制御し、
    前記第４スイッチは、
    前記第２選択信号生成モジュールに電気的に接続されている第４制御端と、
    前記第３出力端に電気的に接続されている第４入力端と、
    前記第３画素列に電気的に接続されている第４出力端と、
    を含み、
    前記第４制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第４入力端と前記第４出力端との間の第４電流チャンネルのオン・オフを制御し、
    前記第５スイッチは、
    前記第２選択信号生成モジュールに電気的に接続されている第５制御端と、
    前記第１出力端に電気的に接続されている第５入力端と、
    前記第１画素列に電気的に接続されている第５出力端と、
    を含み、
    前記第５制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第５入力端と前記第５出力端との間の第５電流チャンネルのオン・オフを制御し、
    前記第６スイッチは、
    前記第１選択信号生成モジュールに電気的に接続されている第６制御端と、
    前記第２出力端に電気的に接続されている第６入力端と、
    前記第２画素列に電気的に接続されている第６出力端と、
    を含み、
    前記第６制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第６入力端と前記第６出力端との間の第６電流チャンネルのオン・オフを制御する請求項１に記載の駆動回路。
  3. 前記第１電流チャンネルは、前記第３電流チャンネルがオンの時にオンし、前記第３電流チャンネルがオフの時にオフし、前記第６電流チャンネルがオンの時にオフし、前記第６電流チャンネルがオフの時にオンし、
    前記第２電流チャンネルは、前記第４電流チャンネルがオンの時にオンし、前記第４電流チャンネルがオフの時にオフし、前記第５電流チャンネルがオンの時にオフし、前記第５電流チャンネルがオフの時にオンし、
    前記第３電流チャンネルは、前記第１電流チャンネルがオンの時にオンし、前記第１電流チャンネルがオフの時にオフし、前記第６電流チャンネルがオンの時にオフし、前記第６電流チャンネルがオフの時にオンし、
    前記第４電流チャンネルは、前記第２電流チャンネルがオンの時にオンし、前記第２電流チャンネルがオフの時にオフし、前記第５電流チャンネルがオンの時にオフし、前記第５電流チャンネルがオフの時にオンし、
    前記第５電流チャンネルは、前記第２電流チャンネルがオンの時にオフし、前記第２電流チャンネルがオフの時にオンし、前記第４電流チャンネルがオンの時にオフし、前記第４電流チャンネルがオフの時にオンし、
    前記第６電流チャンネルは、前記第１電流チャンネルがオンの時にオフし、前記第１電流チャンネルがオフの時にオンし、前記第３電流チャンネルがオンの時にオフし、前記第３電流チャンネルがオフの時にオンする請求項２に記載の駆動回路。
  4. 前記第１選択信号のハイレベルの持続時間は、前記第２選択信号のハイレベルの持続時間と同一であり、前記第１選択信号のローレベルの持続時間は、前記第２選択信号のローレベルの持続時間と同一であり、
    前記第１選択信号のハイレベルの持続時間と、前記第２選択信号のハイレベルの持続時間は、ともに２Ｋ個のクロック単位周期であり、前記第１選択信号のローレベルの持続時間と、前記第２選択信号のローレベルの持続時間は、ともにＫ個のクロック単位周期であり、ここで、前記Ｋは正整数であり、
    前記第２選択信号のハイレベルの立ち上がりエッジの開始時間と、前記第１選択信号のハイレベルの立ち上がりエッジの開始時間は、Ｋ個のクロック単位周期離れている請求項１に記載の駆動回路。
  5. 対応する表示パネルにおける画素アレイを、画像を表示するように制御する駆動回路であって、
    前記画素アレイに提供されるデータ信号を生成するデータ信号提供モジュールと、
    第１選択信号を提供する第１選択信号生成モジュールと、
    第２選択信号を提供する第２選択信号生成モジュールと、
    選択モジュールと、
    を備え、
    前記選択モジュールは、少なくとも２つの選択スイッチの組合せを含み、前記選択スイッチの組合せは、前記第１選択信号生成モジュール、前記第２選択信号生成モジュール、前記データ信号提供モジュール、及び前記画素アレイに電気的に接続され、前記選択スイッチの組合せは、前記第１選択信号、前記第２選択信号、及び前記データ信号を受信し、前記第１選択信号と前記第２選択信号に基づいて、前記データ信号を前記画素アレイに出力する駆動回路。
  6. 前記選択スイッチの組合せは、
    前記第１選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第１スイッチと、
    前記第２選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第２スイッチと、
    前記第１選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第３スイッチと、
    前記第２選択信号生成モジュール、前記第３スイッチ及び前記画素アレイにおける第３画素列に電気的に接続されている第４スイッチと、
    前記第２選択信号生成モジュール、前記第１スイッチ及び前記画素アレイにおける第１画素列に電気的に接続されている第５スイッチと、
    前記第１選択信号生成モジュール、前記第２スイッチ及び前記画素アレイにおける第２画素列に電気的に接続されている第６スイッチと、
    を含む請求項５に記載の駆動回路。
  7. 前記第１スイッチは、
    前記第１選択信号生成モジュールに電気的に接続されている第１制御端と、
    前記データ信号提供モジュールに電気的に接続されている第１入力端と、
    前記第５スイッチに電気的に接続されている第１出力端と、
    を含み、
    前記第１制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第１入力端と前記第１出力端との間の第１電流チャンネルのオン・オフを制御し、
    前記第２スイッチは、
    前記第２選択信号生成モジュールに電気的に接続されている第２制御端と、
    前記データ信号提供モジュールに電気的に接続されている第２入力端と、
    前記第６スイッチに電気的に接続されている第２出力端と、
    とを含み、
    前記第２制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第２入力端と前記第２出力端との間の第２電流チャンネルのオン・オフを制御し、
    前記第３スイッチは、
    前記第１選択信号生成モジュールに電気的に接続されている第３制御端と、
    前記データ信号提供モジュールに電気的に接続されている第３入力端と、
    前記第４スイッチに電気的に接続されている第３出力端と、
    を含み、
    前記第３制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第３入力端と前記第３出力端との間の第３電流チャンネルのオン・オフを制御し、
    前記第４スイッチは、
    前記第２選択信号生成モジュールに電気的に接続されている第４制御端と、
    前記第３出力端に電気的に接続されている第４入力端と、
    前記第３画素列に電気的に接続されている第４出力端と、
    を含み、
    前記第４制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第４入力端と前記第４出力端との間の第４電流チャンネルのオン・オフを制御し、
    前記第５スイッチは、
    前記第２選択信号生成モジュールに電気的に接続されている第５制御端と、
    前記第１出力端に電気的に接続されている第５入力端と、
    前記第１画素列に電気的に接続されている第５出力端と、
    を含み、
    前記第５制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第５入力端と前記第５出力端との間の第５電流チャンネルのオン・オフを制御し、
    前記第６スイッチは、
    前記第１選択信号生成モジュールに電気的に接続されている第６制御端と、
    前記第２出力端に電気的に接続されている第６入力端と、
    前記第２画素列に電気的に接続されている第６出力端と、
    を含み、
    前記第６制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第６入力端と前記第６出力端との間の第６電流チャンネルのオン・オフを制御する請求項６に記載の駆動回路。
  8. 前記第１制御端は、第１信号線を介して前記第１選択信号生成モジュールに電気的に接続され、
    前記第２制御端は、第２信号線を介して前記第２選択信号生成モジュールに電気的に接続され、
    前記第３制御端は、前記第１信号線を介して前記第１選択信号生成モジュールに電気的に接続され、
    前記第４制御端は、前記第２信号線を介して前記第２選択信号生成モジュールに電気的に接続され、
    前記第５制御端は、前記第２信号線を介して前記第２選択信号生成モジュールに電気的に接続され、
    前記第６制御端は、前記第１信号線を介して前記第１選択信号生成モジュールに電気的に接続されている請求項７に記載の駆動回路。
  9. 前記第１電流チャンネルは、前記第３電流チャンネルがオンの時にオンし、前記第３電流チャンネルがオフの時にオフし、前記第６電流チャンネルがオンの時にオフし、前記第６電流チャンネルがオフの時にオンし、
    前記第２電流チャンネルは、前記第４電流チャンネルがオンの時にオンし、前記第４電流チャンネルがオフの時にオフし、前記第５電流チャンネルがオンの時にオフし、前記第５電流チャンネルがオフの時にオンし、
    前記第３電流チャンネルは、前記第１電流チャンネルがオンの時にオンし、前記第１電流チャンネルがオフの時にオフし、前記第６電流チャンネルがオンの時にオフし、前記第６電流チャンネルがオフの時にオンし、
    前記第４電流チャンネルは、前記第２電流チャンネルがオンの時にオンし、前記第２電流チャンネルがオフの時にオフし、前記第５電流チャンネルがオンの時にオフし、前記第５電流チャンネルがオフの時にオンし、
    前記第５電流チャンネルは、前記第２電流チャンネルがオンの時にオフし、前記第２電流チャンネルがオフの時にオンし、前記第４電流チャンネルがオンの時にオフし、前記第４電流チャンネルがオフの時にオンし、
    前記第６電流チャンネルは、前記第１電流チャンネルがオンの時にオフし、前記第１電流チャンネルがオフの時にオンし、前記第３電流チャンネルがオンの時にオフし、前記第３電流チャンネルがオフの時にオンする請求項７に記載の駆動回路。
  10. 前記第１スイッチ、前記第２スイッチ、前記第３スイッチ及び前記第４スイッチは、いずれもＮチャネル金属酸化物半導体トランジスタであり、前記第５スイッチ及び前記第６スイッチは、いずれもＰチャネル金属酸化物半導体トランジスタであり、又は
    前記第１スイッチ、前記第２スイッチ、前記第３スイッチ及び前記第４スイッチは、いずれもＰチャネル金属酸化物半導体トランジスタであり、前記第５スイッチ及び前記第６スイッチは、いずれもＮチャネル金属酸化物半導体トランジスタである請求項９に記載の駆動回路。
  11. 前記第１選択信号のハイレベルの持続時間は、前記第２選択信号のハイレベルの持続時間と同一であり、前記第１選択信号のローレベルの持続時間は、前記第２選択信号のローレベルの持続時間と同一であり、
    前記第１選択信号のハイレベルの持続時間及び前記第２選択信号のハイレベルの持続時間は、いずれも２Ｋ個のクロック単位周期であり、前記第１選択信号のローレベルの持続時間及び前記第２選択信号のローレベルの持続時間は、いずれもＫ個のクロック単位周期であり、ここで、前記Ｋは正整数であり、
    前記第２選択信号のハイレベルの立ち上がりエッジの開始時間と前記第１選択信号のハイレベルの立ち上がりエッジの開始時間は、Ｋ個のクロック単位周期離れている請求項５に記載の駆動回路。
  12. 走査信号のハイレベルの持続時間は、３Ｋ個のクロック単位周期であり、前記走査信号のローレベルの持続時間も３Ｋ個のクロック単位周期である請求項１１に記載の駆動回路。
  13. 画素アレイと、
    前記画素アレイを、画像を表示するように制御する駆動回路と、
    を含む表示パネルであって、
    前記駆動回路は、
    前記画素アレイに提供されるデータ信号を生成するデータ信号提供モジュールと、
    第１選択信号を提供する第１選択信号生成モジュールと、
    第２選択信号を提供する第２選択信号生成モジュールと、
    選択モジュールと、
    を含み、
    前記選択モジュールは、少なくとも２つの選択スイッチの組合せを含み、前記選択スイッチの組合せは、前記第１選択信号生成モジュール、前記第２選択信号生成モジュール、前記データ信号提供モジュール及び前記画素アレイに電気的に接続され、前記選択スイッチの組合せは、前記第１選択信号、前記第２選択信号及び前記データ信号を受信し、前記第１選択信号及び前記第２選択信号に基づいて、前記データ信号を前記画素アレイに出力する表示パネル。
  14. 前記選択スイッチの組合せは、
    前記第１選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第１スイッチと、
    前記第２選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第２スイッチと、
    前記第１選択信号生成モジュール及び前記データ信号提供モジュールに電気的に接続されている第３スイッチと、
    前記第２選択信号生成モジュール、前記第３スイッチ及び前記画素アレイにおける第３画素列に電気的に接続されている第４スイッチと、
    前記第２選択信号生成モジュール、前記第１スイッチ及び前記画素アレイにおける第１画素列に電気的に接続されている第５スイッチと、
    前記第１選択信号生成モジュール、前記第２スイッチ及び前記画素アレイにおける第２画素列に電気的に接続されている第６スイッチと、
    を含む請求項１３に記載の表示パネル。
  15. 前記第１スイッチは、
    前記第１選択信号生成モジュールに電気的に接続されている第１制御端と、
    前記データ信号提供モジュールに電気的に接続されている第１入力端と、
    前記第５スイッチに電気的に接続されている第１出力端と、
    を含み、
    前記第１制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第１入力端と前記第１出力端との間の第１電流チャンネルのオン・オフを制御し、
    前記第２スイッチは、
    前記第２選択信号生成モジュールに電気的に接続されている第２制御端と、
    前記データ信号提供モジュールに電気的に接続されている第２入力端と、
    前記第６スイッチに電気的に接続されている第２出力端と、
    を含み、
    前記第２制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第２入力端と前記第２出力端との間の第２電流チャンネルのオン・オフを制御し、
    前記第３スイッチは、
    前記第１選択信号生成モジュールに電気的に接続されている第３制御端と、
    前記データ信号提供モジュールに電気的に接続されている第３入力端と、
    前記第４スイッチに電気的に接続されている第３出力端と、
    を含み、
    前記第３制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第３入力端と前記第３出力端との間の第３電流チャンネルのオン・オフを制御し、
    前記第４スイッチは、
    前記第２選択信号生成モジュールに電気的に接続されている第４制御端と、
    前記第３出力端に電気的に接続されている第４入力端と、
    前記第３画素列に電気的に接続されている第４出力端と、
    を含み、
    前記第４制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第４入力端と前記第４出力端との間の第４電流チャンネルのオン・オフを制御し、
    前記第５スイッチは、
    前記第２選択信号生成モジュールに電気的に接続されている第５制御端と、
    前記第１出力端に電気的に接続されている第５入力端と、
    前記第１画素列に電気的に接続されている第５出力端と、
    を含み、
    前記第５制御端は、前記第２選択信号を受信し、前記第２選択信号に基づいて、前記第５入力端と前記第５出力端との間の第５電流チャンネルのオン・オフを制御し、
    前記第６スイッチは、
    前記第１選択信号生成モジュールに電気的に接続されている第６制御端と、
    前記第２出力端に電気的に接続されている第６入力端と、
    前記第２画素列に電気的に接続されている第６出力端と、
    前記第６制御端は、前記第１選択信号を受信し、前記第１選択信号に基づいて、前記第６入力端と前記第６出力端との間の第６電流チャンネルのオン・オフを制御する請求項１４に記載の表示パネル。
  16. 前記第１制御端は、第１信号線を介して前記第１選択信号生成モジュールに電気的に接続され、
    前記第２制御端は、第２信号線を介して前記第２選択信号生成モジュールに電気的に接続され、
    前記第３制御端は、前記第１信号線を介して前記第１選択信号生成モジュールに電気的に接続され、
    前記第４制御端は、前記第２信号線を介して前記第２選択信号生成モジュールに電気的に接続され、
    前記第５制御端は、前記第２信号線を介して前記第２選択信号生成モジュールに電気的に接続され、
    前記第６制御端は、前記第１信号線を介して前記第１選択信号生成モジュールに電気的に接続されている請求項１５に記載の表示パネル。
  17. 前記第１電流チャンネルは、前記第３電流チャンネルがオンの時にオンし、前記第３電流チャンネルがオフの時にオフし、前記第６電流チャンネルがオンの時にオフし、前記第６電流チャンネルがオフの時にオンし、
    前記第２電流チャンネルは、前記第４電流チャンネルがオンの時にオンし、前記第４電流チャンネルがオフの時にオフし、前記第５電流チャンネルがオンの時にオフし、前記第５電流チャンネルがオフの時にオンし、
    前記第３電流チャンネルは、前記第１電流チャンネルがオンの時にオンし、前記第１電流チャンネルがオフの時にオフし、前記第６電流チャンネルがオンの時にオフし、前記第６電流チャンネルがオフの時にオンし、
    前記第４電流チャンネルは、前記第２電流チャンネルがオンの時にオンし、前記第２電流チャンネルがオフの時にオフし、前記第５電流チャンネルがオンの時にオフし、前記第５電流チャンネルがオフの時にオンし、
    前記第５電流チャンネルは、前記第２電流チャンネルがオンの時にオフし、前記第２電流チャンネルがオフの時にオンし、前記第４電流チャンネルがオンの時にオフし、前記第４電流チャンネルがオフの時にオンし、
    前記第６電流チャンネルは、前記第１電流チャンネルがオンの時にオフし、前記第１電流チャンネルがオフの時にオンし、前記第３電流チャンネルがオンの時にオフし、前記第３電流チャンネルがオフの時にオンする請求項１５に記載の表示パネル。
  18. 前記第１スイッチ、前記第２スイッチ、前記第３スイッチ及び前記第４スイッチは、いずれもＮチャネル金属酸化物半導体トランジスタであり、前記第５スイッチ及び前記第６スイッチは、いずれもＰチャネル金属酸化物半導体トランジスタであり、又は、
    前記第１スイッチ、前記第２スイッチ、前記第３スイッチ及び前記第４スイッチは、いずれもＰチャネル金属酸化物半導体トランジスタであり、前記第５スイッチ及び前記第６スイッチは、いずれもＮチャネル金属酸化物半導体トランジスタである請求項１７に記載の表示パネル。
  19. 前記第１選択信号のハイレベルの持続時間は、前記第２選択信号のハイレベルの持続時間と同一であり、前記第１選択信号のローレベルの持続時間は、前記第２選択信号のローレベルの持続時間と同一であり、
    前記第１選択信号のハイレベルの持続時間及び前記第２選択信号のハイレベルの持続時間は、いずれも２Ｋ個のクロック単位周期であり、前記第１選択信号のローレベルの持続時間及び前記第２選択信号のローレベルの持続時間は、いずれもＫ個のクロック単位周期であり、ここで、前記Ｋは正整数であり、
    前記第２選択信号のハイレベルの立ち上がりエッジの開始時間と、前記第１選択信号のハイレベルの立ち上がりエッジの開始時間は、Ｋ個のクロック単位周期離れている請求項１３に記載の表示パネル。
  20. 走査信号のハイレベルの持続時間は、３Ｋ個のクロック単位周期であり、前記走査信号のローレベルの持続時間も３Ｋ個のクロック単位周期である請求項１９に記載の表示パネル。
JP2017552200A 2014-12-31 2015-01-12 表示パネル及びその駆動回路 Active JP6486495B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410854645.1 2014-12-31
CN201410854645.1A CN104575355B (zh) 2014-12-31 2014-12-31 显示面板及其驱动电路
PCT/CN2015/070501 WO2016106819A1 (zh) 2014-12-31 2015-01-12 显示面板及其驱动电路

Publications (2)

Publication Number Publication Date
JP2018508834A true JP2018508834A (ja) 2018-03-29
JP6486495B2 JP6486495B2 (ja) 2019-03-20

Family

ID=53091284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017552200A Active JP6486495B2 (ja) 2014-12-31 2015-01-12 表示パネル及びその駆動回路

Country Status (6)

Country Link
JP (1) JP6486495B2 (ja)
KR (1) KR101977579B1 (ja)
CN (1) CN104575355B (ja)
EA (1) EA033896B1 (ja)
GB (1) GB2550507B (ja)
WO (1) WO2016106819A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485063B (zh) * 2014-12-31 2016-08-17 深圳市华星光电技术有限公司 显示面板及其驱动电路
US9607539B2 (en) 2014-12-31 2017-03-28 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display panel capable of reducing a voltage level changing frequency of a select signal and drive circuit thereof
CN105096866A (zh) * 2015-08-07 2015-11-25 深圳市华星光电技术有限公司 一种液晶显示器及其控制方法
CN105047165A (zh) * 2015-08-28 2015-11-11 深圳市华星光电技术有限公司 基于rgbw的驱动电路以及平面显示器
CN106128388B (zh) * 2016-08-29 2018-12-11 武汉华星光电技术有限公司 一种驱动电路及液晶显示面板
EP3803976A4 (en) 2018-05-24 2022-03-02 Lumiode, Inc. LED DISPLAY STRUCTURES AND THEIR MANUFACTURE
KR102577408B1 (ko) * 2018-11-28 2023-09-13 엘지디스플레이 주식회사 터치 센서를 포함하는 표시장치
WO2020131894A1 (en) * 2018-12-21 2020-06-25 Lumiode, Inc. Addressing for emissive displays

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6177422A (ja) * 1984-09-21 1986-04-21 Nec Corp ラインデ−タセレクタ回路
JPH05232508A (ja) * 1992-02-21 1993-09-10 Hitachi Ltd 液晶表示装置
JP2005266773A (ja) * 2004-03-15 2005-09-29 Samsung Sdi Co Ltd 発光表示装置及びその駆動方法
JP2006113548A (ja) * 2004-10-13 2006-04-27 Samsung Sdi Co Ltd 発光表示装置
JP2009181100A (ja) * 2008-02-01 2009-08-13 Hitachi Displays Ltd 液晶表示装置
US20090289878A1 (en) * 2008-05-22 2009-11-26 Chung-Chun Chen Liquid crystal display device and driving method thereof
JP2012008224A (ja) * 2010-06-22 2012-01-12 Sharp Corp 液晶表示装置
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
JP2013122535A (ja) * 2011-12-12 2013-06-20 Panasonic Liquid Crystal Display Co Ltd 表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4588203B2 (ja) * 2000-12-14 2010-11-24 レノボ シンガポール プライヴェート リミテッド 表示装置
JP2007248553A (ja) * 2006-03-14 2007-09-27 Hitachi Displays Ltd 画像表示装置を備える情報端末
CN101127194B (zh) * 2007-09-26 2011-05-04 友达光电股份有限公司 主动式有机发光二极管显示器
JP4909914B2 (ja) 2008-01-15 2012-04-04 株式会社日立製作所 無線端末
CN101533616B (zh) * 2008-03-14 2011-05-18 胜华科技股份有限公司 一种用于液晶显示器的多工驱动电路
CN101887676A (zh) * 2009-05-14 2010-11-17 奇景光电股份有限公司 源极驱动器
JP5777300B2 (ja) * 2010-07-05 2015-09-09 ラピスセミコンダクタ株式会社 駆動回路及び表示装置
CN103943090A (zh) * 2014-04-15 2014-07-23 深圳市华星光电技术有限公司 栅极驱动电路及栅极驱动方法
CN104485063B (zh) * 2014-12-31 2016-08-17 深圳市华星光电技术有限公司 显示面板及其驱动电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6177422A (ja) * 1984-09-21 1986-04-21 Nec Corp ラインデ−タセレクタ回路
JPH05232508A (ja) * 1992-02-21 1993-09-10 Hitachi Ltd 液晶表示装置
JP2005266773A (ja) * 2004-03-15 2005-09-29 Samsung Sdi Co Ltd 発光表示装置及びその駆動方法
JP2006113548A (ja) * 2004-10-13 2006-04-27 Samsung Sdi Co Ltd 発光表示装置
JP2009181100A (ja) * 2008-02-01 2009-08-13 Hitachi Displays Ltd 液晶表示装置
US20090289878A1 (en) * 2008-05-22 2009-11-26 Chung-Chun Chen Liquid crystal display device and driving method thereof
JP2012008224A (ja) * 2010-06-22 2012-01-12 Sharp Corp 液晶表示装置
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
JP2013122535A (ja) * 2011-12-12 2013-06-20 Panasonic Liquid Crystal Display Co Ltd 表示装置

Also Published As

Publication number Publication date
GB2550507A (en) 2017-11-22
CN104575355B (zh) 2017-02-01
KR101977579B1 (ko) 2019-05-13
WO2016106819A1 (zh) 2016-07-07
GB201711606D0 (en) 2017-08-30
CN104575355A (zh) 2015-04-29
EA201791487A1 (ru) 2017-11-30
JP6486495B2 (ja) 2019-03-20
KR20170098882A (ko) 2017-08-30
EA033896B1 (ru) 2019-12-06
GB2550507B (en) 2019-11-20

Similar Documents

Publication Publication Date Title
JP6486495B2 (ja) 表示パネル及びその駆動回路
US9396682B2 (en) Gate driving circuit, TFT array substrate, and display device
US10475409B2 (en) Gate drive circuit, display panel, and driving method for the gate drive circuit
US7492853B2 (en) Shift register and image display apparatus containing the same
US10490133B2 (en) Shift register module and display driving circuit thereof
US9779646B2 (en) Shift register, method and system for operating shift register
US20160225336A1 (en) Shift register unit, its driving method, gate driver circuit and display device
US9685127B2 (en) Array substrate, method for driving array substrate, and display device
US20170178581A1 (en) Shift register, gate driving circuit, method for driving display panel and display device
KR102485454B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR101989721B1 (ko) 액정 디스플레이 장치 및 그 게이트 드라이버
US10878757B2 (en) Shift register and time-sharing controlling method thereof, display panel and display apparatus
KR20170096023A (ko) 액정 디스플레이 디바이스를 위한 goa 회로
US20110001689A1 (en) Active matrix type display apparatus
US9704423B2 (en) Driving circuit
WO2016095382A1 (zh) 扫描驱动电路及显示装置
US10559242B2 (en) Shift register, driving method thereof, gate line integrated driving circuit and display device
TWI460702B (zh) 顯示裝置及其移位暫存電路
JP6650459B2 (ja) 表示パネル及びその駆動回路
KR102402607B1 (ko) 게이트 드라이버 및 이를 이용한 표시장치
US10176751B2 (en) Drive circuit
JP2017120406A (ja) 有機発光ディスプレイ装置のエミッション信号制御回路及びエミッション信号制御方法、並びに有機発光ディスプレイ装置
KR20180079596A (ko) 게이트드라이버, 그를 이용한 표시장치 및 그의 구동방법
US9576518B2 (en) Display panel and driving circuit thereof
JP2006098764A (ja) 表示装置の駆動回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190219

R150 Certificate of patent or registration of utility model

Ref document number: 6486495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250