JP2018502545A - 深い減光のための電源 - Google Patents

深い減光のための電源 Download PDF

Info

Publication number
JP2018502545A
JP2018502545A JP2017533547A JP2017533547A JP2018502545A JP 2018502545 A JP2018502545 A JP 2018502545A JP 2017533547 A JP2017533547 A JP 2017533547A JP 2017533547 A JP2017533547 A JP 2017533547A JP 2018502545 A JP2018502545 A JP 2018502545A
Authority
JP
Japan
Prior art keywords
circuit
mode
power supply
power
current signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017533547A
Other languages
English (en)
Other versions
JP2018502545A5 (ja
Inventor
ベルナルドゥス アーノルドゥス へラルドゥス ヨンヘリウス
ベルナルドゥス アーノルドゥス へラルドゥス ヨンヘリウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Signify Holding BV
Original Assignee
Signify Holding BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Signify Holding BV filed Critical Signify Holding BV
Publication of JP2018502545A publication Critical patent/JP2018502545A/ja
Publication of JP2018502545A5 publication Critical patent/JP2018502545A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/10Controlling the intensity of the light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30Driver circuits
    • H05B45/37Converter circuits
    • H05B45/3725Switched mode power supply [SMPS]

Abstract

電源1は、電源回路から第1電力量を受け取るための第1誘導回路11と、照明回路21及びコンデンサ回路22の組み合わせ2に第2電力量を供給するための第2誘導回路12と、前記第2電力量を制御するための制御回路13と、前記制御回路13を、時間間隔に等しい第1持続期間を持つ第1モードにするためのトリガ回路14とを有する。前記制御回路13は、前記第1モードにおいて、前記組み合わせ2に供給するために供給電流信号を案内し、その後、前記コンデンサ回路22の電荷を減らすために放電電流信号を案内し、第2モードにおいて、前記放電電流信号が流れるのを防止する。前記照明回路21は、低周波リップルを経験せずに、低い出力レベルを経験する。前記制御回路3は、電界効果トランジスタなどのトランジスタ15と、前記電界効果トランジスタの寄生逆方向ダイオードなどのダイオード16との並列組み合わせを有してもよい。前記第1/第2モードは、前記トランジスタ15の導通/非導通モードであり得る。

Description

本発明は、照明回路とコンデンサ回路との組み合わせに供給するための電源に関する。本発明は、更に、装置及び方法に関する。このような電源の例は、スイッチング電源である。
スイッチング電源は、一般によく知られている。これらのほとんどは、適切に動作するために或る最小限の出力レベルを必要とする。前記最小限の出力レベルを下回ると、スイッチング電源は、バーストモード又はスキップモードに入り得る。このモードにおいては、出力において低周波リップルが存在し得る。照明回路に給電するために前記出力を用いる場合、この低周波リップルが、ユーザにとって困らせるものとなり得る。
本発明の目的は、改善された電源を提供することである。本発明の他の目的は、装置及び改善された方法を提供することである。
第1の態様によれば、照明回路とコンデンサ回路との組み合わせに供給するための電源が提供され、前記電源は、
− 電源回路から第1電力量を受け取るための第1誘導回路と、
− 前記組み合わせに第2電力量を供給するための、前記第1誘導回路に結合される第2誘導回路と、
− 前記第2電力量を制御するための制御回路と、
− 前記制御回路を、時間間隔に等しい第1持続期間を持つ第1モードにするためのトリガ回路とを有し、前記制御回路は、前記第1モードにおいて、前記組み合わせに供給するために供給電流信号を案内し、その後、前記コンデンサ回路の電荷を減らすために放電電流信号を案内するよう構成され、前記制御回路の第2モードにおいて、前記放電電流信号が流れるのを防止するよう構成される。
第1誘導回路は、場合により調光回路を介して、電源回路から第1電力量を受け取る。第2誘導回路は、照明回路とコンデンサ回路との組み合わせに第2電力量を供給する。前記第1及び第2誘導回路は結合される。制御回路は、前記第2電力量を制御する。トリガ回路は、前記制御回路を、時間間隔に等しい第1持続期間を持つ第1モードにする。前記制御回路は、前記第1モードにおいて、前記組み合わせに供給するために供給電流信号を案内し、その後、前記コンデンサ回路の電荷を減らすために放電電流信号を案内するよう構成される。前記制御回路は、前記制御回路の第2モードにおいて、前記放電電流信号が前記制御回路を通って流れるのを防止するよう構成される。
従って、時間間隔の間、前記照明回路と前記コンデンサ回路との前記組み合わせに供給するために供給電流信号を案内(伝導)し、その後、前記コンデンサ回路の電荷を減らすために放電電流信号を案内(伝導)する制御回路が導入されている。この時間間隔が経過した後には、前記コンデンサ回路は、前記制御回路を介する更なる放電はされない。換言すれば、前記時間間隔の間、まず、電力が、前記照明回路と前記コンデンサ回路との前記組み合わせに供給され、次に、供給された電力の幾らかが、前記コンデンサ回路から取り出され、前記第2誘導回路を充電するために用いられる。前記時間間隔が経過した後には、前記コンデンサ回路から更なる電力は取り出されない。このように、前記照明回路は、前記供給電流信号を介して前記組み合わせに供給される電力量と、前記放電電流信号を介して前記コンデンサ回路から取り出される電力量との間の差である電力量だけ給電される。結果として、前記照明回路は、低周波リップルを経験せずに、低い出力レベルを経験する。これは、大きな技術的利点である。
前記電源回路は、主電源信号を整流するための整流器を有してもよく、又はバッテリを有してもよく、又は任意の他の種類の電源回路を有してもよい。前記コンデンサ回路は、如何なる種類の、如何なる方法で組み合わされた1つ以上のコンデンサも含み得る。前記第1誘導回路は、如何なる種類の、如何なる方法で組み合わされた1つ以上の第1インダクタも含み得る。前記第2誘導回路は、如何なる種類の、如何なる方法で組み合わされた1つ以上の第2インダクタも含み得る。前記供給電流信号は、前記照明回路と前記コンデンサ回路との前記組み合わせに電力を供給する。前記放電電流信号は、前記コンデンサ回路を、前記制御回路を介して、完全に、又は或る程度までだけ、放電させる。前記照明回路と前記コンデンサ回路との前記組み合わせは、通常、前記照明回路と前記コンデンサ回路との並列組み合わせを有するが、他の種類の組み合わせを除外してはいない。前記コンデンサ回路は、前記照明回路の一部であってもよく、又は前記照明回路の一部でなくてもよい。前記コンデンサ回路は、前記照明回路の一部である場合、前記照明回路の寄生静電容量であってもよく、又は前記照明回路に付加される別個の静電容量であってもよい。
前記電源の実施例は、前記制御回路が、トランジスタとダイオードとの並列組み合わせを有することによって、規定される。これは、低コストで、単純で、ロバストな実施例である。
前記電源の実施例は、前記トランジスタが、電界効果トランジスタを有し、前記ダイオードが、前記電界効果トランジスタの寄生逆方向ダイオードを有する、又は前記トランジスタが、バイポーラトランジスタを有し、前記ダイオードが、逆方向ダイオードを有することによって、規定される。これは、電界効果トランジスタは、それ自体が寄生逆方向ダイオードを有するという事実、及びバイポーラトランジスタは、容易に逆方向ダイオードと組み合わされ得るという事実により、効率的な実施例である。前記バイポーラトランジスタの逆方向ダイオードは、前記バイポーラトランジスタの寄生逆方向ダイオードであってもよく、又は前記バイポーラトランジスタに付加される逆方向ダイオードであってもよい。
前記電源の実施例は、前記第1モードが、前記トランジスタの導通モードを有し、前記第2モードが、前記トランジスタの非導通モードを有することによって、規定される。前記トランジスタが導通していないとき、前記ダイオードが前記供給電流信号を案内し得る。前記トランジスタが導通しているとき、前記トランジスタは、前記供給電流信号及び前記放電電流信号を案内し得る。前記ダイオードは、前記供給電流信号と前記放電電流信号とが反対方向に流れるという事実により、前記放電電流信号を案内することはできない。
前記電源の実施例は、前記時間間隔の長さが、実質的に固定された値を持つことによって、規定される。好ましくは、前記時間間隔の前記長さは、前記トリガ回路を最も単純な実施例によって実現することを可能にするよう、各々、同一の固定値を持つだろう。しかしながら、他の例においては、前記時間間隔の前記長さは、例えば、前記時間間隔の前記長さの値が、各々、時間間隔のグループの長さの平均値から逸脱し過ぎない(例えば10%未満)場合などには、各々、実質的に固定された値を持ち得る。
前記電源の実施例は、前記第1電力量が、前記時間間隔より大きい周期を持つ電力パルスを有することによって、規定される。スイッチング電源においては、前記電源回路から前記第1誘導回路に供給される前記第1電力量は、通常、電力パルスを有する。好ましくは、これらの電力パルスの周期の長さは、前記時間間隔の長さより大きくてもよい。
前記電源の実施例は、前記トリガ回路が、電力パルスの端部の検出に応じて、前記制御回路を前記第1モードにするよう構成されることによって、規定される。好ましくは、電力パルスの間、前記電源の、前記第1誘導回路を有する一次部分は、アクティブであり、前記電源の、前記第2誘導回路及び前記制御回路を有する二次部分は、非アクティブであり、続いて起こる2つの電力パルスの間、前記電源の前記一次部分は、非アクティブであり、前記電源の前記二次部分は、アクティブである。
前記電源の実施例は、前記電源が、通常減光モードと、深い減光モードとを持つことによって、規定される。通常減光モードにおいては、電源は、例えば、最大出力電力の10%乃至100%を、負荷に供給する。深い減光モードにおいては、前記電源は、例えば、前記最大出力電力の1%乃至10%を、前記負荷に供給する。減光は、例えば、前記電源回路と前記電源との間に位置する調光回路を介して達成されてもよく、且つ/又は例えば、前記電力パルスの幅を制御することによって達成されてもよい。
前記電源の実施例は、前記制御回路が、前記深い減光モードにおいては、前記第1モードにおいて、前記供給電流信号を案内し、その後、前記放電電流信号を案内するよう構成され、前記第2モードにおいて、前記放電電流信号が流れるのを防止するよう構成され、前記制御回路が、前記通常減光モードにおいては、前記第1モードにおいて、前記供給電流信号だけを案内するよう構成され、前記第2モードにおいて、前記第2モードの第2持続期間の多くても一部の間、前記供給電流信号だけを案内するよう構成されることによって、規定される。前記深い減光モードにおいては、前記コンデンサ回路は、前記制御回路を介して少なくとも部分的に放電され、前記通常減光モードにおいては、前記コンデンサ回路は、前記制御回路を介して放電されない。
前記電源の実施例は、前記第1電力量が、電力パルスを有し、前記電源が、しきい値より小さい電力パルス幅に応じて、前記深い減光モードに入るよう構成され、前記電源が、前記しきい値より大きい前記電力パルス幅に応じて、前記通常減光モードに入るよう構成されることによって、規定される。電力パルス幅が、前記照明回路によって生成される光の量を決定し得る。より小さい/より大きい幅は、より少ない/より多い光が生成されることをもたらし得る。
前記電源の実施例は、前記第1誘導回路が、第1巻線を有し、前記第2誘導回路が、第2巻線を有し、両巻線が、誘導結合される、又は各々の前記第1及び第2誘導回路が、同一巻線の各々の第1及び第2部分を有することによって、規定される。各々の前記第1及び第2誘導回路が各々の第1及び第2巻線を有する場合には、両巻線は、誘導結合される必要がある。各々の前記第1及び第2誘導回路が同一巻線の各々の第1及び第2部分を有する場合には、両部分は、誘導結合されるだろう。両部分は、前記巻線の同じ部分又は部分的に重なる異なる部分又は重ならない異なる部分であり得る。
前記電源の実施例は、前記トリガ回路が、前記第2誘導回路に存在する電圧信号を検出し、検出結果に応じて、前記制御回路を前記モードのうちの1つのモードにするための制御信号を生成するための集積回路を有する、又は前記トリガ回路が、前記第2誘導回路に存在する電圧信号を検出するための検出回路と、前記検出回路からの検出結果に応じて、前記制御回路を前記モードのうちの1つのモードにするための制御信号を生成するための生成回路とを有することによって、規定される。集積回路は、より多くのコストがかかるかもしれないが、より少ない空間しか必要としないかもしれず、検出回路及び生成回路は、より少ないコストしかかからないかもしれないが、より多くの空間を必要とする。
第2の態様によれば、上で規定されているような前記電源を有し、前記照明回路と前記コンデンサ回路との前記組み合わせを更に有する装置が提供される。
前記装置の実施例は、前記照明回路が、発光ダイオード回路を有することによって、規定される。発光ダイオード回路は、如何なる種類の、如何なる方法で組み合わされた1つ以上の発光ダイオードも有する。
第3の態様によれば、照明回路とコンデンサ回路との組み合わせに供給するための電源を動作させるための方法が提供され、前記電源は、
− 電源回路から第1電力量を受け取るための第1誘導回路と、
− 前記組み合わせに第2電力量を供給するための、前記第1誘導回路に結合される第2誘導回路と、
− 前記第2電力量を制御するための制御回路とを有し、前記方法は、前記制御回路を、時間間隔に等しい第1持続期間を持つ第1モードにするステップを有し、前記制御回路は、前記第1モードにおいて、前記組み合わせに供給するために供給電流信号を案内し、その後、前記コンデンサ回路の電荷を減らすために放電電流信号を案内するよう構成され、前記制御回路の第2モードにおいて、前記放電電流信号が流れるのを防止するよう構成される。
洞察は、電力は、照明回路とコンデンサ回路との組み合わせに供給されることができ、前記コンデンサ回路から電力が取り出されることができるというものである。基本的なアイデアは、制御回路の第1モードにおいては、前記組み合わせに供給するために供給電流信号が案内されるべきであり、その後、前記コンデンサ回路を部分的に又は完全に放電させるために放電電流信号が案内されるべきであるというもの、及び前記制御回路の第2モードにおいては、この放電電流信号が流れることは防止されるべきであるというものである。
改善された電源を提供するという課題は解決された。他の利点は、前記制御回路、前記トリガ回路及びトリガ駆動アルゴリズムが、実現し易いこと、並びに前記電源が、低コストで、単純で、ロバストであることである。
下記の実施例を参照して、本発明のこれら及び他の態様を説明し、明らかにする。
電源の実施例を示す。 トリガ回路の実施例を示す。 深い減光モードにおける波形を示す。 通常減光モードにおける波形を示す。 検出回路の実施例を示す。 生成回路の実施例を示す。
図1には、電源1の実施例が示されている。電源1は、図示されていない電源回路から第1電力量を受け取るための第1誘導回路11を有する。第1誘導回路11の一方の端部は、場合により他の回路を介して、且つ/又は場合により調光器を介して、電源回路に接続されるものである。第1誘導回路11の他方の端部は、電界効果トランジスタなどのスイッチ回路17の第1主電極(ドレイン)に結合される。スイッチ回路17の第2主電極(ソース)は、抵抗器18を介して接地に結合される。この例示的な事例においては、第1電力量は、電力パルスを有する。電力パルスの周期及び幅は、スイッチ回路17の制御電極(ゲート)に供給される制御信号を介して、制御され得る。
電源1は、この例示的な事例においては第1誘導回路11に誘導結合されている第2誘導回路12を更に有する。第1誘導回路11は、第1巻線を有し、第2誘導回路12は、第2巻線を有し、両巻線は、誘導結合されている。他の例においては、各々の第1及び第2誘導回路11、12が、同一巻線の各々の第1及び第2部分を有してもよく、その場合、前記第1及び第2部分自体が誘導結合されている。
第2誘導回路12は、照明回路21と、コンデンサ回路22との並列組み合わせ2に第2電力量を供給する。電源1は、第2電力量を制御するための制御回路13と、制御回路13を、或る時間間隔と等しい第1持続期間を持つ第1モードにするためのトリガ回路14とを更に有する。第2誘導回路12の一方の端部は、組み合わせ2の一方の端部に結合される。第2誘導回路12の他方の端部は、制御回路13の第1主電極、及びトリガ回路14の入力部に結合される。制御回路13の第2主電極は、接地に結合される。トリガ回路14の出力部は、制御回路13の制御電極に結合される。並列組み合わせ2の他方の端部も、接地に結合される。
制御回路3は、第1モードにおいて、組み合わせ2に供給するために供給電流信号を案内し、その後、コンデンサ回路22の電荷を減らすために放電電流信号を案内するよう構成され、制御回路13の第2モードにおいて、放電電流信号が流れるのを防止するよう構成される。
好ましくは、制御回路13は、トランジスタ15と、ダイオード16との並列組み合わせを有する。トランジスタ15は、電界効果トランジスタを有してもよく、ダイオード16は、電界効果トランジスタの寄生逆方向ダイオードを有してもよい。第1モードは、トランジスタ15の導通モードを有してもよく、第2モードは、トランジスタ15の非導通モードを有してもよい。制御回路13の第1及び第2主電極は、トランジスタ15の第1及び第2主電極(ドレイン及びソース)であってもよく、制御回路13の制御電極は、トランジスタ15の制御電極(ゲート)であってもよい。トランジスタ15は、導通モードにおいては、供給電流信号及び放電電流信号を伝導し得る。トランジスタ15が導通していないときには、ダイオード16が、供給電流信号を伝導し得る。ダイオード16は、供給電流信号と放電電流信号とは反対方向に流れるという事実により、放電電流信号を伝導することはできない。供給電流信号は、第2誘導回路12から、組み合わせ2を通って、制御回路13を通って(導通時のトランジスタ15を通って又はダイオード16を通って)、第2誘導回路12に戻るよう、流れる。放電電流信号は、コンデンサ回路22から、(第2誘導回路12を充電しながら)第2誘導回路12を通って、(トランジスタ15が導通している場合にだけ)制御回路13を通って、コンデンサ回路22に戻るよう、流れる。
好ましくは、前記時間間隔の長さは、例えば固定値のような実質的に固定された値を持ち得る。電力パルスは、前記時間間隔より長い周期を持ち得る。トリガ回路14は、図3及び4を参照して更に述べるように、電力パルスの端部の検出に応じて、制御回路13を第1モードにするよう構成され得る。
好ましくは、電源1は、通常減光モードと、深い減光モードとを持ち得る。制御回路13は、深い減光モードにおいては、第1モードにおいて、供給電流信号を案内し、その後、放電電流信号を案内するよう構成され、第2モードにおいて、放電電流信号が流れるのを防止するよう構成されてもよく、制御回路13は、通常減光モードにおいては、第1モードにおいて、供給電流信号だけを案内するよう構成され、第2モードにおいて、第2モードの第2持続期間の多くても一部の間、供給電流信号だけを案内するよう構成されてもよい。図3及び4を参照して更に述べるように、電源1は、しきい値より小さい電力パルス幅に応じて、深い減光モードに入るよう構成され、電源1は、しきい値より大きい電力パルス幅に応じて、通常減光モードに入るよう構成される。第1モードの第1持続期間(前記時間間隔)及び第2モードの第2持続期間の合計は、通常、電力パルスの周期と等しいだろう。
図1においては、トリガ回路14は、例えば、第2誘導回路12に存在する電圧信号を検出し、検出結果に応じて、制御回路13を前記モードのうちの1つのモードにするための制御信号を生成するための集積回路を有する。
図2には、トリガ回路14の実施例が示されている。このトリガ回路14は、このトリガ回路14が、第2誘導回路12に存在する電圧信号を検出するための検出回路31と、検出回路31からの検出結果に応じて、制御回路13を前記モードのうちの1つのモードにするための制御信号を生成するための生成回路51とを有する点で、上記の集積回路と異なる。検出回路31は、図5に示され、図5を参照して記述されており、生成回路51は、図6に示され、図6を参照して記述されている。
図3には、深い減光モードにおける波形が示されている。波形Aは、一方の第1誘導回路11及びスイッチ回路17の間と、他方の接地との間に存在する電圧信号に対応する。時間長TPPの間、波形Aは、スイッチ回路17が導通モードにあるという事実により、最小限の値を持ち、電力パルスが存在する。波形Bは、一方の第2誘導回路12及び制御回路13の間と、他方の接地との間に存在する電圧信号に対応する。この電圧信号は、トリガ回路14のための入力信号である。明らかに、波形Aが最大であるとき、波形Bは最小であり、逆の場合も同じである。これは、電力パルスの端部の検出に応じて制御回路13を第1モードにするトリガ回路14をもたらす。
波形Cは、制御回路13を前記モードのうちの1つのモードにするためにトリガ回路14によって生成される制御信号に対応する。ここでは、波形Cは、遅延及び遷移期を無視する場合、電力パルスの間、ゼロ値を持つ。波形Cは、続いて起こる2つの電力パルスの間に最大値を持つ。この最大値の持続期間は、実質的に固定された値を持つ長さを有する前記時間間隔(第1モードの第1持続期間)に等しい。波形Dは、第2誘導回路12と組み合わせ2との間を流れる電流信号に対応する。明らかに、時間長TSUPの間、波形Dは、(破線より上に位置する)正の値を持ち、これは、供給電流信号が、第2誘導回路12から組み合わせ2へ流れていることを意味する。時間長TDISの間、波形Dは、(破線より下に位置する)負の値を持ち、これは、放電電流信号が、コンデンサ回路22から第2誘導回路12へ流れていることを意味する。
図4には、通常減光モードにおける波形が示されている。この場合もまた、波形Aは、一方の第1誘導回路11及びスイッチ回路17の間と、他方の接地との間に存在する電圧信号に対応する。時間長TPPの間、波形Aは、スイッチ回路17が導通モードにあるという事実により、最小限の値を持ち、電力パルスが存在する。波形Bは、一方の第2誘導回路12及び制御回路13の間と、他方の接地との間に存在する電圧信号に対応する。この電圧信号は、トリガ回路14のための入力信号である。明らかに、波形Aが最大であるとき、波形Bは最小であり、逆の場合も同じである。これは、電力パルスの端部の検出に応じて制御回路13を第1モードにするトリガ回路14をもたらす。
この場合もまた、波形Cは、制御回路13を前記モードのうちの1つのモードにするためにトリガ回路14によって生成される制御信号に対応する。ここでは、波形Cは、遅延及び遷移期を無視する場合、電力パルスの間、及び続いて起こる2つの電力パルスの間の時間の一部の間、ゼロ値を持つ。波形Cは、続いて起こる2つの電力パルスの間の時間の残りの部分の間、最大値を持つ。この最大値の持続期間は、実質的に固定された値を持つ長さを有する前記時間間隔(第1モードの第1持続期間)に等しい。明らかに、図3及び4において、この最大値のこの持続期間は同じである。波形Dは、第2誘導回路12及び組み合わせ2を通って流れる電流信号に対応する。明らかに、時間長TSUPの間、波形Dは、(破線より上に位置する)正の値を持ち、これは、供給電流信号が、第2誘導回路12から組み合わせ2へ流れていることを意味する。ここでは、波形Dは、(破線より下に位置する)負の値を持たず、これは、放電電流信号が、ここを流れないことを意味する。
従って、図3(深い減光)と比べて、図4(通常減光)においては、TPPが増大されており、より多くの第1電力量が第1誘導回路11に供給され、より多くの第2電力量が組み合わせ2に供給され、結果として、供給電流信号は、より大きい最大振幅及びより長い持続期間を得ており、放電電流信号は、もはや生じていない。図3(深い減光)においては、組み合わせ2に供給されるような第2電力量は、供給電流信号を介して組み合わせ2に供給される電力量と、放電電流信号を介してコンデンサ回路22から取り出されるような電力量との間の差に等しいという事実により、照明回路21は、低周波リップルを経験せずに、低い出力レベルを経験する。これは、大きな技術的利点である。
図5には、検出回路31の実施例が示されている。抵抗器32と、抵抗器33及びコンデンサ34の直列組み合わせとの並列組み合わせが、一方の端部において、入力信号を受信する。その他方の端部は、(電界効果)トランジスタ37の制御電極(ゲート)に結合されると共に、抵抗器35とツェナーダイオード35との並列組み合わせを介して接地に結合される。トランジスタ37の第1主電極(ドレイン)は、抵抗器38、41及び42の一方の端部、並びに比較器44の非反転入力部に結合される。抵抗器41の別の端部及びトランジスタ37の第2主電極(ソース)は、接地に結合される。抵抗器38の別の端部は、ダイオード39を介して、抵抗器40の一方の端部、及び比較器44の反転入力部に結合される。抵抗器40及び42の他方の端部は、補助給電信号を受信するための端子60に結合される。比較器44の反転入力部は、更に、コンデンサ43を介して接地に結合される。比較器44の非反転入力部は、更に、抵抗器45を介して、検出結果を備える信号を供給する比較器44の出力部に結合される。端子60は、更に、コンデンサ46を介して接地に結合される。
図6には、生成回路51の実施例が示されている。(バイポーラ)トランジスタ52及び53の制御電極(ベース)が、検出結果を備える信号を受信すると共に、抵抗器54の一方の端部に結合される。トランジスタ52及び53の第1主電極(エミッタ)は、互いに結合されると共に、抵抗器56の一方の端部に結合される。トランジスタ52の第2主電極(コレクタ)は、接地に結合される。トランジスタ53の第2主電極(コレクタ)は、抵抗器55を介して、補助給電信号を受信するための端子60に結合される。端子60は、更に、抵抗器54の別の端部に結合されると共に、コンデンサ59を介して接地に結合される。抵抗器56の別の端部は、抵抗器58の一方の端部に結合される結合されると共に、抵抗器57を介して接地に結合される。抵抗器58の別の端部は、制御回路13を前記モードのうちの1つのモードにするための制御信号を供給する。
他の例においては、コンデンサ回路22は、電源1の一部を形成し得る。第1及び第2素子は、第3素子を介して、間接的に結合されてもよく、第3素子が間にない状態で、直接的に結合されてもよい。示されている及び記述されている実施例は、例示的な実施例でしかない。例えば、コンデンサ46及び59のうちの一方は、容易に省略され得る。別々の検出回路31及び別々の生成回路51の代わりに、1つの集積回路、2つより多くの別々の回路が導入されてもよい。
要約すると、電源1は、電源回路から第1電力量を受け取るための第1誘導回路11と、照明回路21及びコンデンサ回路22の組み合わせ2に第2電力量を供給するための第2誘導回路12と、前記第2電力量を制御するための制御回路13と、前記制御回路13を、時間間隔に等しい第1持続期間を持つ第1モードにするためのトリガ回路14とを有する。前記制御回路13は、前記第1モードにおいて、前記組み合わせ2に供給するために供給電流信号を案内し、その後、前記コンデンサ回路22の電荷を減らすために放電電流信号を案内し、第2モードにおいて、前記放電電流信号が流れるのを防止する。前記照明回路21は、低周波リップルを経験せずに、低い出力レベルを経験する。前記制御回路3は、電界効果トランジスタなどのトランジスタ15と、前記電界効果トランジスタの寄生逆方向ダイオードなどのダイオード16との並列組み合わせを有してもよい。前記第1/第2モードは、前記トランジスタ15の導通/非導通モードであり得る。
本発明を、図面において図示し、上記の説明において詳細に説明しているが、このような図及び説明は、説明的なもの又は例示的なものとみなされるべきであって、限定するものとみなされるべきではない。本発明は、開示されている実施例に限定されない。請求項に記載の発明を実施する当業者は、図面、明細及び添付の請求項の研究から、開示されている実施例に対する他の変形を、理解し、達成し得る。請求項において、「有する」という用語は、他の要素又はステップを除外せず、単数形表記は、複数の存在を除外しない。単に、特定の手段が、相互に異なる従属請求項において引用されているという事実は、これらの手段の組み合わせが有利になるように用いられることができないことを示すものではない。請求項におけるいかなる参照符号も、範囲を限定するものとして解釈されてはならない。

Claims (15)

  1. 照明回路とコンデンサ回路との組み合わせに供給するための電源であって、前記電源が、
    電源回路から第1電力量を受け取るための第1誘導回路と、
    前記組み合わせに第2電力量を供給するための、前記第1誘導回路に結合される第2誘導回路と、
    前記第2電力量を制御するための制御回路と、
    前記制御回路を、時間間隔に等しい第1持続期間を持つ第1モードにするためのトリガ回路とを有し、前記制御回路が、前記第1モードにおいて、前記組み合わせに供給するために供給電流信号を案内し、その後、前記コンデンサ回路の電荷を減らすために放電電流信号を案内するよう構成され、前記制御回路の第2モードにおいて、前記放電電流信号が流れるのを防止するよう構成される電源。
  2. 前記制御回路が、トランジスタとダイオードとの並列組み合わせを有する請求項1に記載の電源。
  3. 前記トランジスタが、電界効果トランジスタを有し、前記ダイオードが、前記電界効果トランジスタの寄生逆方向ダイオードを有する、又は前記トランジスタが、バイポーラトランジスタを有し、前記ダイオードが、逆方向ダイオードを有する請求項2に記載の電源。
  4. 前記第1モードが、前記トランジスタの導通モードを有し、前記第2モードが、前記トランジスタの非導通モードを有する請求項2に記載の電源。
  5. 前記時間間隔の長さが、実質的に固定された値を持つ請求項1に記載の電源。
  6. 前記第1電力量が、前記時間間隔より大きい周期を持つ電力パルスを有する請求項1に記載の電源。
  7. 前記トリガ回路が、電力パルスの端部の検出に応じて、前記制御回路を前記第1モードにするよう構成される請求項6に記載の電源。
  8. 前記電源が、通常減光モードと、深い減光モードとを持つ請求項1に記載の電源。
  9. 前記制御回路が、前記深い減光モードにおいては、前記第1モードにおいて、前記供給電流信号を案内し、その後、前記放電電流信号を案内するよう構成され、前記第2モードにおいて、前記放電電流信号が流れるのを防止するよう構成され、前記制御回路が、前記通常減光モードにおいては、前記第1モードにおいて、前記供給電流信号だけを案内するよう構成され、前記第2モードにおいて、前記第2モードの第2持続期間の多くても一部の間、前記供給電流信号だけを案内するよう構成される請求項8に記載の電源。
  10. 前記第1電力量が、電力パルスを有し、前記電源が、しきい値より小さい電力パルス幅に応じて、前記深い減光モードに入るよう構成され、前記電源が、前記しきい値より大きい前記電力パルス幅に応じて、前記通常減光モードに入るよう構成される請求項8に記載の電源。
  11. 前記第1誘導回路が、第1巻線を有し、前記第2誘導回路が、第2巻線を有し、両巻線が、誘導結合される、又は各々の前記第1及び第2誘導回路が、同一巻線の各々の第1及び第2部分を有する請求項1に記載の電源。
  12. 前記トリガ回路が、前記第2誘導回路に存在する電圧信号を検出し、検出結果に応じて、前記制御回路を前記モードのうちの1つのモードにするための制御信号を生成するための集積回路を有する、又は前記トリガ回路が、前記第2誘導回路に存在する電圧信号を検出するための検出回路と、前記検出回路からの検出結果に応じて、前記制御回路を前記モードのうちの1つのモードにするための制御信号を生成するための生成回路とを有する請求項1に記載の電源。
  13. 請求項1に記載の電源を有し、前記照明回路と前記コンデンサ回路との前記組み合わせを更に有する装置。
  14. 前記照明回路が、発光ダイオード回路を有する請求項13に記載の装置。
  15. 照明回路とコンデンサ回路との組み合わせに供給するための電源を動作させるための方法であって、前記電源が、
    電源回路から第1電力量を受け取るための第1誘導回路と、
    前記組み合わせに第2電力量を供給するための、前記第1誘導回路に結合される第2誘導回路と、
    前記第2電力量を制御するための制御回路とを有し、前記方法が、前記制御回路を、時間間隔に等しい第1持続期間を持つ第1モードにするステップを有し、前記制御回路が、前記第1モードにおいて、前記組み合わせに供給するために供給電流信号を案内し、その後、前記コンデンサ回路の電荷を減らすために放電電流信号を案内するよう構成され、前記制御回路の第2モードにおいて、前記放電電流信号が流れるのを防止するよう構成される方法。
JP2017533547A 2015-01-05 2015-12-18 深い減光のための電源 Pending JP2018502545A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15150093.1 2015-01-05
EP15150093 2015-01-05
PCT/EP2015/080528 WO2016110396A1 (en) 2015-01-05 2015-12-18 Power supply for deep dimming light

Publications (2)

Publication Number Publication Date
JP2018502545A true JP2018502545A (ja) 2018-01-25
JP2018502545A5 JP2018502545A5 (ja) 2019-01-10

Family

ID=52146408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017533547A Pending JP2018502545A (ja) 2015-01-05 2015-12-18 深い減光のための電源

Country Status (5)

Country Link
US (1) US10237930B2 (ja)
EP (1) EP3243362A1 (ja)
JP (1) JP2018502545A (ja)
CN (1) CN107113933A (ja)
WO (1) WO2016110396A1 (ja)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051411A (en) * 1976-09-02 1977-09-27 General Electric Company Discharge lamp operating circuit
DE2731373A1 (de) * 1977-07-12 1979-02-01 Bosch Gmbh Robert Zuendeinrichtung fuer brennkraftmaschinen
JPH0832160B2 (ja) * 1990-01-31 1996-03-27 三菱電機株式会社 パルス電源装置
FR2707051B1 (ja) * 1993-06-10 1996-03-08 Matsushita Electric Works Ltd
US6175195B1 (en) * 1997-04-10 2001-01-16 Philips Electronics North America Corporation Triac dimmable compact fluorescent lamp with dimming interface
US7327095B2 (en) 2000-05-24 2008-02-05 Mitsubishi Denki Kabushiki Kaisha Discharge lamp lighting apparatus
CN100420136C (zh) * 2003-09-30 2008-09-17 三垦电气株式会社 开关电源装置
JP4126558B2 (ja) * 2004-07-02 2008-07-30 サンケン電気株式会社 スイッチング電源装置
JP4876521B2 (ja) * 2005-10-13 2012-02-15 ウシオ電機株式会社 放電ランプ点灯装置
CA2775511A1 (en) * 2009-09-28 2011-03-31 Koninklijke Philips Electronics N.V. Method and apparatus providing deep dimming of solid state lighting systems
US8611109B2 (en) 2010-09-30 2013-12-17 Infineon Technologies Ag Flyback converter with an adaptively controlled rectifier arrangement
EP2538753A1 (en) * 2011-06-21 2012-12-26 Helvar Oy Ab Driver device for LEDs, and a method for providing electric current to LEDs
US8570772B2 (en) 2012-01-26 2013-10-29 Linear Technology Corporation Isolated flyback converter with efficient light load operation
US8873254B2 (en) 2012-03-12 2014-10-28 Linear Technology Corporation Isolated flyback converter with sleep mode for light load operation
US9882497B2 (en) * 2012-09-28 2018-01-30 Microchip Technology Incorporated Soft switching synchronous quasi resonant converter
RU2675793C2 (ru) * 2014-01-17 2018-12-25 Филипс Лайтинг Холдинг Б.В. Драйвер светодиодов и способ управления
US9689536B2 (en) * 2015-03-10 2017-06-27 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED tube lamp

Also Published As

Publication number Publication date
US20170359870A1 (en) 2017-12-14
WO2016110396A1 (en) 2016-07-14
EP3243362A1 (en) 2017-11-15
US10237930B2 (en) 2019-03-19
CN107113933A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
US9490716B2 (en) Isolated converter with initial rising edge PWM delay
US7638954B2 (en) Light emitting diode drive apparatus
US9504105B2 (en) On-time control for switched mode power supplies
KR20120019314A (ko) 발광소자 구동 장치
JP6273894B2 (ja) Led点灯装置及びled照明装置
JP5042536B2 (ja) 電源装置及びこれを備えた電気機器
US9655175B2 (en) Off-time control for switched mode power supplies
JP2017225248A (ja) 絶縁型のdc/dcコンバータ、それを用いた電源アダプタおよび電子機器
JP5408161B2 (ja) 自励式スイッチング電源回路
US9608527B1 (en) Overshoot prevention for deep dimming startup
US9482724B2 (en) Load detecting method and power supply device where the method is applied
KR102197271B1 (ko) 동기 정류기 구동 회로 및 이를 포함하는 전원 공급 장치
JP6171754B2 (ja) Led点灯装置及びled照明装置
JP2018502545A (ja) 深い減光のための電源
US20170324322A1 (en) Supply voltage generating circuit and switching power supply
JP6358526B2 (ja) 点灯装置および、これを用いた照明器具
JP5129208B2 (ja) スイッチング電源装置
JP2011244619A (ja) スイッチング電源装置
JP6365162B2 (ja) 電源装置および照明装置
JP2014155300A (ja) 半導体照明用電源制御回路、半導体集積回路、および、半導体照明用電源
JP5280467B2 (ja) 発光ダイオード駆動装置
JP6841134B2 (ja) 点灯装置および照明器具
JP6035769B2 (ja) 電源回路
KR101004521B1 (ko) 스위칭 모드 전력 공급장치
KR101644296B1 (ko) Led 구동용 주파수 제어 회로

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200513