JP2018501661A - 金属ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 - Google Patents

金属ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 Download PDF

Info

Publication number
JP2018501661A
JP2018501661A JP2017535785A JP2017535785A JP2018501661A JP 2018501661 A JP2018501661 A JP 2018501661A JP 2017535785 A JP2017535785 A JP 2017535785A JP 2017535785 A JP2017535785 A JP 2017535785A JP 2018501661 A JP2018501661 A JP 2018501661A
Authority
JP
Japan
Prior art keywords
region
memory cell
gate
block
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017535785A
Other languages
English (en)
Other versions
JP6611809B2 (ja
Inventor
チュン−ミン チェン
チュン−ミン チェン
マン−タン ウー
マン−タン ウー
ジェン−ウェイ ヤン
ジェン−ウェイ ヤン
チエン−シェン スー
チエン−シェン スー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of JP2018501661A publication Critical patent/JP2018501661A/ja
Application granted granted Critical
Publication of JP6611809B2 publication Critical patent/JP6611809B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

不揮発性メモリセルは、第２の導電型の第１領域と、第１の領域から離間されている第２の導電型の第２の領域とを有し、それらの間にチャネル領域を形成する、第１の導電型の基板を含む。浮遊ゲートは、第１の領域に隣接したチャネル領域の第１の部分上に配設されてそこから絶縁される。選択ゲートは、第２の領域に隣接したチャネル領域の第２の部分上に配設され、この選択ゲートは、金属材料で形成され、二酸化シリコンの層及びｈｉｇｈ−Ｋ絶縁材料の層によってチャネル領域の第２の部分から絶縁されている。制御ゲートは、浮遊ゲート上に配設されてそこから絶縁される。消去ゲートは、第１の領域上に配設されてそこから絶縁され、浮遊ゲートに横方向に隣接して配設され、そこから絶縁される。

Description

本発明は、選択ゲート、浮遊ゲート、制御ゲート、及び消去ゲートを有する不揮発性フラッシュメモリセルに関する。
選択ゲート、浮遊ゲート、制御ゲート、及び消去ゲートを有するスプリットゲート不揮発性フラッシュメモリセルは、当該技術分野において周知である。例として、米国特許第６，７４７，３１０号及び同第７，８６８，３７５号を参照されたい。浮遊ゲートの上にオーバーハングを有する消去ゲートも当業者に既知である。例として、米国特許第５，２４２，８４８号を参照されたい。これらの３つの特許は、いずれもその全体が参照によって本明細書に援用される。
二酸化シリコンは、スプリットゲート不揮発性フラッシュメモリの選択ゲートのゲート誘電体（ＷＬ（ワード線）とも呼ばれる）として使用されてきた。フラッシュメモリセルのサイズが縮小されるにつれ、ゲートキャパシタンスを増大してより高い電流駆動に対応するように、二酸化シリコンの厚さは薄くなっている。ただし、選択ゲート酸化物が２ｎｍを下回るまで削減されると、酸化物漏洩電流が有意に増加する。以下に記述するとおり、二酸化シリコンをゲートラスト、すなわち置換用金属ゲート（ＨＫＭＧ−Ｈｉｇｈ−Ｋ Ｍｅｔａｌ Ｇａｔｅ）と置換することにより、漏洩を軽減することができ、同時にセルの読み出し電流用に選択ゲートの電流駆動を拡張することができる。
したがって、メモリセルのサイズ縮小を継続しながら、メモリセルの性能を高めることが本発明の目的の１つである。
不揮発性メモリセルは、間にチャネル領域を形成する第２の導電型の第１の領域及び第１の領域から離間した第２の導電型の第２の領域と、第１の領域に隣接したチャネル領域の第１の部分上に配設されてそこから絶縁された浮遊ゲートと、第２の領域に隣接したチャネル領域の第２の部分上に配設された選択ゲートであって、金属材料で形成され、二酸化シリコンの層及びｈｉｇｈ−Ｋ（高誘電率）絶縁材料の層によってチャネル領域の第２の部分から絶縁されている選択ゲートと、浮遊ゲート上に配設されてそこから絶縁された制御ゲートと、第１の領域上に配設されてそこから絶縁され、浮遊ゲートに横方向に隣接して配設され、そこから絶縁された消去ゲートと、を有する、第１の導電型の基板を含む。
不揮発性メモリセルを形成する方法は、第１の導電型の基板内に、第２の導電型の、離間した第１及び第２の領域を形成することと、それらの間にチャネル領域を画定することと、第１の領域に隣接したチャネル領域の第１の部分上に配設されてそこから絶縁された浮遊ゲートを形成することと、浮遊ゲート上に配設されてそこから絶縁された制御ゲートを形成することと、第２の領域に隣接したチャネル領域の第２の部分上に配設されてそこから絶縁されたポリシリコンの第１のブロックを形成することと、第１の領域上に配設されてそこから絶縁され、浮遊ゲートに横方向に隣接して配設され、そこから絶縁された、ポリシリコンの第２のブロックを形成することと、ポリシリコンの第１のブロックを除去して、ポリシリコンの第１のブロックを金属材料のブロックと置換することと、金属材料のブロックと、二酸化シリコンの層及びｈｉｇｈ−Ｋ絶縁材料の層を含むチャネル領域の第２の部分との間に絶縁層を形成することと、を含む。
本発明の他の目的及び特徴は、明細書、特許請求の範囲、添付の図面を見直すことにより明らかになるであろう。
本発明のメモリセルを形成する工程を示す、横断面図である。 本発明のメモリセルを形成する工程を示す、横断面図である。 本発明のメモリセルを形成する工程を示す、横断面図である。 本発明のメモリセルを形成する工程を示す、横断面図である。 本発明のメモリセルを形成する工程を示す、横断面図である。 本発明のメモリセルを形成する工程を示す、横断面図である。 本発明のメモリセルを形成する工程を示す、横断面図である。 本発明のメモリセルを形成する工程を示す、横断面図である。 本発明のメモリセルを形成する工程を示す、横断面図である。 本発明のメモリセルを形成する工程を示す、横断面図である。 本発明のメモリセルを形成する工程を示す、横断面図である。 本発明のメモリセルを形成する工程を示す、横断面図である。 本発明のメモリセルを形成する工程を示す、横断面図である。 本発明のメモリセルの別の実施形態を形成する工程を示す、横断面図である。 本発明のメモリセルの別の実施形態を形成する工程を示す、横断面図である。 本発明のメモリセルの別の実施形態を形成する工程を示す、横断面図である。 本発明のメモリセルの別の実施形態を形成する工程を示す、横断面図である。 本発明のメモリセルの第２の別の実施形態を形成する工程を示す、横断面図である。 本発明のメモリセルの第２の別の実施形態を形成する工程を示す、横断面図である。
図１Ａ〜１Ｍを参照すると、選択ゲート及び消去ゲートが高導電性の金属材料で形成されているメモリセルを作製するためのプロセスにおける工程の横断面図が示されている。本プロセスは、二酸化シリコン（酸化物）１２の層をＰ型単結晶シリコンの基板１０の上に形成することから始める。その後、図１Ａに示すように、ポリシリコン（又はアモルファスシリコン）の第１の層１４が、二酸化シリコンの層１２上に形成される。ポリシリコンの第１の層１４は、その後、図１Ａの図に垂直の方向にパターン化される。
二酸化シリコン（又は更には、ＯＮＯ（酸化物、窒化物、酸化物）などの複合層）などの別の絶縁層１６は、ポリシリコンの第１の層１４上に形成される。次に、ポリシリコンの第２の層１８が、酸化物層１６上に形成される。別の絶縁層２０は、ポリシリコンの第２の層１８上に形成され、その後のドライエッチング中のハードマスクとして使用される。好ましい実施形態では、層２０は窒化ケイ素２０ａ、二酸化シリコン２０ｂ、及び窒化ケイ素２０ｃを含む複合層である。この結果得られた構造を図１Ｂに示す。ハードマスクは、酸化シリコン２０ｂ及び窒化ケイ素２０ｃの複合層であり得る。ハードマスクはまた、厚い窒化ケイ素層２０ａで形成され得る。
フォトレジスト材料（図示せず）が構造上にコーティングされ、フォトレジスト材料の選択された部分を露出させるマスキング工程が実行される。フォトレジストは発達し、そのフォトレジストをマスクとして使用して、構造がエッチングされる。特に、複合層２０、ポリシリコンの第２の層１８、絶縁層１６は、ポリシリコンの第１の層１４が露出されるまで異方性エッチングされる。この結果得られた構造を図１Ｃに示す。２つの「積層体」Ｓ１及びＳ２だけが示されるが、互いに分離しているこうした多数の「積層体」が存在することは明らかである。
二酸化シリコン２２が構造上に形成される。この後に、窒化ケイ素層２４が形成される。窒化ケイ素２４は、積層体Ｓ１及びＳ２のそれぞれの周囲に（二酸化シリコン２２及び窒化ケイ素２４の混合である）複合スペーサ２６を残して異方性エッチングされる。スペーサの形成は、当該技術分野において既知であり、構造の輪郭上で材料の堆積の後、異方性エッチング処理を伴い、材料は、構造の水平面から除去される一方で、材料は、（丸みを帯びた上面を有する）構造の垂直に配向した表面上に大部分はそのまま残存する。この結果得られた構造を図１Ｄに示す。
酸化物の層が構造上に形成され、その後、積層体Ｓ１及びＳ２の周囲に酸化物のスペーサ３０を残して異方性エッチングされる。フォトレジスト２８は、積層体Ｓ１とＳ２との間、及び他の代替の対の積層体Ｓ１とＳ２との間の領域上に形成される。この議論のために、積層体Ｓ１とＳ２との間の領域を「内側領域」と呼び、内側領域の外側の領域（すなわち、積層体Ｓ１及びＳ２の隣接した対の間）を「外側領域」と呼ぶ。外側領域の露出されたスペーサ３０が、等方性エッチングによって除去される。この結果得られた構造を図１Ｅに示す。
フォトレジスト２８が除去された後、内側領域及び外側領域の第１のポリシリコン１４の露出された部分（exposed portions first polysilicon 14）が異方性エッチングされる。酸化物層１２の一部も、ポリオーバーエッチング中にエッチング（除去）されることになる。残りの酸化物のより薄い層は、基板１０の損傷を防止するため、好ましくは基板１０上に滞留することになる。この結果得られた構造を図１Ｆに示す。
酸化物の層が構造上に形成され、その後、積層体Ｓ１及びＳ２の周囲に酸化物のスペーサ３１と、基板３４上に酸化物の層３３を残して異方性エッチングされる。別の酸化物層が構造上に形成され、スペーサ３１及び層３３が厚化される。次に、フォトレジスト材料３２がコーティングされ、積層体Ｓ１とＳ２との間の内側領域に開口部を残してマスクされる。再度、図１Ｅに示す図面と同様に、フォトレジストは他の代替の対の積層体間にある。この結果得られた構造がイオン注入３４（すなわち、基板１０の露出した部分内へ）の対象となる。次に、積層体Ｓ１及びＳ２に隣接した酸化物スペーサ３１及び内側領域の酸化物層３３は、例えばウェットエッチングによって除去される。この結果得られた構造を図１Ｇに示す。
積層体Ｓ１及びＳ２の外側領域のフォトレジスト材料３２は除去される。高温熱焼成工程が、イオン注入３４を活性化するため、かつ、ソース接合部（すなわち、第１、つまりソース領域３４）を形成するために適用される。二酸化シリコン３６は、至る所に形成される。この構造は、再度フォトレジスト材料３８によって覆われ、積層体Ｓ１及びＳ２の外側領域を露出させ、積層体Ｓ１とＳ２との間の内側領域を覆うフォトレジスト材料３８を残すマスキング工程が実行される。酸化物異方性エッチングとその後の等方性ウェットエッチングとが実行されて、積層体Ｓ１及びＳ２の外側領域から酸化物３６及び酸化物３３が除去され、また、おそらくは積層体Ｓ１及びＳ２の外側領域の酸化物スペーサ３１の厚さが削減される。この結果得られた構造を図１Ｈに示す。
フォトレジスト材料３８が除去された後、絶縁層４０が構造上に形成される。好ましくは、絶縁層は、界面層（ＩＬ）として薄い酸化物からなる第１の層及びｈｉｇｈ−Ｋ材料（すなわち、ＨｆＯ2、ＺｒＯ2、ＴｉＯ2、Ｔａ2Ｏ5、その他の適切な材料などの酸化物の誘電率を超える誘電率Ｋを有する）からなる第２の層を含む。ＩＬの厚さは、スプリットゲートフラッシュセルの選択ゲートに対応する異なる閾値電圧を得るために変えてもよい。ゲート誘電体上の水分制御を拡張するため、任意の熱処理を続けて行ってもよい。後続の処理工程においてｈｉｇｈ−Ｋ材料を損傷から保護するため、ＴｉＮ、ＴａＮ、ＴｉＳｉＮなどのキャッピング層を構造上に堆積させてもよい。次に、ポリシリコンが構造上に堆積され、その後、ＣＭＰエッチングされ、その結果、積層体Ｓ１及びＳ２の内側領域にポリシリコンのブロック４２と、積層体Ｓ１及びＳ２の外側領域にポリシリコンのブロック４４が生じる。この結果得られた構造を図１Ｉに示す。
Ｎ＋ポリプレ注入が実行され得る。その後にフォトレジストコーティング、マスク露光、及び選択的除去が行われ、その後に選択的ポリエッチングが行われて、ポリブロック４４の一部が除去される（それにより、残りのポリブロック４４は、最終的な選択ゲートに対して適切にサイズ設定される）。ＬＤＤ注入は、ポリブロック４４に隣接する基板１０の露出された部分で実行される。酸化物堆積及び窒化物堆積、その後に窒化物エッチングが実行されて、ポリブロック４４の周囲に酸化物４８及び窒化物５０の絶縁スペーサ４６が形成される。次に、Ｎ＋注入及び焼成が実行されて、基板１０内に第２（ドレイン）領域５２が形成される。この結果得られた構造を図１Ｊに示す。
金属化プロセスが実行されて、基板１０の露出された部分（exposed portions substrate 10）（第２の領域５２の表面部分沿い）にシリサイド５４が形成される。シリサイドは、ポリブロック４２、４４の露出した上面上にも形成される。窒化物の層５６が構造上に形成され、その後、層間誘電体（ＩＬＤ）材料５８が形成される。次に、ＣＭＰエッチングが実行されて、ポリブロック４２及び４４より上の窒化物５６及びＩＬＤ ５８が除去される（これらのポリブロック上のシリサイドも除去される）。この結果得られた構造を図１Ｋに示す。
次に、ポリエッチングが実行されて、開放されたトレンチを残したまま、ポリブロック４２及び４４が除去される。ＴｉＡｌＮ1-xなどの仕事関数金属ゲート材料６０が、構造上に堆積される。この仕事関数は、酸素空格子点又は窒素濃度を変更することによって、更に調整することができる。スプリットゲートフラッシュの選択ゲート閾値電圧は、仕事関数の調整を介して調節される。金属（例えば、アルミニウム、Ｔｉ、ＴｉＡｌＮ、ＴａＳｉＮなど）の厚い層が構造上に堆積され、その後、第１の領域３４上のトレンチを充填する金属ブロック６２と、第２の領域５２に隣接したトレンチを充填する金属ブロック６４とを残して、ＣＭＰエッチバックが実行される。メモリセルの性能を最適化するため、後金属熱処理が適用されてもよい。この結果得られた構造を図１Ｌに示す。絶縁層４０の一部として、ＨｆＯ2、ＺｒＯ2、ＴｉＯ2などのｈｉｇｈ−Ｋ材料の層を形成することは、図１Ｌに関する先の記述の代わりに、層６０を形成する直前に形成され得ることに留意されたい。
絶縁層６６（例えば、ＩＬＤ）が構造上に形成される。適切なフォトレジストコーティング、マスク露光、選択的フォトレジストエッチング、及びＩＬＤエッチングを使用して、シリサイド５４まで、また、これを露出させる接触開口部が、ＩＬＤ層６６を介して形成される。接触開口部には、適切な堆積及びＣＭＰエッチングを使用して導電材料（例えば、タングステン）が充填されて、電気接点６８が形成される。次に、金属接触線７０がＩＬＤ層６６上に形成され、電気接点６８と接触する。この結果得られた構造を図１Ｍに示す。
図１Ｍに示すように、メモリセルは、共通の第１の領域３４及び共通の消去ゲート６２を共用して２つ１組で形成される。それぞれのメモリセルは、第１の領域３４と第２の領域５２との間に延在するチャネル領域７２を含み、浮遊ゲート１４の下に配設された第１の部分と、選択ゲート６４の下に配設された第２の部分と、を有する。制御ゲート１８は、浮遊ゲート１４上に配設される。金属で形成されている消去ゲート６２及び選択ゲート６４と、接点６８を第２の領域に接続するシリサイド５４とを、選択ゲート６４の下に酸化物及びｈｉｇｈ−Ｋ被膜で形成された絶縁層４０と共に有することによって、メモリセルの速度及び性能が、選択ゲートの下のゲート誘電体として従来のポリシリコンゲート及び従来の酸化物を有するメモリセルよりも拡張される。
図２Ａ〜２Ｄに別の実施形態を示すが、ここでは、注記がある場合を除いて、図１Ａ〜１Ｍに関して上述した同一の処理工程が実行される。図１Ｈの構造から始まり、図１Ｉに関する上述のプロセス工程に関して、フォトレジスト材料３８が除去された後、かつ絶縁層４０が構造上に形成された後は、図２Ａに示すように、フォトレジスト７６が積層体Ｓ１及びＳ２の外側領域上に形成され得、エッチングが実行されて、積層体Ｓ１及びＳ２の内側領域の絶縁層４０のｈｉｇｈ−Ｋ材料の層が除去される（ただし、選択ゲートが形成される場所の下には、絶縁層４０のｈｉｇｈ−Ｋ材料の層が維持される）。
図１Ｉに関して上述した残りの処理が完了した後は、ポリブロック上にフォトレジスト７８が形成され、その後、図２Ｂに示すように、ポリエッチングが行われてポリブロック４２の上面が陥凹する。次に、上の１Ｋに関するシリサイド５４、窒化物５６、及びＩＬＤ ５８の形成を介して、上述のように構造が処理される。ただし、ポリブロック４２は陥凹されるため、結果として図２Ｃに示すように、シリサイド５４はポリブロック４２上に残存し、窒化物５６及びＩＬＤ ５８はポリブロック４２上に形成される。次に、上述のように残りの処理工程が実行され、結果として図２Ｄに示す最終構造となる。ポリブロック４２は、ポリブロック４４を除去するポリエッチングから保護されるため、ポリブロック４２は、消去ゲートとしてそのまま残存する。更に、その導電性は、その上面上のシリサイド５４の形成によって拡張される。したがって、この実施形態は、金属選択ゲート６４をシリサイドで強化されたポリシリコン消去ゲート４２に結合する。また、消去ゲート４２と浮遊ゲート１４との間のｈｉｇｈ−Ｋ被膜を除去して、それらの値のトンネル酸化物の厚さをより適切に制御する。
図３Ａ〜３Ｂは、第２の別の実施形態を示すが、ここでは注記がある場合を除いて、図１Ａ〜１Ｍに関して上述した同一の処理工程が実行される。この実施形態は、図２Ａの構造を形成するための同一の処理から始まり、積層体Ｓ１及びＳ２の内側領域のｈｉｇｈ−Ｋ材料の層が除去される。次に、図１Ｉ〜１Ｍに関して上述した残りの処理工程が実行されるが、図３Ａに示すように、ポリブロック４２及び４４を除去するために使用されるポリエッチングの前に、フォトレジスト８０がポリブロック４２上に形成されてその除去が防止される点を除く。ポリブロック４２は、ポリブロック４４を除去するポリエッチングから保護されるため、ポリブロック４２は、消去ゲートとして完全にそのまま残存する。次に、図１Ｋ〜１Ｍに関して上述したように残りの処理工程が実行され、結果として図３Ｂに示す最終構造となる。この実施形態は、金属選択ゲート６４をフルサイズのポリシリコン消去ゲート４２に結合し、消去ゲート４２と浮遊ゲート１４との間のｈｉｇｈ−Ｋ被膜が除去されて、それらの間のトンネル酸化物の厚さがより適切に制御される。
本発明は、図示された上記実施例（複数可）に限定されるものではなく、添付の特許請求の範囲にあるあらゆる全ての変形例も包含することが理解されよう。例えば、本明細書における本発明への言及は、いかなる特許請求の範囲又は特許請求の範囲の用語も限定することを意図するものではなく、代わりに特許請求の範囲の１つ、又は２つ以上によって網羅され得る１つ、又は２つ以上の特徴に言及するにすぎない。上述の材料、プロセス、及び数値例は、単なる例示であり、請求項を限定するものと見なされるべきではない。更に、特許請求の範囲及び明細書を見てわかるように、全ての方法のステップが例示又は請求した正確な順序で実施される必要はなく、むしろ任意の順序で本発明のメモリセルの適切な形成が可能である。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。
本明細書で使用される場合、「の上に（over）」及び「の上に（on）」という用語は両方とも、「の上に直接」（中間物質、要素、又は空間がそれらの間に何ら配置されない）と、「の上に間接的に」（中間物質、要素、又は空間がそれらの間に配置される）と、を包括的に含むことに留意するべきである。同様に、「隣接した」という用語は「直接隣接した」（中間物質、要素、又は空間がそれらの間に何ら配置されない）、及び「間接的に隣接した」（中間物質、要素、又は空間がそれらの間に配置される）を含み、「取付けられた」は、「直接取付けられた」（中間物質、要素、又は空間がそれらの間に何ら配置されない）、及び「間接的に取付けられた」（中間物質、要素、又は空間がそれらの間に配置される）を含み、「電気的に結合された」は、「直接電気的に結合された」（中間物質、又は要素がそれらの間で要素を電気的に連結しない）、及び「間接的に電気的に結合された」（中間物質、又は要素がそれらの間で要素を電気的に連結する）を含む。例えば、要素を「基板の上に」形成することは、その要素を基板の上に直接、中間材料／要素をそれらの間に何ら伴わずに、形成すること、並びにその要素を基板の上に間接的に、１つ以上の中間材料／要素をそれらの間に伴って、形成することを含み得る。

Claims (20)

  1. 不揮発性メモリセルであって、
    第１の導電型の基板であって、第２の導電型の第１領域と、前記第１の領域から離間している前記第２の導電型の第２の領域と、を有し、それらの間にチャネル領域を形成する、第１の導電型の基板と、
    前記第１の領域に隣接した前記チャネル領域の第１の部分上に配設され、そこから絶縁された浮遊ゲートと、
    前記第２の領域に隣接した前記チャネル領域の第２の部分上に配設された選択ゲートであって、金属材料で形成され、二酸化シリコンの層及びｈｉｇｈ−Ｋ絶縁材料の層によって前記チャネル領域の前記第２の部分から絶縁されている選択ゲートと、
    前記浮遊ゲート上に配設されてそこから絶縁された制御ゲートと、
    前記第１の領域上に配設されてそこから絶縁され、前記浮遊ゲートに横方向に隣接して配設され、そこから絶縁された消去ゲートと、を含む、不揮発性メモリセル。
  2. 前記ｈｉｇｈ−Ｋ絶縁材料が、ＨｆＯ2、ＺｒＯ2、及びＴｉＯ2のうちの少なくとも１つである、請求項１に記載のメモリセル。
  3. 前記消去ゲートが金属材料で形成されている、請求項１に記載のメモリセル。
  4. 前記消去ゲートがポリシリコン材料で形成されている、請求項１に記載のメモリセル。
  5. 前記消去ゲートの上面上に配設されたシリサイドを更に含む、請求項４に記載のメモリセル。
  6. 前記選択ゲートの上面が、前記基板上の、前記消去ゲートの前記上面より高い位置にある、請求項５に記載のメモリセル。
  7. 前記第２の領域の前記基板の一部に配設されたシリサイドを更に含む、請求項１に記載のメモリセル。
  8. 前記消去ゲートが、二酸化シリコンによって及びｈｉｇｈ−Ｋ絶縁材料の層によって前記浮遊ゲートから絶縁されている、請求項１に記載のメモリセル。
  9. 前記選択ゲートの底面及び側面に沿って延在する仕事関数金属層を更に含む、請求項１に記載のメモリセル。
  10. 前記選択ゲートの底面及び側面に沿って延在する仕事関数金属層と、
    前記消去ゲートの底面及び側面に沿って延在する仕事関数金属層と、を更に含む、請求項３に記載のメモリセル。
  11. 不揮発性メモリセルを形成する方法であって、
    第１の導電型の基板内に、第２の導電型の、離間した第１の領域及び第２の領域を形成することであって、それらの間にチャネル領域を画定する、ことと、
    前記第１の領域に隣接した前記チャネル領域の第１の部分上に配設されてそこから絶縁された浮遊ゲートを形成することと、
    前記浮遊ゲート上に配設されてそこから絶縁された制御ゲートを形成することと、
    前記第２の領域に隣接した前記チャネル領域の第２の部分上に配設され、そこから絶縁された第１のポリシリコンのブロックを形成することと、
    前記第１の領域上に配設されてそこから絶縁され、前記浮遊ゲートに横方向に隣接して配設され、そこから絶縁された、第２のポリシリコンのブロックを形成することと、
    前記第１のポリシリコンのブロックを除去して、前記第１のポリシリコンのブロックを金属材料のブロックに置換することと、
    前記金属材料のブロックと、二酸化シリコンの層及びｈｉｇｈ−Ｋ絶縁材料の層を構成する前記チャネル領域の前記第２の部分との間に絶縁層を形成することと、を含む、方法。
  12. 前記ｈｉｇｈ−Ｋ絶縁材料が、ＨｆＯ2、ＺｒＯ2、及びＴｉＯ2のうちの少なくとも１つである、請求項１１に記載の方法。
  13. 前記第２のポリシリコンのブロックを除去して、前記第２のポリシリコンのブロックを第２の金属材料のブロックに置換することを更に含む、請求項１１に記載の方法。
  14. 前記第１のポリシリコンのブロックを除去すること及び前記第２のポリシリコンのブロックを除去することが同一の処理工程において実行され、
    前記第１のポリシリコンのブロックを置換すること及び前記第２のポリシリコンのブロックを置換することが同一の処理工程において実行される、請求項１３に記載の方法。
  15. 前記第２のポリシリコンのブロックの上面上にシリサイドを形成することを更に含む、請求項１１に記載の方法。
  16. 前記材料の金属ブロックの上面が、前記基板上の、前記第２のポリシリコンのブロックの前記上面よりも高い位置にある、請求項１５に記載の方法。
  17. 前記第２の領域の前記基板の一部分上にシリサイドを形成することを更に含む、請求項１１に記載の方法。
  18. 前記第２のポリシリコンのブロックが、二酸化シリコンによって及びｈｉｇｈ−Ｋ絶縁材料の層によって前記浮遊ゲートから絶縁されている、請求項１１に記載の方法。
  19. 前記金属材料のブロックの底面及び側面に沿って延在する仕事関数金属層を形成することを更に含む、請求項１１に記載の方法。
  20. 前記金属材料のブロックの底面及び側面に沿って延在する仕事関数金属層を形成することと、
    前記第２の金属材料のブロックの底面及び側面に沿って延在する仕事関数金属層を形成することと、を更に含む、請求項１３に記載の方法。
JP2017535785A 2015-01-05 2015-12-08 金属ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 Active JP6611809B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/589,650 US9379121B1 (en) 2015-01-05 2015-01-05 Split gate non-volatile flash memory cell having metal gates and method of making same
US14/589,650 2015-01-05
PCT/US2015/064534 WO2016111796A1 (en) 2015-01-05 2015-12-08 Split gate non-volatile flash memory cell having metal gates and method of making same

Publications (2)

Publication Number Publication Date
JP2018501661A true JP2018501661A (ja) 2018-01-18
JP6611809B2 JP6611809B2 (ja) 2019-11-27

Family

ID=55069099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017535785A Active JP6611809B2 (ja) 2015-01-05 2015-12-08 金属ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法

Country Status (7)

Country Link
US (1) US9379121B1 (ja)
EP (1) EP3243220A1 (ja)
JP (1) JP6611809B2 (ja)
KR (1) KR102003624B1 (ja)
CN (1) CN107112355B (ja)
TW (1) TWI569306B (ja)
WO (1) WO2016111796A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793281B2 (en) 2015-07-21 2017-10-17 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate logic device and metal-free erase gate, and method of making same
US9634019B1 (en) 2015-10-01 2017-04-25 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate, and method of making same
US9634020B1 (en) * 2015-10-07 2017-04-25 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US9673208B2 (en) 2015-10-12 2017-06-06 Silicon Storage Technology, Inc. Method of forming memory array and logic devices
CN106653762B (zh) * 2015-10-30 2020-04-21 联华电子股份有限公司 非挥发性存储器及其制造方法
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
US10943996B2 (en) * 2016-11-29 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device including non-volatile memories and logic devices
US10325918B2 (en) 2016-11-29 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10283512B2 (en) * 2016-11-29 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10714634B2 (en) 2017-12-05 2020-07-14 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal control gates and method of making same
CN111968983B (zh) * 2019-05-20 2023-10-17 联华电子股份有限公司 存储器元件的结构及其制造方法
CN112185970B (zh) * 2019-07-02 2024-05-28 硅存储技术公司 形成分裂栅存储器单元的方法
CN114335186A (zh) * 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法
CN113013256B (zh) * 2021-02-04 2024-06-14 上海华力集成电路制造有限公司 分栅monos闪存及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059931A (ja) * 2007-08-31 2009-03-19 Toshiba Corp 不揮発性半導体記憶装置
US20090207662A1 (en) * 2008-02-20 2009-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-Transistor Non-Volatile Memory Element
US20130207174A1 (en) * 2012-02-13 2013-08-15 Taiwan Semiconductor Manafacturing Company, Ltd. Split-gate device and method of fabricating the same
JP2014522122A (ja) * 2011-08-05 2014-08-28 シリコン ストーリッジ テクノロージー インコーポレイテッド 高ｋ誘電体と金属ゲートとを有する不揮発性メモリセル
JP2014203898A (ja) * 2013-04-02 2014-10-27 ルネサスエレクトロニクス株式会社 半導体記憶装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242848A (en) 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
WO2001067517A1 (en) * 2000-03-08 2001-09-13 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing the same.
US6727545B2 (en) * 2000-09-20 2004-04-27 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
JP5503843B2 (ja) * 2007-12-27 2014-05-28 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
US8101477B1 (en) * 2010-09-28 2012-01-24 Infineon Technologies Ag Method for making semiconductor device
US9129854B2 (en) 2012-10-04 2015-09-08 Sandisk Technologies Inc. Full metal gate replacement process for NAND flash memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059931A (ja) * 2007-08-31 2009-03-19 Toshiba Corp 不揮発性半導体記憶装置
US20090207662A1 (en) * 2008-02-20 2009-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-Transistor Non-Volatile Memory Element
JP2014522122A (ja) * 2011-08-05 2014-08-28 シリコン ストーリッジ テクノロージー インコーポレイテッド 高ｋ誘電体と金属ゲートとを有する不揮発性メモリセル
US20130207174A1 (en) * 2012-02-13 2013-08-15 Taiwan Semiconductor Manafacturing Company, Ltd. Split-gate device and method of fabricating the same
JP2014203898A (ja) * 2013-04-02 2014-10-27 ルネサスエレクトロニクス株式会社 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
TWI569306B (zh) 2017-02-01
JP6611809B2 (ja) 2019-11-27
CN107112355A (zh) 2017-08-29
US20160197088A1 (en) 2016-07-07
KR102003624B1 (ko) 2019-07-24
WO2016111796A1 (en) 2016-07-14
TW201635336A (zh) 2016-10-01
KR20170101303A (ko) 2017-09-05
US9379121B1 (en) 2016-06-28
CN107112355B (zh) 2020-08-07
EP3243220A1 (en) 2017-11-15

Similar Documents

Publication Publication Date Title
JP6611809B2 (ja) 金属ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法
JP6367491B2 (ja) 金属改良ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法
JP6473233B2 (ja) 同時に形成された低及び高電圧論理デバイスを有する不揮発性メモリアレイ
CN108243625B (zh) 具有金属栅极的分裂栅极非易失性闪存存储器单元及其制造方法
JP6407488B1 (ja) 統合された高ｋ金属ゲートを有する不揮発性分割ゲートメモリセル及びそれを作製する方法
CN107408557B (zh) 分裂栅闪存阵列和逻辑器件的集成
TW202218126A (zh) 在基板上製造記憶體單元、高電壓裝置和邏輯裝置的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191029

R150 Certificate of patent or registration of utility model

Ref document number: 6611809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250