JP2018500824A - クロスカップリングノイズ低減を伴う装置、方法、およびシステム - Google Patents
クロスカップリングノイズ低減を伴う装置、方法、およびシステム Download PDFInfo
- Publication number
- JP2018500824A JP2018500824A JP2017531285A JP2017531285A JP2018500824A JP 2018500824 A JP2018500824 A JP 2018500824A JP 2017531285 A JP2017531285 A JP 2017531285A JP 2017531285 A JP2017531285 A JP 2017531285A JP 2018500824 A JP2018500824 A JP 2018500824A
- Authority
- JP
- Japan
- Prior art keywords
- load
- inductor
- negative
- pair
- coupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J4/00—Circuit arrangements for mains or distribution networks not specified as ac or dc
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F5/00—Coils
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/09—Filters comprising mutual inductance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0078—Constructional details comprising spiral inductor on a substrate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1716—Comprising foot-point elements
- H03H7/1725—Element to ground being common to different shunt paths, i.e. Y-structure
Abstract
Description
従って、負荷A 101における電圧、vcc、aは、
従って、負荷B 101における電圧、vcc、bは、
ビデオレコーダーであってよい。さらなる実施において、コンピューティングデバイス1200は、データを処理するあらゆる他の電子デバイスであってよい。
Claims (25)
- 回路を含む装置であって、
前記回路は、
第1インダクタと、
前記第1インダクタと第1負荷および第2負荷との間に接続されたネガティブ結合インダクタペアであり、前記ネガティブ結合インダクタペアは第2インダクタと第3インダクタを含み、前記第2インダクタは前記第1負荷に対して接続され、かつ、前記第3インダクタは前記第2負荷に対して接続されており、前記第1負荷と前記第2負荷との間のクロスカップリングノイズを低減する、ネガティブ結合インダクタペアと、
を含む、
装置。 - 前記第1負荷と前記第2負荷との間のクロスカップリングノイズを低減するために、前記ネガティブ結合インダクタペアは、前記第1インダクタにかかる電圧変化に対抗する、
請求項1に記載の装置。 - 前記第1インダクタは、電源と前記ネガティブ結合インダクタペアとの間に接続されている、
請求項1に記載の装置。 - 前記第1インダクタは、前記ネガティブ結合インダクタペアのインダクタンス値と概ね等しいインダクタンス値を有し、前記第1負荷と前記第2負荷との間の前記クロスカップリングノイズを実質的にキャンセルする、
請求項1に記載の装置。 - 前記ネガティブ結合インダクタペアと前記第1インダクタは、低減されたインダクタンス値を有し、前記第1負荷または前記第2負荷のセルフノイズを低減する、
請求項1に記載の装置。 - 前記第1負荷と前記第2負荷との間の前記クロスカップリングノイズは、前記第1負荷または前記第2負荷における電流変化に応じて生成される、
請求項1に記載の装置。 - 前記第1負荷と前記第2負荷との間の前記クロスカップリングノイズは、前記第1負荷と前記第2負荷での電流における同時の変化に応じて生成される、
請求項1に記載の装置。 - 前記第1負荷と前記第2負荷は、単一の電源を共有している、
請求項1に記載の装置。 - 前記ネガティブ結合インダクタペアは、第1ネガティブ結合インダクタペアを含み、かつ、
前記装置は、さらに、前記第2インダクタと前記第1負荷との間に接続された第2ネガティブ結合インダクタペアを含む、
請求項1乃至8いずれか一項に記載の装置。 - 前記第2ネガティブ結合インダクタペアは、第3負荷に対して接続されており、前記第1ネガティブ結合インダクタペアと前記第2ネガティブ結合インダクタペアは、前記第1負荷、前記第2負荷、および、前記第3負荷の間におけるクロスカップリングノイズを低減するように構成されている、
請求項9に記載の装置。 - ネガティブ結合インダクタペアを通じて、第1負荷と第2負荷に対して電流を送るステップと、
前記第1負荷と前記第2負荷に対して送られた電流における変化に応じて、前記第1負荷と前記第2負荷に対するコモンインダクタンスにわたり生成される電圧ノイズを低減するために、ネガティブ相互インダクタンスを創成するステップ、
を含む、方法。 - 第1負荷と第2負荷に対して電流を送る前記ステップは、単一の電源に対して接続されているネガティブ結合インダクタペアを通じて、前記電流を送るステップ、を含む、
請求項11に記載の方法。 - 前記第1負荷と前記第2負荷に対して送られた電流における変化に応じて、前記ネガティブ相互インダクタンスを創成する前記ステップは、前記第1負荷と前記第2負荷に対して提供される電流における同時の変化に応じて、ネガティブ相互インダクタンス誘起電圧を創成するステップ、を含む、
請求項11に記載の方法。 - 前記電圧ノイズを低減するために、前記ネガティブ相互インダクタンスを創成する前記ステップは、前記第1負荷または前記第2負荷でのセルフノイズを低減するステップ、を含む、
請求項11乃至13いずれか一項に記載の方法。 - 回路を含む装置であって、
前記回路は、
第1インダクタと、
前記第1インダクタと第1負荷および第2負荷それぞれとの間に接続された第1ネガティブ結合インダクタペアと第2ネガティブ結合インダクタペア、を含み、
前記第1負荷と前記第2負荷との間のクロスカップリングノイズを低減する、
装置。 - 前記装置は、さらに、
前記第1負荷と第3負荷との間に接続された第3ネガティブ結合インダクタペア、を含む、
請求項15に記載の装置。 - 前記第1負荷および前記第2負荷を含む複数の負荷における負荷の数量はn個に等しく、ここで、nは1より大きい整数である、
請求項15または16に記載の装置。 - n個の負荷について、n*(n−1)/2個のネガティブ結合インダクタペアが前記第1インダクタに対して接続されており、前記n個の負荷の間におけるクロスカップリングノイズを低減する、
請求項17に記載の装置。 - 第1負荷コンポーネントと、
第2負荷コンポーネントと、
第3負荷コンポーネントと、
前記第1負荷コンポーネント、前記第2負荷コンポーネント、および、前記第3負荷コンポーネントに対して接続された回路、
を含む、システムであって、
前記回路は、
第1インダクタと、
第1側において、前記第1インダクタに対して接続され、かつ、第2側において、前記第1負荷コンポーネント、前記第2負荷コンポーネント、および、前記第3負荷コンポーネント、それぞれに対して接続されている、第1ネガティブ結合インダクタペア、第2ネガティブ結合インダクタペア、および、第3ネガティブ結合インダクタペア、を含み、
前記第1負荷コンポーネント、前記第2負荷コンポーネント、および、前記第3負荷コンポーネントとの間のクロスカップリングノイズを低減する、
システム。 - 前記第1ネガティブ結合インダクタペア、前記第2ネガティブ結合インダクタペア、および、前記第3ネガティブ結合インダクタペアは、プリント回路基板においてクローバー形状に配置されている、
請求項19に記載のシステム。 - 前記第1ネガティブ結合インダクタペア、前記第2ネガティブ結合インダクタペア、および、前記第3ネガティブ結合インダクタペアは、2つの回路基板レイヤの間の円形コイルとして配置されている、
請求項19に記載のシステム。 - 前記第1負荷コンポーネント、前記第2負荷コンポーネント、および、前記第3負荷コンポーネントとの間におけるクロスカップリングノイズを低減するために、前記第1ネガティブ結合インダクタペア、前記第2ネガティブ結合インダクタペア、および、前記第3ネガティブ結合インダクタペアは、前記第1インダクタにかかる電圧変化に対抗するように構成されている、
請求項19乃至21いずれか一項に記載のシステム。 - 回路を含む装置であって、
前記回路は、
第1多数のネガティブ結合インダクタペアと、
第2多数のネガティブ結合インダクタペアと、
第1インダクタと第2インダクタを含むネガティブ結合インダクタペア、を含み、
前記第1インダクタは、前記第1多数のネガティブ結合インダクタペアに対して接続され、かつ、前記第2インダクタは、前記第2多数のネガティブ結合インダクタペアに対して接続されており、
前記第1多数のネガティブ結合インダクタペアと前記第2多数のネガティブ結合インダクタペアに対して接続されている複数の負荷の間におけるクロスカップリングノイズを低減する、
装置。 - 前記装置は、さらに、ネガティブ結合インダクタペアの前記第1インダクタと前記第2インダクタに対して接続されている第2インダクタ、を含む、
請求項23に記載の装置。 - 前記第2インダクタは、電圧レギュレータとネガティブ結合インダクタペアとの間に接続されている、
請求項24に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/575,900 US10014692B2 (en) | 2014-12-18 | 2014-12-18 | Apparatuses, methods, and systems with cross-coupling noise reduction |
US14/575,900 | 2014-12-18 | ||
PCT/US2015/060875 WO2016099737A1 (en) | 2014-12-18 | 2015-11-16 | Apparatuses, methods, and systems with cross-coupling noise reduction |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018500824A true JP2018500824A (ja) | 2018-01-11 |
Family
ID=56127264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017531285A Pending JP2018500824A (ja) | 2014-12-18 | 2015-11-16 | クロスカップリングノイズ低減を伴う装置、方法、およびシステム |
Country Status (7)
Country | Link |
---|---|
US (1) | US10014692B2 (ja) |
EP (1) | EP3235204A4 (ja) |
JP (1) | JP2018500824A (ja) |
KR (1) | KR102609784B1 (ja) |
CN (1) | CN107005214B (ja) |
BR (1) | BR112017009908A2 (ja) |
WO (1) | WO2016099737A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10719109B2 (en) | 2017-06-19 | 2020-07-21 | Intel Corporation | Noise mitigation apparatus and method with positively and negatively coupled inductors |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06303454A (ja) * | 1993-04-15 | 1994-10-28 | Uro Denshi Kogyo Kk | マルチタップ用分岐回路 |
JPH0936688A (ja) * | 1995-07-24 | 1997-02-07 | Kokusai Electric Co Ltd | 広帯域電力分配合成器 |
JPH1079637A (ja) * | 1996-09-04 | 1998-03-24 | Kokusai Electric Co Ltd | 広帯域電力分配合成器 |
JP2007526642A (ja) * | 2004-03-03 | 2007-09-13 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | Vco結合を低減する方法およびインダクタのレイアウト |
JP2013077663A (ja) * | 2011-09-30 | 2013-04-25 | Murata Mfg Co Ltd | 回路モジュール |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1194991A1 (en) * | 1999-04-09 | 2002-04-10 | 1061933 Ontario Inc. | Universal harmonic mitigating system |
KR20010093794A (ko) * | 1999-09-29 | 2001-10-29 | 추후기재 | 높은 선택도, 낮은 삽입 손실 및 확장된 주파수 범위에대해 개량된 대역외 저지를 갖는 협대역 통과 동조 공진기필터 토폴로지 |
JP4446525B2 (ja) * | 1999-10-27 | 2010-04-07 | 株式会社ルネサステクノロジ | 半導体装置 |
US6636027B1 (en) * | 2000-10-24 | 2003-10-21 | General Electric Company | LED power source |
US6700794B2 (en) * | 2001-07-26 | 2004-03-02 | Harris Corporation | Decoupling capacitor closely coupled with integrated circuit |
JP4003735B2 (ja) * | 2002-11-22 | 2007-11-07 | 株式会社村田製作所 | コンデンサに関する有効電力の計算方法、コンデンサが消費する有効電力の測定方法、コンデンサ選定方法、コンデンサに関する有効電力の計算装置およびその計算プログラムを記録した記録媒体 |
JP4424476B2 (ja) * | 2004-01-30 | 2010-03-03 | Tdk株式会社 | ノイズ抑制回路 |
US7486167B2 (en) | 2005-08-24 | 2009-02-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Cross-coupled inductor pair formed in an integrated circuit |
US7362192B1 (en) | 2005-11-18 | 2008-04-22 | Marvell International Ltd. | Low noise voltage-controlled oscillator |
WO2008061035A1 (en) | 2006-11-10 | 2008-05-22 | Flextronics Ap, Llc | Power filter |
US7956704B1 (en) * | 2007-02-28 | 2011-06-07 | Pmc-Sierra Us, Inc. | Loaded parallel stub common mode filter for differential lines carrying high rate digital signals |
JP5069355B2 (ja) | 2007-09-25 | 2012-11-07 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 改良ハートレー電圧制御発振器 |
JP2009135815A (ja) * | 2007-11-30 | 2009-06-18 | Seiko Epson Corp | ノイズフィルタおよび半導体デバイス |
JP4510116B2 (ja) * | 2008-06-20 | 2010-07-21 | 富士通株式会社 | キャパシタの製造方法、構造体、及びキャパシタ |
US8212416B2 (en) * | 2008-12-24 | 2012-07-03 | Synergy Energy Inc. | Device for filtering harmonics |
CN102332720A (zh) * | 2010-05-27 | 2012-01-25 | 株式会社古兰德奈特 | 线路噪声衰减器 |
JP5665455B2 (ja) * | 2010-09-24 | 2015-02-04 | キヤノン株式会社 | 信号伝送回路、伝送装置及び回路基板 |
JP2012253561A (ja) | 2011-06-02 | 2012-12-20 | Handotai Rikougaku Kenkyu Center:Kk | 電圧制御発振器 |
WO2013073093A1 (ja) * | 2011-11-15 | 2013-05-23 | パナソニック株式会社 | コモンモードフィルタ |
CN104137329B (zh) * | 2012-03-02 | 2017-06-20 | 株式会社村田制作所 | 定向耦合器 |
US9570222B2 (en) * | 2013-05-28 | 2017-02-14 | Tdk Corporation | Vector inductor having multiple mutually coupled metalization layers providing high quality factor |
KR102193295B1 (ko) * | 2013-06-23 | 2020-12-23 | 셀렘 패시브 컴포넌츠 리미티드 | 커패시터 및 그것의 제조 방법 |
US20160182001A1 (en) * | 2014-12-19 | 2016-06-23 | Hitachi, Ltd | Common mode noise filter |
-
2014
- 2014-12-18 US US14/575,900 patent/US10014692B2/en active Active
-
2015
- 2015-11-16 KR KR1020177013170A patent/KR102609784B1/ko active IP Right Grant
- 2015-11-16 WO PCT/US2015/060875 patent/WO2016099737A1/en active Application Filing
- 2015-11-16 CN CN201580063357.7A patent/CN107005214B/zh active Active
- 2015-11-16 BR BR112017009908A patent/BR112017009908A2/pt not_active Application Discontinuation
- 2015-11-16 JP JP2017531285A patent/JP2018500824A/ja active Pending
- 2015-11-16 EP EP15870565.7A patent/EP3235204A4/en not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06303454A (ja) * | 1993-04-15 | 1994-10-28 | Uro Denshi Kogyo Kk | マルチタップ用分岐回路 |
JPH0936688A (ja) * | 1995-07-24 | 1997-02-07 | Kokusai Electric Co Ltd | 広帯域電力分配合成器 |
JPH1079637A (ja) * | 1996-09-04 | 1998-03-24 | Kokusai Electric Co Ltd | 広帯域電力分配合成器 |
JP2007526642A (ja) * | 2004-03-03 | 2007-09-13 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | Vco結合を低減する方法およびインダクタのレイアウト |
JP2013077663A (ja) * | 2011-09-30 | 2013-04-25 | Murata Mfg Co Ltd | 回路モジュール |
Also Published As
Publication number | Publication date |
---|---|
BR112017009908A2 (pt) | 2017-12-26 |
CN107005214A (zh) | 2017-08-01 |
EP3235204A1 (en) | 2017-10-25 |
KR20170094142A (ko) | 2017-08-17 |
EP3235204A4 (en) | 2018-11-14 |
US20160181812A1 (en) | 2016-06-23 |
US10014692B2 (en) | 2018-07-03 |
WO2016099737A1 (en) | 2016-06-23 |
CN107005214B (zh) | 2021-02-12 |
KR102609784B1 (ko) | 2023-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9842643B2 (en) | Apparatuses, methods, and systems for dense circuitry using tunnel field effect transistors | |
US9641160B2 (en) | Common N-well state retention flip-flop | |
CN105634463A (zh) | 电压电平移位器电路 | |
US10490242B2 (en) | Apparatus and method of clock shaping for memory | |
US9369277B2 (en) | Encryption code generation using spin-torque NANO-oscillators | |
US20170126118A1 (en) | Regulator circuit | |
US9478308B1 (en) | Programmable memory device sense amplifier | |
US10656916B2 (en) | Random number generator including entropy source | |
JP2018500824A (ja) | クロスカップリングノイズ低減を伴う装置、方法、およびシステム | |
TW201337975A (zh) | 具有金屬虛擬特徵的電感器設計 | |
US9473138B2 (en) | Crosstalk compensation circuit | |
KR20190092393A (ko) | 저-누설 트랜지스터들이 있는 플립-플롭 회로 | |
US20140317343A1 (en) | Configuration of data strobes | |
US9495002B2 (en) | Apparatuses, methods, and systems for providing a dynamic bias voltage to one or more transistors of a transceiver | |
US9696775B2 (en) | Integrated circuit with on-chip power profiling | |
US11502603B2 (en) | Magnetic sensing scheme for voltage regulator circuit | |
US11532984B2 (en) | Voltage regulator circuit with parallel arrangement of discontinuous conduction mode voltage regulators | |
WO2012068083A2 (en) | Leakage reduction in storage elements via optimized reset states |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200914 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200914 |
|
C11 | Written invitation by the commissioner to file amendments |
Free format text: JAPANESE INTERMEDIATE CODE: C11 Effective date: 20200929 |
|
C609 | Written withdrawal of request for trial/appeal |
Free format text: JAPANESE INTERMEDIATE CODE: C609 Effective date: 20201014 |