CN107005214B - 具有交叉耦合噪声降低的装置、方法和系统 - Google Patents

具有交叉耦合噪声降低的装置、方法和系统 Download PDF

Info

Publication number
CN107005214B
CN107005214B CN201580063357.7A CN201580063357A CN107005214B CN 107005214 B CN107005214 B CN 107005214B CN 201580063357 A CN201580063357 A CN 201580063357A CN 107005214 B CN107005214 B CN 107005214B
Authority
CN
China
Prior art keywords
load
inductor
coupled
negatively
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580063357.7A
Other languages
English (en)
Other versions
CN107005214A (zh
Inventor
A·K·简恩
S·谢卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107005214A publication Critical patent/CN107005214A/zh
Application granted granted Critical
Publication of CN107005214B publication Critical patent/CN107005214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J4/00—Circuit arrangements for mains or distribution networks not specified as ac or dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0078—Constructional details comprising spiral inductor on a substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1716—Comprising foot-point elements
    • H03H7/1725—Element to ground being common to different shunt paths, i.e. Y-structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Filters And Equalizers (AREA)

Abstract

实施例包括在电路中具有交叉耦合噪声降低的装置、方法和系统。在实施例中，电路可以包括共用电感器以及连接或耦合在所述第一电感器与第一负载和第二负载之间的负性耦合电感器对。所述负性耦合电感器对可以包括第一电感器和第二电感器。所述第一电感器可以连接或耦合至所述第一负载，并且所述第二电感器可以连接或耦合至所述第二负载，以便降低所述第一负载与所述第二负载之间的交叉耦合噪声。还描述了可以用于实现所述电路的无源结构的示例。还可描述并且要求保护其他实施例。

Description

具有交叉耦合噪声降低的装置、方法和系统
相关申请的交叉引用
本申请要求2014年12月18日提交的题为“APPARATUSES,METHODS,AND SYSTEMSWITH CROSS-COUPLING NOISE REDUCTION(具有交叉耦合噪声降低的装置、方法和系统)”的美国专利申请号14/575,900的优先权。
技术领域
本发明的实施例总体上涉及电子电路的技术领域，并且更具体地涉及降低电路中的交叉耦合噪声。
背景技术
本文中所提供的背景描述是为了总体上呈现本公开的上下文的目的。就在本背景技术部分中的描述而言，当前指定的诸位发明人的工作以及提交日时可以不另外取得现有技术资格的描述的多个方面，既不显式地也不隐含地承认视为与本公开抵触的现有技术。除非在本文中另外指出，否则在该部分中描述的方法不是对于本公开中的权利要求的现有技术并且也不会因为被包含在该部分中而被承认是现有技术。
经常地，单个电源为多于一个负载提供电流。然而，由于来自一个或多个其他耦合的或连接的负载的交叉耦合噪声，电压噪声在任何负载处发生。可以使用各种方法来降低交叉耦合噪声。不幸的是，大多数电流解决方案导致显著的额外花费和/或对设备上的有价值区域的使用。
附图说明
结合附图，借助于以下详细描述将很容易理解实施例。为了方便本描述，相同的参考标号指代相同的结构元件。在附图的各图中通过示例的方式而非限制的方式展示了实施例。
图1展示了根据各种实施例的与降低交叉耦合噪声相关联的示例电路。
图2和图3展示了根据各种实施例的示例电路。
图4和图5展示了根据各种实施例的附加示例电路。
图6展示了根据各种实施例的另一个示例电路。
图7展示了根据各种实施例的另一个示例电路。
图8展示了根据各种实施例的与图1至图7的示例电路相关联的无源结构的示例。
图9和图10展示了根据各种实施例的无源结构的附加示例。
图11展示了与图2的实施例相关联的无源结构的示例。
图12展示了根据各种实施例的被配置成用于采用本文中所描述的装置和方法的示例系统。
具体实施方式
在以下详细描述中，参照形成其一部分并且通过可实践的说明性实施例示出的附图，在附图中，相同的标号指示相同的部件。应当理解的是，在不脱离本公开的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑改变。因此，以下详细描述不应被认为具有限制意义，并且实施例的范围由所附权利要求书及其等效物来限定。
可以采用对理解要求保护的主题最有帮助的方式来将各种操作依次描述为多个分立动作或操作。然而，描述的顺序不应被解释为暗示这些操作一定是顺序相关的。具体地，可以不按所呈现的顺序来执行这些操作。可以按与所描述的实施例不同的顺序来执行所描述的操作。可以执行各种附加的操作和/或可以在附加实施例中省略所描述的操作。
为了本公开的目的，短语“A和/或B”和“A或B”指(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
本描述可能使用短语“在一个实施例中(in an embodiment)”或“在实施例中(inembodiments)”，这些短语可以各自是指相同或不同的实施例中的一个或多个。此外，如关于本公开的实施例使用的术语“包括(comprising)”、“包括(including)”、“具有(having)”等是同义的。
如在本文中所使用的，术语“电路”可以指代是包括执行一个或多个软件或固件程序的专用集成电路(ASIC)、电子电路、处理器(共享、专用或组)、和/或存储器(共享、专用或组)、组合逻辑电路、和/或提供所描述的功能的其他适当硬件部件或者作为其中的一部分。如本文使用的，“计算机实现的方法”可指由一个或多个处理器、具有一个或多个处理器的计算机系统、例如智能电话(其可包括一个或多个处理器)的移动设备、平板电脑、膝上型电脑、机顶盒、游戏控制台等执行的任何方法。
图1展示了根据各种实施例的与降低交叉耦合噪声相关联的示例电路100。在电路100中，可能不期望电流在负载A 101处发生变化来降低负载B 102处的显著电压噪声，反之亦然。在所示出的实施例中，电路100可以包括具有共用路径电感值L共用的电感器108，所述电感器耦合在单个电源Vcc与负性耦合电感器对115之间，所述负性耦合电感器对包括具有电感值L的第一电感器116和第二电感器117。在实施例中，第一电感器116和第二电感器117可以具有它们之间的负性互感值-Lm。在实施例中，第一电感器116可以耦合或连接至负载A101，而第二电感器117可以耦合或连接至负载B 102，以便通过抵消跨电感器108的电压变化而降低负载A 101与负载B 102之间的交叉耦合噪声。
在实施例中，负性耦合电感器对115可以响应于负载A 101或负载B 102中的电流变化而降低负载A 101与负载B 102之间的交叉耦合噪声。对实施例的解释如下所示，为简单起见，忽略电阻和电容。注意，DC电源电压Vcc可以由Vdc指示，而
Figure BDA0001298199830000031
和
Figure BDA0001298199830000032
指示电流ia或ib随时间t的变化。相应地，负载A 101处的电压vcc,a可以由以下等式给出：
Figure BDA0001298199830000041
相应地，负载B 102处的电压vcc,b可以由以下等式给出：
Figure BDA0001298199830000042
由此，在实施例中，如果负载B 102处的事件引起负载B 102处的电流变化同时负载A处的电流保持不变，“ia不变”，则负载A 101和负载B 102处的电压由以下等式给出：
Figure BDA0001298199830000043
Figure BDA0001298199830000044
以上等式(3)的噪声部分可以由(Lm-L共用)
Figure BDA0001298199830000045
表示。由此，从等式(3)中可以看出，互感值Lm可以消除由共用路径电感值L共用产生的电压噪声或交叉耦合噪声。在实施例中，如果Lm＝L共用，则vcc,a＝Vdc。由此，交叉耦合噪声可以基本上被消除，即，由于负的耦合效果，因此负载A 101可能不经历任何电压噪声。此外，在实施例中，在基本上不增加交叉耦合噪声的情况下，可以通过减小电感值L来降低负载B 102上的自噪声。在实施例中，如果电感器108的共用路径电感值L共用被设计成用于约等于负性耦合电感器对115的互感值Lm，则负载A101与负载B 202之间的交叉耦合噪声可以基本上被消除。
在实施例中，如果电感值L被设计成用于基本上等于互感值Lm(耦合因子为1)，并且基本上相等且同时的di/dt(正的或负的)事件在负载A 101和负载B 102处发生，则负载A和负载B处的电压可以由以下等式给出：
Figure BDA0001298199830000046
因此，在实施例中，负载A 101和负载B 102处的电压噪声可以基本上由共用路径电感值L共用的函数确定。由此，对于实施例，相比于仅使用隔离的电感器而不在它们之间进行任何耦合的电路，电压噪声可以被进一步降低。
最后，如果L＝Lm，则在负载A 101和负载B 102上电流变化或“
Figure BDA0001298199830000051
事件”发生的实施例中，所述电压基本上相等且同时但具有相反极性：
Figure BDA0001298199830000052
相应地，在实施例中，共用路径电感值L共用可能不产生电压噪声。此外，对于实施例，如以上所指示的可以减小电感值L(并且因此互感值Lm)。
图2和图3展示了根据各种实施例的用于降低耦合或连接至多于两个负载的电路的交叉耦合噪声的示例。在图2中，电路200可以耦合至三个负载，负载A、B和C，所述负载可以接收由单个电源Vcc提供的电流。如所示出的，电路200可以包括第一负性耦合电感器对220、第二负性耦合电感器对222和第三负性耦合电感器对224，这些负性耦合电感器对在第一侧上耦合或连接至共用电感器或电感器208并且在第二侧上耦合或连接至对应负载A、B和C(未示出)，以便降低负载A、B和C之间的交叉耦合噪声。负性耦合电感器对220可以包括第一电感器232和第二电感器233。如在250处所示出的，第一电感器232和第二电感器233各自可以具有电感值L以及它们之间的互感值-Lm。如所示出的，在实施例中，电感器208可以连接或耦合至电源Vcc。在实施例中，每个负载具有至其他(n-1)个负载的负性电感耦合。因此，为了降低或减轻交叉耦合噪声，n*(n-1)/2个负性耦合电感器对可以连接或耦合至共用电感器，以便降低n个负载之间的交叉耦合噪声。
图3展示了耦合或连接至三个负载的电路的附加实施例。在实施例中，负载A、B和/或C中的一个或多个可以使用相比于图2的电路200而言更少的负性耦合电感器对来实现交叉耦合噪声的相似的降低。在所示出的实施例中，电路300可以包括具有电感值L共用的共用电感器308，所述共用电感器连接或耦合至第一负性耦合电感器对330。在实施例中，负性耦合电感器对330可以包括第一电感器331和第二电感器333。第一电感器331可以耦合至第二负性耦合电感器对332，所述第二负性耦合电感器对连接或耦合至负载A和负载B(未示出)。对于实施例，第一负性耦合电感器对330的第二电感器333可以耦合至第三负载，负载C(未示出)。
图4和图5展示了根据各种实施例的用于降低包括四个负载的电路的交叉耦合噪声的示例。在图4中，电路400可以耦合至四个负载，负载A、负载B、负载C和负载D(未示出)，这四个负载共享单个电源Vcc。如所示出的，电路400可以包括第一负性耦合电感器对420、第二负性耦合电感器对422、第三负性耦合电感器对424和第四负性耦合电感器对426，这些负性耦合电感器对在第一侧上连接或耦合至对应负载A、B、C和D并且在第二侧上连接或耦合至第四和第五负性耦合电感器对430和431，以便降低负载A、B、C和D之间的交叉耦合噪声。在实施例中，共用电感器408可以连接或耦合在负性耦合电感器对430和431与电源Vcc之间。因此，应用以上关于图1介绍的等式，对具有四个负载的电路而言，n＝4，由此，n*(n-1)/2＝4*(4-1)/2＝6。结果就是，在实施例中，六个负性耦合电感器对可以耦合至共用电感器408，以便降低四个负载之间的交叉耦合噪声。
图5展示了包括四个负载的电路的附加实施例。在实施例中，四个负载——负载A、B、C和D(未示出)中的一个或多个在一些情况下可以使用相比于图4的电路400而言更少的负性耦合电感器对来实现交叉耦合噪声的相似的降低。在所示出的实施例中，电路500可以包括具有共用路径电感值L共用的共用电感器508，所述共用电感器连接或耦合至第一负性耦合电感器对532。在实施例中，负性耦合电感器对532可以包括第一电感器531和第二电感器533。第一电感器531可以连接或耦合至第二负性耦合电感器对535，所述第二负性耦合电感器对反过来可以连接或耦合至负载A和负载B。在实施例中，第二电感器533可以连接或耦合至第二负性耦合电感器对537，所述第二负性耦合电感器对反过来可以连接或耦合至负载C和负载D。
图6展示了可以连接或耦合至第六负载的示例电路600。在所示出的实施例中，具有共用路径电感值L共用的共用电感器608可以连接或耦合至第一负性耦合电感器对622。在实施例中，第一负性耦合电感器对622可以被称为第一分组或第一多个。在实施例中，负性耦合电感器对622包括第一电感器621和第二电感器623。第一电感器621可以连接或耦合至第二分组或第二多个负性耦合电感器对632、634和636，所述第二分组或第二多个负性耦合电感器对可以反过来连接或耦合至对应负载A、B和C。在实施例中，第二电感器623可以连接或耦合至第二多个负性耦合电感器对638、640和642，所述第二多个负性耦合电感器对反过来可以连接或耦合至负载D、E和F。因此，在实施例中，七个负性耦合电感器对632、634、636、638、640和642可以连接或耦合至共用电感器608，以便降低六个负载之间的交叉耦合噪声。
图7展示了根据各种实施例的用于降低耦合至八个负载的电路中的交叉耦合噪声的示例电路700，所述负载可以接收来自电源Vcc的电流。从图7的顶部开始，电路700可以包括第一多个负性耦合电感器对710和第二多个负性耦合电感器对712，所述第一多个负性耦合电感器对包括第一负性耦合电感器对741和第二负性耦合电感器对743，所述第二多个负性耦合电感器对包括第三负性耦合电感器对745和第四负性耦合电感器对747。在实施例中，所述第一多个负性耦合电感器对710和所述第二多个负性耦合电感器对712在第一侧上可以连接或耦合至对应负载A至D和E至H并且在第二侧上连接或耦合至对应第五和第六负性耦合电感器对732和734。第五和第六负性耦合电感器对732和734可以反过来连接或耦合至第七负性耦合电感器对722的对应第一电感器731和第二电感器733。在实施例中，第七负性耦合电感器对722可以连接或耦合至共用电感器708。注意，对于实施例，七个负性耦合电感器对可以耦合至负载A至H和共用电感器708，以便降低八个负载之间的交叉耦合噪声。
图8展示了根据各种实施例的与图1至图7的示例电路相关联的无源结构的示例。在实施例中，图8展示了封装基底或印刷电路板800的具有由阴影路径831指示的迹线的一部分，所述迹线在通过微过孔或电镀通孔(PTH)或激光通孔(LTH)801、802、803和804连接的下层820和上层840上。因此，在实施例中，第一电流路径810和第二电流路径815可以沿微过孔和迹线路径流动，以便形成相反的回路，由此生成负性电感。在实施例中，如由虚线黑箭头所指示的，从接近微过孔802的顶部开始的第一电流路径810可以沿微过孔802向下流动至下层820，继续沿迹线832横向向右到微过孔803并且向上直到上层840，以便继续到负载B。在实施例中，采用类似的方式，由实线箭头指示的第二电流路径815可以沿上层840上的迹线流动，从微过孔801下降，沿迹线833，并且可以被引导从微过孔804向上朝向负载A。因此，在实施例中，第一电流路径810和第二电流路径815可以形成相反的回路，由此生成负性电感，所述负电感可以形成以上各种示例电路中的一个或多个负性耦合电感器对中的一部分。
图9和图10展示了与图1至图8的实施例相关联的附加示例结构。在实施例中，图9的示例结构900可以形成示例印刷电路板或封装基底的一部分。在所示出的实施例中，结构900可以包括形成路径901的迹线，当电流流向负载B时，其可以沿所述路径在部分地或基本上完整的圆中以逆时针方向被引导。同样地，对于实施例，当电流流向负载A时，路径903可以在部分地或基本上完整的圆中但以顺时针方向引导所述电流。由此，在实施例中，沿路径901的第一电流的方向可以与沿路径903的第二电流的方向相反。相应地，第一和第二电流产生的磁场也可以相反，在实施例中，这可以生成负性耦合电感器对905。此外，在实施例中，路径903可以在上层上，而路径901可以在下层上。接下来，图10展示了印刷电路板或基底1000的包括类似于负性耦合对905的一个或多个负性耦合电感器对的一部分。在图10的实施例中，第一、第二和第三负性耦合电感器对可以在两个电路板层当中被布置为圆形线圈。在实施例中，第一负性耦合电感器对1020、第二负性耦合电感器对1030和第三负性耦合电感器对1040可以具体地与如图2中所描述的一个或多个负性耦合电感器对相对应。
图11展示了与图1至图7(特别是图2)的实施例相关联的附加实施例。在结构1100中，第一负性耦合电感器对1101、第二负性耦合电感器对1103和第三负性耦合电感器对1105能以三叶草(clover)配置被布置在基底上或印刷电路板中。在所示出的实施例中，基底的第一层和第二层可以通过一个或多个微过孔、PTH或LTH 1116连接或耦合。如在实施例中所示出的，实线指示沿第一层或上层的上路径1112，而虚线指示沿第二层或下层的下路径1114，最终通向负载A、B或C中的一个或多个。在实施例中，结构1100可以包括以使得与负性耦合电感器对1101、1103和1105相关联的磁场或磁通量路径的基本上所有可以包括或包含在结构1100的三叶草配置中的方式布置的三个负性耦合对。由此，在实施例中，非预期的与外部电路耦合不可能发生。
图12展示了根据各种实施例的可以采用本文中所描述的装置和/或方法(例如，如图2至图11中所示出的电路100和相关联的实施例)的示例系统或计算设备1200。如所示出的，计算设备1200可包括许多部件，如一个或多个处理器1204(未示出)和至少一个通信芯片1206。在各种实施例中，一个或多个处理器1204各自可以包括一个或多个处理器核。在各种实施例中，至少一个通信芯片1206可以物理地且电气地连接或耦合至一个或多个处理器1204。在进一步实施方式中，通信芯片1206可以是一个或多个处理器1204的一部分。在各种实施例中，计算设备1200可以包括印刷电路板(PCB)1202。对于这些实施例，一个或多个处理器1204和通信芯片1206可以布置在其上。在替换实施例中，可以在不采用PCB 1202的情况下连接或耦合各种部件。
取决于其应用，计算设备1200可以包括可以物理地且电气地连接或耦合至PCB1202或者可以不物理地和电气地连接或耦合至PCB 1202的其他部件。这些其他部件包括但不限于存储器控制器1205、易失性存储器(例如，动态随机存取存储器(DRAM)1208)、非易失性存储器(如只读存储器(ROM)1210)、闪存1212、存储设备1211(例如，硬盘驱动器(HDD))、I/O控制器1214、数字信号处理器(未示出)、加密处理器(未示出)、图形处理器1216、一个或多个天线1218、显示器(未示出)、触摸屏显示器1220、触摸屏控制器1222、作为电源的一部分的电池1224、音频编解码器(未示出)、视频编解码器(未示出)、全球定位系统(GPS)设备1228、罗盘1230、加速度计(未示出)、陀螺仪(未示出)、扬声器1232、照相机1234和大容量存储设备(如硬盘驱动器、固态驱动器、CD盘(CD)、数字多用盘(DVD))(未示出)等等。在各种实施例中，处理器1204可以与其他部件一起集成在相同的芯片上来形成片上系统(SoC)。
在一些实施例中，一个或多个处理器1204、闪存1212和/或存储设备1211可以包括存储编程指令的相关联的固件(未示出)，所述编程指令被配置成用于使计算设备1200能够响应于由一个或多个处理器1204执行编程指令而实践本文中所描述的方法中的全部或所选择的方面。在各种实施例中，这些方面可以另外地或替代地使用与一个或多个处理器1204、闪存1212或存储设备1211分离的硬件来实现。
在各种实施例中，计算设备1200的一个或多个部件可以包括电路100和相关联的实施例。例如，如所示出的，电路100可以耦合至电源1224以及第一负载和第二负载(例如，处理器1204和I/O控制器1214)。在其他实施例中，电路100或如以上所描述的其他相关联的实施例可以耦合至本文中所描述的以及被示出为印刷电路板1202和/或印刷电路板1202的外部上的示例块的多个负载。电路100或其他相关联的实施例可以位于印刷电路板1202中或其上，或者位于计算设备1200中的其他位置处。
通信芯片1206可以使能够进行用于传输去往和来自计算设备1200的数据的有线通信和/或无线通信。术语“无线”及其派生词可以用于描述可以通过使用通过非固体介质的经调制的电磁辐射来传达数据的电路、设备、系统、方法、技术、通信信道等。所述术语并不意味着相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包括。通信芯片1206可以实现多种无线标准或协议中的任何标准或协议，包括但不限于IEEE 702.20、长期演进(LTE)、LTE高级(LTE-A)、通用分组无线业务(GPRS)、演进数据优化(Ev-DO)、演进高速分组接入(HSPA+)、演进高速下行链路分组接入(HSDPA+)、演进高速上行链路分组接入(HSUPA+)、全球移动通信系统(GSM)、增强型数据速率GSM演进(EDGE)、码分多址(CDMA)、时分多址(TDMA)、数字增强无绳通信(DECT)、全球微波互联接入(WiMAX)、蓝牙、其衍生物、以及被称为3G、4G、5G和更高的任何其他无线协议。计算设备1200可以包括多个通信芯片1206。例如，第一通信芯片1206可以专用于如Wi-Fi和蓝牙等短距离无线通信，并且第二通信芯片1206可以专用于如GPS、EDGE、GPRS、CDMA、WiMAX、LTE，Ev-DO等长距离的无线通信。
在各种实施方式中，计算设备1200可以是膝上型、上网本、笔记本、超极本、智能电话、计算平板、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元(例如，游戏控制台或汽车娱乐单元)、数码相机、电器、便携式音乐播放器或数字录像机。在进一步实施方式中，计算设备1200可以是对数据进行处理的任何其他电子设备。
下面提供一些非限制性示例。
示例1可以是一种电路，包括：第一电感器；以及负性耦合电感器对，所述负性耦合电感器对耦合在所述第一电感器与第一负载和第二负载之间，其中，所述负性耦合电感器对可以包括第二电感器和第三电感器，其中，所述第二电感器耦合至所述第一负载，并且所述第三电感器可以耦合至所述第二负载，以便降低所述第一负载与所述第二负载之间的交叉耦合噪声。
示例2可以是如示例1所述的电路，其中，为了降低所述第一负载与所述第二负载之间的所述交叉耦合噪声，所述负性耦合电感器对用于抵消跨所述第一电感器的电压变化。
示例3可以是如示例1所述的电路，其中，所述第一电感器可以耦合在电源与所述负性耦合电感器对之间。
示例4可以是如示例1所述的电路，其中，所述第一电感器可具有约等于所述负性耦合电感器对的电感值的电感值，以便基本上消除所述第一负载与所述第二负载之间的所述交叉耦合噪声。
示例5可以是如示例1所述的电路，其中，所述负性耦合电感器对和所述第一电感器可以具有减小的电感值，以便减小所述第一负载或所述第二负载的自噪声。
示例6可以是如示例1所述的电路，其中，可以响应于所述第一负载或所述第二负载中的电流变化而生成所述第一负载与所述第二负载之间的所述交叉耦合噪声。
示例7可以是如示例1所述的电路，其中，可以响应于所述第一负载和所述第二负载处的同时电流变化而生成所述第一负载与所述第二负载之间的所述交叉耦合噪声。
示例8可以是如示例1所述的电路，其中，所述第一负载和所述第二负载可以共享单个电源。
示例9可以是如示例1所述的电路，其中，所述负性耦合电感器对可以包括第一负性耦合电感器对，所述装置进一步包括可以耦合在所述第二电感器与所述第一负载之间的第二负性耦合电感器对。
示例10可以是如示例9所述的电路，其中，所述第二负性耦合电感器对可以耦合至第三负载，其中，所述第一负性耦合电感器对和所述第二负性耦合电感器对可以被配置成用于降低所述第一、第二和第三负载之间的交叉耦合噪声。
示例11可以是一种方法，包括：通过反向耦合电感器对向第一负载和第二负载发送电流；以及响应于发送至所述第一负载和所述第二负载的所述电流的变化而生成负性互感，以便降低跨所述第一负载和所述第二负载共用的电感所产生的电压噪声的。
示例12可以是如示例11所述的方法，其中，向第一负载和第二负载发送所述电流可以包括通过耦合至单个电源的负性耦合电感器对发送所述电流。
示例13可以是如示例11所述的方法，其中，响应于发送至所述第一负载和所述第二负载的所述电流的变化而生成所述负性互感可以包括响应于提供给所述第一负载和所述第二负载的同时电流变化而生成负性互感感生电压。
示例14可以是如示例11所述的方法，其中，所述生成所述负性互感以便降低所述电压噪声可以包括：降低在所述第一负载或所述第二负载处的自噪声。
示例15可以是一种包括电路的装置，所述电路可以包括：第一电感器；以及第一负性耦合电感器对和第二负性耦合电感器对，所述第一负性耦合电感器对和所述第二负性耦合电感器对可以耦合在所述第一电感器与对应的第一和第二负载之间，以便降低所述第一负载与所述第二负载之间的交叉耦合噪声。
示例16可以是如示例15所述的装置，进一步包括第三负性耦合电感器对，所述第三负性耦合电感器对耦合在所述第一电感器与对应的第三负载之间。
示例17可以是如示例15所述的装置，其中，包括所述第一和第二负载的多个负载中的负载数量可以等于n，其中，n是大于1的整数。
示例18可以是如示例17所述的装置，其中，对n个负载，n*(n-1)/2个负性耦合电感器对可以耦合至所述第一电感器，以便降低所述n个负载之间的交叉耦合噪声。
示例19可以是一种系统，包括：第一负载部件；第二负载部件；第三负载部件；以及电路，所述电路可以耦合至所述第一、第二和第三负载部件，其中，所述电路可以包括：第一电感器；以及第一、第二和第三负性耦合电感器对，所述第一、第二和第三负性耦合电感器对在第一侧上耦合至所述第一电感器并且在第二侧上耦合至所述对应的第一、第二和第三负载部件，以便降低所述第一、第二和第三负载部件之间的交叉耦合噪声。
示例20可以是如示例19所述的系统，其中，所述第一、第二和第三负性耦合电感器对能以三叶草配置被布置在印刷电路板中。
示例21可以是如示例19所述的系统，其中，所述第一、第二和第三负性耦合电感器对可以在两个电路板层当中被布置为圆形线圈。
示例22可以是如示例21所述的系统，其中，为了降低所述第一、第二和第三负载部件之间的所述交叉耦合噪声，所述第一、第二和第三负性耦合电感器对可以被配置成用于抵消跨所述第一电感器的电压变化。
示例23可以是一种包括电路的装置，所述电路可以包括：第一多个负性耦合电感器对；第二多个负性耦合电感器对；以及可以包括第一电感器和第二电感器的负性耦合电感器对，其中，所述第一电感器可以耦合至所述第一多个负性耦合电感器对，并且所述第二电感器可以耦合至所述第二多个负性耦合电感器对，以便降低耦合至所述第一多个负性耦合电感器对和所述第二多个负性耦合电感器对的多个负载之间的交叉耦合噪声。
示例24可以是如示例23所述的装置，进一步包括可以耦合至所述负性耦合电感器对的所述第一电感器和所述第二电感器的第二电感器。
示例25可以是如示例24所述的装置，其中，所述第二电感器可以耦合在电压调节器与所述负性耦合电感器对之间。
示例26可以是一种方法，包括：通过对应的第一负性耦合电感器对、第二负性耦合电感器对和第三负性耦合电感器对将电流发送至第一负载、第二负载和第三负载；以及响应于发送至所述第一负载、所述第二负载或所述第三负载的电流变化而使用所述第一负性耦合电感器对、第二负性耦合电感器对和第三负性耦合电感器对生成负性互感，以便降低跨所述第一负载、所述第二负载和所述第三负载共用的电感所产生的电压噪声。
示例27可以是如权利要求26所述的方法，其中，将所述电流发送至所述第一负载、第二负载和所述第三负载可以包括：通过耦合至单个电源的共用电感器发送所述电流。
示例28可以是如权利要求26所述的方法，其中，响应于发送至所述第一负载、所述第二负载和所述第三负载的所述电流的所述变化而生成所述负性互感可以包括：响应于提供给所述第一负载、所述第二负载和所述第三负载的同时电流变化而生成所述负性互感。
示例29可以是一种方法，包括：向耦合至第一多个负性耦合电感器对的第一多个负载以及耦合至第二多个负性耦合电感器对的第二多个负载发送电流；以及生成负性互感来降低跨所述第一多个负载和所述第二多个负载共有的电感所产生的电压噪声，以便降低所述第一多个负载或所述第二多个负载的一个或多个负载之间的交叉耦合噪声。
示例30可以是如权利要求29所述的方法，其中，将所述电流发送至所述第一多个负载和所述第二多个负载可以包括：通过包括第一电感器和第二电感器的负性耦合电感器对发送所述电流，其中，所述第一电感器对可以耦合至所述第一多个负性耦合电感器对，并且所述第二电感器可以耦合至所述第二多个负性耦合电感器对。
示例31可以是如权利要求29所述的方法，其中，将所述电流发送至所述第一多个负载和所述第二多个负载可以包括：通过耦合至单个电源的共用电感器发送所述电流。
示例32可以是如权利要求29所述的方法，其中，生成所述负性互感以便降低所述电压噪声可以包括：响应于发送至所述第一多个负载或所述第二多个负载中的一个或多个负载的电流变化而生成所述负性互感。
尽管为了说明性目的已经在本文中展示和描述了某些实施例，但是本申请旨在覆盖本文中所讨论的实施例的任何修改或变化。因此，显然意图是，本文中所描述的实施例仅由权利要求书来限定。
当公开陈述“一个(a)”或“第一(a first)”元件或其等效物时，这样的公开包括一个或多个这样的元件，既不要求也不排除两个或更多这样的元件。此外，所标识的元件的顺序指示符(例如，第一、第二或第三)用于在元件之间进行区分，并且不指示或暗示要求的或限定的数量的这样的元件，其也不指示这样的元件的特定位置或顺序，除非另外特别声明。

Claims (19)

1.一种用于降低交叉耦合噪声的装置，包括：
电路，所述电路包括：
第一电感器；以及
负性耦合电感器对，所述负性耦合电感器对耦合在所述第一电感器与第一负载和第二负载之间，其中，所述负性耦合电感器对包括第二电感器和第三电感器，其中，所述第二电感器耦合至所述第一负载，并且所述第三电感器耦合至所述第二负载，以便降低所述第一负载与所述第二负载之间的交叉耦合噪声。
2.如权利要求1所述的装置，其中，为了降低所述第一负载与所述第二负载之间的所述交叉耦合噪声，所述负性耦合电感器对用于抵消跨所述第一电感器的电压变化。
3.如权利要求1所述的装置，其中，所述第一电感器耦合在电源与所述负性耦合电感器对之间。
4.如权利要求1所述的装置，其中，所述第一电感器具有约等于所述负性耦合电感器对的电感值的电感值，以便基本上消除所述第一负载与所述第二负载之间的所述交叉耦合噪声。
5.如权利要求1所述的装置，其中，所述负性耦合电感器对和所述第一电感器具有减小的电感值，以便降低所述第一负载或所述第二负载的自噪声。
6.如权利要求1所述的装置，其中，所述第一负载与所述第二负载之间的所述交叉耦合噪声响应于所述第一负载或所述第二负载中的电流变化而生成。
7.如权利要求1所述的装置，其中，所述第一负载与所述第二负载之间的所述交叉耦合噪声响应于所述第一负载和所述第二负载处的同时电流变化而生成。
8.如权利要求1所述的装置，其中，所述第一负载和所述第二负载共享单个电源。
9.如权利要求1至8中任一项所述的装置，其中，所述负性耦合电感器对包括第一负性耦合电感器对，所述装置进一步包括耦合在所述第二电感器与所述第一负载之间的第二负性耦合电感器对。
10.如权利要求9所述的装置，其中，所述第二负性耦合电感器对耦合至第三负载，其中，所述第一负性耦合电感器对和所述第二负性耦合电感器对被配置成用于降低所述第一、第二和第三负载之间的交叉耦合噪声。
11.一种用于降低交叉耦合噪声的方法，包括：
通过负性耦合电感器对向第一负载和第二负载发送电流；以及
响应于发送至所述第一负载和所述第二负载的所述电流的变化而生成负性互感，以便降低跨所述第一负载和所述第二负载共用的电感所产生的电压噪声。
12.如权利要求11所述的方法，其中，向第一负载和第二负载发送所述电流包括：通过耦合至单个电源的负性耦合电感器对发送所述电流。
13.如权利要求11所述的方法，其中，响应于发送至所述第一负载和所述第二负载的所述电流的变化而生成所述负性互感包括：响应于提供给所述第一负载和所述第二负载的同时电流变化而生成负性互感感生电压。
14.如权利要求11至13中任一项所述的方法，其中，所述生成所述负性互感以便降低所述电压噪声包括：降低所述第一负载或所述第二负载处的自噪声。
15.一种机器可读介质，包括多条指令，所述多条指令当被执行时使计算设备执行如权利要求11-14中的任一项所述的方法。
16.一种用于降低交叉耦合噪声的设备，包括：
用于通过负性耦合电感器对向第一负载和第二负载发送电流的装置；以及
用于响应于发送至所述第一负载和所述第二负载的所述电流的变化而生成负性互感以便降低跨所述第一负载和所述第二负载共用的电感所产生的电压噪声的装置。
17.如权利要求16所述的设备，其中，用于向第一负载和第二负载发送所述电流的装置包括：用于通过耦合至单个电源的负性耦合电感器对发送所述电流的装置。
18.如权利要求16所述的设备，其中，用于响应于发送至所述第一负载和所述第二负载的所述电流的变化而生成所述负性互感的装置包括：用于响应于提供给所述第一负载和所述第二负载的同时电流变化而生成负性互感感生电压的装置。
19.如权利要求16至18中任一项所述的设备，其中，用于生成所述负性互感以便降低所述电压噪声的装置包括：用于降低所述第一负载或所述第二负载处的自噪声的装置。
CN201580063357.7A 2014-12-18 2015-11-16 具有交叉耦合噪声降低的装置、方法和系统 Active CN107005214B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/575,900 US10014692B2 (en) 2014-12-18 2014-12-18 Apparatuses, methods, and systems with cross-coupling noise reduction
US14/575,900 2014-12-18
PCT/US2015/060875 WO2016099737A1 (en) 2014-12-18 2015-11-16 Apparatuses, methods, and systems with cross-coupling noise reduction

Publications (2)

Publication Number Publication Date
CN107005214A CN107005214A (zh) 2017-08-01
CN107005214B true CN107005214B (zh) 2021-02-12

Family

ID=56127264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580063357.7A Active CN107005214B (zh) 2014-12-18 2015-11-16 具有交叉耦合噪声降低的装置、方法和系统

Country Status (7)

Country Link
US (1) US10014692B2 (zh)
EP (1) EP3235204A4 (zh)
JP (1) JP2018500824A (zh)
KR (1) KR102609784B1 (zh)
CN (1) CN107005214B (zh)
BR (1) BR112017009908A2 (zh)
WO (1) WO2016099737A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10719109B2 (en) 2017-06-19 2020-07-21 Intel Corporation Noise mitigation apparatus and method with positively and negatively coupled inductors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1354905A (zh) * 1999-09-29 2002-06-19 多信道通讯科学公司 在扩展频带上具有高选择性、低插入损耗和改进的无带阻的窄带调谐的谐振器滤波器拓扑
CN104137329A (zh) * 2012-03-02 2014-11-05 株式会社村田制作所 定向耦合器
CN105408971A (zh) * 2013-05-28 2016-03-16 纽伦斯股份有限公司 用于矢量电感器的装置和方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06303454A (ja) * 1993-04-15 1994-10-28 Uro Denshi Kogyo Kk マルチタップ用分岐回路
JP3165011B2 (ja) * 1995-07-24 2001-05-14 株式会社日立国際電気 広帯域電力分配合成器
JPH1079637A (ja) * 1996-09-04 1998-03-24 Kokusai Electric Co Ltd 広帯域電力分配合成器
EP1194991A1 (en) * 1999-04-09 2002-04-10 1061933 Ontario Inc. Universal harmonic mitigating system
JP4446525B2 (ja) * 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6636027B1 (en) * 2000-10-24 2003-10-21 General Electric Company LED power source
US6700794B2 (en) * 2001-07-26 2004-03-02 Harris Corporation Decoupling capacitor closely coupled with integrated circuit
JP4003735B2 (ja) * 2002-11-22 2007-11-07 株式会社村田製作所 コンデンサに関する有効電力の計算方法、コンデンサが消費する有効電力の測定方法、コンデンサ選定方法、コンデンサに関する有効電力の計算装置およびその計算プログラムを記録した記録媒体
JP4424476B2 (ja) * 2004-01-30 2010-03-03 Ｔｄｋ株式会社 ノイズ抑制回路
US7151430B2 (en) * 2004-03-03 2006-12-19 Telefonaktiebolaget Lm Ericsson (Publ) Method of and inductor layout for reduced VCO coupling
US7486167B2 (en) 2005-08-24 2009-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Cross-coupled inductor pair formed in an integrated circuit
US7362192B1 (en) 2005-11-18 2008-04-22 Marvell International Ltd. Low noise voltage-controlled oscillator
WO2008061035A1 (en) 2006-11-10 2008-05-22 Flextronics Ap, Llc Power filter
US7956704B1 (en) * 2007-02-28 2011-06-07 Pmc-Sierra Us, Inc. Loaded parallel stub common mode filter for differential lines carrying high rate digital signals
JP5069355B2 (ja) 2007-09-25 2012-11-07 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 改良ハートレー電圧制御発振器
JP2009135815A (ja) * 2007-11-30 2009-06-18 Seiko Epson Corp ノイズフィルタおよび半導体デバイス
JP4510116B2 (ja) * 2008-06-20 2010-07-21 富士通株式会社 キャパシタの製造方法、構造体、及びキャパシタ
US8212416B2 (en) * 2008-12-24 2012-07-03 Synergy Energy Inc. Device for filtering harmonics
CN102332720A (zh) * 2010-05-27 2012-01-25 株式会社古兰德奈特 线路噪声衰减器
JP5665455B2 (ja) * 2010-09-24 2015-02-04 キヤノン株式会社 信号伝送回路、伝送装置及び回路基板
JP2012253561A (ja) 2011-06-02 2012-12-20 Handotai Rikougaku Kenkyu Center:Kk 電圧制御発振器
JP5724804B2 (ja) * 2011-09-30 2015-05-27 株式会社村田製作所 回路モジュール
WO2013073093A1 (ja) * 2011-11-15 2013-05-23 パナソニック株式会社 コモンモードフィルタ
KR102193295B1 (ko) * 2013-06-23 2020-12-23 셀렘 패시브 컴포넌츠 리미티드 커패시터 및 그것의 제조 방법
US20160182001A1 (en) * 2014-12-19 2016-06-23 Hitachi, Ltd Common mode noise filter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1354905A (zh) * 1999-09-29 2002-06-19 多信道通讯科学公司 在扩展频带上具有高选择性、低插入损耗和改进的无带阻的窄带调谐的谐振器滤波器拓扑
CN104137329A (zh) * 2012-03-02 2014-11-05 株式会社村田制作所 定向耦合器
CN105408971A (zh) * 2013-05-28 2016-03-16 纽伦斯股份有限公司 用于矢量电感器的装置和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Top-Biased Mutual Negative Resistance LC Oscillator Technique;Apisak Worapishet 等;《2007 Asia-Pacific Microwave Conference》;20080627;第1-4页 *
新型耦合结构及其在微波滤波器中的应用研究;廖翱;《中国优秀硕士学位论文全文数据库 信息科技辑》;20110415;第I135-257页 *

Also Published As

Publication number Publication date
BR112017009908A2 (pt) 2017-12-26
CN107005214A (zh) 2017-08-01
EP3235204A1 (en) 2017-10-25
KR20170094142A (ko) 2017-08-17
EP3235204A4 (en) 2018-11-14
US20160181812A1 (en) 2016-06-23
US10014692B2 (en) 2018-07-03
WO2016099737A1 (en) 2016-06-23
KR102609784B1 (ko) 2023-12-06
JP2018500824A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
US9680472B2 (en) Voltage level shifter circuit
US9589615B2 (en) Digitally trimmable integrated resistors including resistive memory elements
KR102452520B1 (ko) 공통 n-웰 상태 보유 플립플롭
US9842643B2 (en) Apparatuses, methods, and systems for dense circuitry using tunnel field effect transistors
US10008927B2 (en) Regulator circuit for reducing output ripple
US10656916B2 (en) Random number generator including entropy source
US20140367827A1 (en) Metal capacitor with inner first terminal and outer second terminal
CN107005214B (zh) 具有交叉耦合噪声降低的装置、方法和系统
TWI571894B (zh) 具有金屬虛擬特徵的電感器設計
US10423203B2 (en) Flip-flop circuit with low-leakage transistors
US9473138B2 (en) Crosstalk compensation circuit
US11502603B2 (en) Magnetic sensing scheme for voltage regulator circuit
US9696775B2 (en) Integrated circuit with on-chip power profiling
US11532984B2 (en) Voltage regulator circuit with parallel arrangement of discontinuous conduction mode voltage regulators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant