TWI571894B - 具有金屬虛擬特徵的電感器設計 - Google Patents

具有金屬虛擬特徵的電感器設計 Download PDF

Info

Publication number
TWI571894B
TWI571894B TW101149834A TW101149834A TWI571894B TW I571894 B TWI571894 B TW I571894B TW 101149834 A TW101149834 A TW 101149834A TW 101149834 A TW101149834 A TW 101149834A TW I571894 B TWI571894 B TW I571894B
Authority
TW
Taiwan
Prior art keywords
inductor
conductive metal
disposed
integrated circuit
pieces
Prior art date
Application number
TW101149834A
Other languages
English (en)
Other versions
TW201337975A (zh
Inventor
穆罕默德Ａ 艾爾塔那尼
賈德Ｂ 里茲克
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201337975A publication Critical patent/TW201337975A/zh
Application granted granted Critical
Publication of TWI571894B publication Critical patent/TWI571894B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0046—Printed inductances with a conductive path having a bridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

具有金屬虛擬特徵的電感器設計
本發明係有關於具有金屬虛擬特徵的電感器設計。
發明背景
深次微米製程節點(deep-submicron process node)(例如，32 nm及其他)中之積體電路設計涉及若干非平凡挑戰，且併入諸如電感器之微電子組件的電路在此等層級下已面臨特定困難，諸如，關於最佳裝置參數及電路效能之困難。不斷的製程按比例調整(process scaling)將趨向於加劇此等問題。
依據本發明之一實施例，係特地提出一種積體電路，其包含：一基板；一電感器，其安置於該基板中或上；第一複數個導電金屬片件(conductive metal piece)，其安置於該電感器下方且緊接於該電感器之一下表面；及第二複數個導電金屬片件，其安置於該電感器上方且緊接於該電感器之一上表面；其中該第一複數個導電金屬片件相比於該第二複數個導電金屬片件具有一較密間距。
100‧‧‧電感器線圈/電感器
110‧‧‧中心區域
140‧‧‧下金屬層
172、174‧‧‧端子
176‧‧‧可選端子
190‧‧‧基板
212‧‧‧最大磁通量區
320、330‧‧‧導電金屬虛擬件
1000‧‧‧計算系統
1002‧‧‧主機板
1004‧‧‧處理器
1006‧‧‧通信晶片
B 1 (t)、B 2 (t)‧‧‧合成磁場
I1、I2‧‧‧激磁電流
L1、L3、Q1、Q3‧‧‧曲線
m3、m4‧‧‧線
圖1示意性地說明針對對稱電感器之差動激磁(differential excitation)的磁場定向。
圖2說明根據本發明之一實施例而組態的使用金屬虛擬架構(metal dummy schema)之電感器線圈的自上而下視圖。
圖3說明根據本發明之一實施例而組態的沿著圖2中之虛線X-X而截得的圖2之電感器線圈的橫截面圖。
圖4說明針對給定製程節點之模擬資料的曲線圖，其展示根據本發明之一實施例而組態的實例電感器之電感(L)隨頻率而變。
圖5說明針對給定製程節點之模擬資料的曲線圖，其展示根據本發明之一實施例而組態的實例電感器之品質因數(Q)隨頻率而變。
圖6說明經實施有根據本發明之一實施例而組態的一或多個電感器之計算系統。
較佳實施例之詳細說明
所揭示的是用於藉由在積體或晶載電感器(on-chip inductor)之設計中實施導電金屬虛擬件(conductive metal dummy)之一架構來增強該等積體或晶載電感器之效能的技術。在一些狀況下，根據本發明之一實施例而組態的一金屬虛擬架構可安置於緊接於該電感器之一上表面的一層中。可實施該等技術以改良總電感器效能，同時實現 (例如)面積按比例調整效應(area scaling effect)，諸如，縮小一晶粒上之電感器至電感器間隔及/或增加可製造於一晶粒上之電感器的數量。在一些實例實施例中，該等導電金屬虛擬件可安置於相對於該電感器之一最小或無峰值磁場區域中、經安置成正交於該電感器中之電流，及/或經安置成最小化其對該電感器之總面積的佔據。舉例來說，該等技術可實施於諸如以下各者之類比電路中：電感器電容器鎖相迴路(inductor-capacitor phase-locked loop,LC-PLL)、處理器微構架(processor microarchitecture)、涉及嚴格抖動要求(stringent jitter requirement)之電路、計時及延遲電路，及任何其他以電感器為基礎之電路。
一般概述
習知的積體電感器設計(integrated inductor design)係與若干非平凡問題相關聯。舉例來說，在用習知途徑的情況下，僅在積體電路(IC)中之電感器的下金屬層下方使用導電金屬片件(虛擬件)。然而，此等虛擬件趨向於極小(例如，長度小於1 μm)，且不會強烈地影響總電感器效能。又，為了試圖維持良好的電感器效能，習知途徑通常制止將任何金屬置放於電感器之金屬層之上(亦即，空隙置放於電感器之金屬層之上的層中)。然而，此途徑對IC設計強加兩種嚴格製造限制。第一，電感器至電感器間隔(亦即，一晶粒上之電感器之間的距離)受到影響，此在於：歸因於有空隙金屬層之所得低密度，多個LC-PLL不能被置放成彼此緊接。第二，且由於前述間隔限制，能夠製造於一 晶粒上之電感器的總數目受到限制。
在用根據本發明之一實施例的具有經緊接地置放之導電金屬片件之給定電感器的情況下，由於由該電感器產生之磁場，可在彼等導電金屬片件中感應循環渦電流(circulating eddy current)。應瞭解，此等循環渦電流具有其自有關聯電感且因而感應一磁場，該磁場又抵消或以其他方式干擾關聯電感器之磁場，從而減弱其電感(L)。又，此等渦電流造成電力在導電金屬虛擬件中耗散，從而引起電感器品質因數(Q)縮減。此外，應瞭解，渦電流之量值係與關聯電感器之磁場的量值成比例。因此，隨著電感器之磁場增加，形成於金屬虛擬件中之渦電流變大，該等金屬虛擬件又具有對應較強的感應磁場，該等感應磁場又抵消該電感器之磁場，從而進一步降級該電感器之效能(亦即，電感及/或品質因數)。
因而，且根據本發明之一實施例，金屬虛擬特徵之架構可安置於緊接於電感器之上表面的層中。本發明之實施例可用以消除或以其他方式減輕電感器效能之降級。在一些例子中，本發明之實施例可用以最小化/消除與給定應用中之電感器或以電感器為基礎之裝置之間的距離及/或其數目相關聯的製造要求及/或限定。
根據本發明之一實施例，可在實施給定金屬虛擬架構以最小化或以其他方式緩和對電感器效能之干擾時考慮一些因素。第一，可藉由最低限度地將金屬虛擬件安置成緊接於磁場最強的電感器面積來改良電感器效能。換言 之，將金屬虛擬件置放於電感器之磁場最小或以其他方式低於峰值/最大(最高)磁通量的區域中可改良電感器效能。第二，可藉由將金屬虛擬件置放成實質上正交於電感器內之電流來改良電感器效能(可強制所產生之渦電流正交於電感器中之電流，且因而，金屬虛擬經度正交於電感器線圈)。第三，可藉由將金屬虛擬件置放成最小化其對電感器之總面積的佔據來改良電感器效能。在各種實施例中，滿足此等條件中之一者或多者或全部的金屬虛擬架構可最低限度地降級電感器效能。舉例來說，在一些實施例中，滿足此等條件中之一者或多者或全部的金屬虛擬架構可允許面積按比例調整效應，諸如，縮小形成於晶粒上之電感器及/或以電感器為基礎之裝置(例如，LC-PLL)之間的距離/間隔，及/或最大化可形成於晶粒上之電感器及/或以電感器為基礎之裝置(例如，LC-PLL)的數量。
金屬虛擬架構
圖1示意性地說明針對對稱電感器線圈100之差動激磁的磁場定向。在此實例中，激磁電流I1施加至線圈100之第一部分，而激磁電流I2施加至線圈100之第二部分。應瞭解，合成磁場B1(t)係由激磁電流I1產生，且相似地，合成磁場B2(t)係由激磁電流I2產生。歸因於電感器線圈100之對稱性及其差動激磁(例如，經由在端子172及174處施加差動電壓)，磁場B1(t)及B2(t)在電感器100之中心區域110內同相地相加。因此，電感器100之磁場在中心區域110中最強(且通過該電感器之磁通量在該中心區域中最高)。因此，如先 前所解釋，且根據本發明之一實施例，可需要將一或多個最小面積及/或最小密度金屬虛擬件安置於緊接於電感器100之此中心區域110的層中以改良電感器100之效能。下文參看圖2及圖3來更詳細地研究此等原理。
在一些狀況下，電感器100可包括可選端子176。在一些此等狀況下，此可選端子176處之AC電壓可被量測為零(由於電感器線圈100之對稱性及/或差動激磁)。因而，在本發明之一些此等實施例中，使一電阻器或其他電子裝置與可選端子176以操作方式耦接可對電感器100之總效能產生最小影響或不會產生影響。因此，在一些例子中，可需要將(例如)DC電壓源(未圖示)以操作方式耦接至可選端子176以在電感器100內提供偏壓。
圖2說明根據本發明之一實施例而組態的使用金屬虛擬架構之電感器線圈100的自上而下視圖。可看出，實例金屬虛擬架構包括一些縱向定向式導電金屬虛擬件320及一些橫向定向式導電金屬虛擬件330，其全部已安置於緊接於電感器100之上表面的層中。線圈100自身可按照習知方式予以實施。在一些實施例中，一或多個金屬虛擬件320及/或330可為導電金屬，諸如(但不限於)，銅、鋁、銀、鎳、金、鈦、銦、鎢、其合金，或其他合適導電金屬。在一些實施例中，一或多個金屬虛擬件320及/或330可具有適於給定應用但如本文所描述而以其他方式供給之任何給定尺寸。依據本發明應瞭解，取決於諸如製程節點及所要電路效能之因素，金屬虛擬件320及/或330之幾何形狀可隨不同 應用而變化。在一些實例狀況下，金屬虛擬件320及/或330係在微米範圍內予以實施(例如，面積在約50 μm2至500 μm2之範圍內)，且在一些特定實例實施例中可具有在約10 μm至40 μm之範圍內的至少一尺寸(例如，x軸、y軸及/或z軸)(例如，面積大於或等於約200 μm2)。簡言之，金屬虛擬件320及/或330可具有適於給定製程節點及應用之任何所要尺寸，且可以其他方式根據本發明之一實施例予以實施。本發明不意欲限於任何特定金屬虛擬幾何形狀。
在本發明之一或多個實施例中，金屬虛擬件320及/或330可安置於緊接於電感器100之上表面的層中，該安置係藉由用於進行該安置之任何合適方法或手段而進行，在一些實施例中，該方法或手段包括(但不限於)無電極沈積、電鍍、化學沈積製程、物理沈積製程，等等。
圖3說明根據本發明之一實施例而組態的沿著圖2中之虛線X-X而截得的圖2之電感器線圈100的橫截面圖。可看出，金屬虛擬件330(及320，在此橫截面圖中不可見)安置於緊接於電感器100之上表面的層中。在一或多個實施例中，舉例來說，一絕緣體材料可安置於：(1)電感器100與金屬虛擬件330及320之層之間；(2)電感器100與下金屬層140之間；(3)及/或基板190與下金屬層140之間。在一些例子中，舉例來說，該絕緣體材料可為電絕緣聚合物、電絕緣陶瓷及/或介電材料。在一些特定實施例中，電感器100可經安置成緊接於導電金屬片件之下金屬層140，該等導電金屬片件相比於緊接地安置於電感器100上方之金屬虛擬 件320及/或330之層具有較密間距(面積小型化)。該等層之間的間隔亦可變化，但在一些實例狀況下，金屬虛擬件320及/或330係在電感器100之約5 nm至5 μm內。在更一般的意義上，可使用允許所要電感器效能之任何間隔。
基板190可為半導體晶圓或其他合適基板。在一些實例實施例中，舉例來說，基板190可為金屬、矽、鍺、III-V族材料、氧化物、氮化物或其組合。在一些狀況下，舉例來說，晶圓/基板可經組態為塊體基板、絕緣體上半導體(semiconductor-on-insulator,XOI，其中X為諸如矽、鍺或富含鍺之矽的半導體材料)，或多層結構。用於基板190之其他合適材料及/或組態將依據本發明而顯而易見。
下金屬層140可使用諸如(但不限於)銅、鋁、銀、鎳、金、鈦、銦、鎢、其合金或其他合適導電金屬之導電金屬而按照習知方式予以實施。在一些實例例子中，下金屬層140可由與金屬虛擬件320及/或330相同之材料製成。在一些狀況下，下金屬層140之片件相比於金屬虛擬件320及/或330可具有較密間距(面積小型化)。在一些實例狀況下，下金屬層140可在微米範圍內予以實施(例如，x軸、y軸及/或z軸係在約1 μm或更小之範圍內)。用於下金屬層140之其他合適材料、幾何形狀及/或組態將依據本發明而顯而易見，且本發明不意欲限於任何特定金屬層140組態。
當電感器100經受差動激磁(例如，經由在端子172及174處施加差動電壓)時，產生對應磁場(類似於上文參看圖1所描述之B1(t)及B2(t))，且其在電感器100之中心區域 110(最強磁場區域)中同相地相加。相似於上文參看圖1之論述，可選端子176(若被包括)可(例如)與DC電壓源以操作方式耦接以在電感器100內提供偏壓，如給定應用中所需要。應瞭解，隨著所產生之磁場改變(例如，歸因於該等場在時間方面之變化)，在導電金屬虛擬件320及/或330中感應之渦電流變化。此等循環渦電流具有其自有關聯電感，且因而感應自金屬虛擬件320及/或330發出出之眾多局域化磁場(localized magnetic field)，該等局域化磁場抵消或以其他方式降級由電感器100產生之磁場。
自圖2及圖3之所描繪實例架構可看出，根據本發明之一實施例，金屬虛擬件320及330已安置於緊接於電感器100之上表面的層中。在所描繪實例狀況下，金屬虛擬件320及330已最低限度地安置於電感器100之磁場最高之處，諸如，最大磁通量區212。在一些實例實施例中，最大磁通量區212可被定義為所經歷之磁場之振幅為該磁場之最大/峰值振幅之某一任意百分數(例如，大於或等於約75%至100%)的區域。在所描繪實例狀況下，金屬虛擬件320及330已經安置成使得其未延伸至最大磁通量區212中或未以其他方式佔據該最大磁通量區。然而，在其他實例實施例中，金屬虛擬件320及/或330中之一者或多者可經安置成使得其體積(個別的或集體的)之某一百分數(例如，小於或等於約30%)被准許延伸至最大磁通量區212中。適於給定應用之其他百分數將依據本發明而顯而易見。
自圖2及圖3之所描繪實例架構可進一步看出，金 屬虛擬件320及330已安置於實質上正交於電感器100內之電流的選定定向上。更進一步，金屬虛擬件320及330已經安置成最小化其對電感器100之總面積的佔據。舉例來說，在一些實例實施例中，金屬虛擬件320及330可經安置成覆蓋電感器100的小於60%(例如，20%至50%)之總表面積。適於給定應用之其他覆蓋百分數將依據本發明而顯而易見。
由於實施圖2及圖3之實例金屬虛擬架構，或根據本發明之一實施例而組態的任何其他實例金屬虛擬架構，可改良(例如，最低限度地或以其他方式可接受地降級)電感器100之電感(L)及/或品質因數(Q)，而同時地達成(例如)面積按比例調整效應，諸如，縮小形成於晶粒上之電感器及/或以電感器為基礎之裝置(例如，LC-PLL)之間的距離/間隔，及/或最大化可形成於晶粒上之電感器及/或以電感器為基礎之裝置(例如，LC-PLL)的數量。
根據本發明之一或多個實施例，可藉由如下方式進一步縮減/減輕金屬虛擬件320及/或330中感應之渦電流(且因此改良電感器效能)：(1)進一步縮減金屬虛擬件320及/或330在電感器100之最大磁通量區212中/附近的存在；(2)進一步使金屬虛擬件320及/或330以較大精確度正交於流過電感器100之電流；及/或(3)進一步縮減金屬虛擬件320及/或330之尺寸、面積、體積、密度及/或實體存在。在一些此等狀況下，根據本發明之一實施例，由此可改良電感器100之效能(例如，電感及/或品質因數)。
其他考慮一一例如，所要裝置效能特性或製造/ 設計要求--可對給定電感器或以電感器為基礎之裝置強加限制/限定。依據本發明應瞭解，圖2及圖3經提供以僅僅展示根據本發明之一實施例而組態的實例金屬虛擬架構。應瞭解，根據其他實施例而組態之眾多額外金屬虛擬架構係可能的，且給定應用可控管所揭示技術可根據一給定實施例被實施的方式及程度。
模擬實施資料
圖4說明針對給定製程節點之模擬資料的曲線圖，其展示根據本發明之一實施例而組態的實例電感器之電感(L)隨頻率而變。曲線#L1表示一習知電感器之電感，該習知電感器使用在該電感器下方之層中安置於該電感器中間及周圍的小金屬虛擬件及大金屬虛擬件。曲線#L3表示根據本發明之一實例實施例(諸如，上文參看圖2及圖3所論述之實例實施例)的一電感器之電感，該電感器在該電感器上方之層及在該電感器下方之小金屬虛擬件(相比於在該電感器上方之金屬虛擬件具有較密間距)之層中實施金屬虛擬架構。自標繪圖可看出，相比於在電感器下方之層中僅使用小金屬虛擬件的習知電感器設計，已藉由實施根據一實例實施例而組態之金屬虛擬架構而改良電感。在由線m3識別之頻率值處觀測的量測表明，經由在根據本發明之一實施例而組態的電感器之設計中實施金屬虛擬架構，已達成相比於習知電感器為大約19%之電感改良。一實例操作頻率範圍為1 GHz至30 GHz(例如，10 GHz)，但本文所描述之電感器通常可用於任何所要頻率範圍內。
圖5說明針對給定製程節點之模擬資料的曲線圖，其展示根據本發明之一實施例而組態的實例電感器之品質因數(Q)隨頻率而變。如本文所使用，品質因數為指示在給定頻率下電感器之電感電抗對其電阻之比率的無單位度量，且因而為電感器之效率的度量。給定電感器之Q愈高，則該電感器之行為與理想無損電感器之行為愈接近。曲線#Q1表示一習知電感器之品質因數，該習知電感器使用在該電感器下方之層中安置於該電感器中間及周圍的小金屬虛擬件及大金屬虛擬件。曲線#Q3表示根據本發明之一實例實施例(諸如，上文參看圖2及圖3所論述之實例實施例)的一電感器之品質因數，該電感器在該電感器上方之層及在該電感器下方之小金屬虛擬件(相比於在該電感器上方之金屬虛擬件具有較密間距)之層中實施金屬虛擬架構。自標繪圖可看出，相比於在電感器下方之層中僅使用小金屬虛擬件的習知電感器設計，已藉由實施根據一實例實施例而組態之金屬虛擬架構而改良品質因數。在由線m4識別之頻率值(與圖4中由線m3指示之頻率相同的頻率)處觀測的量測表明，經由在根據本發明之一實施例而組態的電感器之設計中實施金屬虛擬架構，已達成相比於習知電感器為大約15%之品質因數改良。
此外，在由線m3及m4識別之頻率值處觀測的量測表明，經由在根據本發明之一實施例而組態的電感器之設計中實施金屬虛擬架構，已達成相比於習知電感器為大約25%之抖動改良。
在各種實施例中，所揭示技術中之一者或多者可用以實施各種積體電路結構/裝置(例如，電感器及以電感器為基礎之技術)，其可被製造為離散組件或晶載組件且(例如)在包括45 nm製程節點及其他(例如，32 nm、22 nm、16 nm、14 nm及其他)之深次微米製程層級/節點下被製造。此等結構/裝置可用於許多電子系統中，此將依據本發明而顯而易見。
實例系統
圖6說明經實施有根據本發明之一實施例而組態的一或多個電感器之計算系統1000。可看出，計算系統1000容納主機板1002。主機板1002可包括若干組件，包括(但不限於)處理器1004及至少一通信晶片1006，其中每一者可物理及電耦接至主機板1002，或以其他方式整合於該主機板中。應瞭解，舉例來說，主機板1002可為任何印刷電路板，無論是主板，抑或安裝於主板上之子板，抑或系統1000之唯一板，等等。取決於計算系統1000之應用，計算系統1000可包括可或可不物理及電耦接至主機板1002之一或多個其他組件。此等其他組件可包括(但不限於)揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、圖形處理器、數位信號處理器、密碼機處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、一或多個濾波器(例如，LC槽濾波器、高通濾波器、低通濾波器、帶通濾波器)、全球定位系統(GPS)裝置、羅盤、加速度計、迴轉儀、揚聲器、 相機及大容量儲存裝置(諸如，硬碟機、緊密光碟(CD)、數位多功能光碟(DVD)，等等)。包括於計算系統1000中之組件中任一者可包括如本文所描述而組態之一或多個電感器。舉例來說，此等電感器可用以實施電壓控制振盪器或放大器電路。在一些實施例中，多個功能可整合至一或多個晶片中(例如，注意到，通信晶片1006可為處理器1004之部分，或以其他方式整合至該處理器中)。
通信晶片1006實現用於向及自計算系統1000傳送資料之無線通信。術語「無線」及其衍生者可用以描述可藉由使用通過非固體介質之經調變電磁輻射來傳達資料的電路、裝置、系統、方法、技術、通信頻道，等等。該術語並不暗示關聯裝置不含有任何電線，但在一些實施例中，其可能不含有電線。通信晶片1006可實施若干無線標準或協定中任一者，該等標準或協定包括(但不限於)Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生者，以及被指定為3G、4G、5G及其他之任何其他無線協定。計算系統1000可包括複數個通信晶片1006。舉例來說，第一通信晶片1006可專用於諸如Wi-Fi及藍芽之較短範圍無線通信，且第二通信晶片1006可專用於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他之較長範圍無線通信。
計算系統1000之處理器1004包括封裝於處理器 1004內之積體電路晶粒。在本發明之一些實施例中，處理器之積體電路晶粒包括板上LC-PLL電路，其包括經組態有電感器(諸如，本文所描述之電感器)之VCO，以向經實施有如本文所描述之一或多個電感器的LC槽電路及/或其他典型或以其他方式所要處理器電路(例如，放大器、DAC、高速互連)提供可變電容。術語「處理器」可指代處理(例如)來自暫存器及/或記憶體之電子資料以將彼電子資料變換成可儲存於暫存器及/或記憶體中之其他電子資料的任何裝置或一裝置之任何部分。
通信晶片1006亦可包括封裝於通信晶片1006內之積體電路晶粒。根據一些此等實例實施例，通信晶片之積體電路晶粒包括經實施有如本文所描述之一或多個電感器的一或多個裝置(例如，具有經組態有電感器之VCO的晶載LC-PLL及/或適於以電感器為基礎之技術的其他晶載電路)。依據本發明應瞭解，注意到，多標準無線能力可直接整合至處理器1004中(例如，其中任何晶片1006之功能性整合至處理器1004中，而非具有分離的通信晶片)。進一步注意到，處理器1004可為具有此無線能力之晶片組。簡言之，可使用許多處理器1004及/或通信晶片1006。同樣地，任一晶片或晶片組可具有整合於其中之多個功能。
在各種實施例中，計算系統1000可為膝上型電腦、迷你筆記型電腦、筆記型電腦、智慧型手機、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂 控制單元、數位相機、攜帶型音樂播放器或數位視訊錄製器。在另外實施中，系統1000可為處理資料或使用電感器及/或以電感器為基礎之裝置的任何其他電子裝置。
眾多實施例將顯而易見，且本文所描述之特徵可以許多組態進行組合。本發明之一實例實施例提供一種積體電路。該電路包括：一基板；一電感器，其安置於該基板中或上；第一複數個導電金屬片件，其安置於該電感器下方且緊接於該電感器之一下表面；及第二複數個導電金屬片件，其安置於該電感器上方且緊接於該電感器之一上表面，其中該第一複數個導電金屬片件相比於該第二複數個導電金屬片件具有一較密間距。在一些狀況下，該電路包括以下各者中至少一者：一第一絕緣材料層，其安置於該基板與該第一複數個導電金屬片件之間；一第二絕緣材料層，其安置於該第一複數個導電金屬片件與該電感器之間；及一第三絕緣材料層，其安置於該電感器與該第二複數個導電金屬片件之間。在一些狀況下，該絕緣材料係選自由電絕緣聚合物、電絕緣陶瓷及介電材料組成之群組。在一些狀況下，該絕緣材料針對該第一絕緣材料層、該第二絕緣材料層及該第三絕緣材料層相同。在一些狀況下，該導電金屬係選自由銅、鋁、銀、鎳、金、鈦、銦、鎢及其合金組成之群組。在一些狀況下，該導電金屬針對該第一複數個導電金屬片件及該第二複數個導電金屬片件中每一者相同。在一些狀況下，該第一複數個導電金屬片件中之該等金屬片件的至少一尺寸小於1 μm，且該第二複數個 導電金屬片件中之該等金屬片件的至少一尺寸大於1 μm。在一些狀況下，該第二複數個導電金屬片件中之至少一片件的一面積大於或等於約200 μm2。在一些狀況下，該電感器具有一磁場及最大磁通量區，且該磁場在彼區內之振幅大於或等於由該電感器產生之一最大磁場的約75%。在一些狀況下，小於約30體積%之該第二複數個導電金屬片件存在於該最大磁通量區中。在一些狀況下，該第二複數個導電金屬片件不存在於該最大磁通量區中。在一些狀況下，該第二複數個導電金屬片件經安置成正交於該電感器中之電流。在一些狀況下，該第二複數個導電金屬片件覆蓋該電感器的小於60%之該上表面。在一些狀況下，該電感器以操作方式耦接至一差動激磁源。在一些狀況下，該電感器以操作方式耦接至一偏壓源。在一些狀況下，該電路係在約45 nm或更小之一製程節點下予以實施。在一些狀況下，一種電子裝置包括該積體電路中之一者或多者。在一些狀況下，該電子裝置包括一記憶體電路、一通信晶片、一處理器及/或一計算系統中至少一者。
本發明之另一實施例提供一種積體電感器裝置。該裝置包括：一基板；一電感器，其安置於該基板中或上，其中該電感器具有一最大磁通量區域；第一複數個銅片件，其安置於該電感器下方且緊接於該電感器之一下表面，其中該等片件之一尺寸小於或等於約1 μm；及第二複數個銅片件，其安置於該電感器上方且緊接於該電感器之一上表面，其中該等片件之一尺寸大於或等於約10 μm， 其中小於約30體積%之該第二複數個銅片件存在於該最大磁通量區域中。在一些狀況下，該裝置包括一介電材料，其安置於以下各者中至少一者之間：該基板與該第一複數個銅片件；該第一複數個銅片件與該電感器；及/或該電感器與該第二複數個銅片件。在一些狀況下，一種電感器電容器鎖相迴路裝置包括該電感器裝置。在一些狀況下，一種微處理器包括該電感器裝置。
本發明之另一實施例提供一種製造一積體電感器裝置之方法。該方法包括：提供一基板；提供一電感器，其安置於該基板中或上；提供第一複數個導電金屬片件，其安置於該電感器下方且緊接於該電感器之一下表面；及提供第二複數個導電金屬片件，其安置於該電感器上方且緊接於該電感器之一上表面，其中該第一複數個導電金屬片件相比於該第二複數個導電金屬片件具有一較密間距。在一些狀況下，該方法包括提供一絕緣材料，其安置於以下各者中至少一者之間：該基板與該第一複數個導電金屬片件；該第一複數個導電金屬片件與該電感器；及/或該電感器與該第二複數個導電金屬片件。在一些狀況下，該絕緣材料係選自由電絕緣聚合物、電絕緣陶瓷及介電材料組成之群組。在一些狀況下，該導電金屬係選自由銅、鋁、銀、鎳、金、鈦、銦、鎢及其合金組成之群組。
出於說明及描述之目的，已呈現本發明之實例實施例的前述描述。其不意欲為詳盡的或不意欲將本發明限於所揭示之精確形式。依據本發明，很多修改及變化係可 能的。本發明之範疇不意欲受到此詳細描述限制，而是受到於此所附加之申請專利範圍限制。
100‧‧‧電感器線圈/電感器
110‧‧‧中心區域
172、174‧‧‧端子
176‧‧‧可選端子
212‧‧‧最大磁通量區
320、330‧‧‧導電金屬虛擬件

Claims (25)

  1. 一種積體電路，其包含：一基板；一電感器，其安置於該基板之上；第一複數個導電金屬片件，其安置於該電感器下方且緊鄰於該電感器之一下表面，其中該第一複數個導電金屬片件包括至少一個導電金屬片件在其頂和底表面之間具有一第一厚度；及第二複數個導電金屬片件，其安置於該電感器上方且緊鄰於該電感器之一上表面，其中該第二複數個導電金屬片件包括至少一個導電金屬片件在其頂和底表面之間具有一第二厚度，其中該第二厚度大於該第一厚度；其中該第一複數個導電金屬片件相比於該第二複數個導電金屬片件具有一較密間距。
  2. 如申請專利範圍第1項之積體電路，其進一步包含被安置於以下各者中至少一者之間的絕緣材料：該基板與該第一複數個導電金屬片件；該第一複數個導電金屬片件與該電感器；及該電感器與該第二複數個導電金屬片件。
  3. 如申請專利範圍第2項之積體電路，其中該絕緣材料包含一電絕緣聚合物、一電絕緣陶瓷及一介電材料中之至少一者。
  4. 如申請專利範圍第2項之積體電路，其中該第二複數個導電金屬片件之至少一片件具有在約50到500μm2之範圍內的一面積。
  5. 如申請專利範圍第1項之積體電路，其中該等第一及第二複數個導電金屬片件之至少一片件包含銅、鋁、銀、鎳、金、鈦、銦、鎢及其合金中之至少一者。
  6. 如申請專利範圍第1項之積體電路，其中該第二複數個導電金屬片件之至少一片件具有在約10到40μm之範圍內的至少一尺寸。
  7. 如申請專利範圍第1項之積體電路，其中該第一複數個導電金屬片件中之該等金屬片件的至少一尺寸小於1μm，且該第二複數個導電金屬片件中之該等金屬片件的至少一尺寸大於1μm。
  8. 如申請專利範圍第1項之積體電路，其中該第二複數個導電金屬片件中之至少一片件的一面積大於或等於約200μm2。
  9. 如申請專利範圍第1項之積體電路，其中該電感器具有一磁場及一最大磁通量區，且該磁場在彼最大磁通量區內之振幅大於或等於由該電感器產生之一最大磁場的約75%。
  10. 如申請專利範圍第9項之積體電路，其中小於約30體積%之該第二複數個導電金屬片件存在於該電感器的該最大磁通量區中。
  11. 如申請專利範圍第9項之積體電路，其中該第二複數個 導電金屬片件不存在於該電感器的該最大磁通量區中。
  12. 如申請專利範圍第1項之積體電路，其中該第二複數個導電金屬片件經安置成正交於該電感器中之電流。
  13. 如申請專利範圍第1項之積體電路，其中該第二複數個導電金屬片件覆蓋該電感器的小於60%之該上表面。
  14. 如申請專利範圍第1項之積體電路，其中該電感器以操作方式耦接至一差動激磁源及一偏壓源之至少一者。
  15. 如申請專利範圍第1項之積體電路，其中該等第一及第二複數個導電金屬片件之至少一者被設置在離該電感器約5nm到5μm之範圍內的一距離。
  16. 一種電子裝置，其包含如申請專利範圍第1項之積體電路中之一者或多者。
  17. 如申請專利範圍第16項之電子裝置，其中該電子裝置包含一記憶體電路、一通信晶片、一處理器及一計算系統中之至少一者。
  18. 一種積體電感器裝置，其包含：一基板；一電感器，其安置於該基板之上，其中該電感器具有一最大磁通量區域；第一複數個銅片件，其安置於該電感器下方且緊鄰於該電感器之一下表面，其中該等片件之各者具有一頂表面和一底表面藉由複數個側邊被分開，每一個片件進一步具有以下至少一者：在該等頂和底表面之間的一厚度，其小於或等 於約1μm；及一寬度，其小於或等於約1μm；以及第二複數個銅片件，其安置於該電感器上方且緊鄰於該電感器之一上表面，其中該等片件之各者具有一頂表面和一底表面藉由複數個側邊被分開，每一個片件進一步具有以下至少一者：在該等頂和底表面之間的一厚度，其大於或等於約10μm；及一寬度，其大於或等於約10μm；其中小於約30體積%之該第二複數個銅片件存在於該電感器之該最大磁通量區域中。
  19. 如申請專利範圍第18項之積體電感器裝置，其進一步包含一介電材料，其安置於以下各者中至少一者之間：該基板與該第一複數個銅片件；該第一複數個銅片件與該電感器；及該電感器與該第二複數個銅片件。
  20. 一種電感器電容器鎖相迴路(LC-PLL)裝置，其包含如申請專利範圍第18項之積體電感器裝置。
  21. 一種微處理器，其包含如申請專利範圍第18項之積體電感器裝置。
  22. 一種製造一積體電感器裝置之方法，其包含：提供一基板；提供一電感器，其安置於該基板之上；提供第一複數個導電金屬片件，其安置於該電感器 下方且緊接於該電感器之一下表面；及提供第二複數個導電金屬片件，其安置於該電感器上方且緊接於該電感器之一上表面；其中：該第一複數個導電金屬片件相比於該第二複數個導電金屬片件具有一較密間距；來自該等第一及第二複數個導電金屬片件之各者具有頂和底表面藉由複數個側邊被分開與在該等頂和底表面之間的一厚度；以及該第二複數個導電金屬片件之至少一導電金屬片件的該厚度係大於該第一複數個導電金屬片件之至少一導電金屬片件的該厚度。
  23. 如申請專利範圍第22項之方法，其進一步包含：提供一絕緣材料，其安置於以下各者中至少一者之間：該基板與該第一複數個導電金屬片件；該第一複數個導電金屬片件與該電感器；及該電感器與該第二複數個導電金屬片件。
  24. 如申請專利範圍第22項之方法，其中該絕緣材料包含一電絕緣聚合物、一電絕緣陶瓷及一介電材料中之至少一者。
  25. 如申請專利範圍第22項之方法，其中該等第一及第二複數個導電金屬片件之至少一者包含銅、鋁、銀、鎳、金、鈦、銦、鎢及其合金中之至少一者。
TW101149834A 2011-12-29 2012-12-25 具有金屬虛擬特徵的電感器設計 TWI571894B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067923 WO2013101102A1 (en) 2011-12-29 2011-12-29 Inductor design with metal dummy features

Publications (2)

Publication Number Publication Date
TW201337975A TW201337975A (zh) 2013-09-16
TWI571894B true TWI571894B (zh) 2017-02-21

Family

ID=48698336

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101149834A TWI571894B (zh) 2011-12-29 2012-12-25 具有金屬虛擬特徵的電感器設計

Country Status (5)

Country Link
US (1) US9418783B2 (zh)
KR (1) KR101654442B1 (zh)
CN (1) CN104011860B (zh)
TW (1) TWI571894B (zh)
WO (1) WO2013101102A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101654442B1 (ko) 2011-12-29 2016-09-05 인텔 코포레이션 금속 더미 특징들을 갖는 인덕터 설계를 포함하는 집적회로 및 그 제조방법
TWI579997B (zh) * 2016-01-07 2017-04-21 Realtek Semiconductor Corp 積體電感結構
US10153084B2 (en) * 2017-01-04 2018-12-11 Silicon Laboratories Inc. Physical design in magnetic environment
KR102605442B1 (ko) * 2019-01-10 2023-11-23 삼성전자주식회사 차동 신호를 처리하는 전자 회로를 포함하는 장치
WO2022165670A1 (zh) * 2021-02-03 2022-08-11 香港中文大学（深圳） 芯片的制造方法、冗余金属的填充方法、芯片和计算机可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959522A (en) * 1998-02-03 1999-09-28 Motorola, Inc. Integrated electromagnetic device and method
US20020096736A1 (en) * 2000-09-11 2002-07-25 Brennan Kenneth D. Versatile system for integrated circuit containing shielded inductor
US20030210122A1 (en) * 2002-05-13 2003-11-13 Joel Concord Inductance with a midpoint
TW200950012A (en) * 2008-03-28 2009-12-01 Ngk Spark Plug Co Multi-layer wiring board and method of manufacturing the same
US20100289610A1 (en) * 2009-05-12 2010-11-18 Jacobson Boris S Planar magnetic structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198490A (ja) * 2000-12-26 2002-07-12 Toshiba Corp 半導体装置
US7268410B1 (en) 2005-01-24 2007-09-11 National Semiconductor Corporation Integrated switching voltage regulator using copper process technology
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
US7821110B2 (en) * 2007-05-11 2010-10-26 International Business Machines Corporation Circuit structures and methods with BEOL layer(s) configured to block electromagnetic interference
KR20100078877A (ko) 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 소자 및 그 형성 방법
US9508480B2 (en) * 2011-08-31 2016-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical slow-wave symmetric inductor structure for semiconductor devices
KR101654442B1 (ko) 2011-12-29 2016-09-05 인텔 코포레이션 금속 더미 특징들을 갖는 인덕터 설계를 포함하는 집적회로 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959522A (en) * 1998-02-03 1999-09-28 Motorola, Inc. Integrated electromagnetic device and method
US20020096736A1 (en) * 2000-09-11 2002-07-25 Brennan Kenneth D. Versatile system for integrated circuit containing shielded inductor
US20030210122A1 (en) * 2002-05-13 2003-11-13 Joel Concord Inductance with a midpoint
TW200950012A (en) * 2008-03-28 2009-12-01 Ngk Spark Plug Co Multi-layer wiring board and method of manufacturing the same
US20100289610A1 (en) * 2009-05-12 2010-11-18 Jacobson Boris S Planar magnetic structure

Also Published As

Publication number Publication date
US9418783B2 (en) 2016-08-16
TW201337975A (zh) 2013-09-16
CN104011860B (zh) 2017-08-01
WO2013101102A1 (en) 2013-07-04
US20140197916A1 (en) 2014-07-17
KR20150075056A (ko) 2015-07-02
KR101654442B1 (ko) 2016-09-05
CN104011860A (zh) 2014-08-27

Similar Documents

Publication Publication Date Title
US10354795B2 (en) Varying thickness inductor
CN105742270B (zh) 堆叠集成电路封装中的集成无源组件
TWI571894B (zh) 具有金屬虛擬特徵的電感器設計
TWI620292B (zh) 帶有背側導電板的射頻晶粒封裝技術
US9129817B2 (en) Magnetic core inductor (MCI) structures for integrated voltage regulators
US10867740B2 (en) Inductor apparatus and method of fabricating
EP2956948B1 (en) In substrate coupled inductor structure
US10115661B2 (en) Substrate-less discrete coupled inductor structure
US20190200454A1 (en) Three dimensional inductor-capacitor apparatus and method of fabricating
KR101950078B1 (ko) Tsv 접속된 이면 디커플링 기법 및 이를 이용한 패키지 어셈블리 장치와 패키지 어셈블리 제조방법
US9502359B2 (en) Integrated circuit component shielding
US20230146165A1 (en) Substrate embedded magnetic core inductors and method of making
TW201725727A (zh) 在與磁電感器整合的電晶體的兩側上的金屬
RU2659980C2 (ru) Электронный узел, который включает в себя уложенные друг на друга электронные устройства
EP4439650A1 (en) Glass-integrated inductors in integrated circuit packages
JP2016189449A (ja) 受動デバイスのインダクタンス比の調整
US20210005545A1 (en) Integrated devices comprising uniform metal layer thickness across one or more metal layers