JP2016189449A - 受動デバイスのインダクタンス比の調整 - Google Patents

受動デバイスのインダクタンス比の調整 Download PDF

Info

Publication number
JP2016189449A
JP2016189449A JP2015096163A JP2015096163A JP2016189449A JP 2016189449 A JP2016189449 A JP 2016189449A JP 2015096163 A JP2015096163 A JP 2015096163A JP 2015096163 A JP2015096163 A JP 2015096163A JP 2016189449 A JP2016189449 A JP 2016189449A
Authority
JP
Japan
Prior art keywords
winding
spiral
innermost
primary
spacing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015096163A
Other languages
English (en)
Inventor
マルタムトゥ，サラヴァーナ
Maruthamuthu Saravana
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel IP Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of JP2016189449A publication Critical patent/JP2016189449A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/30—Fastening or clamping coils, windings, or parts thereof together; Fastening or mounting coils or windings on core, casing, or other support
    • H01F27/306—Fastening or mounting coils or windings on core, casing or other support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/045—Trimming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】受動デバイスのインダクタンス比の調整を提供する。【解決手段】二つの金属層において相互に巻き合わされており、磁気的に結合された一次巻き線および二次巻き線を含むデバイスを含む装置であって、前記一次巻き線および前記二次巻き線の一方のインダクタンスは、前記一次巻き線と前記二次巻き線との間のある目標インダクタンス比のために調整されている、装置。横方向に結合されたレイアウトにおいて二つの金属層において相互に巻き合わされており、磁気的に結合された一次巻き線および二次巻き線を含む基板上のインピーダンス整合されたトランス・デバイスを形成する段階を含む方法であって、前記一次巻き線および前記二次巻き線の一方のインダクタンスは、前記一次巻き線と前記二次巻き線との間のある目標インダクタンス比のために調整される、方法。【選択図】図１

Description

集積回路デバイス。
トランスおよびコイルのような受動誘導素子は一般に、ダウンスケールする集積回路（IC）技術とともにスケールするものではない。電波周波（RF: radio frequency）相補的金属酸化物半導体（CMOS）セルラーおよび接続性トランシーバにおいては、トランスはインピーダンス整合〔マッチング〕用途のための鍵となる要素である。トランス・レイアウト・デザインは、指定された周波数およびインダクタンス比を満たすために、簡単に1平方ミリメートルを超える面積を占めることがある。
低コストのCMOSプロセスは一般に、インダクタおよびトランス・デバイスのために使用可能な二つのトップの、一般に厚い金属レベルを有する。二レベルの金属再配線層をもつパッケージ内のコイルが、インダクタおよびトランス用途のために活用されることもある。
トランス・デザインは一般に、最大限のエネルギー転送のために、一次巻き線と二次巻き線との間の高い結合係数（k）を必要とする、結合因子kは0（結合なし）から1（高い結合）までの間の値をもつことができる。一般に、高い結合因子のためにシリコン・チップまたはパッケージ技術において好適な二つの型のトランスがある。二つの隣り合う金属層（すなわち、チップの最後および最後から二番目の金属層）における横結合トランスおよび縦結合トランスである。これらの技術のデザイン規則、トランスの面積、金属間の（たとえば、トップ金属１とトップ金属２の間の）分離の距離および金属の接続性からは、しばしば、チップ上またはパッケージ上での高い結合（7より大きな結合因子）のために、横結合トランスのデザインが有利である。
二金属の横結合トランスにおける問題は、一次巻き線と二次巻き線との間の要求されるインダクタンス比への調整（tuning）である。たとえば、横結合トランスでは、3:1より高いインダクタンス比を得ることは一般には可能ではない。
パッケージ上のチップの隣り合う金属層において代表的に形成されるインピーダンス整合トランス・デバイスのトランスの実施形態を示す図である。 図１のトランスのインダクタンス差を示す図である。 トランス・デバイスのもう一つの実施形態を示す図である。 図３のデバイスのインダクタンス差を示す図である。 コンピューティング・デバイスのある実施形態を示す図である。
相互に巻き合わされ（interwound）、二つの金属層において磁気的に接続された一次巻き線および二次巻き線を含む、チップまたはパッケージ上のトランスのような受動デバイスを含む装置が記述される。一次巻き線および二次巻き線の一方のインダクタンスは、一次巻き線と二次巻き線との間のある目標インダクタンス比を得るよう調整される。一次巻き線および二次巻き線の前記一方のインダクタンスを、目標の一次対二次インダクタンス比のために調整するために、二レベルの金属スタックにおけるデバイス・レイアウトを構築する方法も記述される。
ある実施形態では、デバイスは、トランスである受動デバイスである。ある代表例では、電波周波（RF）トランシーバ回路は、2.5ナノヘンリー（nH）のオーダーの一次インダクタンスおよび0.7nHのオーダーの二次インダクタンスとともに2ギガヘルツ（GHz）の動作周波数での高い結合係数（たとえば0.7より大きい）をもつインピーダンス整合トランスを必要とする。下記のトランス・デバイス・レイアウトは、この代表例を満たすよう調整されたデバイスを例解する。
図１は、チップの隣り合う金属層において代表的に形成されるRFトランシーバ回路のためのインピーダンス整合トランス・デバイスのトランスのある実施形態を示している。図１は、チップ１０５が接続されているパッケージ基板１０２を含むパッケージの一部の側面図を示している。チップ１０５はたとえば、RFベースバンド・ダイである。パッケージ基板１０２には、メモリ・チップのような二次チップ１０６も接続されている。図示した実施形態では、チップ１０５および二次チップ１０６はスタッキングされた配置に配置されている。別の実施形態では、それらのチップは隣り合わせの配置でパッケージ１０内にアセンブルされてもよい。図１は、トランス・デバイス１００を含むチップ１０５のデバイス側の一部の拡大された上面図も示している。この実施形態では、トランス・デバイス１００は、一次巻き線１１０Ａおよび一次巻き線１１０Ｂならびに二次巻き線１２０Ａおよび二次巻き線１２０Ｂを含む。これらの一次巻き線および二次巻き線は、横結合レイアウトにおいてチップまたはパッケージの二つの金属層において相互に巻き合わされ、磁気的に結合されている。これらの巻き線は、各巻き線が伝導金属層の幅wおよび隣り合う巻き線間のある離間をもつ四角形の渦巻き線（たとえば正方形または長方形の渦巻き）になるよう相互に巻き合わされている。ある実施形態では、これらの巻き線は、銅材料のような伝導性材料から、たとえばチップまたはパッケージの上の二つの金属層におけるパターン形成および堆積（たとえばシーディング（seeding）および電気めっき（electroplating））技法といった通常の技法によって形成される。各巻き線は、ある側面では、その巻き線と（見られたときの）隣接する外側の巻き線との間の間隔によって定義される周寸法を含む。最も内側以外のすべての巻き線について、その巻き線と隣接する外側の巻き線との間の間隔dは、四角形の渦巻き線の四辺のそれぞれの側で同じまたはほぼ同じである。この実施形態において記述されるように、最も内側の巻き線（二次巻き線）は、該巻き線と隣接する外側の巻き線との間の間隔によって定義される周寸法であって、一つの側での間隔Dが、該巻き線の残りの他の側での間隔dと異なるような周寸法を含む。該巻き線の一つの側の間隔Dは、他の三つの側の間隔dより有意に大きい。このように、トランス・デバイス１００の最も内側の巻き線は、間隔がすべての側で一定であるとした場合にスケーリングのために許容可能である利用可能な面積よりも、縮小される（小さくスケーリングされる）。図示した実施形態では、巻き線の一つの側での間隔Dは、隣接する巻き線の上側または上方に関する。別の実施形態では、間隔Dは隣接する巻き線の下側または低い側に関するものであってもよく、あるいは隣接する巻き線の左または右側に関するものであってもよい。
ある実施形態では、トランス・デバイス１００によって費やされる面積は、239×239μm2のオーダーである。ある実施形態では、トランス・デバイスは1.975GHzの周波数；二次インダクタンス（Lsecondary＝6.967E-10）；および一次インダクタンス（Lprimary＝2.647E-0）をもつ。図２は、インダクタンス差（inductance differential）を示している。見て取れるように、相互巻き（二次巻き線）の周を縮小することによって、インダクタンスは、2.5nH付近の一次インダクタンス；0.7nHのオーダーの二次インダクタンスおよび2GHzの動作周波数の目標に一致するようスケーリングされる。比較のために、最も内側の巻き線が四角形の巻き線の四つの側のそれぞれにおいて同様の間隔によって定義される周寸法をもっていたとした場合、トランス・デバイスの面積は同様（239×239μm2）で；周波数は2.037GHzとなり；二次インダクタンスは1.078E-9となり；一次インダクタンスは2.645E-9となる。そのような場合、二次インダクタンスが1nHなので、所望されるインダクタンス比（0.7:2.5のオーダーのLsecondary:Lprimary）は得ることができない。
図３は、トランス・デバイスの巻き線のスケーリングのもう一つの実施形態を示している。この実施形態では、スケーリングされたトランス・デバイスにおける追加的な面積増加はなく、一次巻き線または二次巻き線のいずれかのインダクタンスを調整することにおいて柔軟性がある。ある実施形態では、基板２０５はチップまたはダイ（たとえばRFベースバンド・ダイ）であり、一つまたは複数のメモリ・チップをも含むパッケージ基板に接続される。デバイス１００と同様に、デバイス２００は、ある実施形態では、一次巻き線２１０Ａおよび一次巻き線２１０Ｂならびに二次巻き線２２０Ａおよび二次巻き線２２０Ｂを含むインピーダンス整合トランス・デバイスであり、これらの巻き線は、横結合レイアウトにおいて、相互に巻き合わされ、基板の諸金属層中に磁気的に結合される。このデバイスは、当技術分野において知られているようにして、一次巻き線および二次巻き線の四角形の渦巻き線になるよう相互に巻き合わされる。巻き線の上側または上方が記号Tで表わされる。この実施形態では、各巻き線は、その巻き線と隣接する外側の巻き線との間の間隔dによって定義される周寸法であって、間隔dは各四角形の渦巻き線のそれぞれの側において同じである周寸法を有する。巻き線のそれぞれの側における間隔dが、最も内側の巻き線と最も内側の巻き線の外側の巻き線に関して図示されている。この実施形態では、最も内側の巻き線は二次巻き線である。一次および二次巻き線に加えて、デバイス２００は、たとえば伝導性材料のシャント（shunt）・トレース２３０を含む。ある実施形態では、シャント・トレース２３０は最も内側の巻き線の二つの向かい合う辺の間に接続される。シャント・トレース２３０を加えることによって、デバイスの面積を増加させることなく、四角形の渦巻き線内で、追加的なインダクタンスがデバイス中に導入される。図示したようなシャント・トレース２３０は、最も内側の巻き線と並列であり、インダクタンスを低下させるよう動作可能である。シャント・トレース２３０はたとえば、デバイス２００の一次巻き線および二次巻き線の金属材料と同様の金属材料である。一般に、シャント・トレース２３０の巻き線の上部Tからの距離が大きいほど、二次インダクタンスは低くなる。シャント・トレース２３０の構成は基本的には、並列な二つのインダクタの並列構成におけるインダクタンスである。
ある実施形態では、シャント・トレース２３０は、ある巻き線の寸法と同様の寸法（幅、厚さ）をもつ。たとえば銅材料のシャント・トレース２３０は、通常のパターン形成および堆積（たとえばシーディングおよびそれに続く電気めっき）技法によって、最も内側の巻き線を形成する時点で、導入されうる。
図４は、デバイス２００の巻き線のインダクタンス差を示している。このデバイスの属性は、1.975GHzの周波数；二次インダクタンスLsecondary＝6.967E-10；および一次インダクタンスLprimary＝2.647E-9である。図のように、このデバイスは、2.5nH付近の一次インダクタンスおよび0.7nHの二次インダクタンスならびに2GHzの動作周波数において0.7より大きな結合係数という目的を満たす。最も内側の巻き線に並列にインダクタンスを生成するよう最も内側の巻き線の向かい合う辺の間に配置されたシャント・トレース２３０が、インダクタンスを調整する柔軟性を提供する。P1、P2のほうのシャント線の位置決めは、インダクタンスを低下させる傾向がある。ある代替的な実施形態（図３において破線で示される）では、シャント・トレースは、最も内側の巻き線ではなく、最も外側の巻き線上に置かれてもよい。
図５は、ある実装に基づくコンピューティング・デバイス３００を示している。コンピューティング・デバイス３００はボード３０２を収容している。ボード３０２は、プロセッサ３０４および少なくとも一つの通信チップ３０６を含むがそれに限られないいくつかのコンポーネントを含んでいてもよい。プロセッサ３０４が物理的および電気的にボード３０２に結合される。いくつかの実装では、少なくとも一つの通信チップ３０６もボード３０２に物理的および電気的に結合される。さらなる実装では、通信チップ３０６はプロセッサ３０４の一部である。
その用途に依存して、コンピューティング・デバイス３００は、ボード３０２に物理的および電気的に結合されていてもいなくてもよい他のコンポーネントを含んでいてもよい。これらの他のコンポーネントは、揮発性メモリ（たとえばDRAM）、不揮発性メモリ（たとえばROM）、フラッシュ・メモリ、グラフィック・プロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーン・ディスプレイ、タッチスクリーン・コントローラ、バッテリー、オーディオ・コーデック、ビデオ・コーデック、電力増幅器、全地球測位システム（GPS）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカー、カメラおよび大容量記憶装置（ハードディスク・ドライブ、コンパクトディスク（CD）、デジタル多用途ディスク（DVD）など）を含むがそれに限られない。
通信チップ３０６は、コンピューティング・デバイス３００へのおよびコンピューティング・デバイス３００からのデータの転送のための無線通信を可能にする。用語「無線」およびその派生形は、非固体媒体を通じて変調された電磁放射の使用を通じてデータを通信しうる、回路、デバイス、システム、方法、技法、通信チャネルなどを記述するために使用されうる。この用語は、関連するデバイスがいかなる線も含んでいないことを含意するものではない。いくつかの実施形態では含んでいないこともあるが。通信チップ３０６は、Wi-Fi（IEEE802.11ファミリー）、WiMAX（IEEE802.16ファミリー）、IEEE802.20、ロングタームエボリューション（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM（登録商標）、GPRS、CDMA、TDMA、DECT、ブルートゥース、それらの派生物ならびに3G、4G、5Gそれ以上のように示される他の任意の無線プロトコルを含むがそれに限られない、いくつもの無線規格またはプロトコルのうちの任意のものを実装してもよい。コンピューティング・デバイス３００は、複数の通信チップ３０６を含んでいてもよい。たとえば、第一の通信チップ３０６は、Wi-Fiおよびブルートゥースのようなより短いレンジの無線通信の専用であってもよく、第二の通信チップ３０６はGPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DOその他のようなより長いレンジの無線通信の専用であってもよい。
コンピューティング・デバイス３００のプロセッサ３０４は、プロセッサ３０４内にパッケージングされた集積回路ダイを含む。いくつかの実装では、プロセッサの集積回路ダイは、上記の諸実装に基づいて形成されたインピーダンス整合されたトランスのような一つまたは複数のデバイスを含む。用語「プロセッサ」は、レジスタおよび／またはメモリからの電子データを処理してその電子データを、レジスタおよび／またはメモリに記憶されうる他の電子データに変換する任意のデバイスまたはデバイスの一部を指しうる。
通信チップ３０６も、通信チップ３０６内にパッケージングされた集積回路ダイを含んでいてもよい。別の実装によれば、通信チップの集積回路ダイは、上記の諸実装に基づいて形成されたインピーダンス整合されたトランスのような一つまたは複数のデバイスを含む。
さらなる実装では、コンピューティング・デバイス３００内に収容される別のコンポーネントが、上記の諸実装に基づいて形成されたインピーダンス整合されたトランスのような一つまたは複数のデバイスを含む集積回路ダイを含んでいてもよい。
さまざまな実装において、コンピューティング・デバイス３００はラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（PDA）、ウルトラモバイルPC、携帯電話、デスクトップ・コンピュータ、サーバー、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽制御ユニット、デジタル・カメラ、携帯音楽プレーヤーまたはデジタル・ビデオ・レコーダーであってもよい。さらなる実装では、コンピューティング・デバイス３００はデータを処理する他のいかなる電子装置であってもよい。
実施例１は、二つの金属層において相互に巻き合わされており、磁気的に結合された一次巻き線および二次巻き線を有するデバイスを含む装置であって、前記一次巻き線および前記二次巻き線の一方のインダクタンスは、前記一次巻き線と前記二次巻き線との間のある目標インダクタンス比のために調整されている、装置である。
実施例２では、実施例１の装置における前記デバイスが前記一次巻き線および前記二次巻き線の四角形の渦巻きになるよう巻き合わされており、前記トランスの最も内側の巻き線は、該最も内側の巻き線と隣接する巻き線との間の間隔であって前記渦巻きの少なくとも一つの側で異なっている間隔によって定義される周寸法を有する。
実施例３では、実施例２の装置における前記最も内側の巻き線が二次巻き線を含む。
実施例４では、実施例２の装置における前記最も内側の巻き線と隣接する巻き線との間の間隔が、前記渦巻きの少なくとも一つの側において前記渦巻きの他の残りの側よりも大きい。
実施例５では、実施例４の装置における前記最も内側の巻き線と隣接する巻き線との間の間隔が、前記渦巻きの他の残りの側では同様である。
実施例６では、実施例１の装置における前記デバイスが前記一次巻き線および前記二次巻き線の四角形の渦巻きになるよう巻き合わされており、一連の各巻き線は、該巻き線と隣接する巻き線との間の間隔であって前記渦巻きのそれぞれの側で同様である間隔によって定義される周寸法を有し、さらに、ある巻き線の二つの向かい合う側の間に結合されたシャント・トレースを有する。
実施例７では、実施例６の装置において前記シャント・トレースが結合される巻き線が、最も内側の巻き線である。
実施例８では、実施例７の装置における前記最も内側の巻き線が二次巻き線を含む。
実施例９は、（１）横結合されたレイアウトにおいて二つの金属層において相互に巻き合わされており、磁気的に結合された一次巻き線および二次巻き線を含むインピーダンス整合トランス・デバイスを含むダイであって、前記一次巻き線および前記二次巻き線の一方のインダクタンスは、前記一次巻き線と前記二次巻き線との間のある目標インダクタンス比のために調整されている、ダイと、（２）メモリ・チップとを含むパッケージを含む装置である。
実施例１０では、実施例９の装置における前記トランス・デバイスが前記一次巻き線および前記二次巻き線の四角形の渦巻きになるよう巻き合わされており、前記トランスの最も内側の巻き線は、該最も内側の巻き線と隣接する巻き線との間の間隔であって前記渦巻きの少なくとも一つの側で異なっている間隔によって定義される周寸法を含む。
実施例１１では、実施例１０の装置における前記最も内側の巻き線が二次巻き線を含む。
実施例１２では、実施例１０の装置における前記最も内側の巻き線と隣接する巻き線との間の間隔が、前記渦巻きの少なくとも一つの側において前記渦巻きの他の側よりも大きい。
実施例１３では、実施例１２の装置における前記最も内側の巻き線と隣接する巻き線との間の間隔が、前記渦巻きの前記他の側では同様である。
実施例１４では、実施例９の装置における前記トランス・デバイスが前記一次巻き線および前記二次巻き線の四角形の渦巻きになるよう巻き合わされており、一連の各巻き線は、該巻き線と隣接する巻き線との間の間隔であって前記渦巻きのそれぞれの側で同様である間隔によって定義される周寸法を含み、さらに、ある巻き線の二つの向かい合う側の間にシャント・トレースを含む。
実施例１５では、実施例１４の装置において前記シャント・トレースが結合される巻き線が最も内側の巻き線である。
実施例１６では、実施例１５の装置における前記最も内側の巻き線が二次巻き線を含む。
実施例１７は、横方向に結合されたレイアウトにおいて二つの金属層において相互に巻き合わされており、磁気的に結合された一次巻き線および二次巻き線を含む基板上のインピーダンス整合されたトランス・デバイスを形成する段階を含む方法であって、前記一次巻き線および前記二次巻き線の一方のインダクタンスは、前記一次巻き線と前記二次巻き線との間のある目標インダクタンス比のために調整される、方法である。
実施例１８では、実施例１７の方法における前記トランス・デバイスを形成する段階が、前記一次巻き線および前記二次巻き線を四角形の渦巻きになるよう巻き合わせることを含み、前記トランスの最も内側の巻き線は、該最も内側の巻き線と隣接する巻き線との間の間隔であって前記渦巻きの少なくとも一つの側で異なっている間隔によって定義される周寸法を有するようにする。
実施例１９では、実施例１７の方法における前記最も内側の巻き線が二次巻き線を含む。
実施例２０では、実施例１９の方法における前記最も内側の巻き線と隣接する巻き線との間の間隔が、前記渦巻きの一つの側において前記渦巻きの残りの他の側よりも大きく、前記渦巻きの前記残りの他の側では同様である。
実施例２１では、実施例１７の方法における前記トランス・デバイスが前記一次巻き線および前記二次巻き線の四角形の渦巻きになるよう巻き合わされ、一連の各巻き線は、該巻き線と隣接する巻き線との間の間隔であって前記渦巻きのそれぞれの側で同様である間隔によって定義される周寸法を有し、トランス・デバイスを形成する段階が、ある巻き線の二つの向かい合う側の間にシャント・トレースを形成する段階を含む。
実施例２２では、実施例２１の方法における前記シャント・トレースが最も内側の巻き線の向かい合う辺の間に形成される。
実施例２３では、実施例２２の方法における前記最も内側の巻き線が二次巻き線を含む。
例解される実装の上記の記述は、要約書において記述されるものも含め、網羅的であったり本願発明を開示される厳密な形に限定したりすることは意図されていない。本発明の個別的な実装および例が本稿では例解目的のために記述されているが、さまざまな等価な修正が本願の範囲内で可能である。当業者はこのことを認識するであろう。
上記の詳細な説明に照らして、これらの修正が本発明に対してなされることができる。付属の請求項において使われる用語は、本発明を明細書および請求項において開示されている特定的な実装に限定するものと解釈されるべきではない。むしろ、本願の範囲は、完全に付属の請求項によって決定されるものである。請求項は、クレーム解釈の確立されたドクトリンに従って解釈されるものである。

Claims (24)

  1. 二つの金属層において相互に巻き合わされており、磁気的に結合された一次巻き線および二次巻き線を有するデバイスを有する装置であって、
    前記一次巻き線および前記二次巻き線の一方のインダクタンスは、前記一次巻き線と前記二次巻き線との間のある目標インダクタンス比のために調整されている、
    装置。
  2. 前記デバイスが前記一次巻き線および前記二次巻き線の四角形の渦巻きになるよう巻き合わされており、前記トランスの最も内側の巻き線は、該最も内側の巻き線と隣接する巻き線との間の間隔であって前記渦巻きの少なくとも一つの側で異なっている間隔によって定義される周寸法を有する、請求項１記載の装置。
  3. 前記最も内側の巻き線が二次巻き線を含む、請求項２記載の装置。
  4. 前記最も内側の巻き線と隣接する巻き線との間の間隔が、前記渦巻きの少なくとも一つの側において前記渦巻きの他の側よりも大きい、請求項２記載の装置。
  5. 前記最も内側の巻き線と隣接する巻き線との間の間隔が、前記渦巻きの前記他の側では同様である、請求項４記載の装置。
  6. 前記デバイスが前記一次巻き線および前記二次巻き線の四角形の渦巻きになるよう巻き合わされており、一連の各巻き線は、該巻き線と隣接する巻き線との間の間隔であって前記渦巻きのそれぞれの側で同様である間隔によって定義される周寸法を有し、さらに、ある巻き線の二つの向かい合う側の間に結合されたシャント・トレースを有する、請求項１記載の装置。
  7. 前記シャント・トレースが結合される巻き線が最も内側の巻き線である、請求項６記載の装置。
  8. 前記最も内側の巻き線が二次巻き線を含む、請求項７記載の装置。
  9. （１）横結合されたレイアウトにおいて二つの金属層において相互に巻き合わされており、磁気的に結合された一次巻き線および二次巻き線を有するトランス・デバイスを有するダイであって、前記一次巻き線および前記二次巻き線の一方のインダクタンスは、前記一次巻き線と前記二次巻き線との間のある目標インダクタンス比のために調整されている、ダイと、（２）メモリ・チップとを有するパッケージを有する装置。
  10. 前記トランス・デバイスが前記一次巻き線および前記二次巻き線の四角形の渦巻きになるよう巻き合わされており、前記トランスの最も内側の巻き線は、該最も内側の巻き線と隣接する巻き線との間の間隔であって前記渦巻きの少なくとも一つの側で異なっている間隔によって定義される周寸法を有する、請求項９記載の装置。
  11. 前記最も内側の巻き線が二次巻き線を含む、請求項１０記載の装置。
  12. 前記最も内側の巻き線と隣接する巻き線との間の間隔が、前記渦巻きの少なくとも一つの側において前記渦巻きの他の側よりも大きい、請求項１０記載の装置。
  13. 前記最も内側の巻き線と隣接する巻き線との間の間隔が、前記渦巻きの前記他の側では同様である、請求項１２記載の装置。
  14. 前記トランス・デバイスが前記一次巻き線および前記二次巻き線の四角形の渦巻きになるよう巻き合わされており、一連の各巻き線は、該巻き線と隣接する巻き線との間の間隔であって前記渦巻きのそれぞれの側で同様である間隔によって定義される周寸法を有し、さらに、ある巻き線の二つの向かい合う側の間にシャント・トレースを有する、請求項９記載の装置。
  15. 前記シャント・トレースが結合される巻き線が最も内側の巻き線である、請求項１４記載の装置。
  16. 前記最も内側の巻き線が二次巻き線を含む、請求項１５記載の装置。
  17. 横方向に結合されたレイアウトにおいて二つの金属層において相互に巻き合わされており、磁気的に結合された一次巻き線および二次巻き線を有する基板上のインピーダンス整合されたトランス・デバイスを形成する段階を含む方法であって、前記一次巻き線および前記二次巻き線の一方のインダクタンスは、前記一次巻き線と前記二次巻き線との間のある目標インダクタンス比のために調整される、方法。
  18. 前記トランス・デバイスを形成する段階が、前記一次巻き線および前記二次巻き線を四角形の渦巻きになるよう巻き合わせることを含み、前記トランスの最も内側の巻き線は、該最も内側の巻き線と隣接する巻き線との間の間隔であって前記渦巻きの少なくとも一つの側で異なっている間隔によって定義される周寸法を有するようにする、請求項１７記載の方法。
  19. 前記最も内側の巻き線が二次巻き線を含む、請求項１７記載の方法。
  20. 前記最も内側の巻き線と隣接する巻き線との間の間隔が、前記渦巻きの一つの側において前記渦巻きの他の側よりも大きく、前記渦巻きの前記他の側では同様である、請求項１９記載の方法。
  21. 前記トランス・デバイスが前記一次巻き線および前記二次巻き線の四角形の渦巻きになるよう巻き合わされ、一連の各巻き線は、該巻き線と隣接する巻き線との間の間隔であって前記渦巻きのそれぞれの側で同様である間隔によって定義される周寸法を有し、トランス・デバイスを形成する段階が、ある巻き線の二つの向かい合う側の間にシャント・トレースを形成する段階を含む、請求項１７記載の方法。
  22. 前記シャント・トレースが最も内側の巻き線の向かい合う側の間に形成される、請求項２１記載の方法。
  23. 前記最も内側の巻き線が二次巻き線を含む、請求項２２記載の方法。
  24. 請求項１７ないし２３のうちいずれか一項記載の方法で製造された、インピーダンス整合されたトランス・デバイス。
JP2015096163A 2015-03-28 2015-05-11 受動デバイスのインダクタンス比の調整 Pending JP2016189449A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/672,162 US20160284461A1 (en) 2015-03-28 2015-03-28 Tuning inductance ratio of a passive device
US14/672,162 2015-03-28

Publications (1)

Publication Number Publication Date
JP2016189449A true JP2016189449A (ja) 2016-11-04

Family

ID=55443172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015096163A Pending JP2016189449A (ja) 2015-03-28 2015-05-11 受動デバイスのインダクタンス比の調整

Country Status (6)

Country Link
US (1) US20160284461A1 (ja)
EP (1) EP3076414B1 (ja)
JP (1) JP2016189449A (ja)
KR (1) KR101991551B1 (ja)
CN (1) CN106024328B (ja)
TW (1) TWI588851B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227825B2 (en) * 2015-12-21 2022-01-18 Intel Corporation High performance integrated RF passives using dual lithography process

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138206A (en) * 1979-03-27 1980-10-28 Nec Corp Hybrid integrated circuit
JPH06140267A (ja) * 1992-10-29 1994-05-20 Kyocera Corp インダクタンスの調整方法
JP2005033587A (ja) * 2003-07-07 2005-02-03 Sony Chem Corp アンテナ回路及び非接触型ｉｃカード
JP2009065042A (ja) * 2007-09-07 2009-03-26 Mitsubishi Electric Corp 高周波受動素子およびその製造方法
JP2011035409A (ja) * 2003-05-16 2011-02-17 Panasonic Corp 相互誘導回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1278051C (en) * 1988-01-15 1990-12-18 Gordon Glen Rabjohn Balanced planar transformers
US7334734B2 (en) * 2000-01-27 2008-02-26 Hitachi Maxwell, Ltd. Non-contact IC module
US6590394B2 (en) * 2001-09-28 2003-07-08 Varian, Inc. NMR probe with enhanced power handling ability
US6707367B2 (en) * 2002-07-23 2004-03-16 Broadcom, Corp. On-chip multiple tap transformer and inductor
JP2008135589A (ja) * 2006-11-29 2008-06-12 Asuka Electron Kk 電力伝送用コイル
ATE520167T1 (de) * 2007-10-03 2011-08-15 Assa Abloy Ab Kopplungsvorrichtung für einen transponder und chipkarte mit derartiger vorrichtung
US7821372B2 (en) * 2008-12-31 2010-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip transformer BALUN structures
JP2011040509A (ja) * 2009-08-07 2011-02-24 Imec ２層式トランス
US8474726B2 (en) * 2010-08-12 2013-07-02 Feinics Amatech Teoranta RFID antenna modules and increasing coupling
US8552812B2 (en) * 2010-12-09 2013-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Transformer with bypass capacitor
JP5767495B2 (ja) * 2011-03-29 2015-08-19 パナソニック株式会社 可変インダクタ及びこれを用いた半導体装置
US8576005B2 (en) * 2011-07-05 2013-11-05 Mediatek Inc. Transceiver and integrated circuit
JP5894833B2 (ja) * 2012-03-30 2016-03-30 株式会社荏原製作所 渦電流センサ並びに研磨方法および装置
DE102013101768A1 (de) * 2013-02-22 2014-08-28 Intel Mobile Communications GmbH Transformator und elektrische Schaltung
TWI456600B (zh) * 2014-03-19 2014-10-11 Realtek Semiconductor Corp 積體變壓器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138206A (en) * 1979-03-27 1980-10-28 Nec Corp Hybrid integrated circuit
JPH06140267A (ja) * 1992-10-29 1994-05-20 Kyocera Corp インダクタンスの調整方法
JP2011035409A (ja) * 2003-05-16 2011-02-17 Panasonic Corp 相互誘導回路
JP2005033587A (ja) * 2003-07-07 2005-02-03 Sony Chem Corp アンテナ回路及び非接触型ｉｃカード
JP2009065042A (ja) * 2007-09-07 2009-03-26 Mitsubishi Electric Corp 高周波受動素子およびその製造方法

Also Published As

Publication number Publication date
TW201640534A (zh) 2016-11-16
EP3076414A1 (en) 2016-10-05
CN106024328B (zh) 2019-01-08
US20160284461A1 (en) 2016-09-29
KR101991551B1 (ko) 2019-06-20
KR20160115709A (ko) 2016-10-06
TWI588851B (zh) 2017-06-21
CN106024328A (zh) 2016-10-12
EP3076414B1 (en) 2018-08-01

Similar Documents

Publication Publication Date Title
JP6076089B2 (ja) ３次元インダクタ及び変圧器
US8093982B2 (en) Three dimensional inductor and transformer design methodology of glass technology
US9293245B2 (en) Integration of a coil and a discontinuous magnetic core
JP6476132B2 (ja) 基板内結合インダクタ構造
US20110316657A1 (en) Three Dimensional Wire Bond Inductor and Transformer
US11469189B2 (en) Inductor and transmission line with air gap
US10600731B2 (en) Folded metal-oxide-metal capacitor overlapped by on-chip inductor/transformer
EP3501244B1 (en) Multi-density mim capacitor for improved passive on glass (pog) multiplexer performance
US9418783B2 (en) Inductor design with metal dummy features
KR101991551B1 (ko) 수동 디바이스의 인덕턴스 비율 조정
US10431540B1 (en) Metal-oxide-metal capacitor with reduced parasitic capacitance
US9818528B2 (en) Transformer circuit and manufacturing method thereof
US11862367B2 (en) ESL-less AC resistor for high frequency applications
US20220093314A1 (en) Package embedded magnetic power transformers for smps
US20240321729A1 (en) Integrated redistribution layer inductors
US20220328237A1 (en) Three dimensional (3d) vertical spiral inductor and transformer
WO2017052530A1 (en) High current magnetic thin film inductors

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170228