JP2018200969A - レーザ装置 - Google Patents

Abstract

【課題】各々の遅延時間のばらつきを抑制し合成レーザ出力の歪みを抑制できるレーザ装置。
【解決手段】レーザダイオード部ＬＤ１，ＬＤ２に対応して設けられレーザダイオード部に直列に接続された電流制御素子Ｑ１，Ｑ２、電流制御素子の制御端子に電圧を印加して電流制御素子をオンさせてレーザダイオード部に流す電流を制御する電流制御回路１１、レーザダイオード部に対応して設けられレーザダイオードがオフ時に電流制御素子の制御端子に印加される電圧を各々のレーザダイオード部毎に個別に閾値以下に調整する電圧調整回路１２ａ，１２ｂ、レーザダイオード部に対応して設けられ電流制御回路からの電圧と電圧調整回路で調整された閾値以下の調整電圧とを加算し得られた加算電圧を電流制御素子の制御端子に印加する加算器１３ａ，１３ｂを備え、電圧調整回路は、レーザダイオード部の光出力の立ち上がりタイミングを揃えるように調整電圧を調整する。
【選択図】図１

Description

本発明は、複数の半導体レーザを駆動するレーザ装置に関し、特に、レーザオンのタイミングからレーザ発振が開始されるまでの遅延時間を制御するための技術に関する。

従来のレーザ装置として、半導体レーザにバイアス電流を流すことにより高速パルスを生成する技術が知られている。図５は、従来のこの種のレーザ装置の構成を示す図である（特許文献１）。

図５に示すように、半導体レーザからなる発光素子１１１にバイアス電流源１２５によりバイアス電流を流すことにより、半導体レーザがオフ時でも電流制御素子であるＭＯＳＦＥＴＱ１２のゲートに閾値電圧付近の電圧が印加可能となる。このため、半導体レーザがオンになると、直ちに発光素子１１１に電流を流すことができる。半導体レーザにバイアス電流を流すことにより、半導体レーザは、自然放出光を出力する。

しかしながら、露光装置等においては、レーザオフ時に自然放出光さえもカットする必要があるアプリケーションがある。このような場合には、ＭＯＳＦＥＴＱ１２のゲート電圧を閾値電圧以下に設定して、半導体レーザを確実にオフする必要がある。

特開平１０−２５６６０６号公報

しかしながら、ＭＯＳＦＥＴＱ１２のゲート電圧を閾値電圧以下にすると、半導体レーザをオンするためには、閾値電圧を超えて所定の電流が流れるようにゲート電圧を制御する必要がある。

しかし、これに要する時間がＭＯＳＦＥＴの個体差、フィードバック制御回路の抵抗ＲとコンデンサＣとのＲＣ定数、オペアンプによってばらつく。このため、レーザオン信号のタイミングからレーザ発振までの遅延時間がばらつくことになる。また、複数の半導体レーザを合成して駆動する場合、各々の半導体レーザ毎に遅延時間がばらつくため、複数のレーザ出力を合成すると、合成レーザ出力に歪みが発生する。

本発明の課題は、各々の遅延時間のばらつきを抑制して、合成レーザ出力の歪みを抑制することができるレーザ装置を提供する。

本発明に係るレーザ装置は、上記課題を解決するために、各々のレーザダイオード部が１個もしくは複数のレーザダイオードを直列に接続して構成された複数のレーザダイオード部と、前記複数のレーザダイオード部に対応して設けられ、前記レーザダイオード部に直列に接続された複数の電流制御素子と、前記複数の電流制御素子の制御端子に電圧を印加して前記複数の電流制御素子をオンさせることにより前記複数のレーザダイオード部に流す電流を制御する電流制御回路と、前記複数のレーザダイオード部に対応して設けられ、前記複数のレーザダイオードがオフ時に前記電流制御素子の制御端子に印加される電圧を各々のレーザダイオード部毎に個別に閾値以下に調整する複数の電圧調整回路と、前記複数のレーザダイオード部に対応して設けられ、前記電流制御回路からの前記電圧と前記電圧調整回路で調整された閾値以下の調整電圧とを加算し得られた加算電圧を前記電流制御素子の制御端子に印加する複数の加算器とを備え、前記複数の電圧調整回路の各々は、前記複数のレーザダイオード部の光出力の複数の立ち上がりタイミングを揃えるように前記調整電圧を調整することを特徴とする。レーザダイオード部を構成するレーザダイオードが１個の場合は、複数の場合と比較してより正確に光出力の立ち上がりタイミングを揃えることが可能である。

本発明によれば、複数の電圧調整回路は、レーザダイオードがオフ時に電流制御素子の制御端子に印加される電圧を各々のレーザダイオード部毎に個別に閾値以下に調整し且つ複数のレーザダイオード部の光出力の複数の立ち上がりタイミングを揃えるように調整電圧を調整する。

従って、各々の遅延時間のばらつきを抑制して、合成レーザ出力の歪みを抑制することができるレーザ装置を提供することができる。

本発明の実施例１のレーザ装置の構成図である。 従来のレーザ装置の各部の動作を説明するためのタイミングチャートである。 実施例１のレーザ装置の各部の動作を説明するためのタイミングチャートである。 本発明の実施例２のレーザ装置の構成図である。 従来のレーザ装置の構成図である。

（実施例１）
以下、本発明の実施形態に係るレーザ装置を図面を参照しながら詳細に説明する。図１は本発明の実施例１のレーザ装置の構成図である。図１に示す実施例１のレーザ装置は、レーザダイオード部ＬＤ１，ＬＤ２、ＭＯＳＦＥＴＱ１，Ｑ２、電流制御回路１１、第１電圧調整回路１２ａ、第２電圧調整回路１２ｂ、加算器１３ａ，１３ｂ、フォトダイオード１４、表示部１５を備えている。

実施例１では、レーザダイオード部ＬＤ１，ＬＤ２、ＭＯＳＦＥＴＱ１，Ｑ２、第１電圧調整回路１２ａ、第２電圧調整回路１２ｂ、加算器１３ａ，１３ｂの各々を、２個としたが、３個以上設けるようにしても良い。

レーザダイオード部ＬＤ１，ＬＤ２は、本発明の複数のレーザダイオード部に対応する。レーザダイオード部ＬＤ１，ＬＤ２の各々は、図示しないが、１個もしくは複数のレーザダイオードを直列に接続して構成され、アノードが電源Ｖｃｃに接続され、カソードがＭＯＳＦＥＴＱ１，Ｑ２のドレインに接続され、電流が流れることによりレーザ光を出力する。

ＭＯＳＦＥＴＱ１，Ｑ２は、本発明の電流制御素子に対応し、レーザダイオード部ＬＤ１，ＬＤ２に対応して設けられ、ドレインがレーザダイオード部ＬＤ１，ＬＤ２のカソードに接続され、ソースが基準電位（例えば、グランド）に接続され、ゲートが加算器１３ａ，１３ｂの出力側に接続されている。

電流制御回路１１は、ＭＯＳＦＥＴＱ１，Ｑ２のゲートにパルス電圧を印加してＭＯＳＦＥＴＱ１，Ｑ２をオンさせることによりレーザダイオード部ＬＤ１，ＬＤ２に流す電流を制御する。

第１電圧調整回路１２ａ及び第２電圧調整回路１２ｂは、レーザダイオード部ＬＤ１，ＬＤ２に対応して設けられ、レーザダイオード部ＬＤ１，ＬＤ２がオフ時にＭＯＳＦＥＴＱ１，Ｑ２のゲートに印加される電圧を各々のレーザダイオード部ＬＤ１，ＬＤ２毎に個別に閾値以下に調整する。

加算器１３ａ，１３ｂは、レーザダイオード部ＬＤ１，ＬＤ２に対応して設けられ、電流制御回路１１からの電圧と電圧調整回路１２ａ，１２ｂで調整された閾値以下の調整電圧とを加算し得られた加算電圧をＭＯＳＦＥＴＱ１，Ｑ２のゲート（本発明の制御端子に対応）に印加する。

各々の電圧調整回路１２ａ，１２ｂは、レーザダイオード部ＬＤ１，ＬＤ２の光出力の２つの立ち上がりタイミングを揃えるように調整電圧を調整する。

フォトダイオード１４は、本発明の光検出器に対応し、レーザダイオード部ＬＤ１，ＬＤ２の光出力を検出する。表示部１５は、本発明の波形表示部に対応し、例えば、オシロスコープ等であり、フォトダイオード１４で検出されたレーザダイオード部ＬＤ１，ＬＤ２の光出力の波形の時間的な変化を表示する。

各々の電圧調整回路１２ａ，１２ｂは、表示部１５に表示されたレーザダイオード部ＬＤ１，ＬＤ２の光出力の波形の時間的な変化に基づき、レーザダイオード部ＬＤ１，ＬＤ２の光出力の２つの立ち上がりタイミングを揃えるように調整電圧を調整する。

次にこのように構成された実施例１のレーザ装置の動作を説明する。まず、図２に示すタイミングチャートを参照しながら従来のレーザ装置の各部の動作を説明する。なお、従来の回路では、図１に示した電圧調整回路１２ａ，１２ｂ、加算器１３ａ，１３ｂ、フォトダイオード１４、表示部１５は、設けられていない。

図２に示すように、時刻ｔｏにおいて、電流制御回路１１からの電圧、例えば０ＶをＭＯＳＦＥＴＱ１，Ｑ２のゲートにゲート電圧（Ｖｇ１、Ｖｇ２）として印加することにより、ＭＯＳＦＥＴＱ１，Ｑ２をオンさせる。即ち、時刻ｔｏにおいて、レーザオンさせると、時刻ｔ１において、レーザダイオード部ＬＤ２が立ち上がってオンする。次に、時刻ｔ２において、レーザダイオード部ＬＤ１が立ち上がってオンする。

立ち上がりタイミングが時刻ｔ１，ｔ２とずれるのは、従来の技術で説明したように、ＭＯＳＦＥＴＱ１，Ｑ２の個体差のばらつき等による。このため、図２に示すように、レーザダイオード部ＬＤ１の光出力とレーザダイオード部ＬＤ２の光出力とを合成すると、立ち上がりが歪むようになる。

これに対して、実施例１のレーザ装置では、電流制御回路１１からの電圧、例えば０Ｖを加算器１３ａ，１３ｂに出力する。また、第１電圧調整回路１２ａからの調整電圧を、例えば０Ｖを加算器１３ａに出力すると、ＭＯＳＦＥＴＱ１のゲートに０Ｖ（Ｖｇ１）が印加される。このため、図２に示すように、レーザダイオード部ＬＤ１の光出力は時刻ｔ２において立ち上がる。

フォトダイオード１４はレーザダイオード部ＬＤ１の光出力を検出し、表示部１５は、フォトダイオード１４で検出されたレーザダイオード部ＬＤ１の光出力の波形の時間的な変化を表示する。このため、レーザダイオード部ＬＤ１の光出力が時刻ｔ２において、立ち上がることを目視できる。

また、第２電圧調整回路１２ｂからの調整電圧を、例えば０Ｖを加算器１３ｂに出力すると、ＭＯＳＦＥＴＱ２のゲートに０Ｖ（Ｖｇ２）が印加される。このため、図２に示すように、レーザダイオード部ＬＤ２の光出力は時刻ｔ１において立ち上がる。

次に、フォトダイオード１４を移動させて、レーザダイオード部ＬＤ２の光出力を検出し、表示部１５は、フォトダイオード１４で検出されたレーザダイオード部ＬＤ２の光出力の波形の時間的な変化を表示する。このため、レーザダイオード部ＬＤ２の光出力が時刻ｔ１において、立ち上がることを目視できる。

次に、表示部１５に表示された図２に示すような２つの立ち上がりタイミングｔ１，ｔ２の内の最も遅い立ち上がりタイミングｔ２を除く残りの立ち上がりタイミングｔ１に対応する第２電圧調整回路１２ｂは、調整電圧（ゲート電圧Ｖｇ２ａ）を負電圧（例えば−０，２Ｖ）に調整することにより、最も遅い立ち上がりタイミングｔ２に揃えるようにする。

即ち、閾値電圧を０Ｖから−０，２Ｖに下げることにより、レーザダイオード部ＬＤ２の光出力の立ち上がりタイミングを遅らせることで、立ち上がりタイミングを最も遅い立ち上がりタイミングｔ２に揃えることができる。

従って、レーザダイオード部ＬＤ１の光出力とレーザダイオード部ＬＤ２の光出力とを合成した場合には、図３に示すように、立ち上がりの歪みを抑制することができる。

なお、実施例１では、第２電圧調整回路１２ｂが調整電圧（ゲート電圧Ｖｇ２ａ）を負電圧（例えば−０，２Ｖ）に調整することにより、最も遅い立ち上がりタイミングｔ２に揃えるようにした。例えば、第１電圧調整回路１２ａが調整電圧（ゲート電圧Ｖｇ２１）を正電圧（例えば＋０，２Ｖ）に調整することにより、最も速い立ち上がりタイミングｔ１に揃えるようにしてもよい。

このように実施例１のレーザ装置によれば、複数の電圧調整回路１２ａ，１２ｂは、レーザダイオード部ＬＤ１，ＬＤ２がオフ時にＭＯＳＦＥＴＱ１，Ｑ２のゲートに印加される電圧を各々のレーザダイオード部ＬＤ１，ＬＤ２毎に個別に閾値以下で且つレーザダイオード部ＬＤ１，ＬＤ２の光出力の２つの立ち上がりタイミングを揃えるように調整電圧を調整する。

従って、各々の遅延時間のばらつきを抑制して、合成レーザ出力の歪みを抑制することができるレーザ装置を提供することができる。また、複数のレーザを同時にオンオフさせることができ、レーザ光を効果的に合成できる。

（実施例２）
図４は、本発明の実施例２のレーザ装置の構成図である。図４に示す実施例２のレーザ装置は、図１に示す実施例１のレーザ装置の構成に対して、さらに、抵抗Ｒ１〜Ｒ６、アンプＡＰ１，ＡＰ２、コンデンサＣ１，Ｃ２、コンパレータＣＭＰ１，ＣＭＰ２を有するフィードバック制御回路を備えることを特徴とする。

ＭＯＳＦＥＴＱ１のソースには抵抗Ｒ１の一端とアンプＡＰ１の非反転入力端子（＋）が接続され、抵抗Ｒ１の他端は基準電位に接続されている。アンプＡＰ１の反転入力端子（−）には抵抗Ｒ２の一端と抵抗Ｒ３の一端とコンデンサＣ１の一端が接続され、抵抗Ｒ２の他端は基準電位に接続されている。

アンプＡＰ１の出力端子には抵抗Ｒ３の他端とコンデンサＣ１の他端とコンパレータＣＭＰ１の一方の入力端子に接続されている。コンパレータＣＭＰ１の他方の入力端子には加算器１３ａの出力が接続され、コンパレータＣＭＰ１の出力端子は、ＭＯＳＦＥＴＱ１のゲートに接続されている。

ＭＯＳＦＥＴＱ１のソースには抵抗Ｒ１の一端とアンプＡＰ１の非反転入力端子（＋）が接続され、抵抗Ｒ１の他端は基準電位に接続されている。アンプＡＰ１の反転入力端子（−）には抵抗Ｒ２の一端と抵抗Ｒ３の一端とコンデンサＣ１の一端が接続され、抵抗Ｒ２の他端は基準電位に接続されている。

ＭＯＳＦＥＴＱ２のソースには抵抗Ｒ４の一端とアンプＡＰ２の非反転入力端子（＋）が接続され、抵抗Ｒ４の他端は基準電位に接続されている。アンプＡＰ２の反転入力端子（−）には抵抗Ｒ５の一端と抵抗Ｒ６の一端とコンデンサＣ２の一端が接続され、抵抗Ｒ５の他端は基準電位に接続されている。

アンプＡＰ２の出力端子には抵抗Ｒ６の他端とコンデンサＣ２の他端とコンパレータＣＭＰ２の一方の入力端子に接続されている。コンパレータＣＭＰ２の他方の入力端子には加算器１３ｂの出力が接続され、コンパレータＣＭＰ２の出力端子は、ＭＯＳＦＥＴＱ２のゲートに接続されている。

以上のように構成された実施例２のレーザ装置によれば、抵抗Ｒ１，Ｒ４に流れる電流を検出し、検出された電流に対応した電圧をアンプＡＰ１，ＡＰ２の非反転入力端子（＋）に入力する。アンプＡＰ１，ＡＰ２は、非反転入力端子（＋）に入力された電圧を増幅して、コンパレータＣＭＰ１，ＣＭＰ２は、加算器１３ａ，１３ｂからの電圧とアンプＡＰ１，ＡＰ２からの電圧とを比較し、比較出力をＭＯＳＦＥＴＱ１，Ｑ２のゲートに印加する。

即ち、フィードバック制御により、レーザダイオード部ＬＤ１，ＬＤ２に流れる電流を一定値に制御することができる。

また、ＭＯＳＦＥＴＱ１，Ｑ２、抵抗Ｒ１〜Ｒ６、コンデンサＣ１，Ｃ２、アンプＡＭＰ１，ＡＭＰ２、コンパレータＣＭＰ１，ＣＭＰ２等がばらついても、実施例１と同様に、第１電圧調整回路１２ａ、第２電圧調整回路１２ｂを用いて、レーザダイオード部ＬＤ１，ＬＤ２がオフ時にＭＯＳＦＥＴＱ１，Ｑ２のゲートに印加される電圧を各々のレーザダイオード部ＬＤ１，ＬＤ２毎に個別に閾値以下で且つレーザダイオード部ＬＤ１，ＬＤ２の光出力の２つの立ち上がりタイミングを揃えるように調整電圧を調整する。

従って、各々の遅延時間のばらつきを抑制して、合成レーザ出力の歪みを抑制することができるレーザ装置を提供することができる。また、複数のレーザを同時にオンオフさせることができ、レーザ光を効果的に合成できる。

本発明は、レーザ加工等に適用可能である。

１１ 電流制御回路
１２ａ 第１電圧調整回路
１２ｂ 第２電圧調整回路
１３ａ，１３ｂ 加算器
１４ フォトダイオード
１５ 表示部
Ｖｃｃ 電源
ＬＤ１，ＬＤ２ レーザダイオード部
Ｑ１，Ｑ２ ＭＯＳＦＥＴ
ＡＰ１，ＡＰ２ アンプ
ＣＭＰ１，ＣＭＰ２ コンパレータ
Ｒ１〜Ｒ６ 抵抗
Ｃ１，Ｃ２ コンデンサ

Claims (4)

1. 各々のレーザダイオード部が１個もしくは複数のレーザダイオードを直列に接続して構成された複数のレーザダイオード部と、
   前記複数のレーザダイオード部に対応して設けられ、前記レーザダイオード部に直列に接続された複数の電流制御素子と、
   前記複数の電流制御素子の制御端子に電圧を印加して前記複数の電流制御素子をオンさせることにより前記複数のレーザダイオード部に流す電流を制御する電流制御回路と、
   前記複数のレーザダイオード部に対応して設けられ、前記複数のレーザダイオードがオフ時に前記電流制御素子の制御端子に印加される電圧を各々のレーザダイオード部毎に個別に閾値以下に調整する複数の電圧調整回路と、
   前記複数のレーザダイオード部に対応して設けられ、前記電流制御回路からの前記電圧と前記電圧調整回路で調整された閾値以下の調整電圧とを加算し得られた加算電圧を前記電流制御素子の制御端子に印加する複数の加算器とを備え、
   前記複数の電圧調整回路の各々は、前記複数のレーザダイオード部の光出力の複数の立ち上がりタイミングを揃えるように前記調整電圧を調整することを特徴とするレーザ装置。
2. 前記複数のレーザダイオード部の光出力を検出する光検出器と、
   前記光検出器で検出された前記複数のレーザダイオード部の光出力の波形の時間的な変化を表示する波形表示部とを備え、
   前記複数の電圧調整回路の各々は、前記波形表示部に表示された前記複数のレーザダイオード部の光出力の波形の時間的な変化に基づき、前記複数のレーザダイオード部の光出力の前記複数の立ち上がりタイミングを揃えるように前記調整電圧を調整することを特徴とする請求項１記載のレーザ装置。
3. 前記複数の立ち上がりタイミングの内の最も遅い立ち上がりタイミングを除く残りの立ち上がりタイミングに対応する１以上の前記電圧調整回路は、前記調整電圧を負電圧に調整することにより、立ち上がりタイミングを前記最も遅い立ち上がりタイミングに揃えることを特徴とする請求項１又は請求項２記載のレーザ装置。
4. 前記複数のレーザダイオード部に対応して設けられ、一端が前記電流制御素子の主端子に接続された複数の第１抵抗と、
   前記複数のレーザダイオード部に対応して設けられ、非反転入力端子が前記第１抵抗の一端に接続され、反転入力端子が第２抵抗の一端に接続され、前記反転入力端子と出力端子との間にコンデンサと第３抵抗とが並列に接続された複数のアンプと、
   前記複数のレーザダイオード部に対応して設けられ、前記アンプからの出力と前記加算器からの出力とを比較し得られた比較出力を前記電流制御素子の前記制御端子に出力する複数の比較器と、
   を備えることを特徴とする請求項１乃至請求項３のいずれか１項記載のレーザ装置。

Images