JP2007294747A - レーザ駆動回路、レーザ駆動方法、記録再生装置 - Google Patents
レーザ駆動回路、レーザ駆動方法、記録再生装置 Download PDFInfo
- Publication number
- JP2007294747A JP2007294747A JP2006122321A JP2006122321A JP2007294747A JP 2007294747 A JP2007294747 A JP 2007294747A JP 2006122321 A JP2006122321 A JP 2006122321A JP 2006122321 A JP2006122321 A JP 2006122321A JP 2007294747 A JP2007294747 A JP 2007294747A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- pulse
- current
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Electronic Switches (AREA)
Abstract
【課題】レーザ接続端子の電圧と駆動回路の電源電圧もしくは接地電圧の関係に依存することなくパルスの立下り時間を短くすることを可能にする。
【解決手段】可変電流源103からの電流と第1のパルス制御信号101とが入力され第1のパルス制御信号101に同期した第1の駆動電流を出力する第1の駆動回路105と、第1のパルス制御信号101の立ち下がりエッジ検出時にパルス信号を出力するパルス出力回路107と、可変電流源104からの電流と第2のパルス制御信号102とが入力され第2のパルス制御信号102に同期した第2の駆動電流を生成するとともに、第2の駆動電流において少なくともパルス信号に同期したタイミングで電流値を低下させて出力する第2の駆動回路106とを備えたものである。
【選択図】図1
【解決手段】可変電流源103からの電流と第1のパルス制御信号101とが入力され第1のパルス制御信号101に同期した第1の駆動電流を出力する第1の駆動回路105と、第1のパルス制御信号101の立ち下がりエッジ検出時にパルス信号を出力するパルス出力回路107と、可変電流源104からの電流と第2のパルス制御信号102とが入力され第2のパルス制御信号102に同期した第2の駆動電流を生成するとともに、第2の駆動電流において少なくともパルス信号に同期したタイミングで電流値を低下させて出力する第2の駆動回路106とを備えたものである。
【選択図】図1
Description
本発明は、レーザ光が出射されるレーザ駆動回路、およびそのレーザ駆動方法に関する。特に、CDやDVD、ブルーレイディスク(Blu-ray Disk :BD)などの光ディスクに、映像信号などを記録再生可能な記録再生装置に関する。
光ディスクにおいてマークの記録を行う際、一般に半導体レーザ素子が用いられており、記録マークが涙目状に歪むのを防ぐためにレーザ素子をパルス発光させて熱を制御しながら記録を行っている。近年、記録倍速の高速化が進みパルス幅が短くなっており、それに伴い立上り時間、立下がり時間が短く、より高速でスイッチングを行えるようなレーザ駆動回路が求められている。
従来のレーザ駆動回路としては、例えば特許文献1に開示されているような回路が挙げられる。図11は特許文献1に開示されているレーザ駆動回路の構成を示す回路図である。図11において、電源Vccと接地との間には、pチャネル型(以下pchと記す)MOSトランジスタ1116及び1117、nチャネル型(以下nchと記す)MOSトランジスタ1112及び1113が直列接続されている。また、IC出力端子1108と電源Vccとの間には、レーザ光を出射可能なレーザーダイオード1109が接続されている。
図12は、図11に示すレーザ駆動回路の各部における信号波形であり、入力パルス1120の立ち下がり部分のみ表記している。図12(a)は、入力パルス1120の波形で、図12(b)はトランジスタ1112の出力電流の波形で、図12(c)は補正パルス1121の波形で、図12(d)はトランジスタ1116の出力電流の波形で、図12(e)はレーザダイオード1109に印加される電流の波形である。
以下、動作について説明する。
nchMOSトランジスタ1112のゲートには、バイアス電圧源1118から電圧が印加されている。また、このnchMOSトランジスタ1112のソースと接地との間に、nchMOSトランジスタ1113が直列に接続されている。nchMOSトランジスタ1112は、nchMOSトランジスタ1113のゲートに印加される入力パルス1120(図12(a)参照)に従って、出力電流のオン/オフを高速にスイッチングするようになっている(図12(b))参照)。
さらに、pchMOSトランジスタ1116のゲートには、バイアス電圧源1119から電圧が印加されている。また、pchMOSトランジスタ1116は出力端子1108に接続されている。また、pchMOSトランジスタ1116のソースと電源の間に、pchMOSトランジスタ1117が直列に接続されている。pchMOSトランジスタ1117のゲートには、入力パルス1120に伴う補正パルス1121(図12(c)参照)が印加され、nchMOSトランジスタ1113がオフする時にpchMOSトランジスタ1116から図12(d)に示す電流が吐き出されることによって、図12(e)に示すようにレーザダイオード1109に印加される電流の立下り時間を短くすることができる。
なお、図12(b)は補正パルスによって補正されていない時の電流波形で、立ち下がり時間をt11に示す。また、図12(e)は補正パルスによって補正された電流波形で、立ち下がり時間をt12に示す。各々の立ち下がり時間の関係は、t11>t12である。
特開2003−324339公報
しかしながら特許文献1に開示された構成では、レーザダイオード1109の特性やバラツキによって、駆動回路の電源電圧よりも、レーザ接続端子1108における電圧の方が高くなる場合がある。レーザ接続端子1108の端子電圧が、pchMOSトランジスタ1116のドレイン電圧よりも高くなった場合、pchMOSトランジスタ1116から電流(図12(d)参照)を吐き出せなくなり、図12(b)に示すトランジスタ1112の出力電流を補正できず、パルスの立下り時間を短くできないという問題がある。すなわち、図12(b)に示す電流がトランジスタ1112から出力される。
本発明は、上記問題に鑑み、レーザ接続端子の電圧と、駆動回路の電源電圧もしくは接地電圧との関係に依存することなく、パルスの立下り時間を短くするレーザ駆動回路を提供することを目的とする。
上記の目的を達成するため本発明のレーザ駆動回路は、入力される第1及び第2の可変電流と第1及び第2のパルス制御信号とに基づいて、レーザダイオードを駆動可能な駆動電流を生成するレーザ駆動回路であって、前記第1の可変電流と前記第1のパルス制御信号とが入力され、前記第1のパルス制御信号に同期した第1の駆動電流を出力する第1の駆動回路と、前記第1のパルス制御信号の立ち下がりエッジ検出時にパルス信号を出力するパルス出力回路と、前記第2の可変電流と前記第2のパルス制御信号とが入力され、前記第2のパルス制御信号に同期した第2の駆動電流を生成するとともに、前記第2の駆動電流において少なくとも前記パルス信号に同期したタイミングで電流値を低下させて出力する第2の駆動回路とを備え、前記第1の駆動回路の出力電流と前記第2の駆動回路の出力電流とを加算した電流により前記レーザダイオードが駆動されるものである。
また、本発明のレーザ駆動方法は、第1の可変電流源を増幅し、第1のパルス制御信号に従って出力をオン/オフする第1のステップと、第2の可変電流源を増幅し、第2のパルス制御信号に従って出力をオン/オフする第2のステップと、前記第1のパルス制御信号のエッジを検出した時に短パルス信号を生成する第3のステップと、短パルス信号で出力電流を増減する第4のステップと、増幅された電流を加算してレーザに印加する第5のステップとを含むものある。
本発明によれば、レーザ素子の駆動パルスの立下り時間を短くでき、光ディスクに対する記録マークの記録品質を向上させることができる。
本発明のレーザ駆動装置は、前記第1または第2の駆動回路は、前記可変電流を増幅し、前記パルス制御信号によって出力をオン/オフし、且つ前記パルス出力回路によって電流を変化させる構成としてもよい。
また、前記パルス出力回路は、ハイパスフィルタで構成してもよい。
また、前記パルス出力回路は、インバータ遅延を利用したパルス信号発生回路で構成してもよい。
また、前記パルス出力回路は、前記可変電流の電流値によって出力レベルが制御される構成としてもよい。
また、前記第1の駆動回路は、第1、第2及び第3の端子を備え、前記第2の端子と前記第3の端子間の電圧に応じて前記第1の端子から前記第3の端子へ電流が流れる3端子トランジスタで構成されている第1〜第4のトランジスタを備え、前記第1のトランジスタは、第2の端子に電源が接続され、前記第2のトランジスタは、前記第1のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子に前記第1の可変電流源が接続され、第1の端子と第2の端子が接続され、前記第3のトランジスタは、第2の端子に前記第1のパルス制御信号が入力され、前記第4のトランジスタは、前記第3のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子が前記レーザダイオードに接続され、第2の端子が前記第2のトランジスタの第2の端子に接続されていることが好ましい。
また、前記第2の駆動回路は、第1、第2及び第3の端子を備え、前記第2の端子と前記第3の端子間の電圧に応じて前記第1の端子から前記第3の端子へ電流が流れる3端子トランジスタで構成されている第1〜第6のトランジスタを備え、前記第1のトランジスタは、第2の端子に電源が接続され、前記第2のトランジスタは、前記第1のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子に第2の可変電流源が接続され、第1の端子と第2の端子が接続され、前記第3のトランジスタは、第2の端子に前記第2のパルス制御信号が入力され、前記第4のトランジスタは、前記第3のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子が前記レーザダイオードに接続され、第2の端子が前記第2のトランジスタの第2の端子に接続され、前記第5のトランジスタは、第2の端子に前記パルス出力回路の出力端子が接続され、前記第6のトランジスタは、前記第5のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子が前記レーザダイオードに接続され、第2の端子が前記第2及び第4のトランジスタの第2の端子に接続されている構成とすることが好ましい。
また、前記第2の駆動回路は、第1、第2及び第3の端子を備え、前記第2の端子と前記第3の端子間の電圧に応じて前記第1の端子から前記第3の端子へ電流が流れる3端子トランジスタで構成されている第1〜第6のトランジスタを備え、前記第1のトランジスタは、第2の端子に電源が接続され、前記第2のトランジスタは、前記第1のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子に前記第2の可変電流源が接続され、第1の端子と第2の端子が接続され、前記第3のトランジスタは、第2の端子に前記第2のパルス制御信号が入力され、前記第4のトランジスタは、前記第3のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子が前記レーザダイオードに接続され、第2の端子が前記第2のトランジスタの第2の端子に接続され、前記第5のトランジスタは、第2の端子に前記パルス出力回路の出力端子が接続され、前記第6のトランジスタは、前記第5のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子に前記第2のトランジスタの第1の端子が接続され、第2の端子が前記第2及び第4のトランジスタの第2の端子に接続されている構成としてもよい。
また、前記第2の駆動回路は、第1、第2及び第3の端子を備え、前記第2の端子と前記第3の端子間の電圧に応じて前記第1の端子から前記第3の端子へ電流が流れる3端子トランジスタで構成されている第1〜第6のトランジスタを備え、前記第1のトランジスタは、第2の端子に電源が接続され、前記第2のトランジスタは、前記第1のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子に前記第2の可変電流源が接続され、第1の端子と第2の端子が接続され、前記第3のトランジスタは、第2の端子にパルス制御信号が入力され、前記第4のトランジスタは、前記第3のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子が前記レーザダイオードに接続され、第2の端子が前記第2のトランジスタの第2の端子に接続され、前記第5のトランジスタは、第2の端子に前記パルス出力回路の出力端子が接続され、前記第6のトランジスタは、前記第5のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子に前記第2のトランジスタの第1の端子が接続され、第2の端子が前記第1の駆動回路の前記第2のトランジスタの第2の端子に接続されている構成としてもよい。
以上により、通常、一定の電流を流している記録波形のバイアス電流をパルス波形の立下り時に減らすことにより、レーザ接続端子の電圧と駆動回路の電源電圧もしくは接地電圧の関係に依存することなく、記録パルス波形の立下り時間を短くする回路を提供することができる。
(第1の実施形態)
図1は、本発明の第1の実施形態に係るレーザ駆動回路の構成を示す回路図である。図1において、第1の駆動回路105は、可変電流源103で設定された電流を増幅し、レーザ駆動電流を生成する。また、第1の駆動回路105は、パルス制御信号101に従ってレーザ駆動電流をオン/オフさせている。
図1は、本発明の第1の実施形態に係るレーザ駆動回路の構成を示す回路図である。図1において、第1の駆動回路105は、可変電流源103で設定された電流を増幅し、レーザ駆動電流を生成する。また、第1の駆動回路105は、パルス制御信号101に従ってレーザ駆動電流をオン/オフさせている。
また、第2の駆動回路106は、可変電流源104で設定された電流を増幅し、レーザ駆動電流を生成する。また、第2の駆動回路106は、パルス制御信号102に従ってレーザ駆動電流をオン/オフさせている。また、第2の駆動回路106には、パルス制御信号101の立下りエッジを検出し、短い幅のパルスを出力するパルス出力回路107が接続されている。これらの第1の駆動回路105及び第2の駆動回路106から出力される電流は互いに加算され、レーザダイオード109を駆動させている。
図2は、図1に示すレーザ駆動回路の電流波形を示す図である。図2(a)はパルス制御信号101の波形である。図2(b)はパルス出力回路107の出力パルスの波形で、図2(a)に示すパルス制御信号の立ち下がりエッジを検出してHighになる信号である。図2(c)は第1の駆動回路105の出力電流I1の波形で、この出力電流は、可変電流源103から出力される電流を、図2(a)に示すパルス制御信号101に基づいてオン/オフに切り換えられている。図2(d)は第2の駆動回路106の出力電流I2の波形であり、可変電流源104から出力される電流において、図2(b)に示すパルス出力回路107の出力パルスに同期したタイミングで瞬間的に低下されている電流波形である。図2(e)はレーザダイオード109に入力される駆動電流の波形で、第1の駆動回路105から出力される電流I1と、第2の駆動回路106から出力される電流I2とが加算された電流である。なお、t1は第1の駆動回路105の出力電流I1の立ち下がり時間を示し、t2はレーザダイオード109の駆動電流波形の立ち下がり時間を示している。
以下、動作について説明する。
図1及び図2において、第1の駆動回路105には、可変電流源103で発生した直流電流と、図2(a)に示すパルス制御信号101が入力されている。第1の駆動回路105では、パルス制御信号101の立ち上がり及び立ち下がりに同期して、可変電流源103からの電流をオン/オフさせて、図2(c)に示す電流I1を出力している。
また、パルス制御信号101はパルス出力回路107にも入力されており、パルス出力回路107からはパルス制御信号101の立ち下がりに同期したパルス(図2(b)参照)が出力される。出力されたパルスは、第2の駆動回路106へ入力される。
第2の駆動回路106からは、可変電流源104で発生した直流電流において、パルス出力回路107から出力されるパルスに同期したタイミングで瞬間的に低下させた電流I2が出力される(図2(d))。
第1の駆動回路105から出力される電流I1と第2の駆動回路106から出力される電流I2とを加算した電流(図2(e))が、出力端子108を介してレーザダイオード109に入力される。これにより、レーザダイオード109はオン/オフ動作を繰り返し、断続的にレーザ光が出力される。
以上のように、パルス制御信号101がHからLになり、第1の駆動回路105の出力電流I1がオフになる時に、パルス出力回路107から出力されるパルスに基づき第2の駆動回路106の出力電流I2を瞬間的に減らすことにより、レーザダイオード109を駆動する電流の立下り時間t2を短くすることが可能となる。
この構成では、吐き出し方向の電流を使わないため、レーザ駆動回路の電源電圧よりもレーザ接続端子108の電位が高くても目的の動作を行うことができ、レーザ接続端子の電圧と駆動回路の電源電圧との関係に依存することなく、パルスの立下り時間を短くすることができる。
図3はパルス出力回路の具体例の1つであり、インバータの遅延を利用したパルス信号発生回路で構成されている。NANDゲート301の入力Aにパルス信号が入力されると、入力Bにはインバータ302、303、304によって遅延されたパルス信号が反転されて入力される。そのため、NANDゲート301の出力Yには、パルス信号の立下りに同期した細いパルスが出力される。出力パルスのパルス幅は、インバータの数によって調整することができる。
また、図示はしないがパルス出力回路は、図3に示す構成の他に、容量と抵抗とを接続して構成されたハイパスフィルタを用いることができる。ハイパスフィルタは、パルス制御信号を微分するので、パルス制御信号の立下りに同期した細いパルス信号を得ることができる。この場合のパルス幅は、抵抗と容量で決定される時定数で調整が可能である。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。図4は本発明の第2の実施形態に係るレーザ駆動回路の構成を示す回路図であり、図1における第1の駆動回路105、106を具体的な回路構成を示したものである。
次に、本発明の第2の実施形態について説明する。図4は本発明の第2の実施形態に係るレーザ駆動回路の構成を示す回路図であり、図1における第1の駆動回路105、106を具体的な回路構成を示したものである。
図4において、レーザ駆動回路は、可変電流源403及び404、第1の駆動回路405、第2の駆動回路406、パルス制御信号401に基づいて短期間のパルスを出力するパルス出力回路407、入力される電流に基づいてレーザ光を出力するレーザダイオード409とを備えている。
第1の駆動回路405は、第1のトランジスタであるnchMOSトランジスタ411と、第2のトランジスタであるNPNトランジスタ412と、第3のトランジスタであるnchMOSトランジスタ413と、第4のトランジスタであるNPNトランジスタ414とを備えている。NPNトランジスタ412とNPNトランジスタ414とで、カレントミラー回路を構成しており、可変電流源403で設定された電流値を、レーザダイオード409を駆動するために必要な電流値に増幅している。このNPNトランジスタ414のエミッタと接地の間には、nchMOSトランジスタ413が直列に接続されている。このnchMOSトランジスタ413のゲートには、パルス制御信号401が入力され、出力電流のオン/オフを高速にスイッチングできるように構成されている。
第2の駆動回路406は、第5のトランジスタであるnchMOSトランジスタ421と、第6のトランジスタであるNPNトランジスタ422と、第7のトランジスタであるnchMOSトランジスタ423と、第8のトランジスタであるNPNトランジスタ424と、第9のトランジスタであるnchMOSトランジスタ425と、第10のトランジスタであるNPNトランジスタ426とを備えている。第2の駆動回路406は、第1の駆動回路405と基本的な構成は同じであるが、カレントミラー回路の出力側にNPNトランジスタ426が接続され、NPNトランジスタ426のエミッタと接地の間にはnchMOSトランジスタ425が直列に接続されている。このnchMOSトランジスタ425のゲートには、パルス制御信号401の立下りエッジを検出し短パルス信号を出力するパルス出力回路407からの信号が入力される。
図5は、図4に示すレーザ駆動回路の各部におけるパルスまたは電流波形を示している。図5(a)は入力されるパルス制御信号401のパルスを示している。図5(b)は、パルス出力回路407の出力パルスを示している。図5(c)は、入力されるパルス制御信号402のパルスを示している。図5(d)は、第1の駆動回路405の出力電流波形を示している。図5(e)は、第2の駆動回路406の出力電流波形を示し、これは図5(d)に示す電流波形の立ち下がり時間を短縮するための補正パルスに相当する。図5(f)は、レーザダイオード409の駆動電流波形を示しており、図5(d)に示す波形と図5(e)に示す波形とを加算した波形に相当する。
第1の駆動回路405は、入力されるパルス制御信号401(図5(a))に基づいて、図5(d)に示す電流が出力される。また、パルス制御信号401は、パルス出力回路407にも入力され、パルス出力回路407からは図5(a)に示すパルス制御信号401の立下りのタイミングで、図5(b)に示すようなL信号が出力される。出力されるL信号は第2の駆動回路406に入力される。第2の駆動回路406では、入力されるパルス制御信号(図5(c))とパルス出力回路407の出力パルスとに基づいて、図5(e)に示す電流が出力される。
第2の駆動回路406においては、カレントミラー回路のミラー比を瞬間的に小さくすることによって、図5(e)示すような波形の電流が得られる。この電流と第1の駆動回路405の出力電流とが加算されることによって、レーザダイオード409の駆動電流(図5(f))の立下り時間を短くすることができる。
なお、図4に示す構成は、NPNトランジスタ412のコレクタとベースを接続しているが、このコレクタとベースの間にベース電流補償のためのNPNトランジスタが接続されている回路構成としてもよい。
さらに、図4に示す構成は、NPNトランジスタでカレントミラー回路を構成しているが、nchMOSトランジスタでカレントミラー回路を構成してもよい。
(第3の実施形態)
次に、本発明の第3の実施形態について説明する。図6は本発明の第3の実施形態に係るレーザ駆動回路の構成を示す回路図である。図6は、パルス出力回路607とnchMOSトランジスタ625のゲートとの間に、出力電圧制御回路631が接続されている構成である。また、図6において、図4と同様の構成要素については、詳細説明を省略する。
次に、本発明の第3の実施形態について説明する。図6は本発明の第3の実施形態に係るレーザ駆動回路の構成を示す回路図である。図6は、パルス出力回路607とnchMOSトランジスタ625のゲートとの間に、出力電圧制御回路631が接続されている構成である。また、図6において、図4と同様の構成要素については、詳細説明を省略する。
図6において、レーザ駆動回路は、可変電流源603及び604、第1の駆動回路605、第2の駆動回路606、パルス制御信号601に基づいて短期間のパルスを出力するパルス出力回路607、入力される電流に基づいてレーザ光を出力するレーザダイオード609、出力電圧制御回路631を備えている。
第1の駆動回路605は、第1のトランジスタであるnchMOSトランジスタ611と、第2のトランジスタであるNPNトランジスタ612と、第3のトランジスタであるnchMOSトランジスタ613と、第4のトランジスタであるNPNトランジスタ614とを備えている。NPNトランジスタ612とNPNトランジスタ614とで、カレントミラー回路を構成しており、可変電流源603で設定された電流値を、レーザダイオード609を駆動するために必要な電流値に増幅している。このNPNトランジスタ614のエミッタと接地の間には、nchMOSトランジスタ613が直列に接続されている。このnchMOSトランジスタ613のゲートには、パルス制御信号601が入力され、出力電流のオン/オフを高速にスイッチングできるように構成されている。
第2の駆動回路606は、第5のトランジスタであるnchMOSトランジスタ621と、第6のトランジスタであるNPNトランジスタ622と、第7のトランジスタであるnchMOSトランジスタ623と、第8のトランジスタであるNPNトランジスタ624と、第9のトランジスタであるnchMOSトランジスタ625と、第10のトランジスタであるNPNトランジスタ626とを備えている。第2の駆動回路606は、第1の駆動回路605と基本的な構成は同じであるが、カレントミラー回路の出力側にNPNトランジスタ626が接続され、NPNトランジスタ626のエミッタと接地の間にはnchMOSトランジスタ625が直列に接続されている。このnchMOSトランジスタ625のゲートには、パルス制御信号601の立下りエッジを検出し短パルス信号を出力するパルス出力回路607からの信号が、出力電圧制御回路631を介して入力される。
出力電圧制御回路631は、可変電流源603の電流値によって制御されるため、nchMOSトランジスタ625がオフする時のゲート電位を、第1の駆動回路605の出力電流値によってコントロールすることができる。そのため、nchMOSトランジスタ625のオン抵抗を可変させることによって、第2の駆動回路606の出力電流を減らす量を可変させることができる。
本実施形態の構成は、第1の駆動回路605からの出力電流値が大きいほど、立下り時のスルーレートを早くしなければならないため、可変電流源603の電流設定範囲が広い場合に有用である。
(第4の実施形態)
次に、本発明の第4の実施形態について説明する。図7は第4の実施形態に係るレーザ駆動回路の構成を示す回路図である。本実施の形態は、第2の駆動回路706において、パルス出力回路707に接続されるnchMOSトランジスタ715とNPNトランジスタ714を、カレントミラー回路の入力側に接続したことを特徴としている。なお、図7において、図4と同様の構成要素については、詳細説明を省略する。
次に、本発明の第4の実施形態について説明する。図7は第4の実施形態に係るレーザ駆動回路の構成を示す回路図である。本実施の形態は、第2の駆動回路706において、パルス出力回路707に接続されるnchMOSトランジスタ715とNPNトランジスタ714を、カレントミラー回路の入力側に接続したことを特徴としている。なお、図7において、図4と同様の構成要素については、詳細説明を省略する。
図7において、レーザ駆動回路は、可変電流源703及び704、第1の駆動回路705、第2の駆動回路706、パルス制御信号701に基づいて短期間のパルスを出力するパルス出力回路707、入力される電流に基づいてレーザ光を出力するレーザダイオード709を備えている。
第1の駆動回路705は、第1のトランジスタであるnchMOSトランジスタ711と、第2のトランジスタであるNPNトランジスタ712と、第3のトランジスタであるnchMOSトランジスタ713と、第4のトランジスタであるNPNトランジスタ714とを備えている。NPNトランジスタ712とNPNトランジスタ714とで、カレントミラー回路を構成しており、可変電流源703で設定された電流値を、レーザダイオード709を駆動するために必要な電流値に増幅している。このNPNトランジスタ714のエミッタと接地の間には、nchMOSトランジスタ713が直列に接続されている。このnchMOSトランジスタ713のゲートには、パルス制御信号701が入力され、出力電流のオン/オフを高速にスイッチングできるように構成されている。
第2の駆動回路706は、第5のトランジスタであるnchMOSトランジスタ721と、第6のトランジスタであるNPNトランジスタ722と、第7のトランジスタであるnchMOSトランジスタ723と、第8のトランジスタであるNPNトランジスタ724と、第9のトランジスタであるnchMOSトランジスタ725と、第10のトランジスタであるNPNトランジスタ726とを備えている。第2の駆動回路706は、第1の駆動回路705と基本的な構成は同じであるが、nchMOSトランジスタ723のゲートには、パルス制御信号701の立下りエッジを検出し短パルス信号を出力するパルス出力回路707からの信号が入力される。
図8は、図7に示すレーザ駆動回路の各部におけるパルスまたは電流波形を示している。図8(a)は入力されるパルス制御信号701のパルスを示している。図8(b)は、パルス出力回路707の出力パルスを示している。図8(c)は、入力されるパルス制御信号702のパルスを示している。図8(d)は、第1の駆動回路705の出力電流波形を示している。図8(e)は、第2の駆動回路706の出力電流波形を示し、これは図8(d)に示す電流波形の立ち下がり時間を短縮するための補正パルスに相当する。図8(f)は、レーザダイオード709の駆動電流波形を示しており、図8(d)に示す波形と図8(e)に示す波形とを加算した波形に相当する。
図7に示すように、パルス出力回路707の極性は、前述のパルス出力回路407の極性に対して逆向きになる。そのため、パルス制御信号701(図8(a))の立下りエッジでnchMOSトランジスタ723がオンし、カレントミラー回路のミラー比を下げることによって第2の駆動回路706からの出力電流(図8(e))を瞬間的に減らし、図8(f)に示すようにレーザ709の駆動電流の立下り時間を短くすることができる。
(第5の実施形態)
次に、本発明の第5の実施形態について説明する。図9は、本発明の第5の実施形態に係るレーザ駆動回路の構成を示す回路図である。本実施の形態は、図7に示した第4の実施形態における第2の駆動回路706において、NPNトランジスタ714のベースを第1の駆動回路705のNPNトランジスタ710のベースに接続した回路構成である。なお、図9において、図7と同様の構成要素については、詳細説明を省略する。
次に、本発明の第5の実施形態について説明する。図9は、本発明の第5の実施形態に係るレーザ駆動回路の構成を示す回路図である。本実施の形態は、図7に示した第4の実施形態における第2の駆動回路706において、NPNトランジスタ714のベースを第1の駆動回路705のNPNトランジスタ710のベースに接続した回路構成である。なお、図9において、図7と同様の構成要素については、詳細説明を省略する。
図9において、レーザ駆動回路は、可変電流源903及び904、第1の駆動回路905、第2の駆動回路906、パルス制御信号901に基づいて短期間のパルスを出力するパルス出力回路907、入力される電流に基づいてレーザ光を出力するレーザダイオード909を備えている。
第1の駆動回路905は、第1のトランジスタであるnchMOSトランジスタ911と、第2のトランジスタであるNPNトランジスタ912と、第3のトランジスタであるnchMOSトランジスタ913と、第4のトランジスタであるNPNトランジスタ914とを備えている。NPNトランジスタ912とNPNトランジスタ914とで、カレントミラー回路を構成しており、可変電流源903で設定された電流値を、レーザダイオード909を駆動するために必要な電流値に増幅している。このNPNトランジスタ914のエミッタと接地の間には、nchMOSトランジスタ913が直列に接続されている。このnchMOSトランジスタ913のゲートには、パルス制御信号901が入力され、出力電流のオン/オフを高速にスイッチングできるように構成されている。
第2の駆動回路906は、第5のトランジスタであるnchMOSトランジスタ921と、第6のトランジスタであるNPNトランジスタ922と、第7のトランジスタであるnchMOSトランジスタ923と、第8のトランジスタであるNPNトランジスタ924と、第9のトランジスタであるnchMOSトランジスタ925と、第10のトランジスタであるNPNトランジスタ926とを備えている。第2の駆動回路906において、nchMOSトランジスタ921のゲートに、パルス出力回路907が接続されている。また、第2のパルス制御信号902は、nchMOSトランジスタ925のゲートに入力されている。
図9に示す構成では、可変電流源903で設定された電流値に応じて、NPNトランジスタ922のベース電位が決定されるため、第1の駆動回路905の出力電流値に応じて、第2の駆動回路906の出力電流の減らす量を可変させることができる。
本実施形態の構成は、第1の駆動回路905からの出力電流値が大きいほど、立下り時のスルーレートを早くしなければならないため、可変電流源903の電流設定範囲が広い場合に有用である。
(第6の実施形態)
次に、本発明の第6の実施形態について説明する。図10は、本発明の第6の実施形態に係るレーザ駆動回路の構成を示す回路図である。本実施形態は、図4に示した第2の実施形態のカレントミラー回路を、pchMOSトランジスタで構成して出力電流の極性を逆向きにし、第1の駆動回路1005及び第2の駆動回路1006からレーザダイオード1009に電流を吐き出す構成としたものである。なお、図10において、図4と同様の構成要素については、詳細説明を省略する。
次に、本発明の第6の実施形態について説明する。図10は、本発明の第6の実施形態に係るレーザ駆動回路の構成を示す回路図である。本実施形態は、図4に示した第2の実施形態のカレントミラー回路を、pchMOSトランジスタで構成して出力電流の極性を逆向きにし、第1の駆動回路1005及び第2の駆動回路1006からレーザダイオード1009に電流を吐き出す構成としたものである。なお、図10において、図4と同様の構成要素については、詳細説明を省略する。
図10において、レーザ駆動回路は、可変電流源1003及び1004、カレントミラー回路1010を備えた第1の駆動回路1005、カレントミラー回路1011を備えた第2の駆動回路1006、パルス制御信号1001に基づいて短期間のパルスを出力するパルス出力回路1007、入力される電流に基づいてレーザ光を出力するレーザダイオード1009を備えている。
第1の駆動回路1005は、第1のトランジスタであるpchMOSトランジスタ1021と、第2のトランジスタであるpchMOSトランジスタ1022と、第3のトランジスタであるpchMOSトランジスタ1023と、第4のトランジスタであるpchMOSトランジスタ1024とを備えている。pchMOSトランジスタ1022とpchMOSトランジスタ1024とで、カレントミラー回路1010を構成しており、可変電流源1003で設定された電流値を、レーザダイオード1009を駆動するために必要な電流値に増幅している。また、pchMOSトランジスタ1024のドレインと接地の間には、pchMOSトランジスタ1023が直列に接続されている。このpchMOSトランジスタ1023のゲートには、パルス制御信号1001が入力され、出力電流のオン/オフを高速にスイッチングできるように構成されている。
第2の駆動回路1006は、第5のトランジスタであるpchMOSトランジスタ1031と、第6のトランジスタであるpchMOSトランジスタ1032と、第7のトランジスタであるpchMOSトランジスタ1033と、第8のトランジスタであるpchMOSトランジスタ1034と、第9のトランジスタであるpchMOSトランジスタ1035と、第10のトランジスタであるpchMOSトランジスタ1036とを備えている。pchMOSトランジスタ1035のゲートには、パルス出力回路1007が接続されている。また、pchMOSトランジスタ1033のゲートには、第2のパルス制御信号1002が接続されている。
図10に示す構成では、レーザダイオード1009のカソードが負電源に接続され、接続端子1008の電位が接地電位よりも低くなった場合でも、立下り時間を短くすることができる。
以上説明したように本発明は、通常一定の電流を流している記録波形のバイアス電流を、パルス波形の立下り時に減らすことにより、レーザ接続端子の電圧と駆動回路の電源電圧もしくは接地電圧に依存しない記録パルス波形の立下りを早くするレーザ駆動技術において有用である。
103,104,403,404,603,604,703,704,903,904、1003、1004 可変電流源
105,405,605,705,905、1005 第1の駆動回路
106,406,606,706,906、1006 第2の駆動回路
107,407,607,707,907、1007 パルス出力回路
108,408,608,708,908、1008 レーザ接続端子
109,409,609,709,909、1009 レーザダイオード
631 出力電圧制御回路
105,405,605,705,905、1005 第1の駆動回路
106,406,606,706,906、1006 第2の駆動回路
107,407,607,707,907、1007 パルス出力回路
108,408,608,708,908、1008 レーザ接続端子
109,409,609,709,909、1009 レーザダイオード
631 出力電圧制御回路
Claims (11)
- 入力される第1及び第2の可変電流と第1及び第2のパルス制御信号とに基づいて、レーザダイオードを駆動可能な駆動電流を生成するレーザ駆動回路であって、
前記第1の可変電流と前記第1のパルス制御信号とが入力され、前記第1のパルス制御信号に同期した第1の駆動電流を出力する第1の駆動回路と、
前記第1のパルス制御信号の立ち下がりエッジ検出時にパルス信号を出力するパルス出力回路と、
前記第2の可変電流と前記第2のパルス制御信号とが入力され、前記第2のパルス制御信号に同期した第2の駆動電流を生成するとともに、前記第2の駆動電流において少なくとも前記パルス信号に同期したタイミングで電流値を低下させて出力する第2の駆動回路とを備え、
前記第1の駆動回路の出力電流と前記第2の駆動回路の出力電流とを加算した電流により前記レーザダイオードが駆動されることを特徴とするレーザ駆動回路。 - 前記第1または第2の駆動回路は、前記可変電流を増幅し、前記パルス制御信号によって出力をオン/オフし、且つ前記パルス出力回路によって電流を変化させる、請求項1記載のレーザ駆動回路。
- 前記パルス出力回路は、ハイパスフィルタで構成されている、請求項1記載のレーザ駆動回路。
- 前記パルス出力回路は、インバータ遅延を利用したパルス信号発生回路で構成されている、請求項1記載のレーザ駆動回路。
- 前記パルス出力回路は、前記可変電流の電流値によって出力レベルが制御される請求項1,3、4のいずれかに記載のレーザ駆動回路。
- 前記第1の駆動回路は、
第1、第2及び第3の端子を備え、前記第2の端子と前記第3の端子間の電圧に応じて前記第1の端子から前記第3の端子へ電流が流れる3端子トランジスタで構成されている第1〜第4のトランジスタを備え、
前記第1のトランジスタは、第2の端子に電源が接続され、
前記第2のトランジスタは、前記第1のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子に前記第1の可変電流源が接続され、第1の端子と第2の端子が接続され、
前記第3のトランジスタは、第2の端子に前記第1のパルス制御信号が入力され、
前記第4のトランジスタは、前記第3のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子が前記レーザダイオードに接続され、第2の端子が前記第2のトランジスタの第2の端子に接続されている、
請求項1,3,4、5のいずれかに記載のレーザ駆動回路。 - 前記第2の駆動回路は、
第1、第2及び第3の端子を備え、前記第2の端子と前記第3の端子間の電圧に応じて前記第1の端子から前記第3の端子へ電流が流れる3端子トランジスタで構成されている第1〜第6のトランジスタを備え、
前記第1のトランジスタは、第2の端子に電源が接続され、
前記第2のトランジスタは、前記第1のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子に第2の可変電流源が接続され、第1の端子と第2の端子が接続され、
前記第3のトランジスタは、第2の端子に前記第2のパルス制御信号が入力され、
前記第4のトランジスタは、前記第3のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子が前記レーザダイオードに接続され、第2の端子が前記第2のトランジスタの第2の端子に接続され、
前記第5のトランジスタは、第2の端子に前記パルス出力回路の出力端子が接続され、
前記第6のトランジスタは、前記第5のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子が前記レーザダイオードに接続され、第2の端子が前記第2及び第4のトランジスタの第2の端子に接続されている、
請求項1、3、4,5のいずれかに記載のレーザ駆動回路。 - 前記第2の駆動回路は、
第1、第2及び第3の端子を備え、前記第2の端子と前記第3の端子間の電圧に応じて前記第1の端子から前記第3の端子へ電流が流れる3端子トランジスタで構成されている第1〜第6のトランジスタを備え、
前記第1のトランジスタは、第2の端子に電源が接続され、
前記第2のトランジスタは、前記第1のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子に前記第2の可変電流源が接続され、第1の端子と第2の端子が接続され、
前記第3のトランジスタは、第2の端子に前記第2のパルス制御信号が入力され、
前記第4のトランジスタは、前記第3のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子が前記レーザダイオードに接続され、第2の端子が前記第2のトランジスタの第2の端子に接続され、
前記第5のトランジスタは、第2の端子に前記パルス出力回路の出力端子が接続され、
前記第6のトランジスタは、前記第5のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子に前記第2のトランジスタの第1の端子が接続され、第2の端子が前記第2及び第4のトランジスタの第2の端子に接続されている、
請求項1、3、4、5のいずれかに記載のレーザ駆動回路。 - 前記第2の駆動回路は、
第1、第2及び第3の端子を備え、前記第2の端子と前記第3の端子間の電圧に応じて前記第1の端子から前記第3の端子へ電流が流れる3端子トランジスタで構成されている第1〜第6のトランジスタを備え、
前記第1のトランジスタは、第2の端子に電源が接続され、
前記第2のトランジスタは、前記第1のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子に前記第2の可変電流源が接続され、第1の端子と第2の端子が接続され、
前記第3のトランジスタは、第2の端子にパルス制御信号が入力され、
前記第4のトランジスタは、前記第3のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子が前記レーザダイオードに接続され、第2の端子が前記第2のトランジスタの第2の端子に接続され、
前記第5のトランジスタは、第2の端子に前記パルス出力回路の出力端子が接続され、
前記第6のトランジスタは、前記第5のトランジスタが第3の端子と接地の間に直列に接続され、第1の端子に前記第2のトランジスタの第1の端子が接続され、第2の端子が前記第1の駆動回路の前記第2のトランジスタの第2の端子に接続されている、
請求項1、3、4、5のいずれかに記載のレーザ駆動回路。 - 第1の可変電流源を増幅し、第1のパルス制御信号に従って出力をオン/オフする第1のステップと、
第2の可変電流源を増幅し、第2のパルス制御信号に従って出力をオン/オフする第2のステップと、
前記第1のパルス制御信号のエッジを検出した時にパルス信号を生成する第3のステップと、
前記パルス信号で出力電流を変化させる第4のステップと、
増幅された電流を加算してレーザに印加する第5のステップとを含むことを特徴とするレーザ駆動方法。 - 請求項1に記載のレーザ駆動回路を備えたことを特徴とする記録再生装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006122321A JP2007294747A (ja) | 2006-04-26 | 2006-04-26 | レーザ駆動回路、レーザ駆動方法、記録再生装置 |
US11/697,068 US7760779B2 (en) | 2006-04-26 | 2007-04-05 | Laser driver, method for driving laser, and recording/reading equipment |
CNA2007101011145A CN101068110A (zh) | 2006-04-26 | 2007-04-26 | 激光驱动电路、激光驱动方法和记录再现装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006122321A JP2007294747A (ja) | 2006-04-26 | 2006-04-26 | レーザ駆動回路、レーザ駆動方法、記録再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007294747A true JP2007294747A (ja) | 2007-11-08 |
Family
ID=38648173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006122321A Withdrawn JP2007294747A (ja) | 2006-04-26 | 2006-04-26 | レーザ駆動回路、レーザ駆動方法、記録再生装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7760779B2 (ja) |
JP (1) | JP2007294747A (ja) |
CN (1) | CN101068110A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010114601A (ja) * | 2008-11-05 | 2010-05-20 | Denso Corp | 電流スイッチング回路 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008014425B4 (de) | 2008-03-13 | 2012-03-29 | Atmel Automotive Gmbh | Treiberschaltung mit einem Dämpfungsnetzwerk unter Verwendung eines Stromspiegels |
JP2010287264A (ja) * | 2009-06-09 | 2010-12-24 | Sony Corp | レーザ駆動装置及びレーザ駆動方法 |
JP6946748B2 (ja) * | 2017-05-29 | 2021-10-06 | 株式会社島津製作所 | レーザ装置 |
CN109326954B (zh) * | 2017-07-31 | 2024-01-26 | 科大国盾量子技术股份有限公司 | 一种用于量子通信单光子源的激光器高速驱动模块 |
US20230411927A1 (en) * | 2022-06-15 | 2023-12-21 | Ii-Vi Delaware, Inc. | Edge rate (rise and fall time) controlled segmented laser driver |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5036519A (en) * | 1988-12-05 | 1991-07-30 | Ricoh Company, Ltd. | Semiconductor laser controller |
JP3241246B2 (ja) * | 1995-11-16 | 2001-12-25 | 富士通株式会社 | レーザダイオード電流制御回路 |
KR100252103B1 (ko) * | 1997-12-12 | 2000-05-01 | 윤종용 | 레이저 다이오드의 온도 보상 장치 및 방법 |
DE10158537A1 (de) * | 2001-11-29 | 2003-06-12 | Degussa | Verfahren zur Herstellung von Aminocarbonsäuren |
JP4008748B2 (ja) | 2002-05-07 | 2007-11-14 | 株式会社ルネサステクノロジ | パルス電流発生回路 |
US20050069002A1 (en) * | 2003-09-25 | 2005-03-31 | Hisashi Senga | Laser driving device |
-
2006
- 2006-04-26 JP JP2006122321A patent/JP2007294747A/ja not_active Withdrawn
-
2007
- 2007-04-05 US US11/697,068 patent/US7760779B2/en not_active Expired - Fee Related
- 2007-04-26 CN CNA2007101011145A patent/CN101068110A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010114601A (ja) * | 2008-11-05 | 2010-05-20 | Denso Corp | 電流スイッチング回路 |
Also Published As
Publication number | Publication date |
---|---|
CN101068110A (zh) | 2007-11-07 |
US7760779B2 (en) | 2010-07-20 |
US20070253313A1 (en) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3959920B2 (ja) | レーザダイオード駆動回路 | |
JP5580350B2 (ja) | ドライバ回路 | |
JP2005512444A (ja) | コンデンサを用いた高電圧レベルシフタ | |
JP2007294747A (ja) | レーザ駆動回路、レーザ駆動方法、記録再生装置 | |
US7358696B2 (en) | Method and apparatus for PWM drive | |
JP2007189545A (ja) | 電流スイッチ回路 | |
JP2007159340A (ja) | スイッチングレギュレータ | |
JP2006343253A (ja) | 回路特性制御装置 | |
KR100398752B1 (ko) | 레이저 구동회로 및 이를 이용한 기록장치 | |
JP4425620B2 (ja) | 出力回路 | |
US10220636B2 (en) | Drive apparatus that drives light emitting device | |
US6490301B1 (en) | Laser drive device | |
JP2004179591A (ja) | レーザダイオード駆動装置 | |
CN110867166B (zh) | 缓冲电路 | |
US7230410B1 (en) | Accurate high-speed current sources | |
US7492141B2 (en) | Resonant inverter exhibiting depressed duty variation | |
KR100915829B1 (ko) | 반도체 집적회로의 데이터 출력 드라이버 | |
JP2008009820A (ja) | 電圧レギュレータ | |
JP2006318580A (ja) | レーザ駆動回路および方法、記録再生装置 | |
JP2002258956A (ja) | 電圧制御回路 | |
US7629567B2 (en) | Light receiving circuit having two switched photodiodes | |
JP4907966B2 (ja) | 電流スイッチ回路 | |
JP4924654B2 (ja) | スイッチングアンプ及びそのスイッチングアンプのレベルシフト回路 | |
JP5655051B2 (ja) | スイッチングアンプ | |
JP2004111984A (ja) | レーザ駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081112 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110202 |