JP2018195647A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018195647A
JP2018195647A JP2017096624A JP2017096624A JP2018195647A JP 2018195647 A JP2018195647 A JP 2018195647A JP 2017096624 A JP2017096624 A JP 2017096624A JP 2017096624 A JP2017096624 A JP 2017096624A JP 2018195647 A JP2018195647 A JP 2018195647A
Authority
JP
Japan
Prior art keywords
phase
pad
wire
semiconductor device
alloy layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017096624A
Other languages
English (en)
Inventor
正太郎 宮脇
Seitaro Miyawaki
正太郎 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017096624A priority Critical patent/JP2018195647A/ja
Publication of JP2018195647A publication Critical patent/JP2018195647A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】AlによりなるパッドとAuによりなるワイヤとのワイヤ接合部を有し、腐食環境における当該ワイヤ接合部の信頼性の高い半導体装置を提供する。
【解決手段】半導体チップ20の一面20aに形成されたAlによりなるパッド21に、Auによりなるワイヤ30が接合され、これらの接合部にAuとAlとによる合金層40が形成された半導体装置において、合金層40についてAuAl相401を主成分とする構成とする。これにより、腐食耐性の高いAuAl相401が主成分とされているワイヤ接合部の合金層40は、特にヨウ素を含む腐食環境における接合の信頼性が高いものとなる。
【選択図】図2

Description

本発明は、半導体チップと、当該半導体チップ上に設けられたパッドと、パッドに接続されたワイヤと、を備え、腐食環境において使用される半導体装置に関する。
従来、この種の半導体装置としては、特許文献1に記載のものが提案されている。特許文献1に記載の半導体装置は、Alを主成分とする第1電極パッドを備える半導体チップと、該半導体チップが主面に搭載され、第2電極パッドが形成された配線基板と、Auを主成分とし、第1電極パッドと第2電極パッドとを接続するワイヤとを有してなる。このような構成において、ワイヤは、Pdが含有されると共に、第1電極パッド上に形成され、AlとAuとの合金層を介して第1電極パッドと接続されたボール部と、第2電極パッド上に形成された接着部と、を有している。
ここで、この種の半導体装置においては、高機能化や微細化に伴い、複数の電極パッドおよびワイヤが接合され、これらの接合数が増加すると共に、これらの接合面積が小さくされている。そのため、ワイヤと電極パッドとの接合における強度が低くなってしまう。
特許文献1に記載の半導体装置は、Pdを含有するワイヤを用いることにより、ワイヤと電極パッドとの接合面積が小さくされても、これらの接合強度を向上させることができ、ワイヤと電極パッドとの断線不良が抑制された半導体装置となる。
特開2004−303861号公報
ところで、近年、半導体装置の搭載環境が多様化しており、半導体装置においてワイヤと電極パッドとの接合部位での耐腐食性が求められるケースがある。具体的には、例えば自動車の再排気循環システムに設けられる圧力センサとして半導体装置を用いた場合、SOやNOに起因した硫酸や硝酸などやオイルなどの腐食環境に晒されるため、電極パッドにおいては、特に耐腐食性が要求される。
また、上記のように圧力センサとして用いた半導体装置へ排気ガスを導くホースを取り付けた場合、このようなホースは、樹脂製のものであり、難燃性材料としてハロゲン系のヨウ素などが含まれるときがある。そのため、上記のような半導体装置の腐食環境としては、排気ガスに加えてヨウ素を含むものとなる。
半導体装置に含まれるAlによりなる電極とAuによりなるワイヤとの接合部が、このようなヨウ素を含む腐食環境に晒された場合、AuとAlとの接合部位に生じる金属間化合物層にヨウ素腐食が発生し得る。このようなヨウ素腐食が発生した場合には、接合不良となり、半導体装置の動作に支障をきたす。特許文献1に記載の半導体装置は、AlとAuとの接合強度を向上することができるものの、特にヨウ素を含む腐食環境には対応することができない。
また、ヨウ素を含む腐食環境に対する耐腐食性を向上するために、ICチップ上に設けられるAlによりなるAl電極をAuなどの貴金属電極に変更することや、Al電極上に貴金属メッキを施すことなどが考えられる。しかし、このような方法は、パッドとワイヤとの接合部位のヨウ素に対する耐腐食性については向上するものの、半導体装置のコストが増加するため、好ましくない。
本発明は、上記の点に鑑みてなされたものであり、Alによりなる電極パッドとAuによりなるワイヤとが接合された構造としつつも、ヨウ素を含む腐食環境に対する耐腐食性の高い接合部を備える半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の半導体装置は、一面(20a)を有し、一面上にAlを有する構成とされたパッド(21)を備える半導体チップ(20)と、Auによりなり、パッドに接合されると共に、パッドに電気的に接続されるワイヤ(30)と、を備える。このような構成において、パッドのうちパッドとワイヤとが接合された接合部は、パッドのAlとワイヤのAuとの合金層(40)が形成されており、合金層は、腐食耐性のあるAuAl相(401)を有する構成とされ、AuAl相が合金層の主成分とされている。
これにより、腐食性ガスに晒される環境において使用されても、Alを有する構成とされたパッドとAuによりなるワイヤとを接合した接合部に形成される合金層が、腐食耐性のあるAuAl相が主成分されている。そのため、腐食性ガスによる合金層における腐食が抑制され、腐食によるクラックなどの発生に伴う通電不良などの不具合が低減されることから、従来の半導体装置に比べて腐食耐性および接合の信頼性の高い半導体装置となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
第1実施形態の半導体装置を示す断面図である。 図1中に一点鎖線で示した領域R1を拡大した拡大断面図である。 第1実施形態の半導体装置を製造する際の後加熱処理における合金層の相変化について示したものであって、(a)は後加熱処理前、(b)は後加熱処理の途中、(c)は後加熱処理が終了した後の各合金層の状態を示す断面図である。 従来の半導体装置におけるパッドとワイヤとの接合部における合金層の状態を示し、図2中に一点鎖線で示した領域R2に相当する部分を拡大したものであって、(a)は製造直後の状態について示した断面図であり、(b)はヨウ素を含む腐食環境に晒されたことで生じる不具合の様子について示した断面図である。 合金層が形成されたパッドとワイヤとの接合部を加熱した際のAuAl相について、加熱時間ごとのAuAl相の厚みをプロットした結果を示す図である。 第2実施形態の半導体装置におけるパッドとワイヤとの接合部を拡大した拡大断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
第1実施形態の半導体装置について、図1〜図5を参照して述べる。図3(a)、図4では、組成の異なる複数の合金相401、402、403が積層された合金層40を示しているが、構成を分かり易くするためにデフォルメされたものを示している。また、図3、図4では、図示された各合金相401、402、403の比率については、実際の体積比率を意味するものではない。
本実施形態の半導体装置は、自動車などに搭載される物理量センサとして用いられると好適であり、本実施形態では、例えば圧力センサとされた例について説明する。
本実施形態の半導体装置は、図1に示すように、基板10と、基板10上に搭載されると共に、一面20aを有し、Alを有してなるパッド21が一面20a上に形成された半導体チップ20と、パッド21に接合されたAuによりなるワイヤ30とを備える。
なお、本実施形態の半導体装置は、パッド21とワイヤ30とが接合された接合部(以下、単に「接合部」という)に特徴があるものであり、他の構成については任意の圧力センサと同様の構成とされている。そのため、図1では、基板10の一部、半導体チップ20およびワイヤ30の一部によりなる領域について示しており、他の部分については省略している。
基板10は、半導体チップ20を搭載する支持体であり、本実施形態の半導体装置を使用する環境に応じて、セラミックス、ガラスエポキシ樹脂などの樹脂材料およびステンレス鋼などの金属材料などにより構成される。
半導体チップ20は、圧力などの物理量を印加されるとその物理量に応じた信号を出力するセンサ素子であり、本実施形態では、圧力に応じた信号を出力する圧力センサ素子とされている。半導体チップ20は、図示しないはんだや接合ガラスなどの接合材を介して基板10の表面10a上に搭載されている。
半導体チップ20は、本実施形態では、図示しないダイヤフラムやゲージ抵抗などが形成された検出部を備えており、本実施形態の半導体装置に導入された流体による圧力を受けると、圧力に応じて検出部が変形し、この変形量に応じた信号を出力する。半導体チップ20は、任意の半導体チップの製造工程により製造される。
半導体チップ20は、本実施形態では、図示しない樹脂製ホースを通じて自動車などの車両の排気ガス、例えばSOやNOに起因した硫酸や硝酸に晒されており、樹脂製ホース由来のヨウ素を含む腐食環境下において排気ガスの圧力に応じた信号を出力する。
パッド21は、図1に示すように、半導体チップ20の一面20a上に形成された電極パッドであり、例えば蒸着やスパッタリングなどの真空成膜法や電解メッキなどの方法により形成される。
パッド21は、Auによりなるワイヤ30が例えばボールボンディングされており、図示しない外部の回路配線などと半導体チップ20と電気的に接続されている。パッド21は、例えば図示しないゲージ抵抗などと電気的に接続され、圧力が印加された際にゲージ抵抗から出力される信号を外部の回路配線などへ伝えるために用いられる。
パッド21は、ワイヤ30との接合前において、AlもしくはAl合金などのAlを有してなる構成とされているが、図2に示すように、Auによりなるワイヤ30との接合の結果、パッド21のうち接合部にAlとAuとによりなる合金層40が形成されている。
なお、パッド21は、Al合金により構成されていてもよいが、後述する合金層40の組成をより確実に調整することを重視する場合には、Alからなるものとされることが好ましい。
パッド21は、本実施形態では、0.1μm以上0.3μm以下の範囲内とされることが好ましい。これは、パッド21のうち接合部において合金を形成していないAlもしくはAl合金の部分が残存することを抑制すると共に、後述する合金層40内の相変化を促進するための加熱処理に要する時間を減らしつつも、合金層40の腐食耐性を確保するためである。この詳細については、後述する本実施形態の半導体装置の製造方法にて述べる。
なお、本実施形態では、半導体チップ20がヨウ素を含む腐食環境に晒されるため、パッド21、ワイヤ30、および合金層40のうち露出している部分は、同様の腐食環境に晒されている。
合金層40は、パッド21とワイヤ30との接合により形成され、パッド21のAlとワイヤ30のAuとによりなるAuAl合金で構成されている。具体的には、合金層40は、図2に示すように、腐食耐性、特にヨウ素に対する腐食耐性のあるAuAl相401を主成分とする構成とされている。
合金層40は、パッド21とワイヤ30とがボンディングされた後に、AuAl合金の組成を変化させる相変化を促進させるための加熱処理(以下、単に「後加熱処理」という)が施されることにより、AuAl相401を主成分とする構成とされる。この詳細については、後述する本実施形態の半導体装置の製造方法にて述べる。
AuAl相401は、合金層40の主成分とされる合金相であり、腐食耐性のAuAlからなり、SOやNOに起因した硫酸や硝酸など、およびヨウ素を含む腐食環境に晒されても合金層40での腐食を抑制するために形成される。これにより、このような腐食環境に晒されても、パッド21とワイヤ30との接合における信頼性、特にヨウ素に対する腐食耐性が向上する。
AuAl相401は、パッド21とワイヤ30との接合(以下、「ワイヤ接合」という)直後の時点にて、AuAl以外のAuAl合金と共に形成される。このとき、ワイヤ接合直後において、AuAl相401は、AuAlがその他のAuAl合金、すなわちAuAl、AuAl、AuAlおよびAuAlよりもAuの比率が高い組成のため、Auリッチな環境であるワイヤ30側に最も近い領域に形成される。AuAl相401は、その後、後述する相変化のための加熱処理を施すことで、主にヨウ素に対する腐食耐性の低いAuAlおよびAuAlがAuAlへ相変化することで、合金層40の主成分を構成する相となる。
なお、「AuAl相401を主成分とする構成」とは、AuAl相401が合金層40全体に対する体積比率において90%以上とされた構成を意味する。また、「AuAl合金」とは、AlとAuとにより形成される合金の総称であり、ここでは、AuAl、AuAl、AuAl、AuAlおよびAuAlの5つの組成の合金を総称したものである。
以上が、本実施形態の半導体装置の構成である。次に、本実施形態の半導体装置の製造方法について説明する。ただし、パッド21にワイヤ30をボンディングした後に、合金層40を構成するAuAl合金をAuAl相401に相変化させる後加熱処理を施すこと以外については、任意の圧力センサの製造方法を採用できるため、ここでは、後加熱処理について説明する。
一般的に、AlパッドとAuワイヤとのワイヤ接合を行うと、その接合部にAuAl、AuAl、AuAl、AuAlおよびAuAlの各合金相によりなるAuAl合金が形成される。また、上記の各合金相が混合したAuAl合金を加熱することにより、合金相間における相変化、例えばAuAlがAuAlへと組成が変化することが知られている。
後加熱処理は、このような現象を利用し、ワイヤ接合後に特にAuAl、AuAlをAuAlへ相変化させ、上記のAuAl相401を主成分とする合金層40を形成するための加熱処理である。後加熱処理は、例えば150℃で数時間程度の条件とされる。ただし、後加熱処理の条件については、状況に応じて適宜変更されてもよい。
なお、AuAlおよびAuAlの合金相については、AuAl、AuAlおよびAuAlの合金相に比べて形成される量が非常に少なく、腐食耐性に対する影響も小さいため、図3では省略している。
図3(a)に示すように、合金層40は、ワイヤ接合直後において、主にAuAl相401、AuAl相402、AuAl相403により構成されている。
ここで、AuAl相402およびAuAl相403について説明する。
AuAl相402は、AuAlからなり、半導体チップ20の一面20aに対する法線方向のうちパッド21からワイヤ30へ向かう向きを上方向とし、上方向の反対方向を下方向として、AuAl相401よりも主に下方向に形成される。
AuAl相403は、AuAlからなり、AuAl相402よりも下方向に主に形成される。つまり、AuAl相401、AuAl相402およびAuAl相403は、ワイヤ30側から下方向に向かってこの順に積層された構成とされている。
AuAl相402およびAuAl相403は、特にヨウ素に対する腐食耐性が低く、ヨウ素を含む腐食環境においては、接合部における接合の信頼性を低下させる要因となる。そのため、腐食耐性の高い合金層40とするためには、後加熱処理により、AuAl相402中のAuAlおよびAuAl相403中のAuAlを、AuAlへ相変化させることが必要となる。なお、AuAlおよびAuAlからAuAlへ相変化は、不可逆的である。
図3(a)に示した状態である接合部に後加熱処理を施すと、図3(b)に示すように、徐々にAuAl相402およびAuAl相403のAuAlへ相変化が始まり、AuAl相401が成長して初期に比べて接合部における存在比率が高くなる。そして、AuAl相402およびAuAl相403については、この相変化により徐々に接合部における存在比率が低くなる。
そして、図3(c)に示すように、後加熱処理が完了すると、AuAl相402およびAuAl相403がほぼなくなり、AuAl相401を主成分とする構成とされた合金層40が形成される。
なお、図3(c)では、便宜的にAuAl相401のみを図示しているが、これは合金層40がすべてAuAl相401で占められている状態だけを指すものではなく、ヨウ素に対する腐食耐性に影響しない程度の他のAuAl合金が存在する状態をも含む。
このような後加熱処理を施すことにより、本実施形態の半導体装置を製造することができる。
次に、本実施形態の半導体装置の効果について、図4を参照して説明する。図4では、AlによりなるパッドとAuによりなるワイヤとが接合された半導体装置であって、後加熱処理が施されていない従来の半導体装置(以下、単に「従来の半導体装置」という)が、ヨウ素を含む腐食環境に晒されたときの合金層の変化を示している。
図4(a)に示すように、従来の半導体装置における合金層500は、本実施形態の半導体装置における合金層40と同様に、主に3つのAuAl合金によりなる。すなわち、合金層500は、ワイヤ側から順にAuAlからなるAuAl相501、AuAlからなるAuAl相502およびAuAlからなるAuAl相503がこの順に積層された構成とされている。
合金層500が、ヨウ素を含む腐食環境に晒されると、ヨウ素に対する腐食耐性の高いAuAl相501については大きな変化はない。一方、ヨウ素に対する腐食耐性の低いAuAl相502およびAuAl相503は、合金層500中にヨウ素が侵入すると、腐食してしまう。その結果、図4(b)に示すように、AuAl相502およびAuAl相503にクラック504が生じ、ワイヤ接合の信頼性が低下してしまう。
これに対して、本実施形態の半導体装置では、合金層40は、上記のように、AuAl相401を主成分とした構成とされている。そのため、本実施形態の半導体装置は、ヨウ素を含む腐食環境に晒されてもワイヤ接合が安定した構造であり、従来の半導体装置に比べて、腐食環境下においてもワイヤ接合の信頼性が高い。
次に、パッド21の好ましい厚み範囲について、図5を参照して説明する。図5では、Alからなるパッドを備える半導体チップにAuからなるワイヤを接合し、200℃で加熱を行い、経過時間ごとのAuAl相の厚みについてプロットしたグラフを示している。
なお、図5の実験については、Alパッドの厚みを1μmとし、経過時間ごとに加熱したサンプルの接合部の断面出しを行い、当該断面におけるAuAl相の厚みをSEM(走査電子顕微鏡)により確認した。図5に示す「AuAl相厚み」(単位:μm)とは、サンプルの接合部の3箇所におけるAuAl相厚みを確認して得られた値の平均値である。AuAl合金の組成については、XPS(X線光電子分光法)により確認した。また、図5でいう「経過時間t1」(単位:hour1/2)とは、実際に加熱した時間を「経過時間t0」(単位:hour)として、経過時間t0の平方根であり、AuAl相厚みの加熱時間に対する変化の傾向を見やすくするための便宜的なものである。
パッド21の厚みは、0.3μm以下とされることが好ましい。これは、ワイヤ接合の後に、合金層40と半導体チップ20の一面20aとの間にAuAl合金を形成していないAl(以下「残存Al」という)が生じることを防ぎ、腐食耐性の高い合金層40とするためである。
具体的には、残存Alが生じると、後加熱処理の際に相変化によるAuAl相401が成長する一方で、この残存Alの合金層40への拡散により、新たなAuAl相402およびAuAl相403が形成されてしまうこととなる。この場合、合金層40が、後加熱処理の後であっても腐食耐性の低いAuAl相402およびAuAl相403を多量に含む構成、すなわちAuAl相401が主成分でない構成となってしまい、ワイヤ接合の腐食環境における信頼性が低下してしまう。また、パッド21の厚みが厚い構成とされていても、後加熱処理の時間を長くすれば、新たに生じるAuAl相402およびAuAl相403をさらにAuAl相401へと相変化させることもできる。ただし、生産性の観点から、パッド21の厚みは、薄くされることが好ましい。
そこで、本発明者らは、パッド21を所定の厚み以下とし、ワイヤ接合後に合金層40と半導体チップ20との間に残存Alが生じることを防ぐことで、AuAl相を主成分とする腐食耐性の高い合金層40となると考え、パッド21の厚みについて検討した。
AlからなるパッドにAuからなるワイヤをボンディングした後、200℃で加熱したところ、図5に示すように、ボンディングにより生じたAuAl合金においてAuAl相が徐々に成長した。すなわち、AuAl相の厚みは、t1=3.16(t0=10)、t1=6.32(t0=40)、t1=8.94(t0=80)、t1=12.65(t0=160)の時点においてそれぞれ0.25μm、0.34μm、0.45μm、0.52μmであった。つまり、図5では、200℃で10時間の加熱により、0.25μm以上のAuAl相が形成されることを示している。
そのため、Alによりなるパッド21の厚みを0.3μm以下の構成とすることで、Auによりなるワイヤ30の接合により形成される合金層40は、後加熱処理により0.25μm以上のAuAl相401を含む構成となる。この場合、合金層40は、腐食耐性の高いAuAl相401が合金層40の大半を占める構成とされる。
仮に、合金層40が腐食耐性の低いAuAl相402およびAuAl相403を一部に含む構成とされても、0.05μm以下の厚みの残部に形成される腐食耐性の低いこれらの相は、連続的な膜とならず、所々で途切れた状態となる。そのため、AuAl相402およびAuAl相403において腐食が生じたとしても、パッド21とワイヤ30との接合界面全体に広がることはなく、腐食環境における接合の信頼性の高いワイヤ接合構造となる。
このように、パッド21の厚みを調整し、AuAl相401が支配的な合金層40、すなわちAuAl相401が体積比率で90%以上を占める合金層40を構成することで、ワイヤ接合の腐食環境における信頼性を高めることができる。
また、パッド21の厚みは、0.1μm以上とされることが好ましい。これは、パッド21の厚みを薄くし過ぎることによって、ワイヤ30との接合自体が安定しないなどの不具合を防ぐためである。
本実施形態によれば、パッド21とワイヤ30とが接合された半導体装置において、当該接合部に形成される合金層40が、腐食耐性の高いAuAl相401を主成分とする構成とされている。これにより、ワイヤ接合部が腐食環境、特にヨウ素を含む腐食環境に晒された場合であっても、腐食耐性の高いAuAl相401が支配的である合金層40とされているため、合金層40における腐食およびこれに伴う不具合が抑制される。その結果、従来の半導体装置に比べて、腐食耐性の高い半導体装置となる。
(第2実施形態)
第2実施形態の半導体装置について、図6を参照して述べる。図6は、本実施形態の半導体装置におけるパッド21とワイヤ30との接合部分を拡大した拡大断面図であって、上記第1実施形態での図2中に示した領域R2に相当するものである。
本実施形態の半導体装置は、パッド21が半導体チップ20の一面20aから第1層211、バリア層50、第2層212の順に積層された構成とされている点で上記第1実施形態と相違する。本実施形態では、この相違点について主に説明する。
パッド21は、半導体チップ20の一面20a側から上方向に向かって第1層211、バリア層50、第2層212の順に積層された構成とされると共に、これらの積層方向における厚みの合計が0.3μmよりも大きくされている。
具体的には、パッド21を薄くし過ぎると、パッド21下に設けられた半導体チップ20の図示しない回路配線などがワイヤ30との接合時に破損するなどの不具合を生じることがあり、このような不具合を防ぐ必要がある。そこで、本実施形態の半導体装置では、パッド21は、その積層方向における厚みが0.3μmを超えるものとされている。
第1層211は、上記第1実施形態におけるパッド21と同様に、AlもしくはAl合金によりなり、Alを有する構成とされている。第1層211は、主にパッド21全体の厚みを所定よりも厚く、例えば0.3μmよりも厚くするために形成され、その厚みについては任意である。
バリア層50は、第1層211上に設けられ、第2層212とワイヤ30とが接合された際に第2層212に生じるAuAl合金と第1層211のAlと接することを防ぐために形成され、例えばTiなどの金属材料によりなる。
バリア層50は、言い換えると、第1層211を構成するAlが第2層212とワイヤ30との合金層40へ拡散することを抑制するバリアとしての役割を果たす。バリア層50は、第2層212とワイヤ30とのボンディングの際に破壊されることを防ぐために、積層方向における厚みが0.1μm以上とされることが好ましく、0.3μm以上とされることがより好ましい。
第2層212は、バリア層50上に形成され、ワイヤ30が接合される層であり、上記第1実施形態でのパッド21と同様に、AlもしくはAl合金によりなり、Alを有する構成とされている。第2層212は、ワイヤ30と接合される部分に第2層212のAlとワイヤ30のAuとによりなる合金層40が形成されている。
第2層212は、上記第1実施形態におけるパッド21と同様の理由により、積層方向における厚みが0.1μm〜0.3μmの範囲内とされることが好ましい。
本実施形態によれば、上記第1実施形態と同様に、パッド21とワイヤ30とが接合された半導体装置において、当該接合部に形成される合金層40が、腐食耐性の高いAuAl相401を主成分とする構成とされている。また、パッド21は、その積層方向における厚みが0.3μmを超えるものとされている。
これにより、ワイヤ接合部が腐食環境、特にヨウ素を含む腐食環境に晒された場合であっても、腐食耐性の高いAuAl相401が支配的である合金層40とされているため、合金層40における腐食およびこれに伴う不具合が抑制される。また、パッド21の厚みが0.3μmよりも厚くされていることから、ワイヤ30が接続される際に半導体チップ20に形成される図示しない回路配線などの損傷などが抑制される。その結果、ワイヤ接合における回路配線などの損傷などを抑制しつつも、従来の半導体装置に比べて、腐食耐性の高い半導体装置となる。
(他の実施形態)
なお、上記した各実施形態に示した半導体装置は、本発明の半導体装置の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、半導体チップ20は、上記第1実施形態および上記第2実施形態のそれぞれの構成とされたパッド21を備えたものとされていてもよい。具体的には、例えば、パッド21は、その積層方向における厚みが薄くされても問題ない箇所については、上記第1実施形態の構成とされ、その積層方向における厚みを厚くする必要がある箇所については、上記第2実施形態の構成とされる。
上記各実施形態では、圧力センサとされた例について説明したが、これに限られず、上記各実施形態の半導体装置は、他の物理量センサとされていてもよい。
20 半導体チップ
21 パッド
211 下層
212 上層
30 ワイヤ
40 合金層
401 AuAl相
402 AuAl
403 AuAl相
50 バリア層

Claims (7)

  1. 一面(20a)を有し、前記一面上にAlを有する構成とされたパッド(21)を備える半導体チップ(20)と、
    Auによりなり、前記パッドに接合されると共に、前記パッドに電気的に接続されるワイヤ(30)と、を備え、
    前記パッドのうち前記パッドと前記ワイヤとが接合された接合部は、前記パッドのAlと前記ワイヤのAuとの合金層(40)が形成されており、
    前記合金層は、腐食耐性のあるAuAl相(401)を有する構成とされ、前記AuAl相が前記合金層の主成分とされている半導体装置。
  2. 前記パッドの前記一面に対する法線方向における厚みは、0.1μm〜0.3μmの範囲内とされている請求項1に記載の半導体装置。
  3. 前記パッドは、前記合金層下にバリア層(50)が形成された構成とされている請求項1に記載の半導体装置。
  4. 前記バリア層上に形成された前記合金層は、前記一面に対する法線方向において0.1μm〜0.3μmの範囲内である請求項3に記載の半導体装置。
  5. 前記AuAl相は、前記合金層全体に対する体積比率が90%以上とされている請求項1ないし4のいずれか1つに記載の半導体装置。
  6. 前記半導体チップは、印加された物理量に応じた信号を出力するセンサ素子である請求項1ないし5のいずれか1つに記載の半導体装置。
  7. 前記半導体チップは、ヨウ素を含む腐食環境に晒された状態で使用され、
    前記AuAl相の腐食耐性は、ヨウ素に対する腐食耐性である請求項1ないし6のいずれか1つに記載の半導体装置。
JP2017096624A 2017-05-15 2017-05-15 半導体装置 Pending JP2018195647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017096624A JP2018195647A (ja) 2017-05-15 2017-05-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017096624A JP2018195647A (ja) 2017-05-15 2017-05-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2018195647A true JP2018195647A (ja) 2018-12-06

Family

ID=64570620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017096624A Pending JP2018195647A (ja) 2017-05-15 2017-05-15 半導体装置

Country Status (1)

Country Link
JP (1) JP2018195647A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019111998A1 (ja) 2017-12-08 2019-06-13 京ダイアグノスティクス株式会社 癌スフェロイドの製造方法および大腸癌患者の選択方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019111998A1 (ja) 2017-12-08 2019-06-13 京ダイアグノスティクス株式会社 癌スフェロイドの製造方法および大腸癌患者の選択方法

Similar Documents

Publication Publication Date Title
CN1020029C (zh) 半导体器件
JP2017130686A (ja) セラミックス銅回路基板および半導体装置
JP2009526382A (ja) 改良されたはんだ接合を備えた半導体デバイス
JPH0563024A (ja) 電気構成要素用の多層連結合金構造
JP2014241320A (ja) 半導体装置、半導体装置の製造方法
WO2007052335A1 (ja) 半導体圧力センサ
JP5840328B1 (ja) 半導体装置用ボンディングワイヤ及びその製造方法
JP5362719B2 (ja) 接合構造および電子部品の製造方法
JP2018195647A (ja) 半導体装置
JP2006114827A (ja) 半導体装置
JP2006196648A (ja) 外部接合電極付き電子部品およびその製造方法
JP2001060760A (ja) 回路電極およびその形成方法
JP4820616B2 (ja) リードフレーム
JPH04267544A (ja) 半導体装置
WO2020001979A1 (en) A wire bonding arrangement and method of manufacturing a wire bonding arrangement
JP2007031740A (ja) 電子部品及びその製造方法
JP2009294044A (ja) 半導体装置の製造方法
KR100591235B1 (ko) 반도체 장치
JP2011193007A (ja) 半導体チップおよびこれを用いた半導体装置
JP5395699B2 (ja) 半導体装置
JP2000068396A (ja) ハーメチックシール用カバー
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
JP6299442B2 (ja) パワーモジュール
WO2022259633A1 (ja) 半導体装置および半導体装置の製造方法
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法