JP2018182192A - 半導体モジュール及びその製造方法 - Google Patents
半導体モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP2018182192A JP2018182192A JP2017082906A JP2017082906A JP2018182192A JP 2018182192 A JP2018182192 A JP 2018182192A JP 2017082906 A JP2017082906 A JP 2017082906A JP 2017082906 A JP2017082906 A JP 2017082906A JP 2018182192 A JP2018182192 A JP 2018182192A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- mounting
- resin layer
- mounting surface
- functional film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】 半導体モジュールの樹脂層を被覆する機能性膜を形成する際に、配線基板の裏面への機能性膜の回り込みを抑制する。
【解決手段】 半導体モジュール10は、(i)実装面21及び実装面21に対向する裏面22を有する配線基板20と、(ii)実装面21に実装される表面実装部品30と、(iii)表面実装部品30を被覆する樹脂層40であって、実装面21に対向する主面40m、及び主面40mと実装面21との間に延在する4つの側面を有する、樹脂層40と、(iv)樹脂層40の主面40m及び4つの側面を被覆する機能性膜50とを備える。ここで、樹脂層40の4つの側面のうち少なくとも1つの側面と実装面21とがなす角度は、90°より大きく180°より小さい。
【選択図】 図1
【解決手段】 半導体モジュール10は、(i)実装面21及び実装面21に対向する裏面22を有する配線基板20と、(ii)実装面21に実装される表面実装部品30と、(iii)表面実装部品30を被覆する樹脂層40であって、実装面21に対向する主面40m、及び主面40mと実装面21との間に延在する4つの側面を有する、樹脂層40と、(iv)樹脂層40の主面40m及び4つの側面を被覆する機能性膜50とを備える。ここで、樹脂層40の4つの側面のうち少なくとも1つの側面と実装面21とがなす角度は、90°より大きく180°より小さい。
【選択図】 図1
Description
本発明は半導体モジュール及びその製造方法に関わる。
携帯電話などの移動通信端末の中には、高周波信号を処理する半導体モジュールとして、電磁波を遮蔽する導電性シールド層を備えたものが知られている。特開2009−33114号公報は、このような導電性シールド層を有する半導体モジュールの構造について言及している。同公報に記載の半導体モジュールは、電子部品を実装する多層基板と、この多層基板に実装されている電子部品をエポキシ樹脂等によって封止する封止層と、これらの多層基板及び封止層を覆う導電性シールド層とを備える。多層基板及び導電性シールド層は、多層基板の側面から露出するグランド電極を通じて電気的に接続されている。
しかし、多層基板の側面に導電性シールド層を形成すると、多層基板の裏面に導電性シールド層が回り込んでしまったり、或いはバリが生じたりするという問題を招く。
そこで、本発明は、このような問題を解消することのできる半導体モジュールを提案することを課題とする。
上述の課題を解決するため、本発明に関わる半導体モジュールは、(i)実装面及び実装面に対向する裏面を有する配線基板と、(ii)実装面に実装される表面実装部品と、(iii)表面実装部品を被覆する樹脂層であって、実装面に対向する樹脂層の主面、及び樹脂層の主面と実装面との間に延在する4つの側面を有する、樹脂層と、(iv)主面及び4つの側面を被覆する機能性膜と、を備える。ここで、4つの側面のうち少なくとも1つの側面と実装面とがなす角度は、90°より大きく180°より小さい。
本発明に関わる半導体モジュールによれば、樹脂層を被覆する機能性膜を形成する際に、配線基板の裏面への機能性膜の回り込みを抑制できる。
以下、各図を参照しながら本発明の実施形態について説明する。ここで、同一符号は同一の素子又は部材を示すものとし、重複する説明は省略する。
図1は、本発明の実施形態に関わる半導体モジュール10の構造を示す断面図である。半導体モジュール10は、例えば、携帯電話などの移動通信端末において、基地局との間でRF(Radio Frequency)信号を送受信する処理を行うための、半導体パッケージ化された高周波モジュールである。半導体モジュール10は、配線基板20と、表面実装部品30と、樹脂層40と、機能性膜50とを備えている。配線基板20は、実装面21と、実装面21に対向する裏面22とを有する。実装面21には、信号端子及びグランド端子(図示せず)が形成されており、これらの端子に表面実装部品30が接続実装されている。裏面22には、マザーボード(図示せず)に接続するための電極60が形成されている。電極60は、例えば、バンプ電極である。配線基板20の内部には、信号配線(図示せず)及びグランド層23が形成されており、表面実装部品30の一部は、配線基板20内部の信号配線(図示せず)及びグランド層23を通じて電極60に接続している。表面実装部品30は、例えば、電力増幅器、低雑音増幅器、アンテナスイッチ、デュプレクサ、又は整合回路などの回路素子を集積化したIC(Integrated Circuit)チップである。表面実装部品30と実装面21との間の表面接続実装は、例えば、フリップチップ接続による実装が好ましい。
図1は、本発明の実施形態に関わる半導体モジュール10の構造を示す断面図である。半導体モジュール10は、例えば、携帯電話などの移動通信端末において、基地局との間でRF(Radio Frequency)信号を送受信する処理を行うための、半導体パッケージ化された高周波モジュールである。半導体モジュール10は、配線基板20と、表面実装部品30と、樹脂層40と、機能性膜50とを備えている。配線基板20は、実装面21と、実装面21に対向する裏面22とを有する。実装面21には、信号端子及びグランド端子(図示せず)が形成されており、これらの端子に表面実装部品30が接続実装されている。裏面22には、マザーボード(図示せず)に接続するための電極60が形成されている。電極60は、例えば、バンプ電極である。配線基板20の内部には、信号配線(図示せず)及びグランド層23が形成されており、表面実装部品30の一部は、配線基板20内部の信号配線(図示せず)及びグランド層23を通じて電極60に接続している。表面実装部品30は、例えば、電力増幅器、低雑音増幅器、アンテナスイッチ、デュプレクサ、又は整合回路などの回路素子を集積化したIC(Integrated Circuit)チップである。表面実装部品30と実装面21との間の表面接続実装は、例えば、フリップチップ接続による実装が好ましい。
樹脂層40は、表面実装部品30を被覆する6面体である。ここで、樹脂層40の6面のうち、1つの面は、実装面21に対向する主面40mであり、4つの面は、主面40mと実装面21との間に延在する4つの側面であり、残りの1つの面(主面40mに対向する裏面)は、実装面21に接している。但し、図1では、4つの側面のうち、対向する一対の2つの側面40a,40bのみを図示し、他の一対の2つの側面の図示を省略している点に留意されたい(図2及び図7から図10についても同様である)。なお、樹脂層40の材質として、例えば、エポキシ樹脂、フェノール樹脂、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレエーテル樹脂などを用いることができる。
機能性膜50は、樹脂層40の主面40m及び4つの側面を被覆する。機能性膜50は、半導体モジュール10の動作を安定化させるための機能(例えば、電磁シールド機能、放熱機能など)を有する薄膜である。機能性膜50を、例えば、電磁波を遮蔽する導電性シールド層として機能させる場合、機能性膜50として、例えば、金、銀、銅、アルミニウム、鉄、ニッケル、ステンレスなどの金属薄膜を用いることができる。このような金属薄膜は、例えば、スパッタ法や蒸着法などの公知の薄膜形成法により、樹脂層40の主面40m及び4つの側面に形成することができる。機能性膜50を、導電性シールド層として機能させる場合には、機能性膜50を配線基板20のグランド層23に接続するのが好ましい。
樹脂層40の4つの側面のうち少なくとも1つの側面と実装面21とがなす角度は、90°より大きく、180°より小さいのが好ましい。これにより、樹脂層40を被覆するように機能性膜50を形成するときに、樹脂層40の側面の上部から下部にかけて機能性膜50の厚みが次第に薄くなるという効果が得られる。このような効果により、配線基板20の裏面22への機能性膜50の回り込みを抑制できる。また同時に、バリの発生も抑制できる。ここで、樹脂層40の側面の上部とは、樹脂層40の側面のうち主面40mに近い部分を示す。また、樹脂層40の側面の下部とは、樹脂層40の側面のうち実装面21に近い部分を示す。なお、図1において、θaは、側面40aと実装面21とがなす角度を示しており、その角度値は90°より大きく、180°より小さい。同様に、θbは、側面40bと実装面21とがなす角度を示しており、その角度値は90°より大きく180°より小さい。配線基板20の裏面22への機能性膜50の回り込みを抑制するには、樹脂層40の4つの側面のそれぞれと実装面21とがなす角度は、90°より大きく、180°より小さいのが好ましい。これにより、樹脂層40の主面40mの面積は、実装面21の面積より大きくなり、樹脂層40の断面形状(主面40m及び側面に垂直な平面で樹脂層40を切断した断面の形状)は、逆テーパ型(逆メサ形状)の形状を呈する。樹脂層40の断面形状を逆テーパ型(逆メサ形状)にすることにより、配線基板20の裏面22への機能性膜50の回り込みを一層効果的に抑制できる。特に、配線基板20の裏面22に電極60が形成されている場合には、配線基板20の裏面22への機能性膜50の回り込みが生じ易いため、樹脂層40の断面形状を逆テーパ型(逆メサ形状)にする利点は大きい。
図2は、本実施形態の変形例に関わる半導体モジュール10の構造を示す断面図である。この変形例では、機能性膜50は、表面実装部品30の発熱により生じた熱を放熱する放熱膜である。このような放熱膜として、例えば、銅、アルミニウム、銅合金、アルミニウム合金などの熱伝導性の高い薄膜が好適である。機能性膜50を、放熱膜として機能させる場合には、機能性膜50を配線基板20のグランド層23に接続する必要はない。なお、機能性膜50の機能、及び機能性膜50とグランド層23との間の接続関係を除いて、図2に示す半導体モジュール10の構造は、図1に示す半導体モジュール10の構造と同じである。
次に、図3から図10を参照しながら、半導体モジュール10の製造工程について説明する。まず、図3に示すように、実装面21及びその裏面22を有する集合基板20aの実装面21に複数の表面実装部品30を実装する。集合基板20aは、そこから複数の個片化された配線基板20を切り出すためのものであり、個々の半導体モジュール10の形成区画を仕切る箇所に貫通孔24が形成されている。次いで、図4に示すように、複数の表面実装部品30を被覆するように、集合基板20a上に樹脂層40を形成する。次いで、図5に示すように、貫通孔24が露出するように集合基板20aを裏返してこれを支持基板70に載置する。次いで、図6に示すように、ダイサー80を用いて、貫通孔24に沿って集合基板20aを切り出す。これにより、図7に示すように、個片化された樹脂層40の4つの側面のうち、少なくとも1つの側面と実装面21とがなす角度は、90°より大きく180°より小さくなり、逆テーパ状(逆メサ形状)の形状を呈するように個片化されたモジュール10aが得られる。集合基板20aを切り出す工程では、樹脂層40の4つの側面のそれぞれと実装面21とがなす角度が90°より大きく180°より小さくなるようにしてもよい。なお、モジュール10aは、表面実装部品30が実装された配線基板20と、樹脂層40とを積層してなる、個片化された積層体である。次いで、図8に示すように、それぞれのモジュール10aを裏返してこれを支持基板90に載置する。次いで、図9に示すように、モジュール10aの樹脂層40の主面40m及び4つの側面を被覆するように、機能性膜50を形成し、半導体モジュール10を得る。機能性膜50を形成する方法として、例えば、スパッタ法や蒸着法などを用いることができる。ここで、符号51は、隣り合う2つの半導体モジュール10の間に堆積する機能性膜を示す。最後に、図10に示すように、それぞれの半導体モジュール10を支持基板90から取り外す。
以上説明したように、本実施形態に関わる半導体モジュール10の樹脂層40の4つの側面のうち少なくとも1つの側面と実装面21とがなす角度は、90°より大きく180°より小さい。このため、樹脂層40を被覆するように機能性膜50を形成するときに、樹脂層40の側面の上部から下部にかけて機能性膜50の厚みが次第に薄くなるという効果が得られる。このような効果により、配線基板20の裏面22への機能性膜50の回り込みを抑制できる。特に、樹脂層40の4つの側面のそれぞれと実装面21とがなす角度を、90°より大きく180°より小さくすることにより、樹脂層40の断面形状は、逆テーパ型(逆メサ形状)の形状を呈する。これにより、配線基板20の裏面22への機能性膜50の回り込みを一層効果的に抑制できる。配線基板20の裏面22に電極60が形成されている場合には、配線基板20の裏面22への機能性膜50の回り込みが生じ易いため、樹脂層40の断面形状を逆テーパ型(逆メサ形状)にする利点は大きい。
また、機能性膜50は、導電性シールド層として機能することにより、不要な電磁波を遮蔽することができる。また、機能性膜50は、放熱膜として機能することにより、表面実装部品30の発熱により生じた熱を効果的に放熱できる。
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
10…半導体モジュール 20…配線基板 21…実装面 22…裏面 23…グランド層 24…貫通孔 30…表面実装部品 40…樹脂層 50…機能性膜 60…電極
Claims (6)
- 実装面及び前記実装面に対向する裏面を有する配線基板と、
前記実装面に実装される表面実装部品と、
前記表面実装部品を被覆する樹脂層であって、前記実装面に対向する主面、及び前記主面と前記実装面との間に延在する4つの側面を有する、樹脂層と、
前記主面及び前記4つの側面を被覆する機能性膜と、を備え、
前記4つの側面のうち少なくとも1つの側面と前記実装面とがなす角度は、90°より大きく180°より小さい、半導体モジュール。 - 請求項1に記載の半導体モジュールであって、
前記4つの側面のそれぞれと前記実装面とがなす角度は、90°より大きく180°より小さい、半導体モジュール。 - 請求項1又は2に記載の半導体モジュールであって、
前記機能性膜は、導電性シールド層である、半導体モジュール。 - 請求項1又は2に記載の半導体モジュールであって、
前記機能性膜は、放熱膜である、半導体モジュール。 - 請求項1乃至4のうち何れか1項に記載の半導体モジュールであって、
前記裏面は、バンプ電極を備える、半導体モジュール。 - 実装面及び前記実装面に対向する裏面を有する配線基板の前記実装面に表面実装部品を実装する工程と、
前記表面実装部品を被覆するように樹脂層を形成する工程であって、前記樹脂層は、前記実装面に対向する主面、及び前記主面と前記実装面との間に延在する4つの側面を有しており、前記4つの側面のうち少なくとも1つの側面と前記実装面とがなす角度が90°より大きく180°より小さい、工程と、
前記主面及び前記4つの側面を被覆するように機能性膜を形成する工程と、
を含む、半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017082906A JP2018182192A (ja) | 2017-04-19 | 2017-04-19 | 半導体モジュール及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017082906A JP2018182192A (ja) | 2017-04-19 | 2017-04-19 | 半導体モジュール及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018182192A true JP2018182192A (ja) | 2018-11-15 |
Family
ID=64276057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017082906A Pending JP2018182192A (ja) | 2017-04-19 | 2017-04-19 | 半導体モジュール及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018182192A (ja) |
-
2017
- 2017-04-19 JP JP2017082906A patent/JP2018182192A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108233974B (zh) | 收发模块 | |
JP5409423B2 (ja) | 半導体チップ及び半導体チップパッケージ | |
US8043892B2 (en) | Semiconductor die package and integrated circuit package and fabricating method thereof | |
JP5342704B1 (ja) | 高周波回路モジュール | |
US20180146302A1 (en) | Mems microphone package structure and method for manufacturing the mems microphone package structures | |
JPWO2019045088A1 (ja) | 高周波モジュールおよびその製造方法 | |
US20170064458A1 (en) | Mems microphone package structure having a non-planar substrate | |
US10512153B2 (en) | High frequency circuit | |
JP6106404B2 (ja) | 電子部品モジュール | |
JP2011198866A (ja) | 半導体装置およびその製造方法 | |
CN111771276B (zh) | 高频模块 | |
JPWO2011021328A1 (ja) | シールド層と素子側電源端子が容量結合した半導体装置 | |
JP2011124366A (ja) | 半導体装置およびその製造方法 | |
JP2012199833A (ja) | 電子部品、電子デバイス、及び電子部品の製造方法 | |
JP2012182395A (ja) | 電子デバイス | |
JP6716363B2 (ja) | 半導体パッケージ及びその製造方法 | |
CN110050386B (zh) | 天线基板 | |
JP4858985B2 (ja) | 弾性表面波フィルタパッケージ | |
US8787033B2 (en) | Electronic component and electronic device | |
JP7320923B2 (ja) | モジュール | |
KR20210062433A (ko) | 전자 소자 모듈 | |
WO2011104784A1 (ja) | 変換体モジュール及びその製造方法 | |
JP2018182192A (ja) | 半導体モジュール及びその製造方法 | |
JP2000133765A (ja) | 高周波集積回路装置 | |
JP2005340713A (ja) | マルチチップモジュール |