JP2018181962A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2018181962A
JP2018181962A JP2017076086A JP2017076086A JP2018181962A JP 2018181962 A JP2018181962 A JP 2018181962A JP 2017076086 A JP2017076086 A JP 2017076086A JP 2017076086 A JP2017076086 A JP 2017076086A JP 2018181962 A JP2018181962 A JP 2018181962A
Authority
JP
Japan
Prior art keywords
separation
surface electrode
electrode
semiconductor chip
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017076086A
Other languages
Japanese (ja)
Other versions
JP6702250B2 (en
Inventor
正範 大島
Masanori Oshima
正範 大島
英二 林
Eiji Hayashi
英二 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017076086A priority Critical patent/JP6702250B2/en
Priority to PCT/JP2018/009849 priority patent/WO2018186131A1/en
Publication of JP2018181962A publication Critical patent/JP2018181962A/en
Application granted granted Critical
Publication of JP6702250B2 publication Critical patent/JP6702250B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which can effectively inhibit generation of voids in a solder on a surface electrode while reducing warpage.SOLUTION: A semiconductor chip 12 comprises: a surface electrode 121 which is provided on a surface of a semiconductor substrate and solder bonded to the surface; a protection film 125 provided on the surface with use of a hygroscopic material; and a back electrode provided on a rear face. The protection film has: a peripheral part 126 provided on the surface so as to surround the surface electrode; a first separation part 127 extending in an X direction in a region surrounded by the peripheral part, to zone the surface electrode in a Y direction; and a second separation part 128 extending in the Y direction in the above-described region, to zone the surface electrode in the X direction. The first separation part and the second separation part are provided away from each other not to cross each other.SELECTED DRAWING: Figure 2

Description

この明細書における開示は、半導体基板の表面に形成された表面電極と、裏面に形成された裏面電極を有する半導体装置に関する。   The disclosure in this specification relates to a semiconductor device having a front surface electrode formed on the front surface of a semiconductor substrate and a back surface electrode formed on the rear surface.

従来、半導体基板の表面に形成された表面電極と、裏面に形成された裏面電極を有する半導体装置が知られている。このような半導体装置では、近年、低損失化のために、半導体基板の厚みが薄くなってきている。また、表面電極裏面電極とで、膜厚などの構成が異なる。このように、薄板化や表裏でのバイメタル効果の違いから、半導体装置に反りが生じるという問題がある。   Conventionally, there is known a semiconductor device having a front surface electrode formed on the front surface of a semiconductor substrate and a back surface electrode formed on the back surface. In such a semiconductor device, in recent years, the thickness of the semiconductor substrate has been reduced to reduce the loss. In addition, the configuration such as the film thickness is different between the front electrode and the back electrode. As described above, there is a problem that the semiconductor device is warped due to the difference in thickness reduction and the difference between the bimetal effect on the front and back.

特許文献１に開示された半導体装置では、反りを低減するために、はんだ付けされる表面電極が、保護膜により、板厚方向に直交する行方向及び列方向の両方向において複数に分割されている。   In the semiconductor device disclosed in Patent Document 1, in order to reduce warpage, the surface electrode to be soldered is divided into a plurality by the protective film in both the row direction and the column direction orthogonal to the plate thickness direction. .

特開２０１４−２４１３３４号公報JP, 2014-241334, A

保護膜は、ポリイミドなどの吸湿性材料を用いて形成されている。本発明者が鋭意検討したところ、はんだのリフロー時に保護膜中の水分が気化（水蒸気化）して、保護膜における行方向に延設された部分と列方向に延設された部分との交差部に滞留し、これにより表面電極上においてはんだにボイドが生じることが明らかとなった。   The protective film is formed using a hygroscopic material such as polyimide. The inventors of the present invention have intensively studied, and the moisture in the protective film is vaporized (vaporized) at the time of reflow of the solder, and the portion of the protective film extending in the row direction intersects the portion extending in the column direction. It became clear that the solder stagnated on the surface electrode due to the stagnation in the part.

本開示の目的のひとつは、反りを低減しつつ、表面電極上のはんだにボイドが生じるのを効果的に抑制できる半導体装置を提供することを目的とする。   One object of the present disclosure is to provide a semiconductor device capable of effectively suppressing the occurrence of voids in solder on a surface electrode while reducing warpage.

本開示は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。   The present disclosure employs the following technical means to achieve the above object. In addition, the code | symbol in a parenthesis shows correspondence with the specific means as described in embodiment mentioned later as one aspect, and does not limit a technical scope.

本開示のひとつである半導体装置は、表面（１２０ａ）及び該表面と板厚方向に反対の裏面（１２０ｂ）を有し、素子が形成された半導体基板（１２０）と、
表面上に設けられ、はんだ付けされる表面電極（１２１）と、
表面上において表面電極を取り囲むように設けられた周囲部（１２６）と、周囲部により囲まれる領域内において板厚方向に直交する行方向に延設され、板厚方向及び行方向に直交する列方向において表面電極を区切る第１分離部（１２７）と、領域内において列方向に延設され、行方向において表面電極を区切る第２分離部（１２８）と、を有し、吸湿性材料を用いて形成された保護膜（１２５）と、
裏面に設けられた裏面電極（１３０）と、を備え、
第１分離部及び第２分離部が、交差しないように互いに離れて設けられている。 A semiconductor device which is one of the present disclosure has a front surface (120a) and a back surface (120b) opposite to the front surface in the thickness direction, and a semiconductor substrate (120) on which an element is formed;
A surface electrode (121) provided and soldered on the surface;
A peripheral portion (126) provided on the surface so as to surround the surface electrode, and a row direction orthogonal to the thickness direction in a region surrounded by the circumferential portion, and a column orthogonal to the thickness direction and the row direction Using a hygroscopic material, having a first separating portion (127) for dividing the surface electrode in the direction, and a second separating portion (128) extending in the column direction in the region and for dividing the surface electrode in the row direction A protective film (125) formed
A back electrode (130) provided on the back side,
The first separation part and the second separation part are provided apart from each other so as not to cross each other.

この半導体装置によれば、保護膜が、行方向に延びる第１分離部と列方向に延びる第２分離部を有しており、これにより表面電極が区切られているため、半導体装置の反りを低減することができる。   According to this semiconductor device, since the protective film has the first separating portion extending in the row direction and the second separating portion extending in the column direction, and the front surface electrode is divided by this, the warpage of the semiconductor device can be reduced. It can be reduced.

また、保護膜に、第１分離部と第２分離部との交差部がないため、保護膜の吸湿により生じた水蒸気の滞留を抑制し、ひいては表面電極上のはんだにボイドが生じるのを抑制することができる。   Further, since there is no crossing portion between the first separation portion and the second separation portion in the protective film, retention of water vapor generated by moisture absorption of the protective film is suppressed, and thus generation of voids in the solder on the surface electrode is suppressed. can do.

本開示の他のひとつである半導体装置は、表面（１２０ａ）及び該表面と板厚方向に反対の裏面（１２０ｂ）を有し、素子が形成された半導体基板（１２０）と、
表面上に設けられ、はんだ付けされる表面電極（１２１）と、
表面上において表面電極の周囲に設けられた周囲部（１２６）と、周囲部により囲まれる領域内において板厚方向に直交する行方向に延設され、板厚方向及び行方向に直交する列方向において表面電極を区切る第１分離部（１２７）と、領域内において列方向に延設され、行方向において表面電極を区切る第２分離部（１２８）と、第１分離部と第２分離部との交差部分である交差部（１３１）と、を有し、吸湿性材料を用いて形成された保護膜（１２５）と、
裏面に設けられた裏面電極（１３０）と、を備え、
第１分離部及び第２分離部が、周囲部に連ならないように周囲部に対して離れて設けられている。 A semiconductor device which is another one of the present disclosure has a front surface (120a) and a back surface (120b) opposite to the front surface in the thickness direction, and a semiconductor substrate (120) on which an element is formed;
A surface electrode (121) provided and soldered on the surface;
It is extended in a row direction orthogonal to the thickness direction in a peripheral portion (126) provided around the surface electrode on the surface and in a region surrounded by the peripheral portion, and a column direction orthogonal to the thickness direction and the row direction And a second separation part (128) extending in the column direction in the region and separating the surface electrode in the row direction, and a first separation part and a second separation part. And a protective film (125) formed using a hygroscopic material, having
A back electrode (130) provided on the back side,
The first separation portion and the second separation portion are provided apart from the periphery so as not to be continuous with the periphery.

この半導体装置によれば、保護膜が、行方向に延びる第１分離部と列方向に延びる第２分離部を有しており、これにより表面電極が区切られているため、半導体装置の反りを低減することができる。   According to this semiconductor device, since the protective film has the first separating portion extending in the row direction and the second separating portion extending in the column direction, and the front surface electrode is divided by this, the warpage of the semiconductor device can be reduced. It can be reduced.

また、保護膜が交差部を有するものの、第１分離部及び第２分離部が周囲部に対して離れて設けられている。これにより、周囲部の水分（水蒸気）が、第１分離部又は第２分離部を通じて交差部に集まるのを抑制することができる。また、第１分離部及び第２分離部が周囲部に連なる構成に較べて、交差部に連なる保護膜の長さが短い。したがって、水蒸気が交差部に滞留するのを抑制し、ひいては表面電極上のはんだにボイドが生じるのを抑制することができる。   In addition, although the protective film has a crossing portion, the first separation portion and the second separation portion are provided apart from the surrounding portion. Thereby, it is possible to suppress that moisture (water vapor) in the peripheral part gathers at the intersection through the first separation part or the second separation part. Further, compared to the configuration in which the first separation portion and the second separation portion are continuous with the peripheral portion, the length of the protective film continuous with the intersection is short. Therefore, it is possible to suppress the retention of water vapor at the intersections, and thus to suppress the formation of voids in the solder on the surface electrode.

第１実施形態に係る半導体チップが適用された半導体パッケージの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the semiconductor package to which the semiconductor chip concerning 1st Embodiment was applied. 半導体チップの概略構成を示す平面図である。It is a top view which shows schematic structure of a semiconductor chip. 図２のIII-III線に沿う断面図である。FIG. 3 is a cross-sectional view taken along the line III-III in FIG. 図２のIV-IV線に沿う断面図である。FIG. 4 is a cross-sectional view taken along the line IV-IV of FIG. 比較例を示す平面図である。It is a top view which shows a comparative example. 比較例において、はんだに生じるボイドを示す平面図である。It is a top view which shows the void which arises in solder in a comparative example. 比較例において、図６のVII-VII線に沿う断面図である。FIG. 7 is a cross-sectional view taken along the line VII-VII in FIG. 6 in the comparative example. 比較例において、図６のVIII-VIII線に沿う断面図である。FIG. 8 is a cross-sectional view taken along the line VIII-VIII in FIG. 6 in the comparative example. 比較例においてボイド発生を説明するための平面図である。It is a top view for demonstrating void generation in a comparative example. 比較例においてボイド発生を説明するための図５のＸ-Ｘ線に沿う断面図である。It is sectional drawing in alignment with XX of FIG. 5 for demonstrating void generation in a comparative example. ボイド抑制を説明するための平面図であり、図９に対応している。It is a top view for demonstrating void suppression, and respond | corresponds to FIG. ボイド抑制を説明するための断面図であり、図１０に対応している。It is sectional drawing for demonstrating void suppression, and respond | corresponds to FIG. 図２のXIII-XIII線に対応する断面図である。FIG. 3 is a cross-sectional view corresponding to line XIII-XIII in FIG. 2; 第２実施形態に係る半導体チップの概略構成を示す平面図である。It is a top view which shows schematic structure of the semiconductor chip concerning 2nd Embodiment. 図１４のXV-XV線に沿う断面図である。FIG. 15 is a cross-sectional view taken along the line XV-XV in FIG. ボイド抑制を説明するための平面図であり、図９に対応している。It is a top view for demonstrating void suppression, and respond | corresponds to FIG. 第３実施形態に係る半導体チップの概略構成を示す平面図である。It is a top view which shows schematic structure of the semiconductor chip concerning 3rd Embodiment. ボイド抑制を説明するための断面図であり、図１０に対応している。It is sectional drawing for demonstrating void suppression, and respond | corresponds to FIG. 変形例を示す平面図である。It is a top view which shows a modification.

図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分には同一の参照符号を付与する。以下において、半導体基板の板厚方向をＺ方向と示す。Ｚ方向に直交し、且つ、第１分離部の延設方向をＸ方向と示す。Ｚ方向及びＸ方向の両方向に直交する方向、すなわち第２分離部の延設方向をＹ方向と示す。特に断りのない限り、ＸＹ平面に沿う形状を平面形状とする。   Several embodiments will be described with reference to the drawings. In embodiments, functionally and / or structurally corresponding parts are provided with the same reference signs. Hereinafter, the thickness direction of the semiconductor substrate is referred to as the Z direction. The direction perpendicular to the Z direction and the extending direction of the first separation portion is referred to as the X direction. A direction orthogonal to both the Z direction and the X direction, that is, the extending direction of the second separation portion is referred to as a Y direction. Unless otherwise noted, the shape along the XY plane is a plane shape.

（第１実施形態）
先ず、図１に基づき、本実施形態に係る半導体チップが適用された半導体モジュールについて説明する。 First Embodiment
First, a semiconductor module to which the semiconductor chip according to the present embodiment is applied will be described based on FIG.

図１に示すように、半導体モジュール１０は、半導体チップ１２、封止樹脂体１４、信号端子１８、ターミナル２２、ヒートシンク２６、主端子２８、ヒートシンク３２、及び主端子３４を備えている。このような半導体モジュール１０は、たとえばハイブリッド車や電気自動車の主機インバータに用いられる。   As shown in FIG. 1, the semiconductor module 10 includes a semiconductor chip 12, a sealing resin body 14, a signal terminal 18, a terminal 22, a heat sink 26, a main terminal 28, a heat sink 32, and a main terminal 34. Such a semiconductor module 10 is used, for example, as a master inverter of a hybrid vehicle or an electric vehicle.

半導体モジュール１０は、半導体チップ１２をひとつ備えている。半導体モジュール１０は、三相インバータを構成する６つのアームのうちのひとつを構成する。このような半導体モジュール１０は、パッケージ内にひとつのアームを備えるため、１ｉｎ１パッケージとも称される。   The semiconductor module 10 includes one semiconductor chip 12. The semiconductor module 10 constitutes one of six arms constituting a three-phase inverter. Such a semiconductor module 10 is also referred to as a 1 in 1 package because it has one arm in the package.

半導体チップ１２には、板厚方向であるＺ方向に電流が流れる素子、所謂縦型素子が形成されている。半導体チップ１２が、半導体装置に相当する。縦型素子としては、ＭＯＳＦＥＴ、ＩＧＢＴなどを採用することができる。半導体チップ１２は、Ｚ方向における両面に電極を有している。また、一方の面に、信号端子１８用のパッドを有している。   In the semiconductor chip 12, an element in which current flows in the Z direction which is a thickness direction, that is, a so-called vertical element is formed. The semiconductor chip 12 corresponds to a semiconductor device. A MOSFET, an IGBT or the like can be employed as the vertical element. The semiconductor chip 12 has electrodes on both sides in the Z direction. In addition, on one side, a pad for the signal terminal 18 is provided.

封止樹脂体１４は、たとえばエポキシ系樹脂からなる。封止樹脂体１４は、トランスファ成形により形成されている。封止樹脂体１４は、平面略矩形状をなしている。封止樹脂体１４は、Ｚ方向に直交する一面１４ａ、一面１４ａと反対の裏面１４ｂ、及び側面を有している。一面１４ａ及び裏面１４ｂは、たとえば平坦面となっている。封止樹脂体１４は、半導体チップ１２を封止している。   Sealing resin body 14 is made of, for example, an epoxy resin. The sealing resin body 14 is formed by transfer molding. The sealing resin body 14 has a substantially rectangular planar shape. The sealing resin body 14 has a surface 14a orthogonal to the Z direction, a back surface 14b opposite to the surface 14a, and a side surface. The one surface 14a and the back surface 14b are, for example, flat surfaces. The sealing resin body 14 seals the semiconductor chip 12.

半導体チップ１２のパッド（後述するパッド１２９）には、ボンディングワイヤ１６を介して、信号端子１８が接続されている。信号端子１８は、Ｙ方向に延設されており、封止樹脂体１４の一の側面１４ｃから外部に突出している。これにより、信号端子１８は、外部機器との電気的な接続が可能となっている。信号端子１８は、リードフレームの一部として、ヒートシンク３２と一体的に形成されてもよいし、別部材の信号端子１８がヒートシンク３２に接続されてもよい。   A signal terminal 18 is connected to a pad (a pad 129 described later) of the semiconductor chip 12 via a bonding wire 16. The signal terminal 18 is extended in the Y direction, and protrudes outward from one side surface 14 c of the sealing resin body 14. Thus, the signal terminal 18 can be electrically connected to an external device. The signal terminal 18 may be integrally formed with the heat sink 32 as a part of the lead frame, or the signal terminal 18 of another member may be connected to the heat sink 32.

半導体チップ１２の一方の電極（後述する表面電極１２１）には、はんだ２０を介してターミナル２２が接続されている。ターミナル２２は、半導体チップ１２とヒートシンク２６との間に介在している。ターミナル２２は、半導体チップ１２の生じた熱をヒートシンク２６に伝達する。ターミナル２２は、半導体チップ１２とヒートシンク２６とを電気的に中継する。このため、ターミナル２２は、熱伝導性及び電気伝導性を確保すべく、金属材料（たとえばＣｕ）を用いて形成されている。ターミナル２２は、略直方体状をなしている。   The terminal 22 is connected to one electrode (surface electrode 121 described later) of the semiconductor chip 12 via the solder 20. The terminal 22 is interposed between the semiconductor chip 12 and the heat sink 26. The terminal 22 transfers the generated heat of the semiconductor chip 12 to the heat sink 26. The terminal 22 electrically relays the semiconductor chip 12 and the heat sink 26. For this reason, the terminal 22 is formed using a metal material (for example, Cu) in order to ensure thermal conductivity and electrical conductivity. The terminal 22 has a substantially rectangular parallelepiped shape.

ターミナル２２における半導体チップ１２と反対側の面には、はんだ２４を介してヒートシンク２６が接続されている。ヒートシンク２６は、半導体チップ１２の生じた熱を、半導体モジュール１０の外部に放熱する。ヒートシンク２６は、半導体チップ１２と主端子２８とを電気的に中継する。ヒートシンク２６は、ターミナル２２同様、熱伝導性及び電気伝導性に優れる金属材料（たとえばＣｕ）を用いて形成されている。   A heat sink 26 is connected to the surface of the terminal 22 opposite to the semiconductor chip 12 via a solder 24. The heat sink 26 dissipates the heat generated by the semiconductor chip 12 to the outside of the semiconductor module 10. The heat sink 26 electrically relays the semiconductor chip 12 and the main terminal 28. Like the terminal 22, the heat sink 26 is formed using a metal material (for example, Cu) which is excellent in thermal conductivity and electrical conductivity.

ヒートシンク２６におけるターミナル２２と反対の面は、封止樹脂体１４の一面１４ａから露出された放熱面２６ａとなっている。本実施形態では、一面１４ａ及び放熱面２６ａが略面一となっている。ヒートシンク２６において、ターミナル２２との対向面、及び、該対向面と放熱面２６ａをつなぐ側面は、封止樹脂体１４によって被覆されている。   The surface of the heat sink 26 opposite to the terminal 22 is a heat radiation surface 26 a exposed from the one surface 14 a of the sealing resin body 14. In the present embodiment, the one surface 14 a and the heat radiation surface 26 a are substantially flush. In the heat sink 26, the opposite surface to the terminal 22 and the side surface connecting the opposite surface to the heat dissipation surface 26 a are covered with the sealing resin body 14.

ヒートシンク２６には、主端子２８が連なっている。この主端子２８は、ターミナル２２及びヒートシンク２６を介して、半導体チップ１２と電気的に接続されている。主端子２８は、ヒートシンク２６から、Ｙ方向であって信号端子１８とは反対側に延設されている。主端子２８は、信号端子１８が突出する側面１４ｃと反対の側面１４ｄから外部に突出している。これにより、主端子２８は、外部機器との電気的な接続が可能となっている。主端子２８は、リードフレームの一部として、ヒートシンク２６と一体的に形成されてもよいし、別部材の主端子２８がヒートシンク２６に接続されてもよい。   A main terminal 28 is connected to the heat sink 26. The main terminal 28 is electrically connected to the semiconductor chip 12 through the terminal 22 and the heat sink 26. The main terminal 28 is extended from the heat sink 26 in the Y direction to the opposite side to the signal terminal 18. The main terminal 28 protrudes outward from the side surface 14 d opposite to the side surface 14 c from which the signal terminal 18 protrudes. As a result, the main terminal 28 can be electrically connected to an external device. The main terminal 28 may be integrally formed with the heat sink 26 as a part of the lead frame, or the main terminal 28 of another member may be connected to the heat sink 26.

半導体チップ１２の他方の電極（後述する裏面電極１３０）には、はんだ３０を介してヒートシンク３２が接続されている。ヒートシンク３２は、ヒートシンク２６同様、半導体チップ１２の生じた熱を、半導体モジュール１０の外部に放熱する。ヒートシンク３２は、半導体チップ１２と主端子３４とを電気的に中継する。ヒートシンク３２も、熱伝導性及び電気伝導性に優れる金属材料（たとえばＣｕ）を用いて形成されている。   The heat sink 32 is connected to the other electrode of the semiconductor chip 12 (the back electrode 130 described later) via the solder 30. Similar to the heat sink 26, the heat sink 32 dissipates the heat generated by the semiconductor chip 12 to the outside of the semiconductor module 10. The heat sink 32 electrically relays the semiconductor chip 12 and the main terminal 34. The heat sink 32 is also formed using a metal material (for example, Cu) which is excellent in thermal conductivity and electrical conductivity.

ヒートシンク３２における半導体チップ１２と反対の面は、封止樹脂体１４の裏面１４ｂから露出された放熱面３２ａとなっている。本実施形態では、裏面１４ｂ及び放熱面３２ａが略面一となっている。ヒートシンク３２において、半導体チップ１２との対向面、及び、該対向面と放熱面３２ａをつなぐ側面は、封止樹脂体１４によって被覆されている。   The surface of the heat sink 32 opposite to the semiconductor chip 12 is a heat dissipating surface 32 a exposed from the back surface 14 b of the sealing resin body 14. In the present embodiment, the back surface 14 b and the heat dissipation surface 32 a are substantially flush. In the heat sink 32, the opposite surface to the semiconductor chip 12 and the side surface connecting the opposite surface to the heat dissipation surface 32 a are covered with the sealing resin body 14.

ヒートシンク３２には、主端子３４が連なっている。この主端子３４は、ヒートシンク３２を介して、半導体チップ１２と電気的に接続されている。主端子３４は、ヒートシンク３２から、Ｙ方向であって主端子２８と同じ側に延設されている。主端子３４は、主端子２８と同じ側面１４ｄから外部に突出している。これにより、主端子３４は、外部機器との電気的な接続が可能となっている。主端子３４は、リードフレームの一部として、ヒートシンク３２と一体的に形成されてもよいし、別部材の主端子３４がヒートシンク３２に接続されてもよい。Ｚ方向からの平面視において、主端子２８，３４は、Ｘ方向に並んで配置されている。   A main terminal 34 is connected to the heat sink 32. The main terminal 34 is electrically connected to the semiconductor chip 12 via the heat sink 32. The main terminal 34 is extended from the heat sink 32 to the same side as the main terminal 28 in the Y direction. The main terminal 34 protrudes from the same side 14 d as the main terminal 28 to the outside. Thereby, the main terminal 34 can be electrically connected to an external device. The main terminal 34 may be integrally formed with the heat sink 32 as a part of the lead frame, or the main terminal 34 of another member may be connected to the heat sink 32. In a plan view from the Z direction, the main terminals 28 and 34 are arranged side by side in the X direction.

このように構成される半導体モジュール１０では、半導体チップ１２、ボンディングワイヤ１６、信号端子１８の一部、はんだ２０，２４，３０、ターミナル２２、ヒートシンク２６の一部、主端子２８の一部、ヒートシンク３２の一部、及び主端子３４の一部が、封止樹脂体１４にて封止されている。そして、Ｚ方向において、半導体チップ１２の両側にヒートシンク２６，３２が配置され、放熱面２６ａ，３２ａにより外部に放熱可能とされている。   In the semiconductor module 10 configured in this manner, the semiconductor chip 12, the bonding wire 16, a part of the signal terminal 18, the solder 20, 24, 30, the terminal 22, a part of the heat sink 26, a part of the main terminal 28, a heat sink A part of 32 and a part of the main terminal 34 are sealed by the sealing resin body 14. The heat sinks 26 and 32 are disposed on both sides of the semiconductor chip 12 in the Z direction, and the heat can be dissipated to the outside by the heat dissipation surfaces 26 a and 32 a.

次に、図２〜図４に基づき、半導体チップ１２（半導体装置）について説明する。   Next, the semiconductor chip 12 (semiconductor device) will be described based on FIGS. 2 to 4.

図２、図３、及び図４に示すように、半導体チップ１２は、半導体基板１２０、表面電極１２１、保護膜１２５、パッド１２９、及び裏面電極１３０を備えている。表面電極１２１及び裏面電極１３０が、上記した両面の電極に相当する。   As shown in FIGS. 2, 3, and 4, the semiconductor chip 12 includes a semiconductor substrate 120, a front electrode 121, a protective film 125, a pad 129, and a back electrode 130. The front electrode 121 and the back electrode 130 correspond to the electrodes on the both sides described above.

半導体基板１２０は、Ｓｉ（シリコン）やＳｉＣ（シリコンカーバイド）など、周知の半導体材料からなる。半導体基板１２０には、上記した縦型素子が形成されている。本実施形態では、Ｓｉを構成材料とする半導体基板１２０に、ｎチャネル型のＩＧＢＴと、ＩＧＢＴに逆並列に接続されたＦＷＤ（転流ダイオード）が形成されている。すなわち、半導体基板１２０に、ＲＣ−ＩＧＢＴが形成されている。なお、ＩＧＢＴとＦＷＤを互いに異なる半導体基板に形成することもできる。   The semiconductor substrate 120 is made of a known semiconductor material such as Si (silicon) or SiC (silicon carbide). The above-described vertical element is formed on the semiconductor substrate 120. In the present embodiment, an n-channel IGBT and an FWD (commutation diode) connected in antiparallel to the IGBT are formed on a semiconductor substrate 120 made of Si as a constituent material. That is, the RC-IGBT is formed on the semiconductor substrate 120. The IGBT and the FWD can also be formed on different semiconductor substrates.

半導体基板１２０は、平面略矩形状をなしている。半導体基板１２０は、Ｚ方向において、表面１２０ａ及び表面１２０ａと反対の裏面１２０ｂを有している。表面１２０ａ側の表層において、アクティブ領域（メイン領域）には、ＩＧＢＴのエミッタ領域、トレンチゲート、ＦＷＤのアノード領域などが形成されている。アクティブ領域は、平面略矩形状をなしている。アクティブ領域を取り囲む外周領域には、ガードリングなどの耐圧構造部が形成されている。一方、裏面１２０ｂ側の表層には、ＩＧＢＴのコレクタ領域及びＦＷＤのカソード領域が形成されている。   The semiconductor substrate 120 has a substantially rectangular planar shape. The semiconductor substrate 120 has a surface 120 a and a back surface 120 b opposite to the surface 120 a in the Z direction. In the surface layer on the surface 120a side, the emitter region of the IGBT, the trench gate, the anode region of the FWD, etc. are formed in the active region (main region). The active area has a substantially rectangular planar shape. In the outer peripheral area surrounding the active area, a pressure resistant structure such as a guard ring is formed. On the other hand, the collector region of the IGBT and the cathode region of the FWD are formed in the surface layer on the back surface 120 b side.

半導体基板１２０の表面１２０ａには、表面電極１２１、保護膜１２５、及びパッド１２９が形成されている。表面電極１２１は、アクティブ領域に対応して形成されている。表面電極１２１は、エミッタ領域及びアノード領域と電気的に接続された電極である。このため、表面電極１２１は、エミッタ電極とも称される。表面電極１２１は、エミッタ電極として機能するだけでなく、ＦＷＤのアノード電極としても機能する。表面電極１２１は、裏面電極１３０との間に電流が流れるため、主電極とも称される。表面電極１２１は、平面略矩形状の半導体基板１２０において、Ｙ方向における一端側に形成されている。   A surface electrode 121, a protective film 125, and a pad 129 are formed on the surface 120 a of the semiconductor substrate 120. The surface electrode 121 is formed corresponding to the active region. The surface electrode 121 is an electrode electrically connected to the emitter region and the anode region. For this reason, the surface electrode 121 is also referred to as an emitter electrode. The surface electrode 121 not only functions as an emitter electrode, but also functions as an anode electrode of the FWD. The front electrode 121 is also referred to as a main electrode because current flows between it and the back electrode 130. The surface electrode 121 is formed on one end side in the Y direction of the semiconductor substrate 120 having a substantially rectangular planar shape.

表面電極１２１は、下地膜１２２及び金属薄膜を有している。下地膜１２２は、Ａｌ（アルミニウム）を主成分とする材料を用いて形成されている。本実施形態では、下地膜１２２が、ＡｌＳｉを材料とし、スパッタにより形成されている。下地膜１２２の厚みは、たとえば５μｍとなっている。   The surface electrode 121 has a base film 122 and a metal thin film. The base film 122 is formed using a material containing Al (aluminum) as a main component. In the present embodiment, the base film 122 is formed by sputtering using AlSi as a material. The thickness of underlying film 122 is, for example, 5 μm.

下地膜１２２上には、はんだ２０との接合強度向上、はんだ２０に対する濡れ性向上などを目的として、金属薄膜が形成されている。本実施形態では、金属薄膜として、Ｎｉ膜１２３及びＡｕ膜１２４を有している。Ｎｉ膜１２３は、Ｎｉ（ニッケル）を主成分とする材料を用いて形成されている。Ｎｉを用いると、たとえば、はんだ２０との接合強度を向上することができる。   A metal thin film is formed on the base film 122 for the purpose of improving the bonding strength with the solder 20, improving the wettability to the solder 20, and the like. In the present embodiment, the Ni film 123 and the Au film 124 are provided as the metal thin film. The Ni film 123 is formed using a material containing Ni (nickel) as a main component. By using Ni, for example, the bonding strength with the solder 20 can be improved.

本実施形態では、Ｎｉ膜１２３がめっき膜とされている。詳しくは、主成分であるＮｉに加えて、Ｐ（リン）を含む無電解Ｎｉめっき膜とされている。Ｎｉ膜１２３の厚みは、たとえば５μｍとなっている。   In the present embodiment, the Ni film 123 is a plating film. Specifically, the electroless Ni plating film contains P (phosphorus) in addition to Ni as the main component. The thickness of the Ni film 123 is, for example, 5 μm.

Ａｕ膜１２４は、Ａｕ（金）を主成分とする材料を用いて形成されている。Ａｕを用いると、たとえば、はんだ２０との濡れ性を向上することができる。本実施形態では、Ａｕ膜１２４がめっき膜とされている。Ａｕ膜１２４の厚みは、たとえば１μｍ未満（ｎｍオーダ）とされている。このように、表面電極１２１は、多層膜構造をなしている。   The Au film 124 is formed using a material containing Au (gold) as a main component. By using Au, for example, the wettability with the solder 20 can be improved. In the present embodiment, the Au film 124 is a plating film. The thickness of the Au film 124 is, for example, less than 1 μm (on the order of nm). Thus, the surface electrode 121 has a multilayer film structure.

保護膜１２５は、ポリイミドなどの吸湿性を有する材料を用いて形成されている。保護膜１２５は、周囲部１２６、第１分離部１２７、及び第２分離部１２８を有している。周囲部１２６は、表面１２０ａ上において、表面電極１２１を取り囲むように設けられている。周囲部１２６は、アクティブ領域を取り囲むように、外周領域上に設けられている。周囲部１２６は矩形環状をなしている。保護膜１２５において下地膜１２２の無い部分の厚み、たとえば周囲部１２６の厚みは、表面電極１２１における下地膜１２２、Ｎｉ膜１２３、及びＡｕ膜１２４の積層部分の厚みとほぼ等しくされている。   The protective film 125 is formed using a hygroscopic material such as polyimide. The protective film 125 includes a peripheral portion 126, a first separation portion 127, and a second separation portion 128. The peripheral portion 126 is provided on the surface 120 a so as to surround the surface electrode 121. The peripheral portion 126 is provided on the outer peripheral area so as to surround the active area. The surrounding portion 126 has a rectangular annular shape. In the protective film 125, the thickness of the portion without the base film 122, for example, the thickness of the peripheral portion 126, is made substantially equal to the thickness of the laminated portion of the base film 122, the Ni film 123 and the Au film 124 in the surface electrode 121.

第１分離部１２７及び第２分離部１２８は、周囲部１２６により囲まれる領域、すなわちアクティブ領域内に設けられている。第１分離部１２７は、Ｚ方向に直交する第１方向であるＸ方向に沿って延設されている。Ｘ方向が行方向に相当する。保護膜１２５は、複数の第１分離部１２７を有している。   The first separation portion 127 and the second separation portion 128 are provided in an area surrounded by the peripheral portion 126, that is, in an active area. The first separation portion 127 is extended along an X direction which is a first direction orthogonal to the Z direction. The X direction corresponds to the row direction. The protective film 125 has a plurality of first separating portions 127.

周囲部１２６の内周面は、平面略矩形状をなしている。周囲部１２６は、内周面として、Ｘ方向に直交する一組の面（以下、第１面と示す）と、Ｙ方向に直交する一組の面（以下、第２面と示す）を有している。第１面間の長さ（対向距離）は、第２面間の長さ（対向距離）よりも長くされている。すなわち、内周面は、Ｘ方向を長手方向、Ｙ方向を短手方向としている。   The inner circumferential surface of the circumferential portion 126 has a substantially rectangular planar shape. The peripheral portion 126 has, as an inner peripheral surface, a pair of surfaces orthogonal to the X direction (hereinafter referred to as a first surface) and a pair of surfaces orthogonal to the Y direction (hereinafter referred to as a second surface). doing. The length (opposing distance) between the first faces is longer than the length (opposing distance) between the second faces. That is, in the inner circumferential surface, the X direction is the longitudinal direction, and the Y direction is the lateral direction.

第１分離部１２７は、周囲部１２６の内周面に連なっている。第１分離部１２７は、第１面のそれぞれから延設されている。詳しくは、第１面のそれぞれから、２つの第１分離部１２７が延設されている。複数の第１分離部１２７において、第１面からの延設長さは互いにほぼ等しくされている。延設長さは、一組の第１面間の長さ（対向距離）の１／２よりも短くされている。   The first separation portion 127 is continuous with the inner peripheral surface of the peripheral portion 126. The first separation portion 127 is extended from each of the first surfaces. Specifically, two first separating portions 127 are extended from each of the first surfaces. In the plurality of first separating portions 127, the extension lengths from the first surface are substantially equal to one another. The extension length is shorter than half of the length (opposing distance) between the pair of first surfaces.

第１分離部１２７は、Ｚ方向に直交する第２方向であるＹ方向において、表面電極１２１を区切っている。Ｙ方向が列方向に相当する。本実施形態では、表面電極１２１が、同じ第１面に連なる２つの第１分離部１２７により、Ｙ方向において互いに略等しい長さに区切られている。すなわち、表面電極１２１は、第１分離部１２７により三等分されている。第１分離部１２７は、Ｘ方向において２つに分離されている。第１分離部１２７は下地膜１２２上に設けられており、金属薄膜であるＮｉ膜１２３及びＡｕ膜１２４が第１分離部１２７により区切られている。   The first separation portion 127 divides the surface electrode 121 in a Y direction which is a second direction orthogonal to the Z direction. The Y direction corresponds to the column direction. In the present embodiment, the surface electrodes 121 are divided into substantially equal lengths in the Y direction by two first separation portions 127 connected to the same first surface. That is, the surface electrode 121 is divided into three equal parts by the first separation part 127. The first separation portion 127 is divided into two in the X direction. The first separation part 127 is provided on the base film 122, and the Ni film 123 and the Au film 124 which are metal thin films are separated by the first separation part 127.

第２分離部１２８は、Ｙ方向に沿って延設されている。保護膜１２５は、第２分離部１２８をひとつ有している。第２分離部１２８も、周囲部１２６の内周面に連なっている。第２分離部１２８は、第２面から延設されている。第２分離部１２８は、第２面間を跨ぐように設けられている。第２分離部１２８の延設長さは、一組の第２面間の長さ（対向距離）とほぼ等しくされている。   The second separation portion 128 is extended along the Y direction. The protective film 125 has one second separating portion 128. The second separation portion 128 is also connected to the inner peripheral surface of the peripheral portion 126. The second separation portion 128 is extended from the second surface. The second separation unit 128 is provided to straddle the second surfaces. The extension length of the second separation portion 128 is substantially equal to the length (opposing distance) between the pair of second surfaces.

第２分離部１２８は、Ｘ方向において、表面電極１２１を区切っている。本実施形態では、表面電極１２１が、第２分離部１２８により、Ｘ方向において互いに略等しい長さに区切られている。すなわち、表面電極１２１は、第２分離部１２８により二等分されている。第２分離部１２８も下地膜１２２上に設けられており、金属薄膜であるＮｉ膜１２３及びＡｕ膜１２４が第２分離部１２８により区切られている。第２分離部１２８は、Ｘ方向において、アクティブ領域の中央に設けられている。各第１分離部１２７は、第２分離部１２８と交差しないように、すなわち第２分離部１２８に連ならないように、第２分離部１２８に対して離れて設けられている。   The second separation unit 128 divides the surface electrode 121 in the X direction. In the present embodiment, the surface electrodes 121 are divided by the second separation portion 128 into substantially equal lengths in the X direction. That is, the surface electrode 121 is bisected by the second separation portion 128. The second separation part 128 is also provided on the base film 122, and the Ni film 123 and the Au film 124 which are metal thin films are separated by the second separation part 128. The second separation portion 128 is provided at the center of the active region in the X direction. Each first separation portion 127 is provided apart from the second separation portion 128 so as not to intersect with the second separation portion 128, that is, not to be continuous with the second separation portion 128.

このような保護膜１２５により、表面電極１２１（金属薄膜）は、その中心１２１ａ周りに２回対称性を有している。保護膜１２５は、Ｘ方向において、第２分離部１２８と各第１分離部１２７との間に、所定のギャップを有している。本実施形態では、上記ギャップ、すなわち第１分離部１２７と第２分離部１２８との対向領域にも、金属薄膜であるＮｉ膜１２３及びＡｕ膜１２４が配置されている。この対向領域は、表面電極１２１において第１分離部１２７により区切られた部分を連結する第１連結部１２１ｂとされている。表面電極１２１は、４つの第１連結部１２１ｂを有している。   By such a protective film 125, the surface electrode 121 (metal thin film) has two-fold symmetry around its center 121a. The protective film 125 has a predetermined gap between the second separation portion 128 and each first separation portion 127 in the X direction. In the present embodiment, the Ni film 123 and the Au film 124, which are metal thin films, are disposed also in the gap, that is, in the opposing region of the first separation portion 127 and the second separation portion 128. The facing region is a first connecting portion 121 b that connects portions of the surface electrode 121 divided by the first separating portion 127. The surface electrode 121 has four first connecting portions 121 b.

パッド１２９は、信号端子１８が電気的に接続される電極である。パッド１２９も、表面電極１２１と同様の多層膜構造をなしている。パッド１２９は、表面１２０ａにおいて、表面電極１２１とは別の位置に形成されている。パッド１２９は、表面電極１２１と電気的に分離されている。パッド１２９は、Ｙ方向において、表面電極１２１の形成領域とは反対側の端部に形成されている。   The pad 129 is an electrode to which the signal terminal 18 is electrically connected. The pad 129 also has a multilayer film structure similar to that of the surface electrode 121. The pad 129 is formed on the surface 120 a at a position different from that of the surface electrode 121. The pad 129 is electrically separated from the surface electrode 121. The pad 129 is formed at the end opposite to the area where the surface electrode 121 is formed in the Y direction.

本実施形態では、半導体チップ１２が、５つのパッド１２９を有している。詳しくは、パッド１２９として、半導体基板１２０の温度を検出する温度センサ（感温ダイオード）のアノード電位用、同じくカソード電位用、ゲート電極用、電流センス用、表面電極１２１（エミッタ電極）の電位を検出するケルビンエミッタ用を有している。本実施形態では、Ｘ方向において、一端側から、カソード電位用、アノード電位用、ゲート電極用、電流センス用、ケルビンエミッタ用の順に形成されている。５つのパッド１２９は、平面略矩形状の半導体基板１２０において、Ｙ方向の一端側にまとめって形成されるとともに、Ｘ方向に並んで形成されている。各パッド１２９は、周囲部１２６によって取り囲まれている。   In the present embodiment, the semiconductor chip 12 has five pads 129. Specifically, as the pad 129, the anode potential of the temperature sensor (temperature sensitive diode) for detecting the temperature of the semiconductor substrate 120, the cathode potential, the gate electrode, the current sensing, the potential of the surface electrode 121 (emitter electrode) It has a Kelvin emitter for detection. In the present embodiment, in the X direction, the cathode potential, the anode potential, the gate electrode, the current sensing, and the Kelvin emitter are formed in this order from one end side. The five pads 129 are collectively formed on one end side in the Y direction in the planar substantially rectangular semiconductor substrate 120 and are formed side by side in the X direction. Each pad 129 is surrounded by a surrounding portion 126.

半導体基板１２０の裏面１２０ｂには、裏面電極１３０が形成されている。裏面電極１３０は、コレクタ領域及びカソード領域と電気的に接続された電極である。このため、裏面電極１３０は、コレクタ電極とも称される。裏面電極１３０は、コレクタ電極として機能するだけでなく、ＦＷＤのカソード電極も兼ねている。また、表面電極１２１との間に電流が流れるため、主電極とも称される。   A back electrode 130 is formed on the back surface 120 b of the semiconductor substrate 120. The back surface electrode 130 is an electrode electrically connected to the collector region and the cathode region. For this reason, the back electrode 130 is also referred to as a collector electrode. The back electrode 130 not only functions as a collector electrode but also doubles as a cathode electrode of the FWD. In addition, since a current flows between it and the surface electrode 121, it is also referred to as a main electrode.

裏面電極１３０は、裏面１２０ｂのほぼ全面に形成されている。裏面電極１３０も多層膜構造をなしている。図示を省略するが、裏面電極１３０も下地膜及び金属薄膜を有している。下地膜は、ＡｌＳｉを材料とし、スパッタにより形成されている。本実施形態では、金属薄膜として、Ｎｉ膜及びＡｕ膜を有している。Ｎｉ膜は、スパッタにより形成されている。Ａｕ膜は、めっき膜とされている。裏面電極１３０におけるＮｉ膜の厚みは、表面電極１２１におけるＮｉ膜１２３の厚みよりも薄くされている。これにより、裏面電極１３０の厚みは、表面電極１２１の厚み（積層部分の厚み）よりも薄くされている。   The back surface electrode 130 is formed on substantially the entire surface of the back surface 120 b. The back electrode 130 also has a multilayer film structure. Although not shown, the back electrode 130 also has a base film and a metal thin film. The underlayer film is formed by sputtering using AlSi as a material. In the present embodiment, a Ni film and an Au film are provided as the metal thin film. The Ni film is formed by sputtering. The Au film is a plating film. The thickness of the Ni film in the back surface electrode 130 is thinner than the thickness of the Ni film 123 in the surface electrode 121. Thereby, the thickness of the back surface electrode 130 is thinner than the thickness of the surface electrode 121 (the thickness of the laminated portion).

次に、半導体モジュール１０の製造方法の一例について説明する。   Next, an example of a method of manufacturing the semiconductor module 10 will be described.

先ず、半導体モジュール１０を構成する各要素を準備する。すなわち、半導体チップ１２、信号端子１８、ターミナル２２、主端子２８が連なるヒートシンク２６、及び主端子３４が連なるヒートシンク３２をそれぞれ準備する。上記した表面電極１２１及び保護膜１２５を有する半導体チップ１２を準備する。   First, each element constituting the semiconductor module 10 is prepared. That is, the semiconductor chip 12, the signal terminal 18, the terminal 22, the heat sink 26 in which the main terminal 28 is connected, and the heat sink 32 in which the main terminal 34 is connected are respectively prepared. The semiconductor chip 12 having the surface electrode 121 and the protective film 125 described above is prepared.

次いで、ヒートシンク３２の対向面上に、はんだ３０を介して、半導体チップ１２を配置する。裏面電極１３０がヒートシンク３２と対向するように、半導体チップ１２を配置する。次に、たとえば予め両面にはんだ２０，２４が迎えはんだとして配置されたターミナル２２を、はんだ２０が半導体チップ１２側となるように配置する。はんだ２４については、半導体モジュール１０における高さばらつきを吸収可能な量を配置しておく。   Next, the semiconductor chip 12 is disposed on the facing surface of the heat sink 32 via the solder 30. The semiconductor chip 12 is disposed such that the back surface electrode 130 faces the heat sink 32. Next, for example, the terminals 22 on which solders 20 and 24 have been received as solder on both sides in advance are arranged such that the solder 20 is on the semiconductor chip 12 side. As for the solder 24, an amount capable of absorbing the height variation in the semiconductor module 10 is disposed.

そして、この積層状態で、はんだ２０，２４，３０をリフロー（１ｓｔリフロー）させることにより、はんだ３０を介して、半導体チップ１２の裏面電極１３０とヒートシンク３２を接続する。また、はんだ２０を介して、半導体チップ１２の表面電極１２１とターミナル２２を接続する。はんだ２４については、接続対象であるヒートシンク２６がまだないので、表面張力により、ヒートシンク２６との対向面の中心を頂点として盛り上がった形状となる。   Then, in this laminated state, the solder 20, 24, 30 is reflowed (1st reflow) to connect the back surface electrode 130 of the semiconductor chip 12 and the heat sink 32 through the solder 30. Further, the surface electrode 121 of the semiconductor chip 12 and the terminal 22 are connected through the solder 20. As for the solder 24, since the heat sink 26 to be connected does not exist yet, the surface tension causes the center of the surface facing the heat sink 26 to be a convex shape.

次いで、半導体チップ１２のパッド１２９と信号端子１８を、ボンディングワイヤ１６により接続する。以上により、半導体チップ１２、信号端子１８、ターミナル２２、及びヒートシンク３２が一体化された接続体を得る。   Next, the pad 129 of the semiconductor chip 12 and the signal terminal 18 are connected by the bonding wire 16. Thus, a connection body in which the semiconductor chip 12, the signal terminal 18, the terminal 22, and the heat sink 32 are integrated is obtained.

次いで、はんだ２４を介して、上記した接続体とヒートシンク２６を接続する。詳しくは、ターミナル２２との対向面が上になるようにしてヒートシンク２６を図示しない台座上に配置する。そして、ターミナル２２がヒートシンク２６に対向するように、接続体をヒートシンク２６上に配置し、はんだ２０，２４，３０をリフロー（２ｎｄリフロー）させる。この２ｎｄリフローでは、ヒートシンク２６側から荷重を加えることで、半導体モジュール１０の高さが所定の高さとなるようにする。詳しくは、図示しないスペーサを、ヒートシンク２６と台座との間に配置し、スペーサを、ヒートシンク２６と台座の両方に接触させる。このようにして、半導体モジュール１０の高さが所定の高さとなるようにする。   Next, the above-described connection body and the heat sink 26 are connected via the solder 24. Specifically, the heat sink 26 is placed on a pedestal (not shown) with the surface facing the terminal 22 facing up. Then, the connection body is disposed on the heat sink 26 so that the terminal 22 faces the heat sink 26, and the solders 20, 24 and 30 are reflowed (2nd reflow). In the second reflow, by applying a load from the heat sink 26 side, the height of the semiconductor module 10 is made to be a predetermined height. Specifically, a spacer (not shown) is disposed between the heat sink 26 and the pedestal, and the spacer is in contact with both the heat sink 26 and the pedestal. Thus, the height of the semiconductor module 10 is made to be a predetermined height.

次いで、トランスファモールド法により封止樹脂体１４の成形を行う。本実施形態では、ヒートシンク２６，３２が完全に被覆されるように、封止樹脂体１４を成形する。そして、成形した封止樹脂体１４をヒートシンク２６，３２の一部ごと切削することにより、ヒートシンク２６，３２の放熱面２６ａ，３２ａを露出させる。   Next, molding of the sealing resin body 14 is performed by a transfer molding method. In the present embodiment, the sealing resin body 14 is molded such that the heat sinks 26 and 32 are completely covered. Then, the molded sealing resin body 14 is cut together with a part of the heat sinks 26, 32, thereby exposing the heat radiation surfaces 26a, 32a of the heat sinks 26, 32.

なお、ヒートシンク２６，３２の放熱面２６ａ，３２ａを成形金型のキャビティ壁面に押し当て、密着させた状態で、封止樹脂体１４を成形してもよい。この場合、封止樹脂体１４を成形した時点で、放熱面２６ａ，３２ａが封止樹脂体１４から露出される。このため、成形後の切削が不要となる。   Alternatively, the sealing resin body 14 may be molded in a state where the heat radiation surfaces 26a and 32a of the heat sinks 26 and 32 are pressed against and closely attached to the cavity wall surface of the molding die. In this case, when the sealing resin body 14 is formed, the heat radiation surfaces 26 a and 32 a are exposed from the sealing resin body 14. For this reason, the cutting after shaping | molding becomes unnecessary.

そして、リードフレームの不要部分を除去することで、半導体モジュール１０を得ることができる。   And the semiconductor module 10 can be obtained by removing the unnecessary part of a lead frame.

次に、図５〜図１３に基づき、上記した半導体チップ１２及び該半導体チップ１２を備える半導体モジュール１０の効果について説明する。図５〜図１０は、比較例を示している。図６は、はんだ付けした状態、すなわち半導体モジュールの状態で、Ｚ方向から超音波探傷装置（SAT：Scanning Acoustic Tomograph）により、はんだのボイドを検査した結果を示している。図１０では、半導体チップ１２の構造を簡素化して図示している。比較例における各要素の符号については、本実施形態の関連する要素の符号末尾にｒを追加したものとしている。図９〜図１２では、リフロー時の水蒸気の流れを矢印で示している。   Next, the effects of the above-described semiconductor chip 12 and the semiconductor module 10 including the semiconductor chip 12 will be described based on FIGS. 5 to 13. 5 to 10 show a comparative example. FIG. 6 shows a result of inspection of a void of a solder with an ultrasonic flaw detector (SAT: Scanning Acoustic Tomograph) from the Z direction in a soldered state, that is, in a state of a semiconductor module. In FIG. 10, the structure of the semiconductor chip 12 is illustrated in a simplified manner. About the code of each element in a comparative example, r shall be added to the end of the code of the related element of this embodiment. In FIGS. 9 to 12, the flow of water vapor at the time of reflow is indicated by arrows.

本発明者は、図５に示す構成の半導体チップ１２ｒを試作した。半導体チップ１２ｒにおいて、第１分離部１２７ｒは、周囲部１２６ｒの第１面間を跨ぐようにＸ方向に沿って延設されており、Ｘ方向の中央付近で、第２分離部１２８ｒと交差している。すなわち、保護膜１２５ｒが、第１分離部１２７ｒと第２分離部１２８ｒとが交差してなる交差部１３１ｒを有している。それ以外の点は、本実施形態（図２参照）と同じとされている。   The inventor made a prototype of a semiconductor chip 12r having a configuration shown in FIG. In the semiconductor chip 12r, the first separation portion 127r is extended along the X direction so as to straddle the first surfaces of the peripheral portion 126r, and intersects the second separation portion 128r near the center in the X direction. ing. That is, the protective film 125 r has an intersecting portion 131 r where the first separating portion 127 r and the second separating portion 128 r intersect. The other points are the same as in this embodiment (see FIG. 2).

そして、本発明者は、半導体チップ１２ｒを用いて、上記した製造方法により半導体モジュールを形成し、得られた半導体モジュールについてＳＡＴにより検査を行った。   Then, the inventor formed a semiconductor module by the above-described manufacturing method using the semiconductor chip 12r, and inspected the obtained semiconductor module by SAT.

周囲部１２６ｒ内に設けられた第１分離部１２７ｒ及び第２分離部１２８ｒは、はんだ２０ｒに対する濡れ性が表面電極１２１ｒに対して低い。このため、リフロー時において、はんだ２０ｒが第１分離部１２７ｒ及び第２分離部１２８ｒ上に濡れ拡がらず、図６及び図７に示すように、不濡れ部３６ｒが形成される。不濡れ部３６ｒは、はんだ２０ｒと、第１分離部１２７ｒ及び第２分離部１２８ｒとはんだ２０ｒとの界面に形成される。不濡れ部３６ｒは、はんだ２０ｒが濡れずに引けた部分である。ＳＡＴにより、この不濡れ部３６ｒが確認された。不濡れ部３６ｒは、保護膜１２５ｒによる表面電極１２１ｒを区切る構成において確認されるものである。   The first separating portion 127r and the second separating portion 128r provided in the peripheral portion 126r have low wettability to the solder 20r with respect to the surface electrode 121r. For this reason, at the time of reflow, the solder 20r does not wet and spread on the first separation portion 127r and the second separation portion 128r, and as shown in FIGS. 6 and 7, the non-wetting portion 36r is formed. The non-wetting portion 36r is formed at the interface between the solder 20r, the first separation portion 127r and the second separation portion 128r, and the solder 20r. The non-wetting portion 36 r is a portion where the solder 20 r is pulled without being wetted. The non-wetting portion 36r was confirmed by SAT. The non-wetting portion 36r is to be confirmed in the configuration in which the surface electrode 121r is separated by the protective film 125r.

さらに、図６及び図８に示すように、はんだ２０ｒにボイド３８ｒが生じることがあることが明らかとなった。ボイド３８ｒは、はんだ２０ｒにおいて交差部１３１及びその周辺の直上部分に生じた。ボイド３８ｒは、保護膜１２５（第１分離部１２７ｒ及び第２分離部１２８ｒ）上の不濡れ部３６ｒを含んで形成される。ボイド３８ｒは、少なくとも、はんだ２０ｒにおける半導体チップ１２側の面に開口している。この試験では、ボイド３８ｒが、はんだ２０ｒを貫通していた。また、１ｓｔリフロー終了後から２ｎｄリフロー開始までの時間が長いほど、ボイド３８ｒが発生しやすいことも明らかとなった。   Furthermore, as shown in FIG. 6 and FIG. 8, it has become clear that voids 38r may occur in the solder 20r. The void 38 r was generated in the solder 20 r at the intersection 131 and a portion immediately above the intersection 131. The void 38 r is formed including the non-wetting part 36 r on the protective film 125 (the first separation part 127 r and the second separation part 128 r). The void 38 r is open at least at the surface of the solder 20 r on the side of the semiconductor chip 12. In this test, the void 38r penetrated the solder 20r. In addition, it has also become clear that the void 38r is more likely to occur as the time from the end of the first reflow to the start of the second reflow is longer.

このように、保護膜１２５ｒが交差部１３１ｒを有し、第１分離部１２７ｒ及び第２分離部１２８ｒにより、表面電極１２１（金属薄膜）が複数に分割される構成では、はんだ２０ｒにおいて表面電極１２１上の部分にボイド３８ｒが生じうることが明らかとなった。   As described above, in the configuration in which the protective film 125 r has the crossing portion 131 r and the surface electrode 121 (metal thin film) is divided into a plurality of parts by the first separation portion 127 r and the second separation portion 128 r, the surface electrode 121 in the solder 20 r. It has become clear that voids 38r can occur in the upper part.

保護膜１２５ｒは吸湿性を有しており、リフロー時に、保護膜１２５ｒ中の水分が気化する。水蒸気は保護膜１２５ｒ内、又は、はんだ２０ｒとの界面である不濡れ部３６ｒ内を移動する。たとえば第１分離部１２７ｒにおいて、水蒸気の一部は交差部１３１ｒに近づく方向に移動する。図９に示すように、交差部１３１ｒ又はその直上の不濡れ部３６ｒには、交差部１３１ｒに連なる第１分離部１２７ｒ及び第２分離部１２８ｒ（又は不濡れ部３６ｒ）から水蒸気が集まり滞留する。これが、交差部１３１ｒの周辺にボイド３８ｒが生じる第１の推定原因である。   The protective film 125 r has hygroscopicity, and the moisture in the protective film 125 r is vaporized at the time of reflow. The water vapor moves in the protective film 125r or in the non-wetting portion 36r which is an interface with the solder 20r. For example, in the first separation portion 127r, part of the water vapor moves in the direction approaching the intersection portion 131r. As shown in FIG. 9, water vapor collects from the first separation part 127r and the second separation part 128r (or the non-wetting part 36r) connected to the crossing part 131r in the crossing part 131r or the non-wetting part 36r immediately above it. . This is the first presumed cause of the void 38r around the intersection 131r.

また、半導体基板１２０ｒの薄板化や表裏でのバイメタル効果の違いから、表面電極１２１ｒを保護膜１２５ｒによって分割しても、図１０に示すように、半導体チップ１２ｒに少なからず反りが生じる。具体的には、表面電極１２１ｒ側に凹の反りが生じる。図１０では、便宜上、裏面電極１３０ｒを省略している。２ｎｄリフロー時に、凸側である裏面電極１３０ｒが上方、凹側である表面電極１２１ｒが下方の配置となるため、第１分離部１２７ｒ及び第２分離部１２８ｒ（又は不濡れ部３６ｒ）を通じて交差部１３１ｒに水蒸気が集まり滞留する。特に周囲部１２６ｒの水蒸気も、交差部１３１ｒ側に移動する。これが、交差部１３１ｒの周辺にボイド３８ｒが生じる第２の推定原因である。   In addition, even if the surface electrode 121r is divided by the protective film 125r, the semiconductor chip 12r is warped to some extent, as shown in FIG. 10, due to the thinning of the semiconductor substrate 120r and the difference in the bimetal effect on the front and back. Specifically, concave warpage occurs on the surface electrode 121r side. In FIG. 10, the back electrode 130r is omitted for convenience. At the time of 2nd reflow, the back surface electrode 130r on the convex side is arranged upward, and the surface electrode 121r on the concave side is arranged downward, so the crossing portion is crossed through the first separating portion 127r and the second separating portion 128r (or the non-wetting portion 36r) Water vapor collects at 131r and stagnates. In particular, the water vapor in the peripheral portion 126r also moves to the intersection portion 131r side. This is the second presumed cause of the void 38r occurring around the intersection 131r.

本実施形態では、保護膜１２５が、Ｘ方向に延びる第１分離部１２７とＹ方向に延びる第２分離部１２８を有しており、これにより表面電極１２１がＸ方向及びＹ方向の両方向において区切られている。したがって、半導体チップ１２の反りを低減することができる。   In the present embodiment, the protective film 125 has a first separation portion 127 extending in the X direction and a second separation portion 128 extending in the Y direction, whereby the surface electrode 121 is divided in both the X direction and the Y direction. It is done. Therefore, the warpage of the semiconductor chip 12 can be reduced.

また、保護膜１２５に、第１分離部１２７と第２分離部１２８との交差部がない。したがって、リフロー時に保護膜１２５中の水分が気化してなる水蒸気の一部が、第１分離部１２７及び第２分離部１２８のそれぞれから交差部１３１ｒに相当する部分に向かって移動しても、図１１に示すように、一箇所に集まることはない。第１分離部１２７と第２分離部１２８との対向領域には、表面電極１２１の第１連結部１２１ｂが存在しており、第１分離部１２７中の水蒸気と第２分離部１２８中の水蒸気が交わらない。したがって、はんだ２０における表面電極１２１上の部分にボイドが生じるのを抑制することができる。   In addition, the protective film 125 does not have a crossing portion between the first separation portion 127 and the second separation portion 128. Therefore, even if part of the water vapor formed by evaporation of the moisture in the protective film 125 during the reflow moves from each of the first separation portion 127 and the second separation portion 128 toward the portion corresponding to the intersection portion 131r, As shown in FIG. 11, it does not gather in one place. The first connection portion 121 b of the surface electrode 121 exists in the opposing region of the first separation portion 127 and the second separation portion 128, and the water vapor in the first separation portion 127 and the water vapor in the second separation portion 128 Do not cross. Therefore, generation of a void in the portion of the solder 20 on the surface electrode 121 can be suppressed.

また、図１２に示すように、半導体チップ１２が、表面電極１２１側を凹として反っていても、第１分離部１２７と第２分離部１２８とが連なっておらず、間に第１連結部１２１ｂが存在しているため、第１分離部１２７中の水蒸気と第２分離部１２８中の水蒸気が交わらない。これによっても、水蒸気が局所的に集まるのを抑制し、ひいては、はんだ２０における表面電極１２１上の部分にボイドが生じるのを抑制することができる。   Further, as shown in FIG. 12, even if the semiconductor chip 12 is warped so that the surface electrode 121 side is concaved, the first separation portion 127 and the second separation portion 128 are not connected, and the first connection portion is interposed therebetween. Since the 121 b is present, the water vapor in the first separation part 127 and the water vapor in the second separation part 128 do not intersect. Also by this, it is possible to suppress the local concentration of water vapor, and in turn, to suppress the generation of voids in the portion of the solder 20 on the surface electrode 121.

以上により、本実施形態の半導体チップ１２及び該半導体チップ１２を備える半導体モジュール１０によれば、保護膜１２５によって半導体チップ１２の反りを低減しつつ、はんだ２０における表面電極１２１上の部分にボイドが生じるのを抑制することができる。図１３は、図２のXIII-XIII線に沿う断面図であり、図８（比較例）に対応している。図１３に示すように、比較例においてボイド３８ｒが生じる部分においても、ボイドが生じず、保護膜１２５（図１３では第２分離部１２８）上に不濡れ部３６が形成されるに留まる。   As described above, according to the semiconductor chip 12 of the present embodiment and the semiconductor module 10 including the semiconductor chip 12, the protective film 125 reduces warpage of the semiconductor chip 12, and voids are formed on the surface electrode 121 of the solder 20. It can be suppressed to occur. FIG. 13 is a cross-sectional view taken along the line XIII-XIII in FIG. 2 and corresponds to FIG. 8 (comparative example). As shown in FIG. 13, even in the portion where the void 38 r occurs in the comparative example, no void is generated, and the non-wetting portion 36 is only formed on the protective film 125 (the second separation portion 128 in FIG. 13).

さらに本実施形態では、第１分離部１２７及び第２分離部１２８のうち、第１分離部１２７が、その延設方向であるＸ方向において複数の分割されている。したがって、半導体チップ１２の反りを効果的に低減しつつ、表面電極１２１上にボイドが生じるのを抑制することができる。特に本実施形態では、長手方向において複数に分割されている。換言すれば、両端間の長さの長い第１分離部１２７が複数に分割されている。したがって、長手方向の中央付近に水蒸気が集まるのを効果的に抑制することができる。   Furthermore, in the present embodiment, the first separation portion 127 of the first separation portion 127 and the second separation portion 128 is divided into a plurality of parts in the X direction which is the extending direction. Therefore, the occurrence of a void on the surface electrode 121 can be suppressed while effectively reducing the warpage of the semiconductor chip 12. In the present embodiment, in particular, it is divided into a plurality in the longitudinal direction. In other words, the long first separating portion 127 between the two ends is divided into a plurality. Therefore, it can be effectively suppressed that water vapor gathers near the center in the longitudinal direction.

また、第１分離部１２７及び第２分離部１２８のそれぞれが、周囲部１２６に連なっている。しかしながら、第１分離部１２７と第２分離部１２８とが連なっておらず、間に第１連結部１２１ｂが存在しているため、周囲部１２６の水蒸気（水分）が、第１分離部１２７を通じて、第２分離部１２８中の水蒸気と交わらない。したがって、第１分離部１２７及び第２分離部１２８が周囲部１２６に連なる構成でありながら、ボイドが生じるのを抑制することができる。   In addition, each of the first separation unit 127 and the second separation unit 128 is continuous with the surrounding unit 126. However, since the first separation part 127 and the second separation part 128 are not in series and the first connection part 121 b exists between them, water vapor (moisture) of the surrounding part 126 passes through the first separation part 127. , And the water vapor in the second separation unit 128. Therefore, even if the first separation part 127 and the second separation part 128 are connected to the surrounding part 126, generation of a void can be suppressed.

また、多層膜構造の表面電極１２１において、複数の薄膜のうち、最も剛性の大きい膜であるＮｉ膜１２３が、保護膜１２５の第１分離部１２７及び第２分離部１２８によって区切られている。これにより、半導体チップ１２の反りを低減することができる。なお、剛性が大きいとは、温度差による膜自体の膨張、収縮する力が大きいことを言う。剛性の大きいＮｉ膜１２３を区切ることで、表裏でのバイメタル効果の差を小さくし、反りを低減することができる。   Further, in the surface electrode 121 of the multilayer film structure, the Ni film 123 which is the film having the largest rigidity among the plurality of thin films is divided by the first separation portion 127 and the second separation portion 128 of the protective film 125. Thereby, the warpage of the semiconductor chip 12 can be reduced. In addition, that rigidity is large means that the expansion and contraction force of the film itself due to the temperature difference is large. By dividing the Ni film 123 having large rigidity, the difference between the bimetal effect on the front and back can be reduced, and the warpage can be reduced.

ところで、半導体チップ１２の温度は、素子の駆動によりアクティブ領域の中心付近、すなわち表面電極１２１の中心１２１ａ付近で最も高くなる。本実施形態では、第１分離部１２７と第２分離部１２８との対向領域には、第１連結部１２１ｂ、すなわちＮｉ膜１２３及びＡｕ膜１２４が配置されており、はんだ２０が接続（接合）される。したがって、半導体チップ１２の熱を、ターミナル２２側に効果的に放熱させることができる。   By the way, the temperature of the semiconductor chip 12 becomes highest near the center of the active region, that is, near the center 121 a of the surface electrode 121 by driving of the element. In the present embodiment, the first connecting portion 121b, that is, the Ni film 123 and the Au film 124, is disposed in the opposing region of the first separating portion 127 and the second separating portion 128, and the solder 20 is connected (joined) Be done. Therefore, the heat of the semiconductor chip 12 can be effectively dissipated to the terminal 22 side.

なお、第１分離部１２７を分割せず、第２分離部１２８のみを複数に分割してもよい。しかしながら、表面電極１２１（下地膜１２２）上に配置される保護膜１２５の長さが長いほど、水蒸気が表面電極１２１上に滞留する可能性が高まるため、上記したように、長手側の第１分離部１２７を分割したほうが良い。   The first separation unit 127 may not be divided, and only the second separation unit 128 may be divided into a plurality. However, as the length of the protective film 125 disposed on the surface electrode 121 (the base film 122) is longer, the possibility that water vapor is retained on the surface electrode 121 is increased. It is better to divide the separation unit 127.

周囲部１２６の同一面に連なる第１分離部１２７及び第２分離部１２８それぞれの数は上記例に限定されない。たとえば第２面間を繋ぐ第２分離部１２８を２つ有してもよい。この場合、第１分離部１２７は、Ｘ方向においてたとえば３つに分割される。   The number of each of the first separating portion 127 and the second separating portion 128 connected to the same surface of the peripheral portion 126 is not limited to the above example. For example, two second separating portions 128 may be provided to connect between the second surfaces. In this case, the first separation unit 127 is divided into, for example, three in the X direction.

（第２実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体モジュール１０及び半導体チップ１２と共通する部分についての説明は省略する。 Second Embodiment
This embodiment can refer to the preceding embodiments. Therefore, the description of the parts common to the semiconductor module 10 and the semiconductor chip 12 shown in the preceding embodiment is omitted.

図１４及び図１５に示すように、本実施形態の半導体チップ１２では、第１分離部１２７だけでなく、第２分離部１２８も複数に分割されている。そして、第１分離部１２７と第２分離部１２８が交差しないように、第２分離部１２８は、その延設方向であるＹ方向において３つに分割されている。３つの第２分離部１２８のうち、両端に位置する第２分離部１２８はそれぞれ周囲部１２６に連なっている。残りの第２分離部１２８は、周囲部１２６から離れて設けられ、保護膜１２５における他の部分に対して独立している。   As shown in FIGS. 14 and 15, in the semiconductor chip 12 of the present embodiment, not only the first separation portion 127 but also the second separation portion 128 is divided into a plurality. The second separating portion 128 is divided into three in the Y direction, which is the extending direction, so that the first separating portion 127 and the second separating portion 128 do not intersect. Of the three second separating parts 128, the second separating parts 128 located at both ends are respectively connected to the surrounding part 126. The remaining second separation portion 128 is provided apart from the surrounding portion 126 and is independent of the other portions of the protective film 125.

第１分離部１２７間の対向領域と、第２分離部１２８間の対向領域とが一体的に連なっている。すなわち、同じ位置で、第１分離部１２７と第２分離部１２８が分割されている。本実施形態では、対向領域に金属薄膜であるＮｉ膜１２３及びＡｕ膜１２４が配置され、これにより、はんだ２０が接続される第２連結部１２１ｃが形成されている。第２連結部１２１ｃは、平面略十字状をなしている。表面電極１２１は、２つの第２連結部１２１ｃを有している。第２連結部１２１ｃは、表面電極１２１において、第２分離部１２８によりＸ方向において区切られた部分同士を連結するとともに、第１分離部１２７によりＹ方向において区切られた部分同士を連結している。   The opposing region between the first separation portions 127 and the opposing region between the second separation portions 128 are integrally connected. That is, the first separation unit 127 and the second separation unit 128 are divided at the same position. In the present embodiment, the Ni film 123 and the Au film 124, which are metal thin films, are disposed in the facing region, and thereby, the second connection portion 121c to which the solder 20 is connected is formed. The second connecting portion 121c has a substantially cross shape in plan view. The surface electrode 121 has two second connection parts 121c. The second connecting portion 121 c connects portions of the surface electrode 121 divided in the X direction by the second separating portion 128 and connects portions of the surface electrode 121 divided in the Y direction by the first separating portion 127. .

次に、上記した半導体チップ１２及び該半導体チップ１２を備える半導体モジュール１０の効果について説明する。   Next, the effects of the semiconductor chip 12 described above and the semiconductor module 10 including the semiconductor chip 12 will be described.

本実施形態では、第１分離部１２７及び第２分離部１２８がそれぞれ複数に分割され、これにより交差部を有さない。図１６に示すように、第１分離部１２７中の水蒸気と第２分離部１２８中の水蒸気が交わらない。また、分割された第１分離部１２７中の水蒸気が交わらず、分割された第２分離部１２８中の水蒸気が交わらない。したがって、半導体チップ１２の反りを低減しつつ、はんだ２０における表面電極１２１上の部分にボイドが生じるのを効果的に抑制することができる。   In the present embodiment, each of the first separation unit 127 and the second separation unit 128 is divided into a plurality of divisions, whereby no intersection is provided. As shown in FIG. 16, the water vapor in the first separation part 127 and the water vapor in the second separation part 128 do not intersect. Further, the water vapor in the divided first separation unit 127 does not intersect, and the water vapor in the divided second separation unit 128 does not intersect. Therefore, it is possible to effectively suppress the occurrence of voids in the portion of the solder 20 on the surface electrode 121 while reducing the warpage of the semiconductor chip 12.

また、周囲部１２６の水蒸気（水分）が、第１分離部１２７を通じて、分割された他の第１分離部１２７や第２分離部１２８中の水蒸気と交わらない。同じく、周囲部１２６の水蒸気が、第２分離部１２８を通じて、分割された他の第２分離部１２８や第１分離部１２７中の水蒸気と交わらない。これによっても、ボイドが生じるのを抑制することができる。   In addition, the water vapor (moisture) of the peripheral portion 126 does not intersect with the water vapor in the other first separation portion 127 and the second separation portion 128 which are divided through the first separation portion 127. Similarly, the water vapor in the peripheral part 126 does not intersect with the water vapor in the other second separation part 128 and the first separation part 127 which are divided through the second separation part 128. This also can suppress the occurrence of voids.

また、第２連結部１２１ｃは、平面略十字状をなしており、第１連結部１２１ｂよりもＸＹ平面に沿う面積が大きい。このため、第１連結部１２１ｂよりも第２連結部１２１ｃのほうが、はんだ２０との接続面積が大きい。高温となる中心１２１ａの近傍に、第２連結部１２１ｃを設けているため、半導体チップ１２の熱を、さらに効果的に放熱させることができる。   In addition, the second connecting portion 121 c has a substantially cross shape in plan view, and the area along the XY plane is larger than that of the first connecting portion 121 b. Therefore, the connection area with the solder 20 is larger in the second connection portion 121c than in the first connection portion 121b. Since the second connection portion 121c is provided in the vicinity of the high temperature center 121a, the heat of the semiconductor chip 12 can be dissipated more effectively.

なお、第１分離部１２７がＸ方向において２つに分割され、第２分離部１２８がＹ方向において３つに分割される例を示したが、分割数は上記例に限定されない。また、周囲部１２６の同一面に連なる第１分離部１２７及び第２分離部１２８それぞれの数も、上記例に限定されない。   Although the first separation unit 127 is divided into two in the X direction and the second separation unit 128 is divided into three in the Y direction, the number of divisions is not limited to the above example. Further, the number of each of the first separating portion 127 and the second separating portion 128 connected to the same surface of the peripheral portion 126 is not limited to the above example.

（第３実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体モジュール１０及び半導体チップ１２と共通する部分についての説明は省略する。 Third Embodiment
This embodiment can refer to the preceding embodiments. Therefore, the description of the parts common to the semiconductor module 10 and the semiconductor chip 12 shown in the preceding embodiment is omitted.

図１７に示すように、本実施形態の半導体チップ１２において、保護膜１２５は、第１分離部１２７と第２分離部１２８とが交差する交差部１３１を有している。保護膜１２５は、ひとつの第２分離部１２８と２つの第１分離部１２７を有している。２つの第１分離部１２７は互いに同じ長さを有しており、この第１分離部１２７により、表面電極１２１がＹ方向において三等分されている。第２分離部１２８はＸ方向における中央に設けられており、この第２分離部１２８により、表面電極１２１がＸ方向において二等分されている。保護膜１２５は、２つの交差部１３１を有している。   As shown in FIG. 17, in the semiconductor chip 12 of the present embodiment, the protective film 125 has a crossing portion 131 where the first separation portion 127 and the second separation portion 128 cross. The protective film 125 has one second separation part 128 and two first separation parts 127. The two first separating portions 127 have the same length, and the front electrode 121 is divided into three equal parts in the Y direction by the first separating portions 127. The second separation portion 128 is provided at the center in the X direction, and the surface electrode 121 is bisected in the X direction by the second separation portion 128. The protective film 125 has two intersections 131.

第１分離部１２７は、周囲部１２６に連ならないように周囲部１２６に対して離れて設けられている。第１分離部１２７の両端のそれぞれと周囲部１２６の内周面との対向領域には、金属薄膜であるＮｉ膜１２３及びＡｕ膜１２４が配置され、これにより、はんだ２０が接続される外周連結部１２１ｄが形成されている。同じく、第２分離部１２８は、周囲部１２６に連ならないように周囲部１２６に対して離れて設けられている。第２分離部１２８の両端のそれぞれと周囲部１２６の内周面との対向領域には、金属薄膜であるＮｉ膜１２３及びＡｕ膜１２４が配置され、これにより、はんだ２０が接続される外周連結部１２１ｅが形成されている。   The first separation portion 127 is provided apart from the surrounding portion 126 so as not to be continuous with the surrounding portion 126. A Ni film 123 and an Au film 124, which are metal thin films, are disposed in opposing regions of the respective ends of the first separation portion 127 and the inner peripheral surface of the peripheral portion 126, whereby outer periphery connection to which the solder 20 is connected A portion 121 d is formed. Similarly, the second separation portion 128 is provided apart from the surrounding portion 126 so as not to be continuous with the surrounding portion 126. A Ni film 123 and an Au film 124, which are metal thin films, are disposed in opposing regions of the respective ends of the second separation portion 128 and the inner peripheral surface of the peripheral portion 126, whereby outer periphery connection to which the solder 20 is connected A portion 121e is formed.

表面電極１２１は、６つの外周連結部１２１ｄ，１２１ｅを有している。外周連結部１２１ｄは、表面電極１２１において、第１分離部１２７によりＹ方向において区切られた部分同士を、表面電極１２１の外周端付近で連結している。外周連結部１２１ｅは、表面電極１２１において、第２分離部１２８によりＸ方向において区切られた部分同士を、表面電極１２１の外周端付近で連結している。   The surface electrode 121 has six outer periphery connection parts 121d and 121e. The outer peripheral connection portion 121 d connects portions of the surface electrode 121 divided in the Y direction by the first separation portion 127 in the vicinity of the outer peripheral end of the surface electrode 121. The outer peripheral connection portion 121 e connects portions of the surface electrode 121 divided in the X direction by the second separation portion 128 in the vicinity of the outer peripheral end of the surface electrode 121.

次に、上記した半導体チップ１２及び該半導体チップ１２を備える半導体モジュール１０の効果について説明する。   Next, the effects of the semiconductor chip 12 described above and the semiconductor module 10 including the semiconductor chip 12 will be described.

本実施形態では、保護膜１２５が交差部１３１を有している。しかしながら、第１分離部１２７及び第２分離部１２８が、周囲部１２６に対して離れている。これにより、周囲部１２６の水蒸気（水分）が、第１分離部１２７や第２分離部１２８の水蒸気と交わらない。すなわち、交差部１３１まで周囲部の水蒸気が到達しない。これにより、交差部１３１に集まる水蒸気を低減することができる。また、外周連結部１２１ｄ，１２１ｅの分、第１分離部１２７及び第２分離部１２８の長さが短くされており、これにより、交差部１３１に集まる水蒸気を低減することができる。   In the present embodiment, the protective film 125 has the intersection portion 131. However, the first separation part 127 and the second separation part 128 are separated from the surrounding part 126. As a result, the water vapor (moisture) of the peripheral portion 126 does not intersect with the water vapor of the first separation portion 127 or the second separation portion 128. That is, the water vapor in the peripheral portion does not reach the intersection portion 131. Thus, the water vapor collected at the intersection portion 131 can be reduced. Further, the lengths of the first separation portion 127 and the second separation portion 128 are shortened by the portions of the outer peripheral connection portions 121 d and 121 e, whereby water vapor collected in the intersection portion 131 can be reduced.

特に、図１８に示すように、半導体チップ１２が、表面電極１２１側を凹として反っていても、外周連結部１２１ｄ，１２１ｅを有することで、周囲部１２６中の水蒸気が交差部１３１まで到達しない。   In particular, as shown in FIG. 18, even if the semiconductor chip 12 is warped so that the surface electrode 121 side is concave, the water vapor in the peripheral portion 126 does not reach the intersection portion 131 by having the outer peripheral connection portions 121 d and 121 e. .

以上により、本実施形態の半導体チップ１２及び該半導体チップ１２を備える半導体モジュール１０によれば、保護膜１２５によって半導体チップ１２の反りを低減しつつ、はんだ２０における表面電極１２１上の部分にボイドが生じるのを抑制することができる。   As described above, according to the semiconductor chip 12 of the present embodiment and the semiconductor module 10 including the semiconductor chip 12, the protective film 125 reduces warpage of the semiconductor chip 12, and voids are formed on the surface electrode 121 of the solder 20. It can be suppressed to occur.

また、本実施形態では、第１分離部１２７及び第２分離部１２８が周囲部１２６に対して離れて設けられており、第１分離部１２７及び第２分離部１２８と周囲部１２６との間に外周連結部１２１ｄ，１２１ｅが設けられている。これにより、熱応力が集中しやすい表面電極１２１の外周端付近において、はんだ２０との接続面積を稼ぐことができる。すなわち、表面電極１２１に対するはんだ２０の接続信頼性を向上することもできる。   Further, in the present embodiment, the first separating portion 127 and the second separating portion 128 are provided apart from the surrounding portion 126, and between the first separating portion 127 or the second separating portion 128 and the surrounding portion 126. The outer periphery connection parts 121d and 121e are provided in the. Thereby, the connection area with the solder 20 can be obtained in the vicinity of the outer peripheral end of the surface electrode 121 where the thermal stress tends to be concentrated. That is, the connection reliability of the solder 20 to the surface electrode 121 can also be improved.

なお、第１分離部１２７及び第２分離部１２８の数は上記例に限定されない。たとえば、１つの第１分離部１２７と２つの第２分離部１２８を有する構成としてもよい。   The number of first separation units 127 and second separation units 128 is not limited to the above example. For example, one first separation unit 127 and two second separation units 128 may be provided.

この明細書の開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。   The disclosure of this specification is not limited to the illustrated embodiments. The disclosure includes the illustrated embodiments and variations based on them by those skilled in the art. For example, the disclosure is not limited to the combination of elements shown in the embodiments. The disclosure can be implemented in various combinations. The disclosed technical scope is not limited to the description of the embodiments. The technical scopes disclosed are set forth by the description of the claims, and should be understood to include all the modifications within the meaning and scope equivalent to the descriptions of the claims. .

先行実施形態を組み合わせた構成としてもよい。たとえば図１９に示す半導体チップ１２は、第２実施形態と第３実施形態を組み合わせた構成とされている。第１分離部１２７及び第２分離部１２８は、交差部を有さず、且つ、周囲部１２６に連ならないように設けられている。表面電極１２１は、第２連結部１２１ｃと外周連結部１２１ｄ，１２１ｅを有している。なお、第１実施形態と第３実施形態を組み合わせ、表面電極１２１が、第１連結部１２１ｂと外周連結部１２１ｄ，１２１ｅを有する構成としてもよい。   The preceding embodiments may be combined. For example, the semiconductor chip 12 shown in FIG. 19 is configured by combining the second embodiment and the third embodiment. The first separation portion 127 and the second separation portion 128 do not have a crossing portion and are provided so as not to be continuous with the surrounding portion 126. The surface electrode 121 has a second connecting portion 121c and outer peripheral connecting portions 121d and 121e. The first embodiment and the third embodiment may be combined so that the surface electrode 121 has the first connecting portion 121 b and the outer peripheral connecting portions 121 d and 121 e.

第１実施形態及び第２実施形態において、第１分離部１２７と第２分離部１２８との交差部が無い例を示した。しかしながら、中心１２１ａに近いほど、周りから水蒸気が集まりやすい。そこで、中心１２１ａ近傍のみ交差しないようにし、中心１２１ａから離れた位置では交差するようにしてもよい。   In the first embodiment and the second embodiment, an example in which there is no intersection between the first separation unit 127 and the second separation unit 128 is shown. However, as it is closer to the center 121a, water vapor tends to be collected from the surroundings. Therefore, only the vicinity of the center 121a may not intersect, and the intersection may be made at a position away from the center 121a.

第１分離部１２７と第２分離部１２８との対向領域に、金属薄膜であるＮｉ膜１２３及びＡｕ膜１２４が配置されて第１連結部１２１ｂが形成される例を示した。同じく、第１分離部１２７間の対向領域及び第２分離部１２８間の対向領域に、第２連結部１２１ｃが形成される例を示した。また、第１分離部１２７と第２分離部１２８と周囲部１２６との対向領域に、外周連結部１２１ｄ，１２１ｅが形成される例を示した。しかしながら、上記した対向領域に、金属薄膜が配置されず、下地膜１２２が露出する構成としてもよい。   In the opposite region of the first separation portion 127 and the second separation portion 128, an example is shown in which the first connection portion 121b is formed by arranging the Ni film 123 and the Au film 124 which are metal thin films. Similarly, an example in which the second connection portion 121c is formed in the opposing region between the first separating portions 127 and the opposing region between the second separating portions 128 has been shown. Also, an example has been shown in which the outer peripheral connection portions 121d and 121e are formed in the facing region of the first separation portion 127, the second separation portion 128, and the surrounding portion 126. However, the metal thin film may not be disposed in the facing region described above, and the base film 122 may be exposed.

半導体モジュール１０として、半導体チップ１２をひとつ備える１ｉｎ１パッケージの例を示したが、これに限定されるものではない。半導体チップ１２を２つ備え、一相分の上下アームを構成する２ｉｎ１パッケージ、６つの半導体チップ１２を備え、三相分の上下アームを構成する６ｉｎ１パッケージなどにも適用できる。   Although the example of the 1 in 1 package provided with one semiconductor chip 12 as the semiconductor module 10 was shown, it is not limited to this. The present invention can also be applied to a two-in-one package including two semiconductor chips 12, a two-in-one package forming upper and lower arms for one phase, and six six semiconductor chips 12 and a six-in-one package including upper and lower arms for three phases.

半導体モジュール１０が封止樹脂体１４を備える例を示したが、封止樹脂体１４を備えない構成にも適用できる。   Although the example which the semiconductor module 10 equips with the sealing resin body 14 was shown, it is applicable also to the structure which is not equipped with the sealing resin body 14.

各ヒートシンク２６，３２の放熱面２６ａ，３２ａが、封止樹脂体１４から露出される例を示したが、封止樹脂体１４から露出されない構成にも適用できる。   Although the example in which the heat release surfaces 26 a and 32 a of the heat sinks 26 and 32 are exposed from the sealing resin body 14 is shown, the present invention can be applied to a configuration not exposed from the sealing resin body 14.

半導体モジュール１０が、ターミナル２２を備える例を示したがこれに限定されない。ターミナル２２を備えず、ヒートシンク２６が、はんだを介して半導体チップ１２の表面電極１２１に接続される構成を採用することもできる。   Although the semiconductor module 10 shows the example provided with the terminal 22, it is not limited to this. It is also possible to adopt a configuration in which the heat sink 26 is connected to the surface electrode 121 of the semiconductor chip 12 through solder without the terminal 22.

１０…半導体モジュール、１２…半導体チップ、１２０…半導体基板、１２０ａ…表面、１２０ｂ…裏面、１２１…表面電極、１２１ａ…中心、１２１ｂ…第１連結部、１２１ｃ…第２連結部、１２１ｄ，１２１ｅ…外周連結部、１２２…下地膜、１２３…Ｎｉ膜、１２４…Ａｕ膜、１２５…保護膜、１２６…周囲部、１２７…第１分離部、１２８…第２分離部、１２９…パッド、１３０…裏面電極、１３１…交差部、１４…封止樹脂体、１４ａ…一面、１４ｂ…裏面、１４ｃ，１４ｄ…側面、１６…ボンディングワイヤ、１８…信号端子、２０…はんだ、２２…ターミナル、２４…はんだ、２６…ヒートシンク、２６ａ…放熱面、２８…主端子、３０…はんだ、３２…ヒートシンク、３２ａ…放熱面、３４…主端子、３６…不濡れ部 DESCRIPTION OF SYMBOLS 10 ... Semiconductor module, 12 ... Semiconductor chip, 120 ... Semiconductor substrate, 120a ... Surface, 120b ... Back surface, 121 ... Surface electrode, 121a ... Center, 121b ... 1st connection part, 121c ... 2nd connection part, 121d, 121e ... Outer peripheral connection portion 122 Base film 123 Ni film 124 Au film 125 Protective film 126 Peripheral portion 127 First separation portion 128 Second separation portion 129 Pad 130 Back surface Electrodes 131 intersections 14 sealing resin bodies 14 a one side 14 b back side 14 c 14 d side 16 bonding wire 18 signal terminal 20 solder 22 terminal 24 solder 24 26: Heat sink, 26a: Heat dissipation surface, 28: Main terminal, 30: Solder, 32: Heat sink, 32a: Heat dissipation surface, 34: Main terminal, 36: Unwettable portion

Claims (9)

表面（１２０ａ）及び該表面と板厚方向に反対の裏面（１２０ｂ）を有し、素子が形成された半導体基板（１２０）と、
前記表面上に設けられ、はんだ付けされる表面電極（１２１）と、
前記表面上において前記表面電極を取り囲むように設けられた周囲部（１２６）と、前記周囲部により囲まれる領域内において前記板厚方向に直交する行方向に延設され、前記板厚方向及び前記行方向に直交する列方向において前記表面電極を区切る第１分離部（１２７）と、前記領域内において前記列方向に延設され、前記行方向において前記表面電極を区切る第２分離部（１２８）と、を有し、吸湿性材料を用いて形成された保護膜（１２５）と、
前記裏面に設けられた裏面電極（１３０）と、を備え、
前記第１分離部及び前記第２分離部が、交差しないように互いに離れて設けられている半導体装置。 A semiconductor substrate (120) having a front surface (120a) and a back surface (120b) opposite to the front surface in the thickness direction, and on which a device is formed;
A surface electrode (121) provided and soldered on the surface;
A peripheral portion (126) provided on the surface so as to surround the surface electrode and a row direction orthogonal to the plate thickness direction in a region surrounded by the periphery, the plate thickness direction and the A first separating portion (127) for dividing the surface electrode in a column direction orthogonal to the row direction, and a second separating portion (128) extending in the column direction in the region and for dividing the surface electrode in the row direction And a protective film (125) formed using a hygroscopic material, and
And a back electrode (130) provided on the back surface,
The semiconductor device in which the first separation part and the second separation part are provided apart from each other so as not to intersect. 前記第１分離部と前記第２分離部が交差しないように、前記第１分離部及び前記第２分離部の少なくとも一方が、延設方向において複数に分割されている請求項１に記載の半導体装置。   2. The semiconductor according to claim 1, wherein at least one of the first separation unit and the second separation unit is divided into a plurality in the extending direction so that the first separation unit and the second separation unit do not intersect. apparatus. 前記第１分離部及び前記第２分離部のうち、両端間の長さが長いほうが複数に分割されている請求項２に記載の半導体装置。   The semiconductor device according to claim 2, wherein one of the first separation part and the second separation part having a longer length between both ends is divided into a plurality. 前記第１分離部及び前記第２分離部の両方が、それぞれの延設方向において複数に分割されるとともに、同じ位置で分割されている請求項２又は請求項３に記載の半導体装置。   4. The semiconductor device according to claim 2, wherein both of the first separation portion and the second separation portion are divided into a plurality in the respective extending directions and divided at the same position. 5. 前記行方向において、前記第１分離部の両端が前記周囲部に連なり、
前記列方向において、前記第２分離部の両端が前記周囲部に連なっている請求項１〜４いずれか１項に記載の半導体装置。 In the row direction, both ends of the first separation portion are connected to the peripheral portion,
The semiconductor device according to any one of claims 1 to 4, wherein both ends of the second separation portion are connected to the peripheral portion in the column direction. 前記第１分離部及び前記第２分離部が、前記周囲部に連ならないように前記周囲部に対して離れて設けられている請求項１〜４いずれか１項に記載の半導体装置。   The semiconductor device according to any one of claims 1 to 4, wherein the first separation portion and the second separation portion are provided apart from the peripheral portion so as not to be continuous with the peripheral portion. 表面（１２０ａ）及び該表面と板厚方向に反対の裏面（１２０ｂ）を有し、素子が形成された半導体基板（１２０）と、
前記表面上に設けられ、はんだ付けされる表面電極（１２１）と、
前記表面上において前記表面電極の周囲に設けられた周囲部（１２６）と、前記周囲部により囲まれる領域内において前記板厚方向に直交する行方向に延設され、前記板厚方向及び前記行方向に直交する列方向において前記表面電極を区切る第１分離部（１２７）と、前記領域内において前記列方向に延設され、前記行方向において前記表面電極を区切る第２分離部（１２８）と、前記第１分離部と前記第２分離部との交差部分である交差部（１３１）と、を有し、吸湿性材料を用いて形成された保護膜（１２５）と、
前記裏面に設けられた裏面電極（１３０）と、を備え、
前記第１分離部及び前記第２分離部が、前記周囲部に連ならないように前記周囲部に対して離れて設けられている半導体装置。 A semiconductor substrate (120) having a front surface (120a) and a back surface (120b) opposite to the front surface in the thickness direction, and on which a device is formed;
A surface electrode (121) provided and soldered on the surface;
A peripheral portion (126) provided around the surface electrode on the surface, and extending in a row direction orthogonal to the plate thickness direction in a region surrounded by the peripheral portion, the plate thickness direction and the row A first separating portion (127) for dividing the surface electrode in a column direction orthogonal to the direction, and a second separating portion (128) extending in the column direction in the region and for dividing the surface electrode in the row direction A protective film (125) having a crossing portion (131) which is a crossing portion between the first separation portion and the second separation portion, and formed using a hygroscopic material;
And a back electrode (130) provided on the back surface,
The semiconductor device, wherein the first separation part and the second separation part are provided apart from the surrounding part so as not to be connected to the surrounding part. 前記表面電極は、複数の薄膜を積層して形成され、
前記保護膜により、前記薄膜のうちの最も剛性の大きい膜（１２３）が区切られている請求項１〜７いずれか１項に記載の半導体装置。 The surface electrode is formed by laminating a plurality of thin films,
The semiconductor device according to any one of claims 1 to 7, wherein the film (123) having the largest rigidity among the thin films is divided by the protective film. 前記表面電極側に凹の反りが生じている請求項１〜８いずれか１項に記載の半導体装置。   The semiconductor device according to any one of claims 1 to 8, wherein a concave warp is generated on the surface electrode side.
JP2017076086A 2017-04-06 2017-04-06 Semiconductor device Active JP6702250B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017076086A JP6702250B2 (en) 2017-04-06 2017-04-06 Semiconductor device
PCT/JP2018/009849 WO2018186131A1 (en) 2017-04-06 2018-03-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017076086A JP6702250B2 (en) 2017-04-06 2017-04-06 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2018181962A true JP2018181962A (en) 2018-11-15
JP6702250B2 JP6702250B2 (en) 2020-05-27

Family

ID=63712625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017076086A Active JP6702250B2 (en) 2017-04-06 2017-04-06 Semiconductor device

Country Status (2)

Country Link
JP (1) JP6702250B2 (en)
WO (1) WO2018186131A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034485A (en) * 2019-08-21 2021-03-01 株式会社デンソー Semiconductor device
JP2021034484A (en) * 2019-08-21 2021-03-01 株式会社デンソー Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03184396A (en) * 1989-12-13 1991-08-12 Fujitsu Ltd Structure for preventing swelling of polyimide layer on multi-layer wiring board
JP2000183108A (en) * 1998-12-18 2000-06-30 Nec Corp Semiconductor integrated circuit device and its manufacture
JP2005116962A (en) * 2003-10-10 2005-04-28 Denso Corp Package type semiconductor device
JP2011066377A (en) * 2009-08-18 2011-03-31 Denso Corp Semiconductor device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03184396A (en) * 1989-12-13 1991-08-12 Fujitsu Ltd Structure for preventing swelling of polyimide layer on multi-layer wiring board
JP2000183108A (en) * 1998-12-18 2000-06-30 Nec Corp Semiconductor integrated circuit device and its manufacture
JP2005116962A (en) * 2003-10-10 2005-04-28 Denso Corp Package type semiconductor device
JP2011066377A (en) * 2009-08-18 2011-03-31 Denso Corp Semiconductor device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034485A (en) * 2019-08-21 2021-03-01 株式会社デンソー Semiconductor device
JP2021034484A (en) * 2019-08-21 2021-03-01 株式会社デンソー Semiconductor device
JP7287181B2 (en) 2019-08-21 2023-06-06 株式会社デンソー semiconductor equipment
JP7293978B2 (en) 2019-08-21 2023-06-20 株式会社デンソー semiconductor equipment

Also Published As

Publication number Publication date
WO2018186131A1 (en) 2018-10-11
JP6702250B2 (en) 2020-05-27

Similar Documents

Publication Publication Date Title
US8466548B2 (en) Semiconductor device including excess solder
US9059334B2 (en) Power semiconductor module and method of manufacturing the same
US11362012B2 (en) Semiconductor device
US10943859B2 (en) Semiconductor device
JP7411849B2 (en) semiconductor module
JP2018182105A (en) Semiconductor device
WO2019187608A1 (en) Semiconductor device
TWI406376B (en) Semiconductor chip package
US10332845B2 (en) Semiconductor device
JP5732880B2 (en) Semiconductor device and manufacturing method thereof
JP6860334B2 (en) Semiconductor device
KR20110102917A (en) Semiconductor device
JP2018181962A (en) Semiconductor device
JP6638620B2 (en) Semiconductor device
US20130256920A1 (en) Semiconductor device
JP4409064B2 (en) Semiconductor device including power element
JP2017204570A (en) Semiconductor device
JP3576146B2 (en) Semiconductor device
JP2016181607A (en) Semiconductor device and manufacturing method of the same
JP7306248B2 (en) semiconductor module
JP7147186B2 (en) semiconductor equipment
JP5277806B2 (en) Semiconductor device
JP3848333B2 (en) Semiconductor device
WO2021065736A1 (en) Semiconductor device
JP2015037151A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200420

R151 Written notification of patent or utility model registration

Ref document number: 6702250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250