JP2018179695A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2018179695A JP2018179695A JP2017077999A JP2017077999A JP2018179695A JP 2018179695 A JP2018179695 A JP 2018179695A JP 2017077999 A JP2017077999 A JP 2017077999A JP 2017077999 A JP2017077999 A JP 2017077999A JP 2018179695 A JP2018179695 A JP 2018179695A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cap substrate
- deformation suppressing
- electrode
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
【課題】
積層した基板の内部にMEMSプロセスによって製造したキャビティ空間を有し、基板の外側がトランスファモールドされた樹脂で覆われる電子装置において、外部からのモールド圧力に耐える構造を提供する。
【解決手段】
キャップ基板2、ベース基板1、各基板1,2の間に形成されたキャビティ空間3、キャビティ空間3の内部に配置され電子装置の機能を実現する機能部品16,17、及びキャップ基板2に設けられ機能部品16,17の電気信号を外部に引き出す貫通電極5a,5bを備えた電子装置において、キャビティ空間3の内部で、キャップ基板2とベース基板1との間に設けられ、キャップ基板1の撓みを抑制する変形抑制部4a,4bを備え、変形抑制部4a,4bは、機能部品16,17よりも貫通電極5a,5bに近接させて、貫通電極5a,5bとキャップ基板2の最大撓み発生部O2との間に配置される。
【選択図】図1
積層した基板の内部にMEMSプロセスによって製造したキャビティ空間を有し、基板の外側がトランスファモールドされた樹脂で覆われる電子装置において、外部からのモールド圧力に耐える構造を提供する。
【解決手段】
キャップ基板2、ベース基板1、各基板1,2の間に形成されたキャビティ空間3、キャビティ空間3の内部に配置され電子装置の機能を実現する機能部品16,17、及びキャップ基板2に設けられ機能部品16,17の電気信号を外部に引き出す貫通電極5a,5bを備えた電子装置において、キャビティ空間3の内部で、キャップ基板2とベース基板1との間に設けられ、キャップ基板1の撓みを抑制する変形抑制部4a,4bを備え、変形抑制部4a,4bは、機能部品16,17よりも貫通電極5a,5bに近接させて、貫通電極5a,5bとキャップ基板2の最大撓み発生部O2との間に配置される。
【選択図】図1
Description
本発明は物理量の測定に用いられる物理量センサや高周波回路に用いられる高周波スイッチ等を含む電子装置に係り、複数の基板を積層することによって積層基板の内部にキャビティ空間が形成され、かつ、キャビティ空間の内部にデバイスが形成された電子装置の構造に関する。
近年、電子装置の一形態として、MEMS(Micro-Electro Mechanical System)技術における微細化加工技術の発展により、シリコン及びガラス等の材料を適用した加速度、角速度などの物理量を測定する様々なセンサが提供されている。
MEMS技術を用いた物理量センサは、半導体デバイスと比較してアスペクト比(開口幅と加工深さとの比)が高い構造体を形成できる利点がある。また、高アスペクト比の溝を加工できるICP(Induction Coupled Plasma)方式のRIE(Reactive Ion Etching)装置を適用したドライエッチング法によって、シリコンからなる立体構造及び可動構造または電極を垂直に引き出す貫通電極構造を形成することにより、小型で高精度のセンサを実現することができる。
前記の物理量センサは、複数の基板を貼り合わせることによりセンシング空間(キャビティ空間)は気密封止される。最終的に制御用のLSIもしくは制御回路とともに樹脂封止(モールド)によってパッケージングされる場合がある。物理量センサが樹脂封止されるとき、物理量センサの周囲には10MPa前後の圧力が印加される。このため、その圧力によってキャビティ空間が圧壊し、破損などが発生するおそれがある。
このようなMEMS技術を用いた物理量センサとして、特開2013−33063号公報(特許文献1)に記載された静電容量型加速度センサが知られている。この静電容量型加速度センサは、トランスファモールド技術による封止構造を実現するために、櫛歯構造の加速度センサ可動部と加速度センサ非可動部とを気密封止する封止構造体と、加速度センサ非可動部の櫛歯の一部で構成される封止構造体の支柱と、を備える。支柱は、加速度センサ可動部に囲まれるが、加速度センサ可動部に直接接触せず、かつ、両端が封止構造体の内壁と接する構造である(要約参照)。
特許文献1に記載された静電容量型加速度センサは、トランスファモールド時に封止構造体に作用する高圧力により、封止構造体がキャビティ空間を形成する部分で割れる問題を解決し、かつ、加速度の測定精度低下を回避するために、上述した支柱を設けている。しかし、特許文献1では、基板に設けられる貫通電極が明確に開示されておらず、貫通電極とキャビティ空間内における支柱との配置について、十分な配慮が成されていない。
キャビティ空間の内部にデバイスを形成した電子装置は、一般的に、キャップ基板とベース基板とを有し、キャップ基板に貫通電極を設ける。各基板は、通常、ガラス基板またはシリコン基板で構成される。キャップ基板の貫通電極には、通常、Al、Ni、W、Ge、In材料などの埋め込み金属が適用され、温度負荷が印加された場合に、絶縁物と埋め込み金属との線膨張率の差から絶縁物と埋め込み金属との界面での密着性が低下する可能性がある。
キャビティ空間を有する電子装置では、キャップ基板に圧力が印加された場合に、キャップ基板の撓みによってキャップ基板に形成された貫通電極部に引張応力が印加される。
貫通電極部では、例えば、埋め込み金属と絶縁物、絶縁物と基板、或いは埋め込み金属と基板等の、異なる2つの材料が密着する密着界面が構成され、この密着界面の部分の強度が弱いことで密着界面において2つの材料の間にはがれが生じる課題が存在する。特に、温度負荷が繰り返し印加され、密着性が低下した密着界面では、はがれが生じ易くなる。
貫通電極部では、例えば、埋め込み金属と絶縁物、絶縁物と基板、或いは埋め込み金属と基板等の、異なる2つの材料が密着する密着界面が構成され、この密着界面の部分の強度が弱いことで密着界面において2つの材料の間にはがれが生じる課題が存在する。特に、温度負荷が繰り返し印加され、密着性が低下した密着界面では、はがれが生じ易くなる。
キャップ基板の撓みを抑制するためには、キャップ基板を厚くすればよい。これにより、キャップ基板は、その剛性が高まり、外部からの圧力に対する強度を向上できる。しかし、キャップ基板を厚くすると、貫通電極部のアスペクト比が大きくなることで、貫通電極部の加工が難しくなると共に、加工に要するコストも高くなる。従って、キャップ基板は薄く形成したほうが、プロセス的にも貫通電極部の加工が容易となり、コスト的にも低減でき、好ましい。
本発明の目的は、積層した基板の内部にMEMSプロセスによって製造したキャビティ空間を有し、基板の外側がトランスファモールドされた樹脂で覆われる電子装置において、外部からのモールド圧力に耐える構造を提供することにある。
上記目的を達成するために、本発明の電子装置は、
キャップ基板と、ベース基板と、前記キャップ基板と前記ベース基板との間に形成されたキャビティ空間と、前記キャビティ空間の内部に配置され電子装置の機能を実現する機能部品と、前記キャップ基板に設けられ前記機能部品の電気信号を外部に引き出す貫通電極と、を備えた電子装置において、
前記キャビティ空間の内部で、前記キャップ基板と前記ベース基板との間に設けられ、前記キャップ基板の撓みを抑制する変形抑制部を備え、
前記変形抑制部は、前記機能部品よりも前記貫通電極に近接させて、前記貫通電極とキャップ基板の最大撓み発生部との間に配置される。
キャップ基板と、ベース基板と、前記キャップ基板と前記ベース基板との間に形成されたキャビティ空間と、前記キャビティ空間の内部に配置され電子装置の機能を実現する機能部品と、前記キャップ基板に設けられ前記機能部品の電気信号を外部に引き出す貫通電極と、を備えた電子装置において、
前記キャビティ空間の内部で、前記キャップ基板と前記ベース基板との間に設けられ、前記キャップ基板の撓みを抑制する変形抑制部を備え、
前記変形抑制部は、前記機能部品よりも前記貫通電極に近接させて、前記貫通電極とキャップ基板の最大撓み発生部との間に配置される。
本発明によれば、積層した基板の内部にキャビティ空間を有し、基板の外側がトランスファモールドされた樹脂で覆われる電子装置において、キャビティ空間に変形抑制部を効果的に配置することで、キャビティ空間部の基板の撓みにより貫通電極部に印加される引張応力を低減できるため、貫通電極が形成される基板の厚さを薄くできる。そのため、貫通電極を形成する穴のアスペクト比を小さくでき、加工プロセスへの負担が軽減し、コスト低減につながる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明に係る電子装置100は、物理量の測定に用いられる物理量センサや高周波回路に用いられる高周波スイッチ等を含む。
以下の説明において、上下方向は図1、図3、図5A、図7〜図10及び図13に基づいて定義され、電子装置100の実装時における上下方向とは関係が無い。
[実施例1]
図1及び図2を用いて本発明に係る物理量センサ(電子装置)100の第一の構造例を説明する。図1は、本発明の第一実施例を示す物理量センサの断面図である。図2は、本発明の第一実施例を示す物理量センサの平面図である。
図1及び図2を用いて本発明に係る物理量センサ(電子装置)100の第一の構造例を説明する。図1は、本発明の第一実施例を示す物理量センサの断面図である。図2は、本発明の第一実施例を示す物理量センサの平面図である。
電子装置100の一実施形態である加速度センサは、ベース基板(下部基板)1、デバイス基板(中間基板)13及びキャップ基板(上部基板)2の3層から構成されている。デバイス基板13にはキャビティ空間3が形成されている。なお、ベース基板(下部基板)1、デバイス基板(中間基板)13及びキャップ基板(上部基板)2は、それぞれベース層(下部層)1、デバイス層(中間層)13及びキャップ層(上部層)2と呼んで説明する場合がある。
キャップ基板2の内部には貫通電極5a及び5bが形成されている。デバイス層13に形成された固定電極16は、貫通電極5aによってキャップ基板2に形成された電極パッド15aまで電気的に接続されている。デバイス層13に形成された可動電極17は、貫通電極5bによってキャップ基板2に形成された電極パッド15bまで電気的に接続されている。
図2に示すように、貫通電極5aは固定電極16と一体となっている固定櫛歯16aに電気的に接続されている。貫通電極5bは可動電極17と一体となっている可動櫛歯17aに電気的に接続されている。なお、可動電極17には途中にバネ梁21が形成されており、加速度が印加されたときの変位を吸収できる構造となっている。
可動電極17は複数の可動櫛歯17aで構成され、固定櫛歯16aは複数の固定櫛歯16aで構成される。可動櫛歯17aと固定櫛歯16aとは、各基板1,2,13の基板面に平行な方向に交互に配置され、各櫛歯17a,16aが数マイクロメータのギャップを有して対向している。キャップ基板2及び貫通電極5a,5bの材料は10-20Ωcmの低抵抗のシリコン材料によって形成されている。このとき、貫通電極5a,5bの周囲は絶縁膜14によって電気的に絶縁されている。
詳細には貫通電極5a,5bの周囲(外周面)は円形状に絶縁膜14が形成されており、
貫通電極5a,5bの外周面と対向するキャップ基板2側の内周面にも絶縁膜14が形成されている。なお、貫通電極5a,5bはキャップ基板2から加工された部位であるが、ここでは説明を分かり易くするため、貫通電極5a,5bとキャップ基板2とを区別して説明する。貫通電極5a,5b側の絶縁膜14とキャップ基板2側の絶縁膜14とのすき間には埋め込み部19が存在し、すき間内部にはポリシリコンが埋め込まれている。絶縁膜14にはシリコンに熱酸化によって形成できるSiO2を適用することができる。なお、キャップ基板2中央部の電極パッド15はキャップ基板2を電気的にアースにおとすための電極である。
貫通電極5a,5bの外周面と対向するキャップ基板2側の内周面にも絶縁膜14が形成されている。なお、貫通電極5a,5bはキャップ基板2から加工された部位であるが、ここでは説明を分かり易くするため、貫通電極5a,5bとキャップ基板2とを区別して説明する。貫通電極5a,5b側の絶縁膜14とキャップ基板2側の絶縁膜14とのすき間には埋め込み部19が存在し、すき間内部にはポリシリコンが埋め込まれている。絶縁膜14にはシリコンに熱酸化によって形成できるSiO2を適用することができる。なお、キャップ基板2中央部の電極パッド15はキャップ基板2を電気的にアースにおとすための電極である。
デバイス基板13には貫通電極5a,5bに対してキャビティ空間3の中央側に、連接部(変形抑制部)4a,4bが設けられている。連接部4a,4bは、キャップ基板2の撓み(変形)を抑制して、貫通電極5a,5b部に印加される引張応力を低減する部位であり、キャビティ空間3が形成された範囲におけるベース基板1とキャップ基板2とを連接する部位である。すなわち、キャビティ空間3の下面(ベース基板1側に形成された底面)と上面(キャップ基板2側に形成された天井面)とを連接する。連接部4a,4bは、連接部4a,4bが設けられた部位でキャップ基板2の撓みを抑制するように支持する部位であるため、支持部或いは支柱とも呼ばれる。なお、連接部4a,4bによるキャップ基板2の撓み(変形)の抑制方法及び効果は複雑であるため、後で詳細に説明する。以下、連接部4a,4bは変形抑制部と呼んで説明する。
変形抑制部4a,4bは、キャップ基板2のキャビティ空間3を形成する面2aに形成された突状部2b(4a,4b)と、デバイス基板13の他の部分から独立するように形成されたアンカー部8(4a,4b)と、絶縁膜14(4a,4b)と、で形成されている。変形抑制部4a,4bは、電気的に絶縁するため、突状部2b(4a,4b)の下側に電気的に独立したアンカー部8が絶縁膜14を介して、ベース基板1に接合される構造を有する。なお、デバイス基板13のアンカー部8は電気的に独立しており、可動電極17及び固定電極16とは接触していない構造である。
このように変形抑制部4a,4bは、キャップ基板2、デバイス基板13及び絶縁膜14を利用して形成することが可能で、加工プロセスも貫通電極及び各櫛歯17a,16aと同時にパターニングし、エッチング加工を行うことで容易となる。
変形抑制部4a,4bの効果はキャップ基板2が外部からの圧力によって変形した場合に、貫通電極5a,5bとキャップ基板2との間に構成される異なる材料の密着界面でのはがれを抑制することができる。なお、ベース基板1のキャビティ空間3の深さを除いた厚さと比較して、キャップ基板2の厚さは薄く形成されている。
物理量としての加速度のセンシングは、加速度が加わると固定電極16と可動電極17との電極間ギャップが変化することを利用して行われる。この加速度による電極間ギャップの変化量を静電気力によって検出することで加速度を検出する。
デバイス層13のキャビティ空間3は圧力雰囲気が10000Paから50000Pa程度の雰囲気となっている。加速度センサ100のキャビティ空間3の圧力雰囲気を10000から50000Paくらいの真空度で封止する。密閉された空間では、接合時の加熱によって温度が上昇すると、密閉された空間の圧力も上昇するため、接合方法によっては接合部から剥離する場合が想定される。これを防ぐため、あらかじめ、キャビティ空間3を減圧状態にすることが必要となる。
加速度センサ100のキャビティ空間3には、アルゴン、キセノン、クリプトンなどの分子量が大きな気体を封止することによって、ダンピング効果を高めても良い。
なお、電極パッド15は、金属配線を用いて、キャップ基板2の端部に配置する構造を適用しても良い。配線材料にはアルミニウムが好ましく、アルミニウムに0.5%程度のシリコンが混入したものを適用しても良い。また、その他に金属配線材料は密着性を考慮して下地膜としてクロムやチタンを配置し、その上に金を配置しても良い。熱的な耐熱性を向上させるためにクロムやチタンと金との間に白金やニッケルを配置しても良い。配線材料は前記のものに限らず、その他の金属材料を適用しても良い。
本実施例に適用されている基板の接合には、シリコンの直接接合が適用されている。これは、シリコンウエハもしくは表面に酸化膜が形成されたシリコンウエハに親水化処理を行い、室温近傍で貼り合わせる。これにより、水素結合などによって貼り合わせた2枚のシリコンウエハは結合される。この状態ではまだ、接合強度が弱いため、900度〜1150度の温度で加熱処理を行う。それにより、シロキサン結合状態を作り出し、最終的にシリコンとシリコンの強固な結合状態が得られる強固な接合方法である。
本実施例ではこれ以外にアルゴンイオンビームを適用した表面活性化接合を適用しても良い。この接合方法では基板に対する熱的な負荷が小さい効果がある。
図2に示すように、キャップ基板2に外部から圧力が印加された場合、キャビティ空間3の形状にしたがってキャップ基板2は、撓み方向20の矢印の方向に変形する。すなわち、撓み方向20に引張応力が発生する。変形抑制部4a,4bは、貫通電極5a,5bに対して撓み方向20側(引張応力が作用する側)に設置すれば良く、貫通電極5a,5bとキャビティ空間3の中心O2との間に設置すれば良い。その結果、引張応力は変形抑制部4a,4bに大きく印加され、キャップ基板2の中で相対的に強度が低い貫通電極5a,5bに印加される応力を減少できる。すなわち、変形時の引張応力を分散できる効果がある。また、埋め込み部19は円形状に埋め込まれている。
キャップ基板2における、基板面に垂直な方向(x方向及びy方向に垂直な方向)の撓みは、接合部7や貫通電極5a,5bから最も離れた位置で最大になる。
本実施例では、キャビティ空間3、貫通電極5a,5b及び変形抑制部4a,4bがキャビティ空間3の中心O3に対して点対称に形成されている。このため、キャビティ空間3の中心(中央)O3に対応する位置O2でキャップ基板2の撓みが最大になる。この最大撓み発生位置O2はキャビティ空間3の中心O3の直上に位置する。すなわち、最大撓み発生位置O2と中心O3とは、各基板1,2,13の基板面に平行な面(x−y平面)に投影した場合に同じ位置にあり、各基板1,2,13の基板面に垂直な方向において離れた位置にある。
本実施例では、キャビティ空間3、貫通電極5a,5b及び変形抑制部4a,4bがキャビティ空間3の中心O3に対して点対称に形成されている。このため、キャビティ空間3の中心(中央)O3に対応する位置O2でキャップ基板2の撓みが最大になる。この最大撓み発生位置O2はキャビティ空間3の中心O3の直上に位置する。すなわち、最大撓み発生位置O2と中心O3とは、各基板1,2,13の基板面に平行な面(x−y平面)に投影した場合に同じ位置にあり、各基板1,2,13の基板面に垂直な方向において離れた位置にある。
キャビティ空間3は、キャップ基板2とデバイス基板13との接合部7で区画される。本実施例では、キャップ基板2に突状部2cが設けられているため、キャップ基板2の突状部2cがデバイス基板13に接合される。キャビティ空間3の外周(側面)3a1,3a2,3b1,3b2は、キャップ基板2とデバイス基板13との接合部においてキャビティ空間3を区画する線(境界線)である。この外周3a1,3a2,3b1,3b2は突状部2cの内周に一致する。
ベース基板1、デバイス基板13及びキャップ基板2は接合部7で接合され、接合部7の内側にキャビティ空間3が形成されている。キャビティ空間3は図2の平面図上で矩形を成しており、一方向(x方向)の両端部における側面3a1,3a2と、一方向(x方向)に対して直交する他方向(y方向)における側面3b1,3b2と、で周囲を囲まれている。なお、x方向及びy方向は、ベース基板1、デバイス基板13及びキャップ基板2の各基板面に平行であり、貫通電極5a,5bの貫通方向に垂直である。
キャビティ空間3の中心O3は、キャビティ空間3の側面3a1と側面3a2との間隔寸法(距離)をL1とするとき、側面3a1及び側面3a2からL1/2の位置である。すなわち中心O3は、側面3a1と側面3a2との中間に位置する。またキャビティ空間3の中心O3は、キャビティ空間3の側面3b1と側面3b2との間隔寸法(距離)をL2とするとき、側面3b1及び側面3b2からL2/2の位置である。すなわち中心O3は、側面3b1と側面3b2との中間に位置する。
なお、キャビティ空間3、貫通電極5a,5b及び変形抑制部4a,4bはキャビティ空間3の中心O3に対して点対称に形成されるとは限らず、キャップ基板2の最大撓み発生位置O2はキャビティ空間3の中心O3に対応する位置になるとは限らない。
図2に示すように、本実施例では、変形抑制部4a,4bは、貫通電極5a,5bと最大撓み発生位置O2との間に設置されている。すなわち、貫通電極5a,5bの中心と最大撓み発生位置O2とを結ぶ直線CL上に変形抑制部4a,4bを設けている。この場合、変形抑制部4a,4bは、直線CLが変形抑制部4a,4bに交差するように、配置されている。
直線CL上において、貫通電極5aと変形抑制部4aとの中心間距離をL4a、変形抑制部4aの中心と最大撓み発生位置O2との間隔寸法(距離)をL3a、貫通電極5bと変形抑制部4bとの中心間距離をL4b、変形抑制部4bの中心と最大撓み発生位置O2との間隔寸法(距離)をL3bとする。
なお、本実施例では、2つの貫通電極5a,5bが直線CL上に配置されているが、両方の貫通電極5a,5bが1本の直線CL上に配置される必要はなく、直線CLはそれぞれの貫通電極5a,5bの中心と最大撓み発生位置O2との間を結ぶ直線として定義すればよい。
変形抑制部4a,4bを設けているにもかかわらず、両変形抑制部4a,4bの間には(L4a+L4b)に相当する比較的長い間隔が設けられている。このため、両変形抑制部4a,4bの中間(本実施例では中心O3に対応する最大撓み発生位置O2)では、外部からの圧力に対して、基板面に垂直な方向(x方向及びy方向に垂直な方向)の撓みが最大になる。
さらに本実施例では、変形抑制部4aの後述する効果を高めるため、キャビティ空間3内において、変形抑制部4aをL4a<L3aとなる部位に配置し、変形抑制部4bをL4b<L3bとなる部位に配置する。
なお本実施例では、キャップ基板2に突状部2bが設けられ、突状部2bが変形抑制部4a,4bに当接又は接合される構成である。このため、突状部2bと変形抑制部4a,4bとが交わり会う交差部4xは、突状部2bと変形抑制部4a,4bとの当接部又は接合部に構成される。そしてキャップ基板2は、交差部4xにおいて、変形抑制部4a,4bに支持される。
図1では加速度センサを例にして説明したが、固定電極16及び可動電極17の形状及び配置を変更することによって角速度センサにも適用することができる。
角速度の物理量のセンシングは、前記、複数の櫛歯16a,17aが固有の周波数で駆動(振動)している場合に角速度が加わるとコリオリ力が発生する。このコリオリ力によって固定電極16と可動電極17の電極間ギャップが変化する。このコリオリ力による電極間ギャップの変化量を静電気力によって検出することで角速度を検出する。
可動電極振動体の駆動速度が速いほど、コリオリ力が大きくなるため、角速度センサの検出感度を良好にするためには振動体を高周波数で、かつ、大きな振幅で振動させる必要がある。しかしながらMEMS技術によって作製した振動体は微小ギャップで形成するため、振動雰囲気が大気圧の場合、空気(封止気体)のダンピング効果の影響が大きくなる。このダンピング効果が角速度センサの高周波数、かつ大振幅での振動に悪影響を与えてしまい、角速度センサの検出感度を低下させる。したがって、ダンピング効果の影響の小さい、すなわち真空雰囲気で角速度センサのセンシング部を封止することで高周波数かつ大振幅できる角速度センサを得ることができる。また、高真空であるほどダンピング効果の影響はさらに小さくなる。そのため、キャビティ空間3の圧力雰囲気が15Pa程度の真空雰囲気にすれば良い。
角速度センサの駆動部及び検出部を含む空間は安定した真空雰囲気を得ることが重要であり、角速度センサの検出感度を安定させることができる。
また、本実施例に係る加速度または角速度を計測する物理量センサの構造に、SOIウエハを適用しても良い。貫通電極5a,5b部に対してキャビティ空間3の中心O3側(キャップ基板2の撓みが最大になる位置O2側)に変形抑制部4a,4bを配置するキャップ基板2と櫛歯構造が形成されたSOIウエハとの接合は1回の接合工程で良い。
また変形抑制部4aは、L4a<L3aとなるキャビティ空間3内の部位に配置し、変形抑制部4bをL4b<L3bとなるキャビティ空間3内の部位に配置される。すなわち変形抑制部4a,4bは、貫通電極5a,5bと変形抑制部4a,4bとの中心間距離L4a,L4bが、変形抑制部4a,4bの中心(直線CL上における中心)と最大撓み発生位置O2との間隔寸法(距離)L3a,L3bよりも小さくなるように、配置される。これにより、変形抑制部4a,4bを貫通電極5a,5bに近づけることができ、変形抑制部4a,4bと貫通電極5a,5bとの間で生じるキャップ基板2の撓みを、中心O3側に生じるキャップ基板2の撓みよりも小さくすることができる。これにより、キャップ基板2に形成した貫通電極5a,5b部とキャップ基板2と間に構成される異種材料間の密着界面での引張応力を低減させることができる。
さらに、変形抑制部4a,4bは、図2に示すように、貫通電極5a,5bに対してキャビティ空間3側を囲むように、設けるとよい。貫通電極5a,5bに対してキャビティ空間3の側面(側壁)3b1,3b2側にも比較的大きなキャビティ空間部分が形成される。このため、このキャビティ空間部分に対応するキャップ基板2には比較的大きな撓みが生じ、図2に符号20で示すように、貫通電極5a,5b部に対して側方方向(側面3b1及び側面3b2に向かう方向)に作用する引張応力が生じる。変形抑制部4a,4bで貫通電極5a,5bを囲むことにより、貫通電極5a,5b部に対して側方方向に作用する引張応力を低減することができる。
[実施例2]
図3及び図4を用いて本発明に係る物理量センサ(電子装置)100の第二の構造例を説明する。
図3及び図4を用いて本発明に係る物理量センサ(電子装置)100の第二の構造例を説明する。
図3は、本発明の第二実施例を示す物理量センサの断面図である。100は加速度センサの構造を示している。本実施例における平面図は、実施例1で説明した図2と同様である。
加速度センサ100はベース基板1、デバイス基板13、キャップ基板2の3層から構成されている。デバイス基板13にはキャビティ空間3が形成されている。基本的な構成は実施例1(図1、図2)と同様であり、中心O3、位置O2及び間隔寸法L1,L2,L3a,L3b,L4a,L4bも実施例1と同様に構成される。以下、実施例1と異なる部分について説明する。
ベース基板1には溝18bが、キャップ基板2には溝18aがそれぞれ形成されている。両基板に溝18a,18bを形成することによって、キャビティ空間3の体積を広く形成することができるため、例えば、真空封止される場合にはアウトガスの影響を低減できる。
基板材料にシリコンを適用した場合には、ベース基板1の溝18b及びキャップ基板2の溝18aは高アスペクト比の加工が可能なドライエッチング加工によって形成すると良い。これは、加工溝18a,18bの側面を基板面に対してほぼ垂直に加工することができるためである。ドライエッチング法によって平面的に曲線を有する形状及び複雑な矩形形状などの溝を形成することもできる。
本実施例では、加工溝18a,18bがキャビティ空間3の中心O3に対して対称に形成されているため、実施例1と同様に、中心O3に対応する位置O2において、キャップ基板2における、基板面に垂直な方向(x方向及びy方向に垂直な方向)の撓みが最大になる。
図4は、埋め込み部を説明する図である。図4では、低抵抗のシリコン材料をキャップ基板に適用した場合の貫通電極5a,5b部の詳細な加工方法を示している。ここで説明する貫通電極5a,5b部の加工方向は、同様な貫通電極5a,5bの構造を有する実施例1、実施例6及び実施例7にも適用される。なお、図4では埋め込み部19の絶縁リング部の一断面を示している。
図4(a)に示すように、はじめにキャップ基板2の材料として、低抵抗シリコン材料を準備する。
図4(b)に示すように、シリコンの高アスペクト比加工によって、基板2にエッチング穴29を形成する。このときエッチング穴29の幅23と深さ22との関係でアスペクト比が決まる。すなわち、エッチング穴29のアスペクト比は(エッチング穴29の深さ)/(エッチング穴の幅)となる。アスペクト比が大きいほど細くて長い穴を形成でき、その結果、貫通電極5a,5b部周囲の寸法を小さく形成できるため、センサ100全体の小型化に貢献できる。
次に電気的絶縁のため、図4(c)に示すように、絶縁膜14を形成する。この絶縁膜14はシリコン酸化膜を形成するのが一般的であるが、その厚さは3ミクロン程度が限界となる。このとき、シリコン酸化膜14はシリコンの約55%のシリコン部分を酸化膜として取り込むため、アスペクト比20のエッチング穴を形成し、絶縁膜14だけで形成しようとすると、エッチング穴29の幅は3ミクロン程度に設定する必要がある。その結果、アスペクト比20のエッチング穴29での基板厚さは約60ミクロンが限界となる。なお、量産で加工ができる高アスペクト比のシリコンドライエッチング加工は、アスペクト比は約20くらいである。
一方、キャップ基板2の厚さは厚く形成できた方が、外部からの圧力に対して、キャップ基板2の変形(撓み)を小さくでき、異種材料の貫通電極5a,5bとキャップ基板2との密着界面に印加される応力を小さくできる。
そのため、図4(d)に示すように、空間を埋めるための埋め込み材料19を適用することで、貫通電極5a,5b部周囲の絶縁に適用するエッチング穴29を大きく形成でき、基板厚さを厚く形成できる。なお、貫通電極5a,5bを完成させるには、片面または両面から研削及びCMP加工を適用すれば良い。埋め込み材料19にはポリシリコンを適用することで、線膨張率が同様となり、熱的な負荷に強い構造とすることができる。
本発明では、変形抑制部4a,4bを設置することによって、キャップ基板2に形成する貫通電極5a,5bとの密着界面でのはがれを抑制する効果があるため、変形抑制部4a,4bが無い場合と比較してキャップ基板2の厚さを薄く形成することが可能である。その結果、低抵抗シリコンを貫通電極5a,5bに適用した場合も、その周囲を絶縁するエッチング穴29のアスペクト比を低下させることができ、加工プロセスが良好となる。
[実施例3]
図5(a)及び図5(b)を用いて本発明に係る高周波スイッチ(電子装置)100の構造例を説明する。
図5(a)及び図5(b)を用いて本発明に係る高周波スイッチ(電子装置)100の構造例を説明する。
図5Aは、本発明の第三実施例を示す高周波スイッチの断面図である。図5Bは、本発明の第三実施例を示す高周波スイッチの平面図である。
本実施例の高周波スイッチ100は、高周波回路に適用されるRF(Radio Frequency)MEMSの構造例を示している。中心O3、最大撓み発生位置O2及び間隔寸法L1,L2,L3a,L3b,L4a,L4bは実施例1及び実施例2と同様に構成される。以下、実施例1及び実施例2と異なる構成について説明する。
物理量センサはSOI基板から形成されたベース基板1、キャップ基板2の2層から構成されている。ベース基板1にはキャビティ空間3が形成され、キャップ基板2と接合部7の位置で接合されることによって密閉空間を形成している。なお、SOI基板はベース基板1の上部に絶縁膜14を挟んでデバイス層6が形成されている。前記デバイス層6は低抵抗シリコン材料で形成されている。また、キャップ基板2はガラス材料で形成されている。
キャップ基板2には外部との電気的な信号のやり取りを行う貫通電極5a,5bが形成され、貫通電極5aはキャビティ空間3に設置したデバイス層6aと電気的につながっている。キャップ基板2には部分的に溝18が形成され、溝18には配線パターン30に電気的に接続された配線パターン30aが形成されている。デバイス層6aにはエッチングホール31が形成されている。
貫通電極5bは、キャップ基板2に形成された配線パターン30と電気的につながっている。デバイス層6aと配線パターン30aとは数ミクロンのギャップ間隔を隔てて、図5Bの平面図上で一部分が重なった構造となっている。貫通電極5a及び貫通電極5bに電位差を与えることによって、デバイス層6aと配線パターン30aとの間に静電気力が作用し、デバイス層6aと配線パターン30aとが接触する。このように構成されたデバイス層6aと配線パターン30aとを有する電子装置100は、スイッチとして適用できる。
貫通電極5a,5bに対してキャビティ空間3の中心O3側には、変形抑制部4a,4bが設置されている。本実施例では、変形抑制部4a,4bは、デバイス層6aと同層に設けられた変形抑制部構成部材(連接部材)40(4a,4b)と、ベース基板1との間に形成された絶縁膜14(4a,4b)とで構成される。なお本実施例では、変形抑制部は、変形抑制部4a,4bと分離された構造の変形抑制部4c,4dを有する。変形抑制部4c,4dは、変形抑制部4a,4bと同様に、変形抑制部構成部材(連接部材)40と絶縁膜14とで構成される。
本実施例においても、キャップ基板2において、最大撓み発生位置O2の、基板面に平行な平面図上における位置は、実施例1及び実施例2と同様である。ただし、キャップ基板2には実施例1及び実施例2の突状部2cが設けられていない。このためキャビティ空間3は、キャップ基板2とベース基板1のデバイス層6との接合部7で区画される。すなわち、キャビティ空間3の外周3a1,3a2,3b1,3b2はデバイス層6に形成されたキャビティ空間3の内周面に一致する。
また、本実施例ではキャップ基板2に突状部2bが設けられておらず、変形抑制部4a,4b,4c,4dはキャップ基板2の平坦な基板面に当接又は接合される。従って、キャップ基板2と変形抑制部4a,4b,4c,4dとが交わり会う交差部4xは、溝18が開口するキャップ基板2の基板面上に構成される。
なお、貫通電極5a,5b上には電極パッド(図示せず)が形成されている。
図5Bの平面図より、変形抑制部4a,4b,4c,4dは貫通電極5a,5bを取り囲むようにキャビティ空間3内に形成されている。本実施例の変形抑制部4a,4bは、実施例1及び実施例2と同様に、貫通電極5a,5bと最大撓み発生位置O2との間に配置すると良い。本実施例では、更に、貫通電極5a,5bを囲むように、変形抑制部4c,4dを設けている。すなわち、変形抑制部4a,4bを貫通電極5a,5bの中心とキャップ基板2の最大撓み発生位置O2との間に配置し、さらに貫通電極5a,5bに対してキャビティ空間3の側面(側壁)3b1,3b2側にも変形抑制部4c,4dを配置している。これは、貫通電極5a,5bに対してキャビティ空間3の側面(側壁)3b1,3b2側にも比較的大きなキャビティ空間部分が形成されており、このキャビティ空間部分に対応するキャップ基板2に、比較的大きな撓みが生じる可能性があるためである。
このように変形抑制部4a,4b,4c,4dを配置することによって、キャビティ空間3が外部からの圧力によって変形した場合に、キャップ基板2内に形成されている貫通電極5a,5bとの密着界面でのはがれを抑制することができる。なお、ベース基板1のキャビティ空間3の深さを除いた厚さ(厚さ方向寸法)と比較して、キャップ基板2の厚さ(厚さ方向寸法)は薄く形成されている。
図5A及び図5Bの構成では、接合方法に陽極接合法を適用することで、接合部7ではガラスとシリコンが直接、接合されている。この接合法ではウエハレベルでの接合が可能である。
変形抑制部4a,4b,4c,4dの材質には、変形を抑制する観点からガラスまたはシリコンと同等の硬さを有する材料を適用することが好ましい。その他に金属やセラミックスを適用することも可能である。これは、他の実施例でも同様である。
[実施例4]
図6を用いて本発明に係る高周波スイッチ(電子装置)100の他の構造例を説明する。
図6を用いて本発明に係る高周波スイッチ(電子装置)100の他の構造例を説明する。
図6は、本発明の第四実施例を示す高周波スイッチの断面図である。基本的な構成は実施例3(図5A及び図5B)と同様であり、中心O3、位置O2及び間隔寸法L1,L2,L3a,L3b,L4a,L4bは実施例1、実施例2及び実施例3と同様に構成される。以下、実施例3と異なる部分について説明する。
図6の構造では、変形抑制部4a,4bはキャップ基板2と一体となって形成されている。変形抑制部4a,4bは、ベース基板1と一体となって形成され、ベース基板1と接合されていることが好ましいが、必ずしもベース基板1と接合されていない場合、例えば、接触している構造であっても効果は同様である。
本実施例では、変形抑制部4a,4bがキャップ基板2と一体に形成されており、キャップ基板2と変形抑制部4a,4bとが交わり会う交差部4xは、変形抑制部4a,4bがキャップ基板2の基板面から立設される位置に構成される。
このような構造とすることで、変形抑制部4a,4bを個別に設置する必要はなく、半導体プロセスを利用して容易に設置することができる。なお、変形抑制部4a,4bは貫通電極5a,5bのキャビティ空間3の中心O3側(キャップ基板2の撓みが最大になる位置O2側)に形成されている。
変形抑制部4a,4bの効果は前述した実施例の変形抑制部4a,4bの効果と同様であり、キャビティ空間3が外部からの圧力によって変形した場合に、貫通電極5a,5bとキャップ基板2との密着界面でのはがれを抑制することができる。なお、ベース基板1のキャビティ空間3の深さを除いた厚さ(厚さ方向寸法)と比較して、キャップ基板2の厚さ(厚さ方向寸法)は薄く形成されている。
[実施例5]
図7を用いて本発明に係る高周波スイッチ(電子装置)100の他の構造例を説明する。
図7を用いて本発明に係る高周波スイッチ(電子装置)100の他の構造例を説明する。
図7は、本発明の第五実施例を示す高周波スイッチの断面図である。基本的な構成は実施例3(図5A及び図5B)と同様であり、中心O3、位置O2及び間隔寸法L1,L2,L3a,L3b,L4a,L4bは実施例1、実施例2及び実施例3と同様に構成される。以下、実施例3と異なる部分について説明する。
図7の構造では、変形抑制部4a,4bはベース基板1のデバイス層6と一体となって形成されている。すなわち変形抑制部4a,4bは、デバイス層6からなる変形抑制部構成部と、絶縁膜14と、で構成される。
図7の構造では、変形抑制部4a,4bはベース基板1のデバイス層6と一体となって形成されている。すなわち変形抑制部4a,4bは、デバイス層6からなる変形抑制部構成部と、絶縁膜14と、で構成される。
本実施例では、キャップ基板2と変形抑制部4a,4bとの交差部4xは、キャップ基板2と変形抑制部4a,4bとの当接部又は接合部に構成される。
このような構造とすることで、変形抑制部4a,4bはデバイス層6に深堀ドライエッチング加工を適用することで、デバイス層6の加工と同時にパターンを形成することが可能である。そのため、図5A、図5B及び図6と比較してプロセス的に容易となる。なお、変形抑制部4a,4bは、上述した実施例と同様に、貫通電極5a,5bを囲むようにして、貫通電極5a,5bとキャップ基板2の最大撓み発生位置O2との間に形成されている。変形抑制部4a,4bの効果は前述した実施例の変形抑制部4a,4bの効果と同様である。なお、ベース基板1のキャビティ空間3の深さを除いた厚さ(厚さ方向寸法)と比較して、キャップ基板2の厚さ(厚さ方向寸法)は薄く形成されている。
これまでに説明した高周波スイッチ100の実施例ではキャップ基板2にシリコン材料を適用しても良い。その場合は、貫通電極5a,5bの周囲に実施例1及び実施例2と同様に絶縁膜14を配置し、電気的なリークを防止する必要がある。貫通電極5a,5bの周囲に絶縁膜14を配置する場合、図7の貫通電極5a,5bを、埋め込み部19を有する実施例1及び実施例2と同じ形態の貫通電極5a,5bで構成してもよい。電気的なリークが、センシング部のノイズとして影響を与えない場合は、絶縁膜14は形成しなくて良い。また、配線パターン30の下方にも絶縁膜の配置が必要となる。
キャップ基板2にシリコン材料を適用した場合には、接合法としては金とシリコンの共晶接合、金―錫の共晶接合、アルミニウムとゲルマニウムの共晶接合等、各種の金属接合方法を適用しても良い。貫通電極5a,5bの材料は金属材料が好ましく、めっき法などによって形成できる。
ベース基板1に形成されたキャビティ空間3はシリコンの高アスペクト比ドライエッチング加工法を適用することで、壁面が基板面に対して垂直な溝を形成できる。そのため、図5Bに示した平面図での変形抑制部4a,4b,4c,4d形状は長方形となっているが、この他に、曲面形状を形成することも可能である。
[本発明に係る実施例の効果]
次に変形抑制部の効果について図8を用いて説明する。図8は、本発明に係る実施例の効果を説明する断面図である。
次に変形抑制部の効果について図8を用いて説明する。図8は、本発明に係る実施例の効果を説明する断面図である。
図8の(a)、(b)は、本発明との比較例であり、変形抑制部4a〜4dを備えていない形態を示している。特に(a)はキャップ基板2に等分布荷重9が印加されていない状態を示しており、(b)はキャップ基板2に等分布荷重9が印加された状態について、キャップ基板2の変形(撓み)の状態を概念的に示している。図8の(c)は、実施例1〜5の変形抑制部4aを備えた形態について、キャップ基板2に等分布荷重9が印加された場合のキャップ基板2の変形(撓み)の状態を概念的に示している。なお、図8では、ベース基板1、キャップ基板2、貫通電極5a及び変形抑制部4aを重点的に描いており、その他の構成は省略してある。また、貫通電極5aについては、実施例1〜5の貫通電極5a,5bを簡略化しており、実施例1,2の埋め込み部19は省略しているが、周囲に埋め込み部19を有する貫通電極5aであってもよい。
図8(a)は、ベース基板1、デバイス基板13及びキャップ基板2の3層から構成されている。ベース基板1とキャップ基板2との間にはキャビティ空間3が形成され、ベース基板1、デバイス基板13及びキャップ基板2が接合されることによって、キャビティ空間3が密閉空間を形成している。キャップ基板2には外部との電気的な信号のやり取りを行う貫通電極5aが形成され、キャビティ空間3に設置したデバイス基板13と電気的につながっている。貫通電極5aは、デバイス基板13及び絶縁膜14を介してベース基板1に連結されている。すなわち、貫通電極5aはデバイス基板13及び絶縁膜14を介してベース基板1に支持されている。この構造は、実施例1,2に基づく形態であるが、実施例3,4,5のような構造であってもよい。
このような構造において、外部から等分布荷重9が印加されると、図8(b)に示すようにキャップ基板2の中央部が撓み、キャビティ空間3の中心O3の直上に位置するキャップ基板2の位置02において最大の変形(撓み)が生じる。このときキャップ基板2には引張応力が発生し、引張応力の最大値は逆三角印10で示す貫通電極5aとキャップ基板2との密着界面に発生する。なお、貫通電極5aを支持するベース基板1側には、逆三角印12で示す位置に圧縮応力の最大値が下方向に印加される。このとき、貫通電極5aとキャップ基板2との密着界面(逆三角印10で示す位置)には、引張応力の最大値がキャップ基板2の最大撓み発生位置O2(キャビティ空間3の中心O3)に向かう方向に発生する。
実施例1,2のように貫通電極5aの周囲に絶縁膜14及び埋め込み部19が設けられる場合には、引張応力の最大値又はこの最大値に近い大きさの引張応力が、貫通電極5aと絶縁膜14との密着界面、貫通電極5a側の絶縁膜14と埋め込み部19との密着界面、埋め込み部19とキャップ基板2側の絶縁膜14との密着界面又は絶縁膜14とキャップ基板2との密着界面に作用する。
この大きな引張応力が異なる材料部分が密着する密着界面に作用することにより、強度の弱い密着界面において、一方の材料部分が他方の材料部分から引き剥がされる現象が生じる可能性がある。
本発明に係る各実施例では、図8(c)に示すように、外部からキャップ基板2の基板面に垂直な方向に等分布荷重9が印加されると、前記と同様に、キャップ基板2の中央部O2がたわむが、引張応力の最大値は逆三角印10で示すように、変形抑制部4aの位置に発生する。この場合、圧縮応力の最大値も、逆三角印12で示すように、変形抑制部4aの位置でベース基板方向に印加される。
本発明に係る各実施例では、貫通電極5a,5bとキャップ基板2の最大撓み発生位置O2との間に変形抑制部4aを配置することによって、引張応力の最大値が作用する位置を、貫通電極5a,5bの近傍で異なる材料部分が密着する密着界面よりもキャビティ空間3の中心O3側にずらすことが可能となる。その結果、貫通電極5a,5bとキャップ基板2の密着界面に印加される引張応力を低減させることが可能となる。
特に変形抑制部4a,4bは、貫通電極5a,5bと変形抑制部4a,4bとの中心間距離L4a,L4bが、変形抑制部4a,4bの中心(図1等における直線CL方向の中心)と最大撓み発生位置O2との間隔寸法(距離)L3a,L3bよりも小さくなるように、配置される。これにより、変形抑制部4a,4bを貫通電極5a,5bに近づけることができ、変形抑制部4a,4bと貫通電極5a,5bとの間で生じるキャップ基板2の撓みを、最大撓み発生位置O2側に生じるキャップ基板2の撓みよりも小さくすることができる。
なお、逆三角印12で示す圧縮応力の最大値は、十分な厚みを有するベース基板1で受け止めることができる。
以上のように、本発明の変形抑制部4a〜4dはキャップ基板2に貫通電極5a,5bなどの異なる材料部分を形成した場合に、異なる材料部分が密着する密着界面が弱い構造になるのに対して、キャップ基板2の変形による引張応力を低減し、密着界面の破壊を防止又は抑制できる効果がある。
図8で説明した効果は、以下で説明する実施例にも共通する。
[実施例6]
図9を用いて本発明に係る物理量センサ(電子装置)100の構造例を説明する。
図9を用いて本発明に係る物理量センサ(電子装置)100の構造例を説明する。
図9は、本発明の第六実施例を示す物理量センサの断面図である。本実施例の物理量センサ100は圧力センサであり、図9は圧力センサの構造例を示している。
圧力センサ100はベース基板1、空洞基板32、デバイス基板13、キャップ基板2の4層から構成されている。キャップ基板2の内部には貫通電極5a,5bが形成されている。貫通電極5a,5bの周囲は絶縁膜14によって電気的に独立している。
本実施例では、変形抑制部4a,4bは、キャップ基板2のキャビティ空間3を形成する面2aに形成された突状部2b(4a,4b)と、デバイス基板13の他の部分から独立するように形成されたアンカー部8(4a,4b)と、絶縁層(絶縁膜)14(4a,4b)と、で形成され、空洞基板32に接合されている。従って、貫通電極5a,5bは変形抑制部4を介して空洞基板32に支持されている。
変形抑制部4a,4bは、他の実施例と同様に、貫通電極5a,5bに対して、キャップ基板2の最大撓み発生位置O2側(本実施例では、キャビティ空間3の中心O3側)に形成されている。
キャビティ空間3はベース基板1上に形成された空洞基板32に形成された空洞33とつながっている。空洞33は外部とつながっており、外部の圧力を検知できる。なお、図9では、空洞33はx方向に形成されているが、z方向に形成しても良く、例えば、ベース基板1をz方向に貫通するように形成しても良い。
電気的にはデバイス層13に形成された固定電極16は、貫通電極5aによってキャップ基板2に形成された電極パッド15aまで電気的に接続されている。デバイス層13に形成された可動電極17は、貫通電極5bによってキャップ基板2に形成された電極パッド15bまで電気的に接続されている。この構造では、固定電極16及び可動電極17が数ミクロンの間隔を隔てて、対向して配置されている。可動電極17からなるシリコン振動子の共振周波数が圧力変動によって変化することで圧力を検出することができる。
この構造の周囲を樹脂モールドする場合には、空洞33の開口を覆う治具を設けて、周囲をモールドすれば良い。
図9の構造では、キャップ基板2及びベース基板1に低抵抗シリコンを適用することが可能であり、接合法にシリコン直接接合法を適用できる。この構造では、外部から圧力が印加された場合に、変形抑制部4a,4bによってキャップ基板2に形成した貫通電極5a,5b部の周囲に形成された各密着界面での引張応力を低減させることができる。
なお、本実施例では、異なる材料部分が密着する密着界面として、貫通電極5aと絶縁膜14との密着界面、貫通電極5a側の絶縁膜14と埋め込み部19との密着界面、埋め込み部19とキャップ基板2側の絶縁膜14との密着界面、及び絶縁膜14とキャップ基板2との密着界面が構成されている。
[実施例7]
図10を用いて本発明に係る物理量センサ(電子装置)100の構造例を説明する。
図10を用いて本発明に係る物理量センサ(電子装置)100の構造例を説明する。
図10は、本発明の第七実施例を示す物理量センサの平面図である。本実施例の物理量センサ100は共振器(レゾネータ)センサであり、図10は共振器(レゾネータ)センサの構造例を示している。
共振器センサ100はベース基板1、デバイス基板13、キャップ基板2の3層から構成されている。キャップ基板2の内部には貫通電極5a,5bが形成されている。貫通電極5a,5bの周囲は絶縁膜14によって電気的に独立している。
本実施例では、変形抑制部4a,4bは、キャップ基板2のキャビティ空間3を形成する面2aに形成された突状部2b(4a,4b)と、デバイス基板13の他の部分から独立するように形成された第1アンカー部8a(4a,4b)と、金属層34(4a,4b)と、金属層34(4a,4b)を挟んで第1アンカー部8a(4a,4b)の反対側に設けられた第2アンカー部8b(4a,4b)と、で構成され、ベース基板1上の絶縁膜14に接合されている。従って、貫通電極5a,5bは変形抑制部4a,4bを介してベース基板1上の絶縁膜14に支持されている。
本実施例では、キャップ基板2の突状部2b(4a,4b)とベース基板1との間に複数の層が形成される構造であり、突状部2b(4a,4b)とベース基板1との間に積層された複数の層により、ベース基板1に印加される応力を緩和する効果が得られる。
変形抑制部4a,4bは、他の実施例と同様に、貫通電極5a,5bに対して、キャップ基板2の最大撓み発生位置O2側(本実施例では、キャビティ空間3の中心O3側)に形成されている。
図10の構造では、キャップ基板2及びベース基板1に低抵抗シリコンを適用することが可能であり、デバイス基板13とベース基板1とは金属層34によって接合されている。接合法としては、金とシリコンとの共晶接合、金―錫の共晶接合、アルミニウムとゲルマニウムとの共晶接合等、各種の金属接合方法を適用しても良い。
ベース基板1の上には絶縁膜(熱酸化膜)14が形成されており、その上部に低抵抗ポリシリコン材料35a,35b,35c,35dの配線構造が形成されている。なお、配線構造35a,35b,35c,35dは金属配線で形成しても良い。
電気的には低抵抗ポリシリコン材料35a,35bはデバイス層13を介して、貫通電極5aと電極パッド15aに電気的につながっている。一方、低抵抗ポリシリコン材料35c,35dはデバイス層13を介して、貫通電極5bと電極パッド15bに電気的につながっている。なお、変形抑制部4a,4bの第1アンカー部8a、金属層34及び第2アンカー部8bからなる部分は、突状部2bと比較してキャップ基板2の基板面に平行な断面の寸法(面積)が大きく形成されている。これは、ベース基板1とキャップ基板2とを接合する際の、ベース基板1とキャップ基板2との位置ずれに対応するためである。
本実施例の構造は、キャビティ空間3を真空に保持することによって、Q値を高めることが可能で、両貫通電極5a,5bに電圧を印加することにより、低抵抗ポリシリコン材料35bが上下に振動し、共振器として適用できる。この構造では、外部から圧力が印加された場合に、貫通電極5a,5b部に構成される、異なる材料部分が密着する密着界面での引張応力を、変形抑制部4a,4bによって低減することができる。
[変形抑制部のその他の配置例]
図11を用いて変形抑制部の各種の配置例について説明する。図11は、本発明に係る連接部(変形抑制部)の配置を説明する図である。
図11を用いて変形抑制部の各種の配置例について説明する。図11は、本発明に係る連接部(変形抑制部)の配置を説明する図である。
図11(a)はキャップ基板2に複数の貫通電極5を配置した一例を示す。キャップ基板2の下面に形成されたキャビティ空間3は点線で示している。この構成では、貫通電極5はキャビティ空間3の端部に配置され、中央部にキャビティ空間3の比較的大きな(広い)空間部分が形成されている。この場合、外部からの圧力によってキャップ基板2の最大撓み発生位置O2(キャビティ空間3の中心O3)とキャップ基板2に設けられた各貫通電極5との間に、変形抑制部4を設けている。変形抑制部4は、全ての貫通電極5に対して設けられる。
図11(a)の構成では、変形抑制部4は、貫通電極5の中心と最大撓み発生位置O2とを結ぶ直線CL上に配置されている。また、直線CL上において、貫通電極5と変形抑制部4との中心間距離をL4、変形抑制部4の中心と最大撓み発生位置O2との間隔寸法(距離)をL3とした場合に、変形抑制部4はL4<L3となる部位に配置されている。
図11(b)の構成では、点線で示すキャビティ空間3の中央部に貫通電極5が配置されている。この構成では、貫通電極5に対して左右方向両側に比較的大きな(広い)空間部分が形成されている。また貫通電極5に対して上下方向両側にも、左右方向両側に形成された空間部分ほどではないが、比較的大きな(広い)空間部分が形成されている。このため、キャップ基板2のO2−1で示す位置(キャビティ空間3の位置O3−1)でキャップ基板2の撓みが最大になる。また、位置O2−1に発生する撓みほどではないが、キャップ基板2のO2−2で示す位置(キャビティ空間3の位置O3−2)にもキャップ基板2の比較的大きな撓みが発生する。
この場合、貫通電極5の周囲に独立した矩形又は長方形型の変形抑制部4を複数個設けることで、貫通電極5に印加される引張応力を低減することができる。この場合も、キャップ基板2の撓みが最大になる位置O2−1(キャビティ空間3の位置O3−1)又はキャップ基板2の撓みが比較的大きくなる位置O2−2(キャビティ空間3の位置O3−2)と貫通電極5との間に、変形抑制部4が設けられている。
図11(b)の構成では、変形抑制部4は、貫通電極5の中心と最大撓み発生位置O2−1とを結ぶ直線CL1上に配置されている。また、変形抑制部4は、貫通電極5の中心と最大撓み発生位置O2−2とを結ぶ直線CL2上に配置されている。なお、直線CL1上において、貫通電極5と変形抑制部4との中心間距離をL4、変形抑制部4の中心と最大撓み発生位置O2−1との間隔寸法(距離)をL3とした場合に、変形抑制部4はL4<L3となる部位に配置されている。
図11(c)の構成では、図11(b)の貫通電極5及びキャビティ空間3の構成に対して、変形抑制部4は貫通電極5を囲うように円形形状にしている。この構成でも、キャップ基板2の撓みが最大になる位置O2−1(キャビティ空間3の位置O3−1)又はキャップ基板2の撓みが比較的大きくなる位置O2−2(キャビティ空間3の位置O3−2)と貫通電極5との間に、変形抑制部4が設けられるため、外部からの圧力によってキャップ基板2が変形した場合に、変形抑制部4によって、貫通電極5部に印加される引張応力を低減できる。
図11(c)の間隔寸法(距離)L3及び中心間距離L4は、図11(b)の間隔寸法(距離)L3及び中心間距離L4と同様に設定される。
図12を用いて、貫通電極5が複数個並んで配置された場合について、変形抑制部4の配置例を説明する。図12は、本発明に係る連接部(変形抑制部)の形状を説明する図である。
図12(a)は3個の貫通電極5を横方向に一列に並べて配置した構成である。なお、図12(a),(b),(c)の外部圧力によるキャップ基板2の変形(撓み)は、図の下側に発生する。すなわち、最大撓み発生位置O2は図の下側に存在する。
図12(a)では、変形抑制部4は、複数の貫通電極5に対して、連続的に形成されている。この変形抑制部4は、複数の貫通電極5の並び方向lに沿って形成された直線部4s1と、直線部4s1の両端部が鉤形に折れ曲がった形状を成している。貫通電極5の中心l1と変形抑制部4の直線部の中心l2との距離L4は、L3との関係が上述した関係に設定される。鉤形に折れ曲がった鉤形部4s2は、貫通電極5の側面側に作用する引張応力を低減する。しかし、キャップ基板2の変形が貫通電極5の側面側に影響しない場合は、鉤形部は必要なく、変形抑制部4を直線部のみで構成しても良い。
直径100ミクロンの貫通電極5を適用し、貫通電極5の中心部と変形抑制部4との距離Lを80ミクロンとして解析を実施した結果、貫通電極5に印加される応力は最大54%低減できた。
この他に図12(b)に示すように、複数(図12(b)では3個)の貫通電極5のそれぞれに半円状の変形抑制部4を設置しても効果は同様である。また、図12(c)の構成のように、変形抑制部4を複数個の独立した円形パターンで構成しても良い。また、変形抑制部4e及び/又は変形抑制部4fのように、他の変形抑制部4の列からずれた位置に配置しても良い。また、変形抑制部4fのように、貫通電極5の中心位置からずれた位置に配置しても良い。また、変形抑制部の形状は、四角形もしくは円形に限らず、多角形を適用することができる。
本発明では、キャップ基板に異なる材料が密着する密着界面を有する構造体であって、キャップ基板に外部から圧力が作用することによりキャップ基板に変形(撓み)が生じ、密着界面に引張応力が印加される構造において、最大撓み発生位置と密着界面との間にキャップ基板の変形を抑制する変形抑制部を配置することで、密着界面でのはがれを低減する構成を特徴としている。
図13を用いて、本発明に係る電子装置の実用的なアセンブル方法を説明する。図13は、本発明に係る電子装置を搭載したパッケージの断面図である。
本発明に係る電子装置100を搭載した電子装置搭載機器は、リードフレーム26の上に金属ペーストなどの接着層28を介して制御用LSI24を配置し、制御用LSI24の上に本発明に係る加速度センサ100A及び角速度センサ100Bを接着層28を介して搭載している。電子装置100は、リードフレーム26及びコンデンサ等の他部品(図示せず)とともに、モールド樹脂(樹脂材料)27を適用してモールド成形することで、パッケージ状態に形成される。すなわち、電子装置は、制御LSIとともにセラミックス材料または樹脂材料からなる一つのパッケージ内に配置され、パッケージ内の各部品が電気的に接続されることにより、電子装置搭載機器が完成される。パッケージには、モールド樹脂27の他、セラミック材料を適用することができる。
電子装置搭載機器では、信号の検出及び電気の供給を行うために、制御用LSI24等の電極パッド15cと本発明の加速度センサ100A及び角速度センサ100Bの電極パッド15とを、金ワイヤ25によって電気的に接続する。
前記のパッケージ構造では、X方向とY方向の2軸の加速度センサ100Aと1軸の角速度センサ100B、X方向とZ方向の2軸の加速度センサ100Aと1軸の角速度センサ100B、1軸の加速度センサ100Aと2軸の角速度センサ100B、2軸の角速度センサ100Bなど各種センサを配置することができ、物理量を測定する用途は様々な場合に適用できる。
図13の加速度センサ100及び角速度センサ100Bに替えて、上述した他の電子装置を搭載してもよい。
[本発明に係る実施例に対する補足]
上述した各実施例及び図11(a)においては、キャビティ空間3の中心O3を含む空間部分に、物理量を計測するセンシング部やスイッチ素子などの機能部品が配置される。また、図11(b),(c)では、キャビティ空間3の中心O3−1,O3−2を含む各空間部分に、物理量を計測するセンシング部やスイッチ素子などの機能部品が配置される。機能部品が配置される空間部分は、キャップ基板2及びベース基板1の基板面に平行な面方向において、広い面積を有し、キャップ基板2の撓みが大きくなる。そこで、本発明に係る実施例では、貫通電極5とキャップ基板2の最大撓み発生位置(最大撓み発生部)O2との間において、機能部品よりも貫通電極5の近傍に、変形抑制部4,4a,4b,4c,4dを配置する。すなわち、変形抑制部4,4a,4b,4c,4dは、機能部品よりも貫通電極5に近接させて、貫通電極5とキャップ基板2の最大撓み発生部O2との間に、配置される。なお、機能部品は、機能部品と貫通電極5とを接続する配線パターン或いは機能部品同士を接続する配線パターンや他の貫通電極5を除く。
上述した各実施例及び図11(a)においては、キャビティ空間3の中心O3を含む空間部分に、物理量を計測するセンシング部やスイッチ素子などの機能部品が配置される。また、図11(b),(c)では、キャビティ空間3の中心O3−1,O3−2を含む各空間部分に、物理量を計測するセンシング部やスイッチ素子などの機能部品が配置される。機能部品が配置される空間部分は、キャップ基板2及びベース基板1の基板面に平行な面方向において、広い面積を有し、キャップ基板2の撓みが大きくなる。そこで、本発明に係る実施例では、貫通電極5とキャップ基板2の最大撓み発生位置(最大撓み発生部)O2との間において、機能部品よりも貫通電極5の近傍に、変形抑制部4,4a,4b,4c,4dを配置する。すなわち、変形抑制部4,4a,4b,4c,4dは、機能部品よりも貫通電極5に近接させて、貫通電極5とキャップ基板2の最大撓み発生部O2との間に、配置される。なお、機能部品は、機能部品と貫通電極5とを接続する配線パターン或いは機能部品同士を接続する配線パターンや他の貫通電極5を除く。
上述した機能部品は、電子装置の機能を実現するための主要な部品であり、実施例1,2,6では、固定電極16、固定櫛歯16a、可動電極17及び可動櫛歯17a等であり、実施例3,4,5ではデバイス層6a及び配線パターン30a等であり、実施例7では低抵抗ポリシリコン材料35b,35cで構成される配線構造等である。
上述した実施例では、MEMSプロセスによって製造したキャビティ空間を有する電子装置(物理量センサまたは高周波スイッチ等)は、キャップ基板及びベース基板の2層から形成され、少なくともキャップ基板もしくはベース基板のいずれかにキャビティ空間が形成され、キャビティ空間内部に物理量を計測できるセンシング部やスイッチ素子などの機能部品を配置する。キャップ基板には、前記機能部品の電気信号を外部に引き出す貫通電極が形成される。貫通電極の位置よりもキャビティ空間の中心に近い位置に変形抑制部を有し、変形抑制部はキャップ基板とベース基板とに接合されている。
この構造では、キャップ基板の貫通電極部は埋め込み材料の密着界面があるため、キャップ基板の他の場所よりも強度が低い。外部からの圧力でキャップ基板が変形したとき、キャビティ空間の外周に沿って高い応力が発生するが、そこに貫通電極があるとキャップ基板の耐圧が低くなってしまう。本発明では貫通電極よりもキャビティ空間の中心に近い位置に変形抑制部を有することで、高い応力の発生位置を、相対的に強度が高い変形抑制部に移動させることができ、貫通電極部の応力を下げられるので、キャップ基板の耐圧を高くすることができる効果がある。
変形抑制部はキャップ基板もしくはベース基板のいずれかに同材料で一体形成されている構造を適用できる。一体構造とすることによってプロセス数を減少させることが可能となる。
キャップ基板に低抵抗シリコン材料及びベース基板にシリコン材料を適用し、貫通電極に低抵抗シリコン材料を用いることができる。貫通電極の周囲は酸化膜などの絶縁材料で、電気的に絶縁されている。この構造では、シリコンの直接接合法が適用でき、シリコン界面での接合強度はシリコンバルク程度にできるため、接合部の長期信頼性を確保できる。
また上述した実施例では、キャップ基板とデバイス基板とベース基板の3層からなり、デバイス基板に形成された可動電極部及び固定電極部がキャップ基板とベース基板との間のキャビティ空間に設置されており、キャップ基板にはデバイス基板の電極部からキャップ基板の外表面に電気的に引き出す貫通電極を有する構造であって、貫通電極の位置よりもキャビティ空間に近い位置にデバイス基板、前記電極部と電気的に絶縁された変形抑制部を有し、変形抑制部がキャップ基板とベース基板に接合されている構造を適用することによって、加速度センサまたは角速度センサなどの物理量センサを実現できる。
変形抑制部を配置した効果は前述した通りであり、貫通電極部の位置よりもキャビティ空間に近い位置に変形抑制部を配置することで、キャップ基板変形時に、貫通電極部に印加される応力を低減できる。
ベース基板にシリコン材料を適用し、デバイス基板及びキャップ基板に低抵抗シリコン材料を適用した構造では、前記デバイス基板とベース基板は酸化膜を介して結合し、前記デバイス基板とキャップ基板はシリコン同士によって接合するプロセスを採用することによって、接合強度に優れた加速度センサまたは角速度センサを提供できる。また、3枚の基板の内、少なくとも2枚の基板の接合にシリコンの直接接合を適用することによって、接合前に加速度センサまたは角速度センサの可動電極部である振動体とのギャップまたは溝を任意の深さに設定することができる。
変形抑制部の形状は長方形、正方形、円形などを適用することが可能であり、変形抑制部の寸法及び形状を自由にコントロールできる。その結果、変形抑制部が貫通電極と隣接するキャップ基板との密着界面に印加される引張応力を緩和できることから、キャップ基板厚を低減でき、貫通電極構造のエッチング穴空間を形成するエッチング加工プロセスが容易となる。
貫通電極の周囲に配置する変形抑制部は、一つの貫通電極に対して複数個に分散して配置しても良い。また、複数の貫通電極に対して連続した一つの変形抑制部を配置しても良い。
平面視で、キャビティの端部及びキャビティ内部に複数個の貫通電極が形成され、かつ、各々の貫通電極の位置よりもキャビティ空間の中央(中心O3)に近い位置に変形抑制部を形成できる。
本実施例の構成を採用した各種電子装置の構造は小型で、低コストにできることから、前記各種電子装置を制御用LSIとともに一つのセラミックス材料または樹脂材料からなるパッケージ内に配置することで、信頼性に優れた電子装置搭載機器を提供できる。
本発明に係る構成は、加速度センサや角速度センサ以外にも、センシング部が真空環境で駆動する物理量センサであれば適用することが可能である。例えば、圧力センサにも適用することができる。
なお、本発明は上記した各実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
1…ベース基板、2…キャップ基板、3…気密空間(キャビティ空間)、4,4a〜4d…変形抑制部、5,5a,5b…貫通電極、6…デバイス層、7…接合部、8…アンカー部、9…等分布荷重、10…引張応力の最大値、11…キャビティ空間の中心線、12…圧縮応力、13…デバイス基板、14…絶縁膜、15…電極パッド、16…固定電極、17…可動電極、18…溝、19…埋め込み部、20…撓み方向、21…ばね梁、22…穴の深さ、23…穴の幅、24…制御LSI、25…金ワイヤ、26…リードフレーム、27…モールド樹脂、28…接着層、29…穴、30…配線パターン、31…エッチングホール、32…空洞基板、33…空洞部、34…金属層、35…ポリシリコン材料、100…電子装置、100A…加速度センサ、100B…角速度センサ。
Claims (7)
- キャップ基板と、ベース基板と、前記キャップ基板と前記ベース基板との間に形成されたキャビティ空間と、前記キャビティ空間の内部に配置され電子装置の機能を実現する機能部品と、前記キャップ基板に設けられ前記機能部品の電気信号を外部に引き出す貫通電極と、を備えた電子装置において、
前記キャビティ空間の内部で、前記キャップ基板と前記ベース基板との間に設けられ、前記キャップ基板の撓みを抑制する変形抑制部を備え、
前記変形抑制部は、前記機能部品よりも前記貫通電極に近接させて、前記貫通電極とキャップ基板の最大撓み発生部との間に配置されることを特徴とする電子装置。 - 請求項1に記載の電子装置において、
前記変形抑制部は、前記貫通電極の中心と前記最大撓み発生部とを結ぶ直線上に配置されることを特徴とする電子装置。 - 請求項2に記載の電子装置において、
前記変形抑制部は、前記直線上において、前記貫通電極と変形抑制部4a,4bとの中心間距離が、前記変形抑制部の中心と前記最大撓み発生部との間隔寸法よりも小さくなるように配置されることを特徴とする電子装置。 - 請求項3に記載の電子装置において、
前記変形抑制部は、矩形又は円形であることを特徴とする電子装置。 - 請求項3に記載の電子装置において、
前記変形抑制部は、1つの前記貫通電極に対して、複数個が形成されていることを特徴とする電子装置。 - 請求項3に記載の電子装置において、
複数個の貫通電極に対して、連続した1つの前記変形抑制部が形成されていることを特徴とする電子装置。 - 請求項1に記載の電子装置を制御LSIとともにセラミックス材料または樹脂材料からなる一つのパッケージ内に配置したことを特徴とする電子装置搭載機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017077999A JP2018179695A (ja) | 2017-04-11 | 2017-04-11 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017077999A JP2018179695A (ja) | 2017-04-11 | 2017-04-11 | 電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018179695A true JP2018179695A (ja) | 2018-11-15 |
Family
ID=64275007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017077999A Pending JP2018179695A (ja) | 2017-04-11 | 2017-04-11 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018179695A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023171025A1 (ja) * | 2022-03-11 | 2023-09-14 | 株式会社村田製作所 | 共振装置及び共振装置の製造方法 |
-
2017
- 2017-04-11 JP JP2017077999A patent/JP2018179695A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023171025A1 (ja) * | 2022-03-11 | 2023-09-14 | 株式会社村田製作所 | 共振装置及び共振装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5070778B2 (ja) | 力学量センサ | |
JP4609558B2 (ja) | 角速度センサ | |
JP2012225920A (ja) | マイクロ−電子機械システム(mems)デバイス | |
JP2008046078A (ja) | 微小電気機械システム素子およびその製造方法 | |
JP5105968B2 (ja) | 角速度検出装置 | |
KR101068341B1 (ko) | 용량형 역학량 센서 | |
CN108027388B (zh) | 物理量传感器 | |
JP2015011002A (ja) | 複合センサ | |
JP6512006B2 (ja) | センサ装置 | |
JP2018179695A (ja) | 電子装置 | |
JP6627663B2 (ja) | 物理量センサ | |
JP2007192587A (ja) | 力学量センサ用配線基板、力学量センサ用配線基板の製造方法および力学量センサ | |
JP4784671B2 (ja) | 振動型角速度センサ | |
KR20040097952A (ko) | 커패시턴스형 동적량 센서 | |
JP2012024897A (ja) | Memsデバイス | |
WO2016121453A1 (ja) | 半導体センサ装置 | |
JP2006234463A (ja) | 慣性センサ | |
JP4466283B2 (ja) | ジャイロセンサ | |
JP2001349731A (ja) | マイクロマシンデバイスおよび角加速度センサおよび加速度センサ | |
US20240092630A1 (en) | Capacitive sensor | |
US20220155072A1 (en) | Physical quantity sensor | |
JP4611005B2 (ja) | センサ素子 | |
JP5167848B2 (ja) | 支持基板及びそれを用いた静電容量型力学量検出センサの製造方法 | |
US20240053377A1 (en) | Acceleration sensor | |
JP5481545B2 (ja) | 角速度検出装置 |