JP2018152637A - Δς変調器 - Google Patents

Abstract

【課題】ポップノイズの発生を抑制できるΔΣ変調器を提供する。
【解決手段】ΔΣ変調器１０は、オーディオ信号とフィードバック信号とを加算する加算部２０と、加算部２０が加算した信号を量子化する量子化部３０と、加算部２０が加算した信号から量子化部３０が量子化した信号を減算することで量子化誤差を算出する減算部４０と、量子化誤差を蓄積し、蓄積された信号をフィードバック信号として加算部２０に出力するフィルター部５０と、オーディオ信号の無信号状態を検出する無信号検出部６０と、無信号検出部６０が無信号状態を検出した場合に、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくするゲイン調整部と、を備える。
【選択図】図５

Description

本開示は、オーディオ信号出力装置に用いられるΔΣ変調器に関する。

近年、ΔΣ変調器を用いたオーディオ信号出力装置が開発されている。ΔΣ変調器は、オーバーサンプリングされたオーディオ信号をより小さい量子化数で再量子化し、再量子化の際に発生する量子化ノイズを高周波帯域へ追い出すことで、例えば可聴帯域である２０ｋＨｚ以下において量子化ノイズを小さくしている。

ところで、ΔΣ変調器を用いたオーディオ信号出力装置は、オーディオ信号が無音状態であってもΔΣ変調器の変調による残留ノイズが発生する。従来、ΔΣ変調器の出力に対して、ミュート回路によりミュート処理を行うことで、残留ノイズを抑制している（例えば、特許文献１）。

国際公開第２００６−１３２２０２号

しかしながら、従来のΔΣ変調器では、残留ノイズを抑制する際に、ΔΣ変調器の出力に対して急峻なミュート処理が行われるため、ポップノイズが発生してしまう。

そこで、本開示は、ポップノイズの発生を抑制できるΔΣ変調器を提供する。

本開示におけるΔΣ変調器は、オーディオ信号とフィードバック信号とを加算する加算部と、前記加算部が加算した信号を量子化する量子化部と、前記加算部が加算した信号から前記量子化部が量子化した信号を減算することで量子化誤差を算出する減算部と、前記量子化誤差を蓄積し、蓄積された信号を前記フィードバック信号として前記加算部に出力するフィルター部と、前記オーディオ信号の無信号状態を検出する無信号検出部と、前記無信号検出部が前記無信号状態を検出した場合に、前記フィルター部の出力レベルを所定の時間毎に０に向けて小さくするゲイン調整部と、を備える。

本開示におけるΔΣ変調器は、ポップノイズの発生を抑制できる。

図１は、比較例に係るオーディオ信号出力装置の一例を示す構成図である。 図２は、比較例に係るΔΣ変調器に入力される入力信号の波形の一例を示す図である。 図３は、比較例に係るΔΣ変調器から出力される出力信号の波形の一例を示す図である。 図４は、比較例に係るセレクタ回路から出力される出力信号の波形の一例を示す図である。 図５は、実施の形態１に係るオーディオ信号出力装置の一例を示す構成図である。 図６は、実施の形態１に係るオーディオ信号出力装置の他の一例を示す構成図である。 図７は、実施の形態１に係る無信号検出部の動作の一例を示すフローチャートである。 図８は、実施の形態１に係るゲイン調整指示部及びゲイン調整部の動作の一例を示すフローチャートである。 図９は、実施の形態１に係るΔΣ変調器から出力される出力信号の波形の一例を示す図である。 図１０は、実施の形態２に係るオーディオ信号出力装置の一例を示す構成図である。 図１１は、実施の形態２に係るゲイン調整指示部及びゲイン調整部の動作の一例を示すフローチャートである。 図１２は、実施の形態３に係るオーディオ信号出力装置の一例を示す構成図である。 図１３は、実施の形態３に係るゲイン調整指示部及びゲイン調整部の動作の一例を示すフローチャートである。

（本開示の基礎となった知見）
図１は、比較例に係るオーディオ信号出力装置１ａの一例を示す構成図である。なお、図１には、オーディオ信号出力装置１ａの他にスピーカ１２０が示されている。

オーディオ信号出力装置１ａは、例えば、Ｄ級アンプであり、オーディオ信号として、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＢＤ（Ｂｌｕ−ｒａｙ（登録商標） Ｄｉｓｃ）又はＨＤＤ（Ｈａｒｄ Ｄｉｓｃ Ｄｒｉｖｅ）等の記録媒体等の例えばＰＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ）フォーマットの信号（ＰＣＭ信号）が入力される。そして、オーディオ信号出力装置１ａは、入力されたオーディオ信号に対して、オーバーサンプリング、ΔΣ変調、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）及びアナログオーディオ信号への復調を行い、スピーカ１２０へ出力する。スピーカ１２０は、オーディオ信号出力装置１ａから出力されるアナログオーディオ信号の電力を音響エネルギーに変換する。オーディオ信号出力装置１ａは、ΔΣ変調器１０ａ、オーバーサンプラ９０、セレクタ回路２００、パルス幅変調器１００及びＦＥＴブリッジ１１０を備える。

オーバーサンプラ９０は、入力されたオーディオ信号のサンプリング周波数をより高い周波数（例えば８倍〜３２倍等）に変換し（つまり、オーバーサンプリングを行い）、信号から折り返し成分を除去する。オーバーサンプラ９０から出力された信号を入力信号ｕ（ｋ）とする。ｋはデジタル信号上の離散時間を表す。

ΔΣ変調器１０ａは、加算部２０、量子化部３０、減算部４０、フィルター部５０を備える。また、ΔΣ変調器１０ａは、無信号検出部６０ａを備える。

加算部２０は、オーディオ信号（入力信号ｕ（ｋ））とフィードバック信号（フィルター部５０から出力される信号）とを加算する。

量子化部３０は、加算部２０が加算した信号を量子化する。具体的には、量子化部３０は、量子化数が例えば１６〜２４ビットの入力信号ｕ（ｋ）をより小さい量子化数（例えばＰＷＭ信号に対応する６ビット等の量子化数）で再量子化し、出力信号ｙ（ｋ）を出力する。なお、加算部２０が加算した信号とは、オーディオ信号とフィードバック信号とが加算されることで得られる信号のことである。

減算部４０は、加算部２０が加算した信号から量子化部３０が量子化した信号を減算することで、再量子化に伴い量子化レベル幅が大きくなることによる量子化誤差Ｎ_ｑを算出する。なお、量子化部３０が量子化した信号とは、加算部２０が加算した信号が量子化されることで得られる信号のことである。

フィルター部５０は、量子化誤差Ｎ_ｑを蓄積し、蓄積された信号をフィードバック信号として加算部２０に出力する。このとき、量子化部３０に入力されるフィードバック信号によって、フィルター部５０に蓄積された量子化誤差が０となるようにフィードバックが働いている。結果的に量子化誤差Ｎ_ｑに対する期待値は０となり、ΔΣ変調器１０ａは入力信号ｕ（ｋ）と等しくなる。なお、フィルター部５０は、遅延素子５１ａ〜５１ｎ、乗算部５２ａ〜５２ｎ、５３ａ〜５３ｎ、加算部５４、５５ａ〜５５ｎ、５６ａ〜５６ｎを備え、量子化誤差Ｎ_ｑに対する伝達関数Ｈｑ（ｚ）は次式１で表すことができる。

遅延素子５１ａ〜５１ｎは式１におけるｚ^−１〜ｚ^−ｎに対応し、乗算部５２ａ〜５２ｎは式１における所定の係数（フィルタ係数）ａ_１〜ａ_ｎに対応し、乗算部５３ａ〜５３ｎは式１における所定の係数（フィルタ係数）ｂ_１〜ｂ_ｎに対応している。

以上により、ΔΣ変調器１０ａの入出力特性は次式２で表すことができる。

伝達関数Ｈ_ｑ（ｚ）はハイパスフィルターの特性を有しており、量子化部３０で発生する量子化誤差Ｎ_ｑは高周波帯域側へシフトされ、信号帯域（例えば可聴帯域）での量子化誤差を低減することができる。ΔΣ変調のこの性質はノイズシェーピングと呼ばれ、信号帯域での量子化誤差を減少させることができ精度の良い演算が可能となる。なお、フィルター部５０における遅延素子及び乗算部の段数（言い換えると、伝達関数における次数）を調整したり、所定の係数ａ_１〜ａ_ｎ、ｂ_１〜ｂ_ｎを調整したりすることで、低周波帯域の量子化ノイズ特性及び高周波帯域の量子化ノイズ特性を調整することができる。

無信号検出部６０ａは、オーディオ信号（入力信号ｕ（ｋ））の無信号状態を検出する。無信号状態とは、例えば、オーディオ信号の再生が終了した状態、又は、再生中のオーディオ信号が無音期間になっている状態等のことである。無信号検出部６０ａは、入力信号ｕ（ｋ）の無信号状態を検出した場合、入力信号ｕ（ｋ）が無信号状態であることを示す信号をセレクタ回路２００に出力する。また、無信号検出部６０ａは、入力信号ｕ（ｋ）の無信号状態を検出しない場合、入力信号ｕ（ｋ）が無信号状態でないことを示す信号をセレクタ回路２００に出力する。

セレクタ回路２００は、パルス幅変調器１００に出力する信号として、ΔΣ変調器１０ａから出力された信号と、ゼロレベルの信号とを切り替える。セレクタ回路２００は、入力信号ｕ（ｋ）が無信号状態でないことを示す信号を受けた場合、ΔΣ変調器１０ａから出力された信号をパルス幅変調器１００に出力する。また、セレクタ回路２００は、入力信号ｕ（ｋ）が無信号状態であることを示す信号を受けた場合、ゼロレベルの信号をパルス幅変調器１００に出力する。

パルス幅変調器１００は、パルス幅変調を行う。具体的には、パルス幅変調器１００は、入力される信号を、当該信号の振幅レベルの階調をパルスの幅で表現する２値の信号（ＰＷＭ信号）に変換する。

ＦＥＴブリッジ１１０は、デジタルオーディオ信号をアナログオーディオ信号へ復調する。ＦＥＴブリッジ１１０は、例えば、ＦＥＴドライバ、プッシュプル回路及びローパスフィルタ等を備える。プッシュプル回路は、２つのスイッチングトランジスタを備える増幅回路であり、例えばハーフブリッジ回路である。ＦＥＴドライバは、プッシュプル回路が備える２つのスイッチングトランジスタの一方にＰＷＭ信号を出力し、他方にＰＷＭ信号の反転信号を出力する。ローパスフィルタは、例えば、インダクタ及びコンデンサで構成され、プッシュプル回路で増幅されたＰＷＭ信号からパルス幅変調による高域キャリア信号を濾過しアナログオーディオ信号に復調する。これにより、ＰＷＭ信号は増幅されアナログオーディオ信号に復調される。

ここで、ΔΣ変調器１０ａに入力される信号及びΔΣ変調器１０ａから出力される信号の波形について、図２及び図３を用いて説明する。

図２は、比較例に係るΔΣ変調器１０ａ（加算部２０）に入力される入力信号の波形の一例を示す図である。図３は、比較例に係るΔΣ変調器１０ａ（量子化部３０）から出力される出力信号の波形の一例を示す図である。

例えばオーディオ信号の再生が終了した状態、又は、再生中のオーディオ信号が無音期間になっている状態になり、入力信号ｕ（ｋ）は無信号状態になっているとする。入力信号ｕ（ｋ）は、例えば１６〜２４ビットの量子化数で量子化されているため、図２に示されるように、無信号状態の入力信号ｕ（ｋ）の信号レベルは、ほぼ０となっている。一方、出力信号ｙ（ｋ）は、ΔΣ変調器１０ａのノイズシェーピング特性により、高周波帯域側に量子化誤差が発生することで、残留ノイズが発生している。

そこで、無信号検出部６０ａが入力信号ｕ（ｋ）の無信号状態を検出した場合、セレクタ回路２００は、残留ノイズが発生しているΔΣ変調器１０ａから出力される信号でなく、ゼロレベルの信号をパルス幅変調器１００に出力する。

図４は、比較例に係るセレクタ回路２００から出力される出力信号の波形の一例を示す図である。図４に示されるように、無信号検出部６０ａが入力信号ｕ（ｋ）の無信号状態を検出した場合、セレクタ回路２００は、ゼロレベルの信号を出力するため、残留ノイズが抑制されることがわかる。しかし、ΔΣ変調器１０ａの出力に対して、急峻なミュート処理が行われるため、セレクタ回路２００の出力がゼロレベルの信号に切り替えられた際に、ポップノイズが発生してしまう。

そこで、以下の実施の形態では、ポップノイズの発生を抑制できるΔΣ変調器について説明する。

以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。

なお、発明者らは、当業者が本開示を十分に理解するために添付図面及び以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。

（実施の形態１）
以下、図５から図９を用いて、実施の形態１を説明する。

図５は、実施の形態１に係るオーディオ信号出力装置１の一例を示す構成図である。なお、図１には、オーディオ信号出力装置１の他にスピーカ１２０が示されている。

オーディオ信号出力装置１は、例えば、Ｄ級アンプであり、比較例に係るオーディオ信号出力装置１ａと同じように、オーディオ信号として、例えばＰＣＭ信号が入力され、入力されたオーディオ信号に対して、オーバーサンプリング、ΔΣ変調、パルス幅変調及びアナログオーディオ信号への復調を行い、スピーカ１２０へ出力する。オーディオ信号出力装置１は、ΔΣ変調器１０、オーバーサンプラ９０、パルス幅変調器１００及びＦＥＴブリッジ１１０を備える。オーバーサンプラ９０、パルス幅変調器１００及びＦＥＴブリッジ１１０については、比較例に係るものと同じであるため説明を省略する。

ΔΣ変調器１０は、加算部２０、量子化部３０、減算部４０及びフィルター部５０を備える。加算部２０、量子化部３０、減算部４０及びフィルター部５０は、比較例に係るものと同じであるため説明を省略する。また、ΔΣ変調器１０は、無信号検出部６０、ゲイン調整指示部７０及び乗算部８０を備える。

無信号検出部６０は、オーディオ信号（入力信号ｕ（ｋ））の無信号状態を検出する。無信号状態とは、例えば、オーディオ信号の再生が終了した状態、又は、再生中のオーディオ信号が無音期間になっている状態等のことである。無信号検出部６０は、入力信号ｕ（ｋ）の無信号状態を検出した場合、入力信号ｕ（ｋ）が無信号状態であることを示す信号をゲイン調整指示部７０に出力する。また、無信号検出部６０は、入力信号ｕ（ｋ）の無信号状態を検出しない場合、入力信号ｕ（ｋ）が無信号状態でないことを示す信号をゲイン調整指示部７０に出力する。無信号検出部６０の動作については、後述する図７で詳細に説明する。

ゲイン調整指示部７０は、無信号検出部６０が無信号状態を検出した場合に、入力信号ｕ（ｋ）が無信号状態であることを示す信号を無信号検出部６０から受け、ゲイン調整部に、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする処理を行わせる指示を出力する。本実施の形態では、ゲイン調整部は乗算部８０である。ゲイン調整指示部７０の動作については、後述する図８で詳細に説明する。

乗算部８０は、減算部４０とフィルター部５０との間、又は、フィルター部５０と加算部２０との間に設けられ、入力される信号に所定の係数Ｇを乗じる演算器である。乗算部８０は、図５に示されるように、例えばフィルター部５０と加算部２０との間に設けられる。乗算部８０は、ゲイン調整指示部７０からの指示に応じて、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする処理を行う。具体的には、所定の係数Ｇが０又は所定値以下になるまで、所定の時間毎に所定の係数Ｇに０より大きく１より小さい値のうちの任意の値を乗じていくことで、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする処理を行う。乗算部８０（ゲイン調整部）の動作については、後述する図８で詳細に説明する。

なお、乗算部８０は、図６に示されるように、減算部４０とフィルター部５０との間に設けられてもよい。図６は、実施の形態１に係るオーディオ信号出力装置１の他の一例を示す構成図である。乗算部８０は、図５に示されるように、フィルター部５０と加算部２０との間（フィルター部５０の出力側）に設けられ、フィルター部５０から出力される信号のレベルを調整してもよいし、図６に示されるように、減算部４０とフィルター部５０との間（フィルター部５０の入力側）に設けられ、フィルター部５０に入力される信号のレベルを調整してもよい。ΔΣ変調器１０は、フィルター部５０を通過するフィードバック回路から構成され、フィルター部５０から出力される信号は、加算部２０を通過し、再度フィルター部５０に入力されることになる。したがって、乗算部８０は、減算部４０とフィルター部５０との間に設けられてもよく、フィルター部５０と加算部２０との間に設けられてもよく、フィルター部５０から出力される信号のレベル及びフィルター部５０に入力される信号のレベルを共にフィルター部５０の出力レベルと呼んでいる。

次に、無信号検出部６０の動作について、図７を用いて説明する。

図７は、実施の形態１に係る無信号検出部６０の動作の一例を示すフローチャートである。

まず、無信号検出部６０は、入力信号ｕ（ｋ）が無信号であるか否かを判定する（ステップＳ１１）。無信号検出部６０は、入力信号ｕ（ｋ）の信号レベルを監視しており、信号レベルが規定値以下になったか否かにより、入力信号ｕ（ｋ）が無信号であるか否かを判定する。なお、例えば入力されるオーディオ信号がデジタル音源の場合は規定値を０としてもよいが、アナログ信号の場合は、信号ノイズも加味した規定値を設定する。

無信号検出部６０は、入力信号ｕ（ｋ）が無信号であると判定した場合（ステップＳ１１でＹｅｓ）、カウンタをカウントアップし（ステップＳ１２）、規定時間（例えば１００ｕｓ〜１ｍｓ等）のＷａｉｔ処理後に（ステップＳ１３）、カウンタのカウンタ値が規定値以上であるか否かを判定する（ステップＳ１４）。無信号検出部６０は、カウンタ値が規定値以上でないと判定した場合（ステップＳ１４でＮｏ）、ステップＳ１１からステップＳ１４の処理を再度行う。つまり、無信号検出部６０は、規定時間毎に入力信号ｕ（ｋ）の信号レベルが０であるか否かを判定し、カウンタ値が規定値以上になるまで入力信号ｕ（ｋ）の信号レベルが無信号を維持しているか否かを判定する。言い換えると、無信号検出部６０は、規定値に対応する時間（例えば５ｍｓ等）の間、入力信号ｕ（ｋ）の信号レベルが無信号を維持しているか否かを判定する。

無信号検出部６０は、カウンタ値が規定値以上であると判定した場合（ステップＳ１４でＹｅｓ）、ゲイン調整指示部７０へのミュート指示を実行する（ステップＳ１５）。例えば、無信号検出部６０は、入力信号ｕ（ｋ）が無信号状態であることを示す信号をゲイン調整指示部７０に出力し、ゲイン調整指示部７０は、ミュート処理を実行する。

一方、無信号検出部６０は、入力信号ｕ（ｋ）が無信号でないと判定した場合（ステップＳ１１でＮｏ）、ゲイン調整指示部７０へのミュート指示を解除する（ステップＳ１６）。例えば、無信号検出部６０は、入力信号ｕ（ｋ）が無信号状態でないことを示す信号をゲイン調整指示部７０に出力し、ゲイン調整指示部７０は、ミュート解除処理を実行する。

そして、無信号検出部６０は、カウンタをリセットする。例えば、無信号検出部６０は、入力信号ｕ（ｋ）が無信号になった後カウンタ値が規定値以上になる前に、入力信号ｕ（ｋ）が無信号ではなくなった場合、カウントアップしたカウンタをリセットする（ステップＳ１７）。これにより、無信号検出部６０は、再度、入力信号ｕ（ｋ）が無信号になったときに、規定値に対応する時間の間、入力信号ｕ（ｋ）の信号レベルが無信号を維持しているか否かを判定することができる。なお、無信号検出部６０は、ゲイン調整指示部７０へのミュート指示を実行した後も、入力信号ｕ（ｋ）を監視しており、入力信号ｕ（ｋ）が無信号になった場合には、ゲイン調整指示部７０へのミュート指示を解除する。

次に、ゲイン調整指示部７０及びゲイン調整部（乗算部８０）の動作について、図８を用いて説明する。

図８は、実施の形態１に係るゲイン調整指示部７０及びゲイン調整部（乗算部８０）の動作の一例を示すフローチャートである。

まず、ゲイン調整指示部７０は、無信号検出部６０からミュート指示（入力信号ｕ（ｋ）が無信号状態であることを示す信号）を受けたか否かを判定する（ステップＳ２１）。

ゲイン調整指示部７０は、無信号検出部６０からミュート指示を受けたと判定した場合（ステップＳ２１でＹｅｓ）、入力される信号に所定の係数Ｇを乗じる乗算部８０に対して、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくするように指示する。これにより、乗算部８０は、所定の係数Ｇをα（０＜α＜１）倍する（ステップＳ２２）。なお、αは、０より大きく１より小さい値のうちの任意の値であり、例えば、０．９等である。

そして、乗算部８０は、所定の時間（例えば１００ｕｓ〜１ｍｓ等）のＷａｉｔ処理（ステップＳ２３）後に、所定の係数Ｇが０又は規定値以下であるか否かを判定する（ステップＳ２４）。乗算部８０は、所定の係数Ｇが０又は規定値以下でないと判定した場合（ステップＳ２４でＮｏ）、ステップＳ２２からステップＳ２４の処理を再度行う。つまり、乗算部８０（ゲイン調整部）は、所定の係数Ｇが０又は規定値以下になるまで、所定の時間毎に所定の係数Ｇに０より大きく１より小さい値のうちの任意の値αを乗じていくことで、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする。

例えば、乗算部８０（ゲイン調整部）は、所定の時間毎に所定の係数Ｇに任意の値αとして互いに同じ値を乗じていく。乗算部８０は、所定の時間毎に互いに同じ値０．９を所定の係数Ｇに乗じていく場合、所定の係数Ｇはαが乗じられる前の値に対して所定の時間毎に０．９倍、０．８１倍、０．７２９倍、・・・と対数的に緩やかに小さくなっていく。したがって、フィルター部５０の出力レベルは、所定の係数Ｇが小さくなっていくにつれて徐々に小さくなっていく。なお、所定の係数Ｇが規定値以下になるとは、例えば、所定の係数Ｇが１ＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）以下の値になることである。また、所定の係数Ｇが０になるとは、例えば、所定の係数Ｇが固定小数点数で表されるときに、α倍された値が切り捨てられて０になることである。なお、所定の係数Ｇは所定の時間毎に０．９倍、０．８倍、０．７倍、・・・と線形的に緩やかに小さくなるように実装してもよい。

一方、ゲイン調整指示部７０は、無信号検出部６０からミュート指示を受けていないと判定した場合（ステップＳ２１でＮｏ）、乗算部８０に対して、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする指示を解除する。所定の係数Ｇが初期値よりも小さくさせられているときには、ΔΣ変調器１０のノイズシェーピングの機能が損なわれており、オーディオ信号が無信号状態でない場合、所定の係数Ｇを１（初期値）にする必要があるためである。したがって、乗算部８０（ゲイン調整部）は、無信号検出部６０が無信号状態を検出しない場合、所定の係数Ｇを１にする（ステップＳ２５）。

このようにして、フィルター部５０の出力レベルは、徐々に小さくなっていく。このときのΔΣ変調器１０から出力される信号の波形について、図９を用いて説明する。

図９は、実施の形態１に係るΔΣ変調器１０（量子化部３０）から出力される出力信号ｙ（ｋ）の波形の一例を示す図である。

図４に示されるように、比較例に係るΔΣ変調器１０ａから出力される出力信号ｙ（ｋ）は、セレクタ回路２００によって急峻なミュート処理が行われる。これに対して、実施の形態１では、フィルター部５０の出力レベルが徐々に小さくなっていくため、図９に示されるように、ΔΣ変調器１０から出力される出力信号ｙ（ｋ）に発生する残留ノイズが徐々に小さくなっていく。

［効果等］
以上のように、本実施の形態において、ΔΣ変調器１０は、オーディオ信号とフィードバック信号とを加算する加算部２０と、加算部２０が加算した信号を量子化する量子化部３０と、加算部２０が加算した信号から量子化部３０が量子化した信号を減算することで量子化誤差を算出する減算部４０と、量子化誤差を蓄積し、蓄積された信号をフィードバック信号として加算部２０に出力するフィルター部５０と、を備える。また、ΔΣ変調器１０は、オーディオ信号の無信号状態を検出する無信号検出部６０と、無信号検出部６０が無信号状態を検出した場合に、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくするゲイン調整部と、を備える。

これにより、ΔΣ変調器１０は、オーディオ信号が無信号状態の場合に、フィルター部５０の出力レベルを所定の時間（例えば１００ｕｓ〜１ｍｓ等）毎に徐々に０に向けて小さくする。したがって、オーディオ信号が無信号状態になった際に、ΔΣ変調器１０から出力される出力信号ｙ（ｋ）に発生する残留ノイズに対して急峻なミュート処理がされず、徐々に小さくされるため、ポップノイズの発生を抑制できる。

また、本実施の形態において、ゲイン調整部は、減算部４０とフィルター部５０との間、又は、フィルター部５０と加算部２０との間に設けられ、入力される信号に所定の係数Ｇを乗じる乗算部８０である。ゲイン調整部（乗算部８０）は、所定の係数Ｇが０又は規定値以下になるまで、所定の時間毎に所定の係数Ｇに０より大きく１より小さい値のうちの任意の値αを乗じていくことで、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする。

これにより、ゲイン調整部として、入力される信号に所定の係数Ｇを乗じる乗算部８０は、オーディオ信号が無信号状態の場合に、所定の係数Ｇを徐々に小さくする。したがって、乗算部８０は、小さくなっていく所定の係数Ｇをフィルター部５０の出力に乗じることで、フィルター部５０の出力レベルを所定の時間毎に徐々に０に向けて小さくすることができる。

また、本実施の形態において、ゲイン調整部（乗算部８０）は、所定の時間毎に所定の係数Ｇに任意の値αとして互いに同じ値を乗じていく。

例えば、人は、対数的に緩やかに小さくなっていく音を線形的に小さくなっていくように感じる。したがって、所定の係数Ｇに所定の時間毎に同じ値が乗じられることで、所定の係数Ｇは対数的に小さくなっていき、人は、残留ノイズの大きさが線形的に小さくなっていくように感じることができる。

また、本実施の形態において、ゲイン調整部（乗算部８０）は、無信号検出部６０が無信号状態を検出しない場合、所定の係数Ｇを１にする。

これにより、オーディオ信号が無信号状態でない場合には、乗算部８０は、フィルター部５０の出力レベルに影響を与えないため、ΔΣ変調器１０は、ノイズシェーパとしての機能を発揮することができる。

（実施の形態２）
次に、図１０及び図１１を用いて、実施の形態２を説明する。

図１０は、実施の形態２に係るオーディオ信号出力装置２の一例を示す構成図である。なお、図１０には、オーディオ信号出力装置２の他にスピーカ１２０が示されている。

オーディオ信号出力装置２は、例えば、Ｄ級アンプであり、実施の形態１に係るオーディオ信号出力装置１と同じように、オーディオ信号として、例えばＰＣＭ信号が入力され、入力されたオーディオ信号に対して、オーバーサンプリング、ΔΣ変調、パルス幅変調及びアナログオーディオ信号への復調を行い、スピーカ１２０へ出力する。オーディオ信号出力装置２は、ΔΣ変調器１１、オーバーサンプラ９０、パルス幅変調器１００及びＦＥＴブリッジ１１０を備える。オーバーサンプラ９０、パルス幅変調器１００及びＦＥＴブリッジ１１０については、実施の形態１におけるものと同じであるため説明を省略する。

ΔΣ変調器１１は、加算部２０、量子化部３０、減算部４０及びフィルター部５０を備える。加算部２０、量子化部３０及び減算部４０は、実施の形態１におけるものと同じであるため説明を省略する。また、ΔΣ変調器１０は、無信号検出部６０及びゲイン調整指示部７１を備える。無信号検出部６０は、実施の形態１におけるものと同じであるため説明を省略する。

フィルター部５０は、実施の形態１におけるものと同じ構成を有するが、乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎがゲイン調整指示部７１から指示を受け付ける点が実施の形態１におけるものと異なる。その他の点は、実施の形態１におけるものと同じであるため、説明を省略する。

ゲイン調整指示部７１は、無信号検出部６０が無信号状態を検出した場合に、入力信号ｕ（ｋ）が無信号状態であることを示す信号を無信号検出部６０から受け、ゲイン調整部に、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする処理を行わせる指示を出力する。本実施の形態では、ゲイン調整部は乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎである。ゲイン調整指示部７１の動作については、後述する図１１で詳細に説明する。

乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎは、フィルター部５０を構成し、入力される信号に所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎを乗じる演算器である。乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎは、ゲイン調整指示部７１からの指示に応じて、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする処理を行う。具体的には、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎが０又は所定値以下になるまで、所定の時間毎に所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎに０より大きく１より小さい値のうちの任意の値を乗じていくことで、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする処理を行う。乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎ（ゲイン調整部）の動作については、図１１で詳細に説明する。

図１１は、実施の形態２に係るゲイン調整指示部７１及びゲイン調整部（乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎ）の動作の一例を示すフローチャートである。

まず、ゲイン調整指示部７１は、無信号検出部６０からミュート指示（入力信号ｕ（ｋ）が無信号状態であることを示す信号）を受けたか否かを判定する（ステップＳ３１）。

ゲイン調整指示部７１は、無信号検出部６０からミュート指示を受けたと判定した場合（ステップＳ３１でＹｅｓ）、入力される信号に所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎを乗じる乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎに対して、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくするように指示する。これにより、乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎは、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎをα（０＜α＜１）倍する（ステップＳ３２）。なお、αは、０より大きく１より小さい値のうちの任意の値であり、例えば、０．９等である。

そして、乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎは、所定の時間（例えば１００ｕｓ〜１ｍｓ等）のＷａｉｔ処理（ステップＳ３３）後に、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎが０又は規定値以下であるか否かを判定する（ステップＳ３４）。乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎは、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎが０又は規定値以下でないと判定した場合（ステップＳ３４でＮｏ）、ステップＳ３２からステップＳ３４の処理を再度行う。つまり、乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎ（ゲイン調整部）は、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎが０又は規定値以下になるまで、所定の時間毎に所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎに０より大きく１より小さい値のうちの任意の値αを乗じていくことで、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする。

例えば、乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎ（ゲイン調整部）は、所定の時間毎に所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎに任意の値αとして互いに同じ値を乗じていく。乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎは、所定の時間毎に互いに同じ値０．９を所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎに乗じていく場合、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎはαが乗じられる前の値に対して所定の時間毎に０．９倍、０．８１倍、０．７２９倍、・・・と対数的に緩やかに小さくなっていく。したがって、フィルター部５０の出力レベルは、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎが小さくなっていくにつれて徐々に小さくなっていく。なお、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎが規定値以下になるとは、例えば、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎが１ＬＳＢ以下の値になることである。また、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎが０になるとは、例えば、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎが固定小数点数で表されるときに、α倍された値が切り捨てられて０になることである。なお、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎは所定の時間毎に０．９倍、０．８倍、０．７倍、・・・と線形的に緩やかに小さくなるように実装してもよい。

一方、ゲイン調整指示部７１は、無信号検出部６０からミュート指示を受けていないと判定した場合（ステップＳ３１でＮｏ）、乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎに対して、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする指示を解除する。所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎが初期値よりも小さくさせられているときには、ΔΣ変調器１１のノイズシェーパとしての機能が損なわれており、オーディオ信号が無信号状態でない場合、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎを元に戻す必要があるためである。したがって、乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎ（ゲイン調整部）は、無信号検出部６０が無信号状態を検出しない場合、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎを元の状態（任意の値αを乗じ始める前の値）に戻す（ステップＳ３５）。

このようにして、フィルター部５０の出力レベルは、徐々に小さくなっていく。

以上のように、本実施の形態において、ゲイン調整部は、フィルター部５０を構成し、入力される信号に所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎを乗じる乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎである。ゲイン調整部（乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎ）は、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎが０又は規定値以下になるまで、所定の時間毎に所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎに０より大きく１より小さい値のうちの任意の値αを乗じていくことで、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする。

これにより、ゲイン調整部として、フィルター部５０を構成し、入力される信号に所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎを乗じる乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎは、オーディオ信号が無信号状態の場合に、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎを徐々に小さくする。したがって、乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎは、小さくなっていく所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎを、フィルター部５０を通過する信号に乗じることで、フィルター部５０の出力レベルを所定の時間毎に徐々に０に向けて小さくすることができる。

また、本実施の形態において、ゲイン調整部（乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎ）は、所定の時間毎に所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎに任意の値αとして互いに同じ値を乗じていく。

これにより、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎに所定の時間毎に同じ値が乗じられることで、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎは対数的に小さくなっていき、人は、残留ノイズの大きさが線形的に小さくなっていくように感じることができる。

また、本実施の形態において、ゲイン調整部（乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎ）は、無信号検出部６０が無信号状態を検出しない場合、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎを、任意の値αを乗じ始める前の値に戻す。

これにより、オーディオ信号が無信号状態でない場合には、乗算部５２ａ〜５２ｎ及び５３ａ〜５３ｎは、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎを、低周波帯域の量子化ノイズ特性及び高周波帯域の量子化ノイズ特性を調整するための値に戻すため、ΔΣ変調器１０は、ノイズシェーパとしての機能を発揮することができる。

（実施の形態３）
次に、図１２及び図１３を用いて、実施の形態３を説明する。

図１２は、実施の形態３に係るオーディオ信号出力装置３の一例を示す構成図である。なお、図１２には、オーディオ信号出力装置３の他にスピーカ１２０が示されている。

オーディオ信号出力装置３は、例えば、Ｄ級アンプであり、実施の形態１に係るオーディオ信号出力装置１と同じように、オーディオ信号として、例えばＰＣＭ信号が入力され、入力されたオーディオ信号に対して、オーバーサンプリング、ΔΣ変調、パルス幅変調及びアナログオーディオ信号への復調を行い、スピーカ１２０へ出力する。オーディオ信号出力装置３は、ΔΣ変調器１２、オーバーサンプラ９０、パルス幅変調器１００及びＦＥＴブリッジ１１０を備える。オーバーサンプラ９０、パルス幅変調器１００及びＦＥＴブリッジ１１０については、実施の形態１におけるものと同じであるため説明を省略する。

ΔΣ変調器１２は、加算部２０、量子化部３０、減算部４０及びフィルター部５０を備える。加算部２０、量子化部３０及び減算部４０は、実施の形態１におけるものと同じであるため説明を省略する。また、ΔΣ変調器１２は、無信号検出部６０及びゲイン調整指示部７２を備える。無信号検出部６０は、実施の形態１におけるものと同じであるため説明を省略する。

フィルター部５０は、実施の形態１におけるものと同じ構成を有するが、遅延素子５１ａ〜５１ｎがゲイン調整指示部７２から指示を受け付ける点が実施の形態１におけるものと異なる。その他の点は、実施の形態１におけるものと同じであるため、説明を省略する。

ゲイン調整指示部７２は、無信号検出部６０が無信号状態を検出した場合に、入力信号ｕ（ｋ）が無信号状態であることを示す信号を無信号検出部６０から受け、ゲイン調整部に、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする処理を行わせる指示を出力する。本実施の形態では、ゲイン調整部は遅延素子５１ａ〜５１ｎである。ゲイン調整指示部７２の動作については、後述する図１３で詳細に説明する。

遅延素子５１ａ〜５１ｎは、フィルター部５０を構成し、入力される信号を遅延させる。遅延素子５１ａ〜５１ｎは、ゲイン調整指示部７２からの指示に応じて、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする処理を行う。具体的には、遅延素子５１ａ〜５１ｎに格納された信号が０又は所定値以下になるまで、所定の時間毎に遅延素子５１ａ〜５１ｎに格納された信号に０より大きく１より小さい値のうちの任意の値を乗じていくことで、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする処理を行う。遅延素子５１ａ〜５１ｎ（ゲイン調整部）の動作については、図１３で詳細に説明する。

図１３は、実施の形態３に係るゲイン調整指示部７２及びゲイン調整部（遅延素子５１ａ〜５１ｎ）の動作の一例を示すフローチャートである。

まず、ゲイン調整指示部７２は、無信号検出部６０からミュート指示（入力信号ｕ（ｋ）が無信号状態であることを示す信号）を受けたか否かを判定する（ステップＳ４１）。

ゲイン調整指示部７２は、無信号検出部６０からミュート指示を受けたと判定した場合（ステップＳ４１でＹｅｓ）、遅延素子５１ａ〜５１ｎに対して、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくするように指示する。これにより、遅延素子５１ａ〜５１ｎは、遅延素子５１ａ〜５１ｎに格納された信号（値）をα（０＜α＜１）倍する（ステップＳ４２）。なお、αは、０より大きく１より小さい値のうちの任意の値であり、例えば、０．９等である。

そして、遅延素子５１ａ〜５１ｎは、所定の時間（例えば１００ｕｓ〜１ｍｓ等）のＷａｉｔ処理（ステップＳ４３）後に、遅延素子５１ａ〜５１ｎに格納された値が０又は規定値以下であるか否かを判定する（ステップＳ４４）。遅延素子５１ａ〜５１ｎは、遅延素子５１ａ〜５１ｎに格納された値が０又は規定値以下でないと判定した場合（ステップＳ４４でＮｏ）、ステップＳ４２からステップＳ４４の処理を再度行う。つまり、遅延素子５１ａ〜５１ｎ（ゲイン調整部）は、遅延素子５１ａ〜５１ｎに格納された値が０又は規定値以下になるまで、所定の時間毎に遅延素子５１ａ〜５１ｎに格納された値に０より大きく１より小さい値のうちの任意の値αを乗じていくことで、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする。

例えば、遅延素子５１ａ〜５１ｎ（ゲイン調整部）は、所定の時間毎に遅延素子５１ａ〜５１ｎに格納された値に任意の値αとして互いに同じ値を乗じていく。遅延素子５１ａ〜５１ｎは、所定の時間毎に互いに同じ値０．９を遅延素子５１ａ〜５１ｎに格納された値に乗じていく場合、遅延素子５１ａ〜５１ｎに格納された値はαが乗じられる前の値に対して所定の時間毎に０．９倍、０．８１倍、０．７２９倍、・・・と対数的に緩やかに小さくなっていく。したがって、フィルター部５０の出力レベルは、遅延素子５１ａ〜５１ｎに格納された値が小さくなっていくにつれて徐々に小さくなっていく。なお、遅延素子５１ａ〜５１ｎに格納された値が規定値以下になるとは、例えば、遅延素子５１ａ〜５１ｎに格納された値が１ＬＳＢ以下の値になることである。また、遅延素子５１ａ〜５１ｎに格納された値が０になるとは、例えば、遅延素子５１ａ〜５１ｎに格納された値が固定小数点数で表されるときに、α倍された値が切り捨てられて０になることである。なお、遅延素子５１ａ〜５１ｎに格納された値は所定の時間毎に０．９倍、０．８倍、０．７倍、・・・と線形的に緩やかに小さくなるように実装してもよい。

このようにして、フィルター部５０の出力レベルは、徐々に小さくなっていく。

以上のように、本実施の形態において、ゲイン調整部は、フィルター部５０を構成し、入力される信号を遅延させる遅延素子５１ａ〜５１ｎである。ゲイン調整部（遅延素子５１ａ〜５１ｎ）は、遅延素子５１ａ〜５１ｎに格納された信号が０又は規定値以下になるまで、所定の時間毎に遅延素子５１ａ〜５１ｎに格納された信号に０より大きく１より小さい値のうちの任意の値αを乗じていくことで、フィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする。

これにより、ゲイン調整部として、フィルター部５０を構成し、入力される信号に所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎを乗じる遅延素子５１ａ〜５１ｎは、オーディオ信号が無信号状態の場合に、遅延素子５１ａ〜５１ｎに格納された信号を徐々に小さくする。したがって、遅延素子５１ａ〜５１ｎは、フィルター部５０を通過する際に遅延素子５１ａ〜５１ｎに格納される信号を小さくすることで、フィルター部５０の出力レベルを所定の時間毎に徐々に０に向けて小さくすることができる。

また、本実施の形態において、ゲイン調整部は、所定の時間毎に遅延素子５１ａ〜５１ｎに格納された信号に任意の値αとして互いに同じ値を乗じていく。

これにより、遅延素子５１ａ〜５１ｎに格納された信号に所定の時間毎に同じ値が乗じられることで、遅延素子５１ａ〜５１ｎに格納された信号は対数的に小さくなっていき、人は、残留ノイズの大きさが線形的に小さくなっていくように感じることができる。

（他の実施の形態）
以上のように、本出願において開示する技術の例示として、実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略等を行った実施の形態にも適応可能である。また、上記実施の形態で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。

例えば、上記実施の形態では、所定の係数Ｇ、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎ、並びに、遅延素子５１ａ〜５１ｎに格納された信号（値）に、所定の時間毎に互いに同じ値αが乗じられたが、これに限らない。例えば、所定の係数Ｇ、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎ、並びに、遅延素子５１ａ〜５１ｎに格納された信号（値）には、０より大きく１より小さい値であれば、所定の時間毎に互いに異なる値が乗じられてもよい。例えば、所定の係数Ｇ、所定の係数ａ_１〜ａ_ｎ及びｂ_１〜ｂ_ｎ、並びに、遅延素子５１ａ〜５１ｎに格納された信号（値）に、所定の時間毎に前回乗じた値よりも小さい値が乗じられていってもよい。これにより、これらの信号（値）を線形的に小さくしていくことができる。

また、例えば、上記実施の形態では、ΔΣ変調器は、ゲイン調整指示部を備えたが、備えていなくてもよい。例えば、無信号検出部６０は、入力信号ｕ（ｋ）が無信号状態であることを示す情報をゲイン調整部に出力し、ゲイン調整部は当該情報に基づいてフィルター部５０の出力レベルを所定の時間毎に０に向けて小さくする処理を行ってもよい。

また、例えば、上記実施の形態では、無信号検出部６０は、オーディオ信号（入力信号ｕ（ｋ））の信号レベルを監視することでオーディオ信号が無信号状態になったか否かを検出したが、これに限らない。例えば、無信号検出部６０は、外部から、オーディオ信号が無信号状態になっていることを示す情報を受けることで、オーディオ信号が無信号状態になったか否かを検出してもよい。

また、本開示は、ΔΣ変調器として実現できるだけでなく、ΔΣ変調器を構成する構成要素が行うステップ（処理）を含む方法として実現できる。

例えば、それらのステップは、コンピュータ（コンピュータシステム）によって実行されてもよい。そして、本開示は、それらの方法に含まれるステップを、コンピュータに実行させるためのプログラムとして実現できる。さらに、本開示は、そのプログラムを記録したＣＤ−ＲＯＭ等である非一時的なコンピュータ読み取り可能な記録媒体として実現できる。

例えば、本開示が、プログラム（ソフトウェア）で実現される場合には、コンピュータのＣＰＵ、メモリおよび入出力回路等のハードウェア資源を利用してプログラムが実行されることによって、各ステップが実行される。つまり、ＣＰＵがデータをメモリまたは入出力回路等から取得して演算したり、演算結果をメモリまたは入出力回路等に出力したりすることによって、各ステップが実行される。

また、上記実施の形態のΔΣ変調器に含まれる構成要素は、集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）であるＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）として実現されてもよい。

また、集積回路はＬＳＩに限られず、専用回路または汎用プロセッサで実現されてもよい。プログラム可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、または、ＬＳＩ内部の回路セルの接続および設定が再構成可能なリコンフィギュラブル・プロセッサが、利用されてもよい。

さらに、半導体技術の進歩または派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて、ΔΣ変調器に含まれる構成要素の集積回路化が行われてもよい。

以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面及び詳細な説明を提供した。

したがって、添付図面及び詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。

また、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。

本開示は、ポップノイズの抑制が要求されるΔΣ変調器に適用可能である。具体的には、音響機器、テレビ、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、携帯機器等の音を再生する装置に、本開示は適用可能である。

１〜３、１ａ オーディオ信号出力装置
１０〜１２、１０ａ ΔΣ変調器
２０ 加算部
３０ 量子化部
４０ 減算部
５０ フィルター部
５１ａ〜５１ｎ 遅延素子（ゲイン調整部）
５２ａ〜５２ｎ、５３ａ〜５３ｎ 乗算部（ゲイン調整部）
５４、５５ａ〜５５ｎ、５６ａ〜５６ｎ 加算部
６０、６０ａ 無信号検出部
７０〜７２ ゲイン調整指示部
８０ 乗算部（ゲイン調整部）
９０ オーバーサンプラ
１００ パルス幅変調器
１１０ ＦＥＴブリッジ
１２０ スピーカ

Claims (9)

1. オーディオ信号とフィードバック信号とを加算する加算部と、
   前記加算部が加算した信号を量子化する量子化部と、
   前記加算部が加算した信号から前記量子化部が量子化した信号を減算することで量子化誤差を算出する減算部と、
   前記量子化誤差を蓄積し、蓄積された信号を前記フィードバック信号として前記加算部に出力するフィルター部と、
   前記オーディオ信号の無信号状態を検出する無信号検出部と、
   前記無信号検出部が前記無信号状態を検出した場合に、前記フィルター部の出力レベルを所定の時間毎に０に向けて小さくするゲイン調整部と、を備える、
   ΔΣ変調器。
2. 前記ゲイン調整部は、
   前記減算部と前記フィルター部との間、又は、前記フィルター部と前記加算部との間に設けられ、入力される信号に所定の係数を乗じる乗算部であり、
   前記所定の係数が０又は規定値以下になるまで、前記所定の時間毎に前記所定の係数に０より大きく１より小さい値のうちの任意の値を乗じていくことで、前記出力レベルを前記所定の時間毎に０に向けて小さくする、
   請求項１に記載のΔΣ変調器。
3. 前記ゲイン調整部は、前記所定の時間毎に前記所定の係数に前記任意の値として互いに同じ値を乗じていく、
   請求項２に記載のΔΣ変調器。
4. 前記ゲイン調整部は、前記無信号検出部が前記無信号状態を検出しない場合、前記所定の係数を１にする、
   請求項２又は３に記載のΔΣ変調器。
5. 前記ゲイン調整部は、
   前記フィルター部を構成し、入力される信号に所定の係数を乗じる乗算部であり、
   前記所定の係数が０又は規定値以下になるまで、前記所定の時間毎に前記所定の係数に０より大きく１より小さい値のうちの任意の値を乗じていくことで、前記出力レベルを前記所定の時間毎に０に向けて小さくする、
   請求項１に記載のΔΣ変調器。
6. 前記ゲイン調整部は、前記所定の時間毎に前記所定の係数に前記任意の値として互いに同じ値を乗じていく、
   請求項５に記載のΔΣ変調器。
7. 前記ゲイン調整部は、前記無信号検出部が前記無信号状態を検出しない場合、前記所定の係数を、前記任意の値を乗じ始める前の値に戻す、
   請求項５又は６に記載のΔΣ変調器。
8. 前記ゲイン調整部は、
   前記フィルター部を構成し、入力される信号を遅延させる遅延素子であり、
   前記遅延素子に格納された信号が０又は規定値以下になるまで、前記所定の時間毎に前記遅延素子に格納された信号に０より大きく１より小さい値のうちの任意の値を乗じていくことで、前記出力レベルを前記所定の時間毎に０に向けて小さくする、
   請求項１に記載のΔΣ変調器。
9. 前記ゲイン調整部は、前記所定の時間毎に前記遅延素子に格納された信号に前記任意の値として互いに同じ値を乗じていく、
   請求項８に記載のΔΣ変調器。

Images