JP2018148238A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018148238A JP2018148238A JP2018121620A JP2018121620A JP2018148238A JP 2018148238 A JP2018148238 A JP 2018148238A JP 2018121620 A JP2018121620 A JP 2018121620A JP 2018121620 A JP2018121620 A JP 2018121620A JP 2018148238 A JP2018148238 A JP 2018148238A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- semiconductor
- hole
- insulating sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
図1は、本発明の実施の形態1に係る半導体装置10の断面図である。半導体装置10は、半導体素子12、14を備えている。半導体素子12は例えばIGBT(Insulated Gate Bipolar Transistor)などの大電流をスイッチングするスイッチング素子である。半導体素子14は例えば還流ダイオード(Free Wheeling Diode)である。
図7は、実施の形態2に係る半導体装置の断面図である。モールド樹脂24に、モールド樹脂24を厚み方向に貫通する第2貫通穴60が複数形成されている。第2貫通穴60は、半導体素子、ワイヤ、及びフレームの絶縁を確保できる位置に形成する。第2貫通穴60は必ずしも金属板32を貫通する必要はなく、半導体装置の任意の位置に形成する。半導体装置を空冷する場合、第2貫通穴60を空気が通ることができ、対流による放熱が可能となる。また、水冷の場合、第2貫通穴60に水(冷媒)を通すことにより放熱性を高めることができる。
図8は、実施の形態3に係る半導体装置の断面図である。第2貫通穴62の開口幅はモールド樹脂24の上面側と下面側で異なっている。本発明の実施の形態3に係る半導体装置では、半導体装置の上方から下方へ空気が流れることを想定し、第2貫通穴62の開口幅をモールド樹脂24の上面側でモールド樹脂24の下面側より大きくした。これにより、第2貫通穴62に空気が流入しやすくなり、半導体装置の熱を対流により放熱することができる。
図9は、実施の形態4に係る半導体装置の断面図である。ヒートシンク50に、第2貫通穴60に通じる貫通穴50dが形成されている。これにより、貫通穴50dと第2貫通穴60の一方から他方へ空気が流れるので、半導体装置の熱を対流により放熱することができる。
図10は、実施の形態5に係る半導体装置の断面図である。半導体素子12の直上のモールド樹脂24を横方向に貫く第1横方向貫通穴70が形成されている。第1横方向貫通穴70の他にも、モールド樹脂24を横方向に貫く横方向貫通穴が形成されている。
図11は、実施の形態6に係る半導体装置の断面図である。本発明の実施の形態6に係る半導体装置は、半導体素子の裏面側には絶縁シートがなく、半導体素子の全方位にモールド樹脂があるものである。つまり、モールド樹脂24は、複数の半導体素子の下面を覆っている。半導体素子12の直下のモールド樹脂24を横方向に貫く第2横方向貫通穴72が形成されている。第2横方向貫通穴は半導体素子12のすぐ近くにあるので、第2横方向貫通穴72に空気が流入することで、対流によって半導体装置の放熱性を高めることができる。また、水冷の場合、穴に水を通すことにより放熱性を高めることができる。
図12は、実施の形態7に係る半導体装置の断面図である。金属箔20の上に複数の絶縁シート18が設けられている。複数の絶縁シート18のそれぞれに半導体素子80が設けられている。半導体素子80は、モールド樹脂24に覆われている。図12には6つの半導体素子80が示されているが、その中の1つを第1半導体素子80aとし、第1半導体素子80aの隣の半導体素子を第2半導体素子80bとする。半導体素子の間のモールド樹脂には凹部24aが形成されている。例えば、第1半導体素子80aと第2半導体素子80bの間のモールド樹脂24には、凹部24aが形成されている。
図13は、実施の形態8に係る半導体装置の斜視図である。モールド樹脂24によって第1半導体素子90aと第2半導体素子90bが覆われている。第1半導体素子90aは、第1コレクタと第1エミッタと第1ゲートを有するスイッチング素子であり、第2半導体素子90bは、第2コレクタと第2エミッタと第2ゲートを有するスイッチング素子である。モールド樹脂24の中で第1エミッタと第2コレクタが接続されている。
Claims (4)
- 第1半導体素子と、
第2半導体素子と、
前記第1半導体素子と前記第2半導体素子を覆うモールド樹脂と、
前記第1半導体素子の裏面側に設けられた第1絶縁シートと、
前記第2半導体素子の裏面側に設けられた、前記第1絶縁シートと接触しない第2絶縁シートと、を備えたことを特徴とする半導体装置。 - 前記第1半導体素子は、第1コレクタと第1エミッタと第1ゲートを有するスイッチング素子であり、
前記第2半導体素子は、第2コレクタと第2エミッタと第2ゲートを有するスイッチング素子であり、
前記モールド樹脂の中で前記第1エミッタと前記第2コレクタが接続されたことを特徴とする請求項1に記載の半導体装置。 - 前記第1半導体素子は、コレクタとエミッタとゲートを有するスイッチング素子であり、
前記第2半導体素子は、前記ゲートに接続された制御ICであることを特徴とする請求項1に記載の半導体装置。 - 前記第1絶縁シートと前記第2絶縁シートが対向しつつ接触しない部分を残しつつ、前記第1絶縁シートと前記第2絶縁シートを接続する接続部を備えたことを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018121620A JP6737306B2 (ja) | 2018-06-27 | 2018-06-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018121620A JP6737306B2 (ja) | 2018-06-27 | 2018-06-27 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015011750A Division JP6365322B2 (ja) | 2015-01-23 | 2015-01-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018148238A true JP2018148238A (ja) | 2018-09-20 |
JP6737306B2 JP6737306B2 (ja) | 2020-08-05 |
Family
ID=63588849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018121620A Active JP6737306B2 (ja) | 2018-06-27 | 2018-06-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6737306B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012195492A (ja) * | 2011-03-17 | 2012-10-11 | Mitsubishi Electric Corp | パワー半導体モジュール及びその取り付け構造 |
JP2013105882A (ja) * | 2011-11-14 | 2013-05-30 | Denso Corp | 半導体モジュール |
JP2013258334A (ja) * | 2012-06-13 | 2013-12-26 | Denso Corp | 半導体装置及びその製造方法 |
-
2018
- 2018-06-27 JP JP2018121620A patent/JP6737306B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012195492A (ja) * | 2011-03-17 | 2012-10-11 | Mitsubishi Electric Corp | パワー半導体モジュール及びその取り付け構造 |
JP2013105882A (ja) * | 2011-11-14 | 2013-05-30 | Denso Corp | 半導体モジュール |
JP2013258334A (ja) * | 2012-06-13 | 2013-12-26 | Denso Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6737306B2 (ja) | 2020-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6365322B2 (ja) | 半導体装置 | |
JP6520437B2 (ja) | 半導体装置 | |
JP5163055B2 (ja) | 電力半導体モジュール | |
EP3104412B1 (en) | Power semiconductor module | |
CN111052353B (zh) | 半导体装置 | |
JP2013038309A (ja) | 半導体モジュールおよびそれを備えた半導体装置 | |
JP7136355B2 (ja) | 半導体モジュールの回路構造 | |
CN112864113A (zh) | 功率器件、功率器件组件与相关装置 | |
JP2017174951A (ja) | 半導体装置 | |
JP2018060902A (ja) | モールド樹脂封止型パワー半導体装置 | |
JP6737306B2 (ja) | 半導体装置 | |
JP5429413B2 (ja) | 半導体装置 | |
US11688722B2 (en) | Semiconductor device | |
WO2013105456A1 (ja) | 回路基板および電子デバイス | |
JP5177174B2 (ja) | 半導体装置 | |
JP4204993B2 (ja) | 半導体装置 | |
US10692800B2 (en) | Semiconductor device having substrate and base plate joined by joining member | |
JP2004235175A (ja) | パワー半導体モジュール | |
JP6496845B2 (ja) | 電子機器 | |
KR101443970B1 (ko) | 전력 모듈 패키지 | |
JP2006066464A (ja) | 半導体装置 | |
JP6642719B2 (ja) | 半導体装置 | |
JP2015149363A (ja) | 半導体モジュール | |
WO2022255053A1 (ja) | 半導体装置 | |
CN215008199U (zh) | 功率器件、功率器件组件、电能转换装置及电能转换设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191031 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200522 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6737306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |