JP2018133735A - 差動回路及びd/a変換装置 - Google Patents
差動回路及びd/a変換装置 Download PDFInfo
- Publication number
- JP2018133735A JP2018133735A JP2017027062A JP2017027062A JP2018133735A JP 2018133735 A JP2018133735 A JP 2018133735A JP 2017027062 A JP2017027062 A JP 2017027062A JP 2017027062 A JP2017027062 A JP 2017027062A JP 2018133735 A JP2018133735 A JP 2018133735A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- differential
- transistor
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 abstract description 2
- 206010016173 Fall Diseases 0.000 abstract 2
- 230000001629 suppression Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】差動回路1は、対称形に組んだ2つのトランジスタTr1,Tr2を定電流駆動して正相信号Si1と逆相信号Si2とを差動入力とする入力電圧の差分に応じた信号を出力する。2つのトランジスタTr1,Tr2の入力間に接続される抵抗R0は、出力信号の立ち下りが速くロー側に出るリンギングが立ち上がりの遅いハイ側とを結合してリンギングを抑制する。
【選択図】図1
Description
前記2つのトランジスタの入力間に抵抗R0を接続することを特徴とする。
前記差動回路の最終段のトランジスタの2入力間に抵抗R0を接続することを特徴とする。
図1に示すように、本実施の形態の差動回路1は、2つのトランジスタを用い、この2つのトランジスタの入力電圧の差分に応じた信号を出力するもので、差動部2、定電流源3、負荷部4、抵抗R0を含んで構成される。
図2に示すように、本実施の形態のD/A変換装置11は、PAM4信号を発生するPAM4信号発生器に用いられ、複数の定電流源に各々2つのトランジスタを接続し、各トランジスタに流れる電流を出力の極性ごと合算し、その合算した電流を負荷に流して発生した電圧量をアナログ信号として出力する電流ステアリング型デジタル・アナログ変換器(Digital-to-Analog Converter :DAC)であり、クロックバッファ12、マルチプレクサ13、差動回路21を含んで構成される。
高速データ伝送の各種国際規格として採用されるPAM4伝送の信号発生器としてInP HBT(heterojunction bipolar transistor) プロセスを用いた本実施の形態のD/A変換装置を試作した。尚、本実施の形態のD/A変換装置との比較用の回路として、同様のプロセスで従来のD/A変換装置を試作した。
2,23(23A,23B) 差動部
3,24(24A,24B) 定電流源
4,25 負荷部
11 D/A変換装置
12 クロックバッファ
13(13A,13B) マルチプレクサ
22(22A,22B) エミッタフォロワ回路
R0,R1,R2,R3,R4,R5,R6 抵抗
Tr1 第1のトランジスタ
Tr2 第2のトランジスタ
Tr3 第3のトランジスタ
Tr4 第4のトランジスタ
Si1,Si3 正相信号
Si2,Si4 逆相信号
So1,So3 正相出力信号
So2,So4 逆相出力信号
Claims (2)
- 対称形に組んだ2つのトランジスタ(Tr1,Tr2)を定電流駆動して正相信号(Si1)と逆相信号(Si2)を差動入力とする入力電圧の差分に応じた信号を出力する差動回路(1)において、
前記2つのトランジスタの入力間に抵抗(R0)を接続することを特徴とする差動回路。 - 正相信号と逆相信号を差動入力として定電流駆動される対称形に組んだ2つのトランジスタからなる複数組の差動部(23)と、該差動部の各組の2つのトランジスタの入力電圧の差分を合算して出力する負荷部(25)とを含む差動回路(21)を備え、3つのアイパターン開口部による連続した電圧範囲からなるPAM4信号を発生するPAM4信号発生器に用いられるD/A変換装置(11)であって、
前記差動回路の最終段のトランジスタの2入力間に抵抗(R0)を接続することを特徴とするD/A変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017027062A JP6716478B2 (ja) | 2017-02-16 | 2017-02-16 | D/a変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017027062A JP6716478B2 (ja) | 2017-02-16 | 2017-02-16 | D/a変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018133735A true JP2018133735A (ja) | 2018-08-23 |
JP6716478B2 JP6716478B2 (ja) | 2020-07-01 |
Family
ID=63249874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017027062A Active JP6716478B2 (ja) | 2017-02-16 | 2017-02-16 | D/a変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6716478B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07235952A (ja) * | 1993-12-28 | 1995-09-05 | Oki Electric Ind Co Ltd | 信号伝送回路およびその回路を用いた信号伝送装置 |
JPH11513235A (ja) * | 1997-04-11 | 1999-11-09 | レイセオン・カンパニー | 低電圧アナログフロントエンド |
JP2008048254A (ja) * | 2006-08-18 | 2008-02-28 | Nec Electronics Corp | レベル変換回路及び半導体装置 |
JP2010157786A (ja) * | 2008-12-26 | 2010-07-15 | Sorbus Memory Inc | 多値論理ドライバ |
JP2012151728A (ja) * | 2011-01-20 | 2012-08-09 | Nippon Telegr & Teleph Corp <Ntt> | ディジタル/アナログ変換器 |
WO2014181869A1 (ja) * | 2013-05-09 | 2014-11-13 | 日本電信電話株式会社 | 光変調器ドライバ回路および光送信器 |
JP2015207803A (ja) * | 2014-04-17 | 2015-11-19 | 日本電信電話株式会社 | ディジタル/アナログ変換回路および光送信器 |
-
2017
- 2017-02-16 JP JP2017027062A patent/JP6716478B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07235952A (ja) * | 1993-12-28 | 1995-09-05 | Oki Electric Ind Co Ltd | 信号伝送回路およびその回路を用いた信号伝送装置 |
JPH11513235A (ja) * | 1997-04-11 | 1999-11-09 | レイセオン・カンパニー | 低電圧アナログフロントエンド |
JP2008048254A (ja) * | 2006-08-18 | 2008-02-28 | Nec Electronics Corp | レベル変換回路及び半導体装置 |
JP2010157786A (ja) * | 2008-12-26 | 2010-07-15 | Sorbus Memory Inc | 多値論理ドライバ |
JP2012151728A (ja) * | 2011-01-20 | 2012-08-09 | Nippon Telegr & Teleph Corp <Ntt> | ディジタル/アナログ変換器 |
WO2014181869A1 (ja) * | 2013-05-09 | 2014-11-13 | 日本電信電話株式会社 | 光変調器ドライバ回路および光送信器 |
JP2015207803A (ja) * | 2014-04-17 | 2015-11-19 | 日本電信電話株式会社 | ディジタル/アナログ変換回路および光送信器 |
Also Published As
Publication number | Publication date |
---|---|
JP6716478B2 (ja) | 2020-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0174342B1 (ko) | 디지탈-아날로그 변환기 및 구분적으로 선형인 아날로그 파형의 형성 방법 | |
US6362765B2 (en) | D/A converter | |
US11658623B2 (en) | Class D amplifiers | |
US7956785B2 (en) | Return to zero digital to analog converter and converting method thereof | |
KR100384787B1 (ko) | 디지털-아날로그 변환기 | |
JP6716478B2 (ja) | D/a変換装置 | |
JP2012151728A (ja) | ディジタル/アナログ変換器 | |
JP3725001B2 (ja) | 選択回路、d/a変換器及びa/d変換器 | |
US5017918A (en) | Method and circuit for eliminating major bit transition error at the bipolar zero point in a digital-to-analog converter | |
JP5841035B2 (ja) | ディジタル/アナログ変換器 | |
EP3223433A1 (en) | Dc offset cancellation method and device | |
US6642875B2 (en) | PWM converting circuit, D/A converter and PWM converting method with improved resolution | |
CN107809250A (zh) | 数模转换器电路 | |
JPH10242860A (ja) | アナログ・ディジタル変換器 | |
JPH10308671A (ja) | Pwm回路/加重回路併用式デルタシグマ型d/a変換装置 | |
JPS5919490B2 (ja) | アナログ・デジタル変換装置 | |
JPS62120723A (ja) | A/d変換器用バイアス回路 | |
JP2696905B2 (ja) | 並列型adコンバータの入力回路 | |
JP3101186B2 (ja) | ディジタル・エンコーダ回路 | |
JPH042013B2 (ja) | ||
JPS60263525A (ja) | デイジタルアナログ変換装置 | |
CN116192268A (zh) | 一种低失真pam-4光发射器 | |
JPH0453456B2 (ja) | ||
JPS6347289B2 (ja) | ||
JPS6348917A (ja) | デジタル・アナログ変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200610 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6716478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |