JP2018125755A - 表示装置 - Google Patents

Abstract

【課題】共振周波数を調整可能なアンテナコイルを備える表示装置を提供する。
【解決手段】表示装置は、アレイ基板と、対向基板と、を具備する。前記アレイ基板上に、ＴＦＴ、画素電極、アンテナコイル、外部接続端子、コンデンサ、を有する。前記アンテナコイルの両端のおのおのは、前記外部接続端子に接続される。前記ＴＦＴは、スイッチ用ＴＦＴを含み、前記スイッチ用ＴＦＴと前記コンデンサとが1組ないし複数組設けられる。前記アンテナコイルには、前記1組ないし複数組の前記スイッチ用ＴＦＴと前記コンデンサが接続される。
【選択図】図５Ａ

Description

本発明は表示装置に関し、特に、アンテナコイルを備える表示装置に適用可能である。

特開２０１５−１４２２０８号公報（特許文献１）には、「巻回中心部をコイル開口部とするループ状または渦巻き状のコイル導体と、コイル導体に接続されて、コイル導体とともに共振回路を構成するキャパシタと、を有するＮＦＣ用アンテナ装置であって、共振回路の共振周波数に関する回路定数は、複数のＮＦＣシステムの規格において通信可能となる、特異値に設定されている。」ことが開示されている。

特開２０１５−１４２２０８号公報

本発明の目的は、共振周波数を調整可能なアンテナコイルを備える表示装置を提供することにある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、本発明の一態様に係る表示装置は、アレイ基板と、対向基板と、を具備する。前記アレイ基板上に、ＴＦＴ、画素電極、アンテナコイル、外部接続端子、コンデンサ、を有する。前記アンテナコイルの両端のおのおのは、前記外部接続端子に接続される。前記ＴＦＴは、スイッチ用ＴＦＴを含み、前記スイッチ用ＴＦＴと前記コンデンサとが1組ないし複数組設けられる。前記アンテナコイルには、前記1組ないし複数組の前記スイッチ用ＴＦＴと前記コンデンサが接続される。

本発明の他の一態様に係る表示装置は、第１基板の上に、複数の表示素子と、前記複数の表示素子に各々接続された複数の第１トランジスタと、渦巻き状に形成された第１電極と、前記第１電極の第１の端部に接続された第１の端子と、前記第１電極の第２の端部に接続された第２の端子と、前記第１の端部または前記第２の端部に接続され容量値を変更可能に接続された複数の第２トランジスタと複数のコンデンサと、を有する。

本発明の一態様に係る上記表示装置によれば、スイッチ用ＴＦＴのオン・オフにより、前記アンテナコイルの共振周波数を調整可能である。

また、本発明の他の一態様に係る上記表示装置によれば、複数の第２トランジスタのオン・オフにより、前記第１電極の共振周波数を調整可能である。

実施形態に係るアンテナコイルを内蔵する表示装置の概略の構成を示す図である。 図１の表示装置における表示パネルの構成の一例を表す断面図である。 図１の表示装置における下側基板の構成の一例を表す断面図である。 図１の表示装置におけるアンテナコイルの概略の構成を示す図である。 図４の変形例の構成を示す図である。 図４の変形例の他の構成を示す図である。 図５Ａまた図５Ｂの構成における共振用容量素子の容量値の調整フローの一例を示す図である。 図４の変形例の他の構成を示す図である。 図６の共振用容量素子の容量値の調整フローの一例を示す図である。 図４の変形例のさらに他の構成を示す図である。 図５Ａおよび図８を組み合わせた構成を示す図である。 表示画素、アンテナコイル、およびスイッチトランジスタのレイアウト配置の構成の一例を説明するための図である。 図１０における反射電極層１３のレイアウト配置の構成の一例を説明するための図である。 第３スイッチングトランジスタ（Ｔ３）の構成の一例を表す断面図である。 第４スイッチングトランジスタ（Ｔ４）の構成の一例を表す断面図である。 バッファ回路（ＢＦ１、ＢＦ２）に用いられるトランジスタの構成の一例を表す断面図である。 バッファ回路の構成の一例を示す図である。 図１０の表示装置の表示パネルにおける表示エリア部分の構成の概略を表す断面図である。 図１０のアンテナ配線とスイッチＴＦＴ（Ｔ４）と外部端子との構成の概略を表す断面図である。 実施形態に係るアンテナコイルを備える表示装置を含む近距離通信システムの概要を説明するための図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。

なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

＜実施形態＞
（表示装置の概略構成）
図１は実施形態に係るアンテナコイルを内蔵する表示装置の概略の構成を示す図である。

表示装置１は、反射型または半透過型の液晶表示装置である。表示装置１は、表示領域とされる画素アレイ部２１を備える表示パネル２と、ドライバＩＣ３と、フレキシブルプリント基板（ＦＰＣ（Flexible printed circuits））５０とを備えている。フレキシブルプリント基板５０は、ドライバＩＣ３へ外部信号供給するため、およびドライバＩＣ３を駆動する駆動電力を供給するために設けられる。近距離通信（ＮＦＣ）向けのアンテナコイルＡＮＴＣが表示装置１に内蔵されているが、図面の簡素化のために、アンテナコイルＡＮＴＣは図１には記載されない。アンテナコイルＡＮＴＣについては、後述される図４において、その概略の構成が説明される。

画素アレイ部（表示領域）２１は、マトリクス状に配置された複数の表示画素ＰＸを含む。画素アレイ部２１は、複数の表示画素ＰＸが配列する行に沿って延びるゲート線（走査線）Ｇ（Ｇ１、Ｇ２…）と、複数の表示画素ＰＸが配列する列に沿って延びるソース線(信号線)Ｓ（Ｓ１、Ｓ２…）と、ゲート線Ｇとソース線Ｓが交差する位置近傍に配置された画素スイッチＳＷとを備える。

画素スイッチＳＷは薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を備えている。画素スイッチＳＷのゲート電極は対応するゲート線Ｇと電気的に接続されている。画素スイッチＳＷのソース電極は対応するソース線Ｓと電気的に接続されている。画素スイッチＳＷのドレイン電極は対応する画素電極ＰＥと電気的に接続されている。

また、複数の表示画素ＰＸを駆動する駆動手段として、ゲートドライバＧＤ（左側ＧＤ−Ｌおよび右側ＧＤ−Ｒ）とソースドライバＳＤとが設けられている。複数のゲート線ＧはゲートドライバＧＤの出力端子と電気的に接続されている。複数のソース線ＳはソースドライバＳＤの出力端子と電気的に接続されている。

ゲートドライバＧＤとソースドライバＳＤとは、表示部（表示領域）の周囲の領域（額縁）に配置されている。ゲートドライバＧＤは複数のゲート線Ｇにオン電圧を順次印加して、選択されたゲート線Ｇに電気的に接続された画素スイッチＳＷのゲート電極にオン電圧を供給する。ゲート電極にオン電圧が供給された画素スイッチＳＷの、ソース電極−ドレイン電極間が導通する。ソースドライバＳＤは、複数のソース線Ｓのそれぞれに対応する出力信号（表示データ）を供給する。ソース線Ｓに供給された信号は、ソース電極−ドレイン電極間が導通した画素スイッチＳＷを介して対応する画素電極ＰＥに印加される。

ゲートドライバＧＤとソースドライバＳＤとは、表示パネル２の外部に配置された表示制御用のドライバＩＣ３により動作を制御される。また、ドライバＩＣ３は、共通電極ＣＯＭに共通電圧ＶＣＯＭを供給する。
（表示パネルの断面構成）
図２は、図１の表示装置１における表示パネル２の構成の一例を表す断面図である。図３は、図１の表示装置１における下側基板の構成の一例を表す断面図である。図２及び図３は模式的に表したものであり、実際の寸法、形状と同一とは限らない。

図２に示すように、表示パネル２は、下側基板(アレイ基板)１０と、上側基板(対向基板)８０と、下側基板１０及び上側基板８０の間に挟まれた液晶層３０と、有する。下側基板１０は、ゲートドライバＧＤとソースドライバＳＤ等の表示画素ＰＸを駆動するための駆動回路を備える。

表示装置１は、上側基板８０（例えば、偏光板８９）の上面が映像表示面となっており、下側基板１０の背後には、バックライトなどの光源は配置されていない。つまり、表示装置１は、映像表示面側から入射した光を反射することにより映像を表示する反射型の表示装置である。
（液晶層３０）
液晶層３０は、例えば、ネマティック（Ｎｅｍａｔｉｃ）液晶を含む。液晶層３０は、映像信号に応じた電圧が印加されることにより、液晶層３０に入射する光を画素ごとに透過または遮断する変調機能を有する。
（下側基板(アレイ基板)１０）
下側基板(アレイ基板)１０は、例えば、図２に示すように、ＴＦＴ（Thin Film Transistor）などが形成された下部基板１１と、ＴＦＴなどを覆う絶縁層１２と、ＴＦＴなどと電気的に接続された反射電極層１３と、反射電極層１３の上面に形成された配向膜１４とを有している。なお、反射電極層１３が本技術の「画素電極」の一具体例に相当する。

図３に示すように、下部基板１１は、例えば、ガラス基板などからなる透明基板（第１基板）７１１上に、画素スイッチＳＷを構成するＴＦＴや容量素子などを含む画素駆動回路７２を備えている。透明基板７１１は、ガラス基板以外の材料で構成されていてもよく、例えば、透光性の樹脂基板や、石英、シリコン基板などで構成されていてもよい。画素駆動回路７２は、金、アルミニウム、銅及びこれらの合金等の金属で形成されたゲート電極７２１と、ソース電極またはドレイン電極として機能する金、アルミニウム、銅及びこれらの合金等の金属で形成された電極層７２３、７２４と、ＴＦＴや容量素子などを含む半導体層７２２とを含む。半導体層７２２は、絶縁膜７１２に覆われており、ゲート電極７２１と、電極層７２３、７２４と、に接続されている。半導体層７２２に形成されるＴＦＴが画素スイッチＳＷの場合、ゲート電極７２１は画素スイッチＳＷのゲート電極に対応し、電極層７２３は画素スイッチＳＷのソース電極に対応し、電極層７２４は画素スイッチＳＷのドレイン電極に対応する。

電極層７２３、７２４が有する膜厚の高低差の影響を抑制するため、電極層７２３、７２４は、第１の平坦化層７４、第２の平坦化層７７で覆われる。第１の平坦化層７４には、第１のコンタクト部７５となるコンタクトホール７５Ａが開けられている。中継配線層７６は、透光性の導電性材料、例えば、ＩＴＯ（Indium Tin Oxide；酸化インジウムスズ）で構成される。中継配線層７６と電極層７２４とは、第１のコンタクト部７５のコンタクトホール７５Ａで導通するように接続されている。

反射電極層１３は、後述される上側基板８０側の透明電極層８２と共に液晶層３０を駆動するものであり、例えば、画素アレイ部（表示領域）２１の面内に２次元配置された複数の画素電極ＰＥとなる。反射電極層１３（画素電極）及び透明電極層８２は、電圧が印加されると、反射電極層１３（画素電極）及び透明電極層８２間の電位差に応じた電界を、反射電極層１３（画素電極）と透明電極層８２の間に発生させ、その電界の大きさに応じて液晶層３０を駆動する。反射電極層１３は、液晶層３０を介して入射する環境光を液晶層３０側に反射する反射層としての役割を有する。反射電極層１３は、可視光を反射する導電性材料、例えば、Ａｇなどの金属材料からなる。反射電極層１３の表面は、例えば、鏡面となっている。

図３に示すように、反射電極層１３は、第２の平坦化層７７上に配置され、第２の平坦化層７７には、第２のコンタクト部７８となるコンタクトホール７８Ａが開けられている。中継配線層７６と反射電極層１３とは、第２のコンタクト部７８のコンタクトホール７８Ａで導通するように接続されている。

図２に示すように、配向膜１４は、液晶層３０内の液晶分子を所定の方向に配向させるものであり、液晶層３０と直接に接している。配向膜１４は、例えば、ポリイミドなどの高分子材料からなる。
（上側基板(対向基板)８０）
図２に示すように、上側基板８０は、配向膜８１と、透明電極層８２と、カラーフィルタ（ＣＦ）層８３と、透明基板８４とを含み、液晶層３０側からこの順に形成される。

配向膜８１は、液晶層３０内の液晶分子を所定の方向に配向させるものであり、液晶層３０と直接に接している。配向膜８１は、例えば、ポリイミドなどの高分子材料からなる。

透明電極層８２は、各画素電極ＰＥと対向して配置されており、例えば、画素アレイ部（表示領域）２１の面内全体に形成されたシート状の電極である。透明電極層８２は、各表示画素ＰＸにおける共通電極ＣＯＭとしての役割を有する。透明電極層８２は、環境光に対して透光性の導電性材料で構成されており、例えば、ＩＴＯで構成される。

ＣＦ層８３は、画素電極ＰＥと対向する領域にカラーフィルタ８３Ａを有し、画素電極ＰＥと非対向の領域に遮光膜８３Ｂを有している。カラーフィルタ８３Ａは、液晶層３０を通過してきた光を、例えば、赤、緑及び青の三原色にそれぞれ色分離するためのカラーフィルタを、画素に対応させて配列したものである。遮光膜８３Ｂは、例えば、可視光を吸収する機能を有している。遮光膜８３Ｂは、表示画素と表示画素との間に形成されている。透明基板８４は、環境光に対して透明な基板、例えば、ガラス基板からなる。

上側基板８０は、透明基板８４の上面に、例えば、光拡散層８５、光拡散層８６、１／４λ板８７、１／２λ板８８及び偏光板８９を含み、液晶層３０側からこの順に形成される。光拡散層８５、光拡散層８６、１／４λ板８７、１／２λ板８８及び偏光板８９は、例えば、粘着層や接着層で隣接する他の層と接合されている。

光拡散層８５、８６は、前方散乱が多く後方散乱が少ない前方散乱層である。光拡散層８５、８６は、特定方向から入射した光を散乱する異方性散乱層である。光拡散層８５、８６は、上側基板８０との関係で偏光板８９側の特定方向から光が入射してきた場合に、その入射光をほとんど散乱せずに透過させ、反射電極層１３で反射され戻ってきた光を大きく散乱するようになっている。

１／４λ板８７は、例えば、一軸延伸樹脂フィルムである。そのリタデーションは、例えば、０．１４μｍであり、可視光のうち最も視感度が高い緑色光波長の約１／４に相当する。従って、１／４λ板８７は、偏光板８９側から入射してきた直線偏光光を円偏光に変換する機能を有している。１／２λ板８８は、例えば、一軸延伸樹脂フィルムである。そのリタデーションは、例えば、０．２７μｍであり、可視光のうち最も視感度が高い緑色光波長の約１／２に相当する。ここで、１／４λ板８７及び１／２λ板８８は、これら１／４λ板８７及び１／２λ板８８全体として、偏光板８９側から入射してきた直線偏光光を円偏光に変換する機能を有しており、広範囲の波長に対して（広帯域の）円偏光板として機能する。偏光板８９は、所定の直線偏光成分を吸収し、それ以外の偏光成分を透過する機能を有している。従って、偏光板８９は、外部から入射してきた外光を直線偏光に変換する機能を有している。
（アンテナコイルＡＮＴＣの概略構成）
図４は、図１の表示装置におけるアンテナコイルの概略の構成を示す図である。

図４には、表示装置１のアレイ基板１１における近距離通信用の1本のアンテナコイル（第１電極）ＡＮＴＣの配置の概略を示している。近距離通信用の1本のアンテナコイルＡＮＴＣは、上面視において、表示装置１の表示領域２１の内側において、例えば、表示領域２１の外周に沿うように、ループ状または渦巻き状のコイル配線ＣＷ１、ＣＷ２により構成される。この例では、特に制限されないが、３巻でアンテナコイルＡＮＴＣが構成される。アンテナコイルＡＮＴＣの両端とされる第1の端部ＡＮＴＥ１と第２の端部ＡＮＴＥ２とは、表示パネル２に設けられた外部接続端子である第1の端子ＥＴ１と第２の端子ＥＴ２とにそれぞれ接続される。外部接続端子ＥＴ１、ＥＴ２は、ＦＰＣ５０に設けられた近距離通信用制御ＩＣ（ＮＦＣＩＣ、制御部）に、金属配線Ｗ１、Ｗ２を用いて接続される。アンテナコイルＡＮＴＣの一方の端部（第２の端部）ＡＮＴＥ２には、共振用容量素子であるコンデンサＣ０の一方の電極が接続される。コンデンサＣ０の他方の電極は、接地電位ＧＮＤに接続される。なお、この例では、アンテナコイルＡＮＴＣの3巻のすべてを表示領域２１の内側に設けた場合を示しているが、これに限定されない。アンテナコイルＡＮＴＣの一部が、表示領域２１の外側の額縁部分に設けられても良い。例えば、アンテナコイルＡＮＴＣの一番外側に設けられた1巻目の配線部分が表示領域２１の外側に設けられても良い。

アンテナコイルＡＮＴＣを構成するコイル配線ＣＷ１、ＣＷ２は、図３で説明された反射電極層１３の下側（下側基板側）に設けられる配線層、電極層、ゲート電極層などにより構成される。すなわち、アンテナコイル(第1電極)ＡＮＴＣは、反射電極層１３と透明基板（第１基板）７１１との間に設けられている。コイル配線ＣＷ１は、例えば、第１の平坦化層７４と第２の平坦化層７７との間に設けられる配線層や中継配線層７６を利用することが出来る。一方、コイル配線ＣＷ２は、コイル配線ＣＷ１と交差する必要があるため、例えば、電極層７２３、７２４と同層の電極層やゲート電極層を利用することが出来る。コイル配線ＣＷ１は、金、アルミニウム、銅及びこれらの合金等の金属、または、ＩＴＯで構成できる。コイル配線ＣＷ２は、金、アルミニウム、銅及びこれらの合金等の金属、で構成できる。アンテナコイルＡＮＴＣを構成するコイル配線ＣＷ１、ＣＷ２の構成については、後述される図１２、図１３、図１６及び図１７に、その詳細が説明される。

このような構成により、表示装置１のサイズを大ききすることなく、表示装置１に近距離通信用のアンテナコイルＡＮＴＣを内蔵させることが出来る。これにより、表示装置１のデザイン性を高くすることが出来る利点がある。

本発明者らは、図４に示されるアンテナコイルの共振周波数ｆ０についてさらに考察し、共振周波数ｆ０を可変にする構成をも検討した。すなわち、図４の構成では、共振周波数ｆ０は固定となってしまうため、コイル配線ＣＷ１，ＣＷ２や共振用コンデンサＣ０の製造ばらつきによる共振周波数ｆ０の変化分が問題となる虞がある。また、種々の規格による近距離通信に対応することも必要である。

共振周波数ｆ０の算出式は、アンテナコイルＡＮＴＣのインダクタンスをＬ、共振用容量素子(コンデンサ)の容量値をＣとした場合、以下である。

ｆ０＝１／２π√（ＬＣ）
したがって、共振周波数ｆ０を細かく制御する場合には、共振用容量素子の容量値Ｃを変更する、または、アンテナコイルＡＮＴＣのインダクタンスＬを変更する、またはアンテナコイルＡＮＴＣのインダクタンスＬおよび共振用コンデンサの容量値Ｃの両方を変更することが必要である。

図５Ａは、図４の変形例の構成を示す図である。なお、図５Ａには、図４に示されるアンテナコイルＡＮＴＣを構成するコイル配線ＣＷ１とＣＷ２は区別されて示されていない。以下、図４と異なる部分を説明する。

図５Ａには、共振用容量素子の容量値Ｃを可変とするための構成が示される。第１電極であるアンテナコイルＡＮＴＣの一端（第２の端部）ＡＮＴＥ２側には、複数組のＴＦＴ（Ｔ１，Ｔ２）とコンデンサ（Ｃ１，Ｃ２）とが各々直列に接続される。複数組のＴＦＴ（Ｔ１，Ｔ２）とコンデンサ（Ｃ１，Ｃ２）とは、複数の第２トランジスタと複数のコンデンサとに相当するものである。複数組のＴＦＴとコンデンサは、この例では、ＴＦＴから構成された第１スイッチトランジスタ（スイッチ用ＴＦＴ）Ｔ１と第１コンデンサＣ１との１組目と、ＴＦＴから構成された第２スイッチトランジスタ（スイッチ用ＴＦＴ）Ｔ２と第２コンデンサＣ２との２組目と、である。第１スイッチトランジスタＴ１のソース・ドレイン経路と第１コンデンサＣ１とは、アンテナコイルＡＮＴＣの一端ＡＮＴＥ２側と接地電位ＧＮＤとの間に接続される。同様に、第２スイッチトランジスタＴ２のソース・ドレイン経路と第２コンデンサＣ２とは、アンテナコイルＡＮＴＣの一端ＡＮＴＥ２側と接地電位ＧＮＤとの間に接続される。いうまでもなく、必要に応じ、さらに、３組目のＴＦＴとコンデンサ、４組目のＴＦＴとコンデンサを設けることが出来る。また、第１コンデンサＣ１の容量値と第２コンデンサＣ２の容量値は、同一でもよいし、重みづけされた容量値、例えば、第１コンデンサＣ１の容量値を基準とした場合、第２コンデンサＣ２の容量値を、第１コンデンサＣ１の容量値の２倍と設定するなど、種々変更は可能である。また、微調整用の組および粗調整用の組などを設けることもできる。また、図５Ａでは、第１電極であるアンテナコイルＡＮＴＣの一端（第２の端部）ＡＮＴＥ２側に、複数組のＴＦＴ（Ｔ１，Ｔ２）とコンデンサ（Ｃ１，Ｃ２）とが各々直列に接続される構成を示したが、複数組のＴＦＴ（Ｔ１，Ｔ２）とコンデンサ（Ｃ１，Ｃ２）とは、第１電極であるアンテナコイルＡＮＴＣの他の一端（第１の端部）ＡＮＴＥ１側に接続されても良い。また、複数組のＴＦＴ（Ｔ１，Ｔ２）とコンデンサ（Ｃ１，Ｃ２）の内の一組をアンテナコイルＡＮＴＣの第１の端部ＡＮＴＥ１側に接続し、複数組のＴＦＴ（Ｔ１，Ｔ２）とコンデンサ（Ｃ１，Ｃ２）の内の他の組をアンテナコイルＡＮＴＣの第２の端部ＡＮＴＥ２側に接続する構成も可能である。

第１スイッチトランジスタＴ１のスイッチング動作は、そのゲート電極に供給される制御信号ＣＴ１により制御される。同様に、第２スイッチトランジスタＴ２のスイッチング動作は、そのゲート電極に供給される制御信号ＣＴ２により制御される。制御信号ＣＴ１およびＣＴ２は、ＦＰＣ５０に設けられた近距離通信用制御ＩＣ（ＮＦＣＩＣ、制御部）から出力される。アレイ基板１１には、さらに、外部接続端子ＥＴ３、ＥＴ４が設けられる。外部接続端子ＥＴ３、ＥＴ４は、近距離通信用制御ＩＣ（ＮＦＣＩＣ）に、金属配線Ｗ３、Ｗ４を用いて接続され、近距離通信用制御ＩＣ（ＮＦＣＩＣ）から出力される制御信号ＣＴ１，ＣＴ２が第１スイッチトランジスタＴ１、第２スイッチトランジスタＴ２のそれぞれのゲート電極に供給可能にされる。

第１スイッチトランジスタＴ１が制御信号ＣＴ１によりオンされ、第２スイッチトランジスタＴ２が制御信号ＣＴ２によりオフされると、第１コンデンサＣ１がアンテナコイルＡＮＴＣの一端ＡＮＴＥ２側に接続される。逆に、第１スイッチトランジスタＴ１が制御信号ＣＴ１によりオフされ、第２スイッチトランジスタＴ２が制御信号ＣＴ２によりオンされると、第２コンデンサＣ２がアンテナコイルＡＮＴＣの一端ＡＮＴＥ２側に接続される。また、第１スイッチトランジスタＴ１が制御信号ＣＴ１によりオンされ、第２スイッチトランジスタＴ２が制御信号ＣＴ２によりオンされると、第１コンデンサＣ１および第２コンデンサＣ２の両方がアンテナコイルＡＮＴＣの一端ＡＮＴＥ２側に接続される。

図５Ａの様に共振用容量素子の容量値Ｃを変更可能とすることで、共振周波数ｆ０の値を調整することが出来る。

なお、第１スイッチトランジスタＴ１、第１コンデンサＣ１、第２スイッチトランジスタＴ２、および第２コンデンサＣ２は、表示領域２１の内側に、設けることもできる。

図５Ｂは、図５Ａの変形例の構成を示す図である。図５Ａとの違いは、第１コンデンサＣ１および第２コンデンサＣ２がアンテナコイルＡＮＴＣの一端ＡＮＴＥ２側と接地電位ＧＮＤとの間に直列に接続され、第１スイッチトランジスタＴ１のソース・ドレイン経路と第２スイッチトランジスタＴ２のソース・ドレイン経路とが一端ＡＮＴＥ２側と接地電位ＧＮＤとの間に直列に接続される。また、第１スイッチトランジスタＴ１と第２スイッチトランジスタＴ２との共通接続ノードが、第１コンデンサＣ１と第２コンデンサＣ２との共通接続ノードに接続される。

第１スイッチトランジスタＴ１が制御信号ＣＴ１によりオンされ、かつ、第２スイッチトランジスタＴ２が制御信号ＣＴ２によりオフされる場合、第２コンデンサＣ２のみが共振用容量素子とされる。第１スイッチトランジスタＴ１が制御信号ＣＴ１によりオフされ、かつ、第２スイッチトランジスタＴ２が制御信号ＣＴ２によりオンされる場合、第１コンデンサＣ１のみが共振用容量素子とされる。第１スイッチトランジスタＴ１が制御信号ＣＴ１によりオフされ、かつ、第２スイッチトランジスタＴ２が制御信号ＣＴ２によりオフさせると、第１コンデンサＣ１および第２コンデンサＣ２が共振用容量素子とされる。なお、第１スイッチトランジスタＴ１と第２スイッチトランジスタＴ２とが複数の第２トランジスタに相当し、第１コンデンサＣ１と第２コンデンサＣ２とが複数のコンデンサに相当する。

なお、図５Ｂでは、第１コンデンサＣ１および第２コンデンサＣ２を記載してあるが、コンデンサの数は、さらに多くしても良い。また、スイッチトランジスタが並列接続されていないコンデンサを、第１コンデンサＣ１および第２コンデンサＣ２と直列に設けても良い。また、第１コンデンサＣ１、第２コンデンサＣ２、第１スイッチトランジスタＴ１、第２スイッチトランジスタＴ２のような1組の回路構成を、複数組設けても良い。また、アンテナコイルＡＮＴＣの第１の端部ＡＮＴＥ１側に第１コンデンサＣ１、第２コンデンサＣ２、第１スイッチトランジスタＴ１、第２スイッチトランジスタＴ２の回路構成を設けても良い。また、アンテナコイルＡＮＴＣの第１の端部ＡＮＴＥ１側及び第２の端部ＡＮＴＥ２側の両方のそれぞれに、第１コンデンサＣ１、第２コンデンサＣ２、第１スイッチトランジスタＴ１、第２スイッチトランジスタＴ２の回路構成を各々設けても良い。

図５Ｂの様に共振用容量素子の容量値Ｃを変更可能とすることで、共振周波数ｆ０の値を調整することも出来る。

図５Ｃは、図５Ａまた図５Ｂの構成における共振用容量素子の容量値の調整フローの一例を示す図である。

ステップＳ１では、近距離通信用制御ＩＣ（ＮＦＣＩＣ）からの制御信号ＣＴ１，ＣＴ２により第１スイッチトランジスタＴ１をオン、第２スイッチトランジスタＴ２をオフとして、調整時の初期状態が設定される。そして、近距離通信用制御ＩＣ（ＮＦＣＩＣ）より外部接続端子ＥＴ１に、正弦波または矩形波を入力し、ステップＳ２へ移行する。

ステップＳ２において、近距離通信用制御ＩＣ（ＮＦＣＩＣ）より外部接続端子ＥＴ２にて共振周波数(ｆｍ)を測定する。

ステップＳ３では、ステップＳ２での測定により得られた共振周波数（ｆｍ）から、狙い(目的)の共振周波数（ｆ０）と差異を計算する。計算の結果、共振周波数（ｆｍ）が共振周波数（ｆ０）の許容値より大きい場合、ステップＳ４へ移行する。共振周波数（ｆｍ）が共振周波数（ｆ０）の許容値以内の場合、スッテプＳ５へ移行する。また、共振周波数（ｆｍ）が共振周波数（ｆ０）の許容値より小さい場合、ステップＳ６へ移行する。

ステップＳ４では、共振周波数（ｆｍ）が共振周波数（ｆ０）の許容値以内となるように、共振用容量素子の容量値（Ｃ）を大きくする必要がある。そのため、近距離通信用制御ＩＣ（ＮＦＣＩＣ）からの制御信号ＣＴ１，ＣＴ２を制御し、容量値（Ｃ）を大きくする様に、第１スイッチトランジスタＴ１、第２スイッチトランジスタＴ２のオン及びオフの組み合わせを調整し、調整フローが終了する。

ステップＳ５では、共振周波数（ｆｍ）が共振周波数（ｆ０）の許容値以内であるため、共振用容量素子の容量値（Ｃ）の調整は行われず、共振用容量素子の容量値（Ｃ）の調整フローが終了する。

ステップＳ６では、共振周波数（ｆｍ）が共振周波数（ｆ０）の許容値以内となるように、共振用容量素子の容量値（Ｃ）を小さくする必要がある。そのため、近距離通信用制御ＩＣ（ＮＦＣＩＣ）からの制御信号ＣＴ１，ＣＴ２を制御し、容量値（Ｃ）を小さくする様に、第１スイッチトランジスタＴ１、第２スイッチトランジスタＴ２のオン及びオフの組み合わせを調整し、調整フローが終了する。

このようにして、制御部である近距離通信用制御ＩＣ（ＮＦＣＩＣ）により、第１端子ＥＴ１を所定の周波数で駆動し、第２端子ＥＴ２の周波数を測定し、測定された周波数に基づいて複数の第２トランジスタ（Ｔ１，Ｔ２）の接続状態を切り替えることにより、共振周波数を調整する。

図６は、図４の変形例の他の構成を示す図である。なお、図６には、図４に示されるアンテナコイルＡＮＴＣを構成するコイル配線ＣＷ１とＣＷ２は区別されて示されていない。また、ＦＰＣ５０および近距離通信用制御ＩＣ（ＮＦＣＩＣ）に関しても、その図示は省略されている。以下、図４と異なる部分を説明する。

図６は、共振用容量素子の容量値Ｃを変更可能とするための他の構成が示される。アンテナコイルＡＮＴＣの両端ＡＮＴＥ１、ＡＮＴＥ２に、外部接続端子ＥＴ１、ＥＴ２とは異なる別の端子、すなわち、共振周波数ｆ０の周波数を測定及び検査するための周波数測定用または周波数検査用の外部端子ＥＴＭ１，ＥＴＭ２がそれぞれ接続される。また、共振用容量素子(コンデンサ)として、アンテナコイルＡＮＴＣの一端ＡＮＴＥ２側に接続されるコンデンサＣ１１，Ｃ１２，Ｃ１３，Ｃ１４などが設けられる。

周波数測定用外部端子ＥＴＭ１，ＥＴＭ２は、ＦＰＣ５０および近距離通信用制御ＩＣ（ＮＦＣＩＣ）を表示装置１へ実装する以前に、例えば、表示装置１の製造工場での検査時に、共振周波数ｆ０を測定及び検査するために設けられている。検査時には、検査装置１００の第１および第２検査用針(ピン)が外部端子ＥＴＭ１，ＥＴＭ２のそれぞれに接続される。そして、検査装置１００により、共振周波数ｆ０の測定が実施される。検査装置１００による共振周波数ｆ０の測定の結果、目的とする共振周波数ｆ０と測定された共振周波数ｆｍとの差分に基づいて、この例では、コンデンサＣ１３とアンテナコイルＡＮＴＣの一端ＡＮＴＥ２側との配線を、レーザーなどを利用して遮断または切断することにより(図では、×印で示される)、共振用容量素子(コンデンサ)の容量値を調整する。あるいは、アンテナコイルＡＮＴＣの一端ＡＮＴＥ２側と接続されていないコンデンサＣ１４において、アンテナコイルＡＮＴＣの一端ＡＮＴＥ２側との接続配線を、レーザーおよび化学気相成長（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、あるいは、集束イオンビーム(ＦＩＢ：Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ)を用いて形成することで、共振用容量素子(コンデンサ)の容量値を調整する。

このように共振用容量素子の容量値Ｃを調整ないし変更することで、ＦＰＣ５０および近距離通信用制御ＩＣ（ＮＦＣＩＣ）を表示装置１へ実装する以前に、例えば、表示装置１の製造工場での検査時に、アンテナコイルＡＮＴＣのコイル配線や共振用コンデンサの製造ばらつきによる共振周波数ｆ０の変化分を調整することが出来る。

なお、図６の構成（Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４）に、図５Ａまたは図５Ｂの構成（Ｔ１，Ｃ１，Ｔ２，Ｃ２，ＣＴ１，ＣＴ２）を組わせることも可能である。

図７は、図６の共振用容量素子の容量値の調整フローの一例を示す図である。図７に示される調整フローは、表示装置１の製造工場において、表示装置１の検査時に実施される。

ステップＳ１０では、周波数測定用外部端子ＥＴＭ１，ＥＴＭ２のそれぞれに検査装置１００に設けられた第１および第２検査用針(ピン)を接触させ、検査時点でのアンテナコイルＡＮＴＣの共振周波数（ｆｍ）を測定する。具体的には、検査装置１００の第１検査用針(ピン)から検査用外部端子ＥＴＭ１に正弦波または矩形波等の波形を入力する。

ステップＳ１１において、スッテプＳ１０の状態で、検査用外部端子ＥＴＭ２に、検査装置１００の第２検査用針(ピン)を接触させ、共振周波数(ｆｍ)を測定する。

ステップＳ１２では、ステップＳ１１での測定により得られた共振周波数（ｆｍ）から、狙い(目的)の共振周波数（ｆ０）と差異を計算する。計算の結果、共振周波数（ｆｍ）が共振周波数（ｆ０）の許容値より大きい場合、ステップＳ１３へ移行する。共振周波数（ｆｍ）が共振周波数（ｆ０）の許容値以内の場合、スッテプＳ１４へ移行する。また、共振周波数（ｆｍ）が共振周波数（ｆ０）の許容値より小さい場合、ステップＳ１５へ移行する。

ステップＳ１３では、共振用容量素子の容量値（Ｃ）を大きくする必要があるため、例えば、図６の容量素子Ｃ１４の未接続の部分に、ＦＩＢを利用して配線を形成し、容量素子Ｃ１４をアンテナコイルＡＮＴＣの一端ＡＮＴＥ２側に接続する。これにより、共振用容量素子の容量値（Ｃ）を大きくする。接続する容量素子の数は、共振周波数（ｆｍ）と共振周波数（ｆ０）と差異に依存して決定される。そして、共振用容量素子の容量値の調整フローが終了する。

ステップＳ１４では、共振周波数（ｆｍ）が共振周波数（ｆ０）と一致しているので、共振用容量素子の容量値（Ｃ）の調整は行われず、共振用容量素子の容量値（Ｃ）の調整フローが終了する。

ステップＳ１５では、共振用容量素子の容量値（Ｃ）を小さくする必要があるため、例えば、図６の容量素子Ｃ１３の配線をレーザーなどにより切断し、共振用容量素子の容量値（Ｃ）を小さくする。切断する容量素子の数は、共振周波数（ｆｍ）と共振周波数（ｆ０）と差異に依存して決定される。そして、共振用容量素子の容量値の調整フローが終了する。

このようにして、制御部である近距離通信用制御ＩＣ（ＮＦＣＩＣ）により、第１の検査用外部端子ＥＴＭ１を所定の周波数で駆動し、第２の検査用外部端子ＥＴＭ２の周波数を測定し、測定された周波数に基づいて複数の第２トランジスタ（Ｔ１，Ｔ２）の接続状態を切り替えることにより、共振周波数を調整する。

図８は、図４の変形例のさらに他の構成を示す図である。図８は、アンテナコイルＡＮＴＣのインダクタンスＬを変更し、共振周波数ｆ０を調整する構成である。アンテナコイルＡＮＴＣのインダクタンスＬは面積や巻き数によって変化する。図８の例は、巻き数を変更する構成例である。なお、図８には、図４に示されるアンテナコイルＡＮＴＣを構成するコイル配線ＣＷ１とＣＷ２は区別されて示されていない。以下、図４と異なる部分を説明する。

ＴＦＴから構成された第３スイッチトランジスタ（スイッチ用ＴＦＴ）Ｔ３のソース・ドレイン経路がアンテナコイルＡＮＴＣを構成するループ内に接続される。すなわち、第３スイッチトランジスタＴ３のソース・ドレインはアンテナコイルＡＮＴＣの１巻目ループの終端部の配線１ＲＥとアンテナコイルＡＮＴＣの２巻目ループの始端部の配線２ＲＳとの間に接続される。また、ＴＦＴから構成された第５スイッチトランジスタ（スイッチ用ＴＦＴ）Ｔ５のソース・ドレイン経路がアンテナコイルＡＮＴＣを構成するループ内に接続される。すなわち、第５スイッチトランジスタＴ５のソース・ドレインはアンテナコイルＡＮＴＣの２巻目ループの終端部の配線２ＲＥとアンテナコイルＡＮＴＣの３巻目ループの始端部の配線３ＲＳとの間に接続される。第３スイッチトランジスタＴ３および第５スイッチトランジスタＴ５のそれぞれのスイッチング動作は、各々のゲート電極に供給される制御信号ＣＴ３，ＣＴ５により制御される。

ＴＦＴから構成された第４スイッチトランジスタ（スイッチ用ＴＦＴ）Ｔ４のソース・ドレイン経路は、１巻目ループ内の終端部の配線１ＲＥとアンテナコイルＡＮＴＣの一端ＡＮＴＥ２側との間に接続される。ＴＦＴから構成された第６スイッチトランジスタ（スイッチ用ＴＦＴ）Ｔ６のソース・ドレイン経路は、２巻目ループ内の終端部の配線２ＲＥとアンテナコイルＡＮＴＣの一端ＡＮＴＥ２側との間に接続される。第４スイッチトランジスタＴ４および第６スイッチトランジスタＴ６のそれぞれのスイッチング動作は、各々のゲート電極に供給される制御信号ＣＴ４，ＣＴ６により制御される。

アンテナコイルＡＮＴＣを構成するループの１巻目のループのみ利用する場合、制御信号ＣＴ３により第３スイッチトランジスタＴ３をオフさせ、制御信号ＣＴ４により第４スイッチトランジスタＴ４をオンさせ、制御信号ＣＴ５、ＣＴ６により第５および第６スイッチトランジスタＴ５、Ｔ６をオフさせる。アンテナコイルＡＮＴＣを構成するループの１巻目および２巻目のループを利用する場合、制御信号ＣＴ３により第３スイッチトランジスタＴ３をオンさせ、制御信号ＣＴ４、ＣＴ５により第４および第５スイッチトランジスタＴ４、Ｔ５をオフさせ、制御信号ＣＴ６により第６スイッチトランジスタＴ６をオンさせる。アンテナコイルＡＮＴＣを構成するループのすべてを利用する場合、制御信号ＣＴ３、ＣＴ５により第３および第５スイッチトランジスタＴ３、Ｔ５をオンさせ、制御信号ＣＴ４、ＣＴ６により第４および第６スイッチトランジスタＴ４、Ｔ６をオフさせる。

これらの制御信号ＣＴ３、ＣＴ４、ＣＴ５、ＣＴ６は、ＦＰＣ５０に設けられた近距離通信用制御ＩＣ（ＮＦＣＩＣ）から、金属配線Ｗ５、Ｗ６、Ｗ７，Ｗ８を用いて、第３、第４、第５及び第６スイッチトランジスタＴ３，Ｔ４，Ｔ５，Ｔ６のおのおののゲート電極へ供給される。これにより、第３、第４、第５及び第６スイッチトランジスタＴ３，Ｔ４，Ｔ５，Ｔ６のオン及びオフの組み合わせ状態が、近距離通信用制御ＩＣ（ＮＦＣＩＣ）により制御される。

このような構成により、アンテナコイルＡＮＴＣのインダクタンスＬを変更し、共振周波数ｆ０を調整することが可能である。

なお、近距離通信用制御ＩＣ（ＮＦＣＩＣ）はアンテナコイルＡＮＴＣを所定の巻き数（例えば、第３スイッチトランジスタＴ３をオン、第４スイッチトランジスタＴ４をオフ、第５スイッチトランジスタＴ５をオフ、第６スイッチトランジスタＴ６をオン）にし、アンテナコイルＡＮＴＣの第１の端部ＡＮＴＥ１に矩形波または正弦波を入力し、アンテナコイルＡＮＴＣの第２の端部ＡＮＴＥ２の共振周波数を測定し、測定された共振周波数が許容値以内のときはそのままとし、許容値より大きいときは巻き数を増やすように各々のスイッチトランジスタＴ３，Ｔ４，Ｔ５，Ｔ６のオン及びオフの組み合わせ状態を制御し、許容値よりも小さいときは巻き数を減らすように各々のスイッチトランジスタＴ３，Ｔ４，Ｔ５，Ｔ６のオン及びオフの組み合わせ状態を制御するように構成されてもよい。
また、近距離通信用制御ＩＣ（ＮＦＣＩＣ）は通信を行う機器の共振周波数に応じて所定の共振周波数になるようにスイッチトランジスタＴ３，Ｔ４，Ｔ５，Ｔ６のゲート電極（ゲート端子）の論理値を予めレジスタ設定等により設定できるように構成してもよい。
また、近距離通信用制御ＩＣ（ＮＦＣＩＣ）は内蔵されている表示装置の材質や厚さ等に応じて所定の共振周波数になるようにスイッチトランジスタＴ３，Ｔ４，Ｔ５，Ｔ６のゲート電極（ゲート端子）の論理値を予めレジスタ設定等により設定できるように構成してもよい。

なお、第４および第６スイッチトランジスタＴ４、Ｔ６は、表示領域２１の内部に設けても良い。この場合、表示領域２１の外側の額縁領域をより小さくできるため、表示装置１のデザイン性を向上させることが出来る。また、図８の構成例では、巻き数ごとに変更する構成を示したが、それに限定されるものではなく、アンテナコイルＡＮＴＣの各辺単位でスイッチ用のＴＦＴをループ内に挿入することで、より細かくアンテナコイルＡＮＴＣのインダクタンスＬの調整および変更の制御が可能にできる。

図９は、図５Ａおよび図８を組み合わせた構成を示す図である。図９の構成および動作は、図５Ａおよび図８の説明から容易であるので説明されないが、図９の構成により、アンテナコイルＡＮＴＣのインダクタンス（Ｌ）の可変、および、共振用容量素子の容量値（Ｃ）の可変の両方を可能にすることが出来る。なお、図６の構成を、図９の構成に組わせることもできる。

図１０は、表示画素、アンテナコイル、およびスイッチトランジスタのレイアウト配置の構成の一例を説明するための図である。図１０には、図８で示されるアンテナコイルＡＮＴＣの１巻目ループの終端部の配線１ＲＥと、アンテナコイルＡＮＴＣの２巻目ループの始端部の配線２ＲＳ、第３スイッチトランジスタＴ３および第４スイッチトランジスタＴ４と表示画素ＰＸとのレイアウト配置の一例を示している。図１１は、図１０における反射電極層１３のレイアウト配置の構成の一例を説明するための図である。なお、図１０および図１１において、ソース線Ｓ４−Ｓ６、およびゲート線Ｇｍ−４に関しては、それに接続される表示画素ＰＸに関しては、図面を簡素化するために、記載が省略されている。また、ソース線Ｓ４−Ｓ７の間隔は、縮尺して描かれている。外部接続端子ＥＴ１に接続されるアンテナコイルは１巻目のコイル配線を代表として例示的に描かれている。図１０および図１１の構成は、２巻目ループの終端部の配線２ＲＥと、アンテナコイルＡＮＴＣの２巻目ループの始端部の配線３ＲＳ、第５スイッチトランジスタＴ５および第６スイッチトランジスタＴ６の構成としても、適用できる。

図１０に示されるように、複数の表示画素(表示素子)ＰＸが行列状に配置されており、ソース線Ｓ７−Ｓ１１およびゲート線Ｇｍ−３、Ｇｍ−３、Ｇｍ−２、Ｇｍ−１、Ｇｍに各表示画素ＰＸの画素スイッチＳＷが接続されている。画素スイッチＳＷの接続の説明は、図１の説明と同じである。第１電極とされるアンテナコイルＡＮＴＣは、この例では、４本の配線により構成される。すなわち、アンテナコイルＡＮＴＣの１巻目ループの終端部の配線１ＲＥは、４本の配線１ＲＥ−１、１ＲＥ−２、１ＲＥ−３、１ＲＥ−４により構成される。アンテナコイルＡＮＴＣの２巻目ループの始端部の配線２ＲＳは、４本の配線２ＲＳ−１、２ＲＳ−２、２ＲＳ−３、２ＲＳ−４により構成される。４本の始端部の配線２ＲＳ−１、２ＲＳ−２、２ＲＳ−３、２ＲＳ−４は、配線２ＲＳ−５により相互に接続される。

第３スイッチトランジスタＴ３は、４つの第３スイッチトランジスタＴ３−１，Ｔ３−２，Ｔ３−３，Ｔ３−４により構成されている。第３スイッチトランジスタＴ３−１のソース、ドレインは、配線１ＲＥ−１と配線２ＲＳ−１との間に結合される。第３スイッチトランジスタＴ３−２のソース、ドレインは、配線１ＲＥ−２と配線２ＲＳ−２との間に結合される。第３スイッチトランジスタＴ３−３のソース、ドレインは、配線１ＲＥ−３と配線２ＲＳ−３との間に結合される。第３スイッチトランジスタＴ３−４のソース、ドレインは、配線１ＲＥ−４と配線２ＲＳ−４との間に結合される。４つの第３スイッチトランジスタＴ３−１，Ｔ３−２，Ｔ３−３，Ｔ３−４のゲート電極は、共通に接続され、制御信号ＣＴ３をバッファ回路ＢＦ１から入力される。

第４スイッチトランジスタＴ４は、４つの第４スイッチトランジスタＴ４−１，Ｔ４−２，Ｔ４−３，Ｔ４−４により構成されている。第４スイッチトランジスタＴ４−１のソース、ドレインは、配線１ＲＥ−１と外部接続端子ＥＴ２との間に接続される。第４スイッチトランジスタＴ４−２のソース、ドレインは、配線１ＲＥ−２と配線１ＲＥ−１との間に接続される。第４スイッチトランジスタＴ４−３のソース、ドレインは、配線１ＲＥ−３と配線１ＲＥ−２との間に接続される。第４スイッチトランジスタＴ４−４のソース、ドレインは、配線１ＲＥ−４と配線１ＲＥ−３との間に接続される。４つの第４スイッチトランジスタＴ４−１，Ｔ４−２，Ｔ４−３，Ｔ４−４のゲート電極は、共通に接続され、制御信号ＣＴ４をバッファ回路ＢＦ２から入力される。

バッファ回路ＢＦ１およびＢＦ２は、近距離通信用制御ＩＣ（ＮＦＣＩＣ）から出力される制御信号ＣＴ３，ＣＴ４が、第３スイッチトランジスタ（Ｔ３−１，Ｔ３−２，Ｔ３−３，Ｔ３−４）及び第４スイッチトランジスタ（Ｔ４−１，Ｔ４−２，Ｔ４−３，Ｔ４−４）のゲート電極を十分に駆動できるように設けられる。

なお、近距離通信用制御ＩＣ（ＮＦＣＩＣ）から出力される制御信号ＣＴ３，ＣＴ４が、第３スイッチトランジスタ、第４スイッチトランジスタのゲート電極を駆動するのに、十分な駆動電力を有する場合、バッファ回路ＢＦ１およびＢＦ２は、削除されてもかまわない。

図１１に示されるように、反射電極層１３は、各表示画素ＰＸを覆うように設けられる。反射電極層１３は、また、アンテナコイルＡＮＴＣの配線１ＲＥ−１、・・、１ＲＥ−４、２ＲＳ−１、・・、２ＲＳ−４、第３スイッチトランジスタＴ３−１，・・，Ｔ３−４、第４スイッチトランジスタＴ４−１，・・，Ｔ４−４、制御信号ＣＴ３およびＣＴ４の供給配線(各共通接続されたゲート電極の配線)のほとんどを覆っている。つまり、反射電極層１３の下側に、アンテナコイルＡＮＴＣの配線１ＲＥ−１、・・、１ＲＥ−４、２ＲＳ−１、・・、２ＲＳ−４、第３スイッチトランジスタＴ３−１，・・，Ｔ３−４、第４スイッチトランジスタＴ４−１，・・，Ｔ４−４、制御信号ＣＴ３およびＣＴ４の供給配線(各共通接続されたゲート電極の配線)の大部分が形成されている。第３スイッチトランジスタＴ３−１，・・，Ｔ３−４、第４スイッチトランジスタＴ４−１，・・，Ｔ４−４は、画素電極ＰＥである反射電極層１３とオーバーラップしている。なお、前述の様に、ソース線Ｓ４−Ｓ６の間隔は、縮尺して描かれているので、ソース線Ｓ４−Ｓ６に接続された各表示画素ＰＸを覆う反射電極層１３も、縮尺して描かれている。

このように、反射電極層１３の下側に、アンテナコイル及びその共振周波数を可変とするための構成を形成することが出来る。そのため、表示装置１のサイズを大ききすることなく、表示装置１に近距離通信用のアンテナコイルＡＮＴＣを内蔵させることが出来る。これにより、表示装置１のデザイン性を高くすることが出来る利点がある。

なお、図１０および図１１において、バッファ回路ＢＦ１およびＢＦ２は反射電極層１３に覆われない部分に描かれているが、バッファ回路ＢＦ１およびＢＦ２もまた、反射電極層１３の下側、つまり、反射電極層１３に覆われる領域に形成することも可能である。

図１２は、第３スイッチングトランジスタ（Ｔ３）の構成の一例を表す断面図である。図１３は、第４スイッチングトランジスタ（Ｔ４）の構成の一例を表す断面図である。図１４は、バッファ回路（ＢＦ１、ＢＦ２）に用いられるトランジスタの構成の一例を表す断面図である。図１５は、バッファ回路の構成の一例を示す図である。なお、図３の断面図では、半導体層７２２がＴＦＴのゲート電極７２１の上側に形成されている構成の一例を示した。図１２-図１４の断面図では、ＴＦＴのゲート電極７２１が半導体層７２２の上に形成される構成の一例を示している。

図１２に示されるように、巻き数up方向側のスイッチＴＦＴの１つである第３スイッチングトランジスタ（Ｔ３）は、アレイ基板１１上に形成されており、透明基板（第1基板）７１１上に形成された多結晶シリコン（Ｐ−Ｓｉ）などの半導体層７２２と、半導体層７２２を覆うゲート絶縁膜７１３と、ゲート絶縁膜７１３上に形成されたゲート電極７２１と、ゲート電極７２１を覆うシリコンナイトライドＳｉＮ等の絶縁膜７１２と、及び、半導体層７２２に接続されるソース電極またはドレイン電極とされる電極層７２３、７２４と、により構成される。電極層７２３、７２４の上には第１平坦化層７４が形成される。電極層７２３、７２４には、アンテナコイルＡＮＴＣの１巻目ループの終端部の配線１ＲＥとされるアンテナ金属配線７１６（１ＲＥ）及びアンテナコイルＡＮＴＣの２巻目ループの始端部の配線１ＲＳとされるアンテナ金属配線７１６（２ＲＳ）がそれぞれ接続され、その上に、第２平坦化層７７が形成される。第２平坦化層７７の上には、反射電極層１３（ＰＥ）が形成される。アンテナ金属配線７１６（１ＲＥ）及びアンテナ金属配線７１６（２ＲＳ）は、金、アルミニウム、銅及びこれらの合金等の金属、または、ＩＴＯで構成できる。図１２では、第３スイッチングトランジスタ（Ｔ３）の断面図の構成の一例を記載したが、この構成は、巻き数up方向側のスイッチＴＦＴの他の１つである第５スイッチングトランジスタ（Ｔ５）の構成にも適用できる。スイッチＴＦＴ（Ｔ３）は、アンテナコイルＡＮＴＣの１巻目ループの終端部の配線１ＲＥ及びアンテナコイルＡＮＴＣの２巻目ループの始端部の配線１ＲＳと、部分的にオーバーラップないし重畳する構造である。また、スイッチＴＦＴ（Ｔ５）も、同様に、アンテナコイルＡＮＴＣの２巻目ループの終端部の配線２ＲＥ及びアンテナコイルＡＮＴＣの３巻目ループの始端部の配線３ＲＳと、部分的にオーバーラップないし重畳する構造である。

図１３に示されるように、外部接続端子ＥＴ２方向側のスイッチＴＦＴの１つである第４スイッチングトランジスタ（Ｔ４）は、アレイ基板１１上に形成されており、透明基板（第１基板）７１１上に形成された多結晶シリコン（Ｐ−Ｓｉ）などの半導体層７２２と、半導体層７２２を覆うゲート絶縁膜７１３と、ゲート絶縁膜７１３上に形成されたゲート電極７２１と、ゲート電極７２１を覆うシリコンナイトライドＳｉＮ等の絶縁膜７１２と、及び、半導体層７２２に接続されるソース電極またはドレイン電極とされる電極層７２３、７２４と、により構成される。電極層７２３、７２４の上には第１平坦化層７４が形成される。電極層７２４には、アンテナコイルＡＮＴＣの１巻目ループの終端部の配線１ＲＥとされるアンテナ金属配線７１６（１ＲＥ）が接続され、その上に、第２平坦化層７７が形成される。第２平坦化層７７の上には、反射電極層１３（ＰＥ）が形成される。電極層７２３は、他のゲート電極層７２１（２）及び他の電極層７２３（２）に接続されて、他の電極層７２３（３）の下を迂回して、外部接続端子ＥＴ２への配線接続が構成される。図１３では、第４スイッチングトランジスタ（Ｔ４）の断面図の構成の一例を記載したが、この構成は、外部接続端子ＥＴ２方向側のスイッチＴＦＴの他の１つである第６スイッチングトランジスタ（Ｔ６）の構成にも適用できる。スイッチＴＦＴ（Ｔ４，Ｔ６）は、アンテナコイルＡＮＴＣの１巻目ループの終端部の配線１ＲＥ、アンテナコイルＡＮＴＣの２巻目ループの終端部の配線２ＲＥと部分的にオーバーラップないし重畳する構造である。

また、図１０、図１１、図１２および図１３から理解されるように、画素電極である反射電極層（ＰＥ）１３と透明基板（第１基板）７１１の間に、アンテナコイル（第１電極）ＡＮＴＣの少なくとも一部がオーバーラップないし重畳するように配置されている。

図１４に示されるように、バッファ回路（ＢＦ１、ＢＦ２）に用いられるバッファ用ＴＦＴは、アレイ基板１１上に形成されており、透明基板７１１上に形成された多結晶シリコン（Ｐ−Ｓｉ）などの半導体層７２２と、半導体層７２２を覆うゲート絶縁膜７１３と、ゲート絶縁膜７１３上に形成されたゲート電極７２１と、ゲート電極７２１を覆うシリコンナイトライドＳｉＮ等の絶縁膜７１２と、及び、半導体層７２２に接続されるソース電極またはドレイン電極とされる電極層７２３、７２４と、により構成される。電極層７２３、７２４の上には第１平坦化層７４が形成される。第１平坦化層７４の上に、第２平坦化層７７が形成される。第２平坦化層７７の上には、反射電極層１３（ＰＥ）が形成される。なお、図１４のＴＦＴは、図示されるように、バッファ回路（ＢＦ１、ＢＦ２）を、反射電極層１３（ＰＥ）が形成される領域の下側に設けた場合の断面図の一例である。したがって、バッファ用ＴＦＴは、画素電極ＰＥである反射電極層１３とオーバーラップしている。

図１５は、バッファ回路ＢＦ１（またはＢＦ２）の構成の一例を示す。バッファ回路ＢＦ１（またはＢＦ２）は、第１インバータ回路ＩＮＶ１と第２インバータＩＮＶ２とを含む。第１インバータ回路ＩＮＶ１は、第１電源電位Ｖｄｄと第１電源電位Ｖｄｄと異なる第２電源電位Ｖｓｓとの間に、そのソース・ドレイン経路が結合されたバッファ用Ｐ型ＴＦＴ（ＰＴＦＴ１）およびバッファ用型ＴＦＴ（ＮＴＦＴ１）を含む。バッファ用Ｐ型ＴＦＴ（ＰＴＦＴ１）およびバッファ用Ｎ型ＴＦＴ（ＮＴＦＴ１）の各ゲートは共通接続されて、第１インバータ回路ＩＮＶ１の入力端子とされ、バッファ用Ｐ型ＴＦＴ（ＰＴＦＴ１）およびバッファ用Ｎ型ＴＦＴ（ＮＴＦＴ１）の各ドレインは共通接続されて、第１インバータ回路ＩＮＶ１の出力端子とされる。

同様に、第２インバータ回路ＩＮＶ１は、第１電源電位Ｖｄｄと第２電源電位Ｖｓｓとの間に、そのソース・ドレイン経路が結合されたバッファ用Ｐ型ＴＦＴ（ＰＴＦＴ２）およびバッファ用Ｎ型ＴＦＴ（ＮＴＦＴ２）を含む。バッファ用Ｐ型ＴＦＴ（ＰＴＦＴ２）およびバッファ用Ｎ型ＴＦＴ（ＮＴＦＴ２）の各ゲートは共通接続されて、第２インバータ回路ＩＮＶ２の入力端子とされるとともに、第１インバータ回路ＩＮＶ１の出力端子に結合される。また、バッファ用Ｐ型ＴＦＴ（ＰＴＦＴ１）およびバッファ用Ｎ型ＴＦＴ（ＮＴＦＴ１）の各ドレインは共通接続されて、第２インバータ回路ＩＮＶ２の出力端子とされる。

したがって、図１４に示されるバッファ用ＴＦＴにおいて、２個のバッファ用Ｐ型ＴＦＴと２個のバッファ用Ｎ型ＴＦＴとを設けることにより、図１５に示されるバッファ回路ＢＦ１(またはＢＦ２)を構成することが出来る。

図１６は、図１０の表示装置の表示パネルにおける表示領域部分の構成の概略を表す断面図である。図１６に示すように、表示装置１において、表示パネル２の表示領域２１は、下側基板(アレイ基板)１０と、上側基板(対向基板)８０と、下側基板１０及び上側基板８０の間に挟まれた液晶層３０と、有する。

上側基板(対向基板)８０は、この例では、透明基板８４とその下に形成される透明電極層８２とが示される。透明電極層８２は、共通電極ＣＯＭ電極である。図２に記載されるカラーフィルタＣＦや配光膜などの記載は、省略されている。

下側基板（アレイ基板）１０は、この例では、透明基板（第1基板）７１１上に形成された多結晶シリコン（Ｐ−Ｓｉ）などの半導体層７２２と、半導体層７２２を覆うゲート絶縁膜７１３、ゲート絶縁膜７１３上に形成されたゲート電極７２１、ゲート電極７２１を覆うシリコンナイトライドＳｉＮ等の絶縁膜７１２、及び、半導体層７２２に接続されるソース電極またはドレイン電極とされる電極層７２３、７２４を含む。すなわち、透明基板（第1基板）７１１には、複数の表示素子と、この複数の表示素子に各々接続された複数の第１トランジスタとを含む構成とされている。電極層７２３、７２４の上には第１平坦化層７４が形成される。第１平坦化層７４上には、例えば、ＩＴＯから構成される中継配線層７６、アンテナコイルＡＮＴＣの１巻目ループの終端部の配線１ＲＥとされるアンテナ金属配線７１６（１ＲＥ）及びアンテナコイルＡＮＴＣの２巻目ループの始端部の配線１ＲＳとされるアンテナ金属配線７１６（２ＲＳ）が形成される。その上に、第２平坦化層７７が形成される。第２平坦化層７７の上には、中継配線層７６に接続される反射電極層１３（ＰＥ）が形成される。図２に記載される光拡散層８５、光拡散層８６、１／４λ板８７、１／２λ板８８及び偏光板８９などの記載は、省略されている。

図１７は、図１０のアンテナ配線とスイッチＴＦＴ（Ｔ４）と外部接続端子との構成の概略を表す断面図である。図１７に示されるように、スイッチＴＦＴ（Ｔ４）は、透明基板７１１上に形成された多結晶シリコン（Ｐ−Ｓｉ）などの半導体層７２２と、半導体層７２２を覆うゲート絶縁膜７１３と、ゲート絶縁膜７１３上に形成されたゲート電極７２１と、ゲート電極７２１を覆うシリコンナイトライドＳｉＮ等の絶縁膜７１２と、及び、半導体層７２２に接続されるソース電極またはドレイン電極とされる電極層７２３、７２４と、を含む。電極層７２３、７２４の上には第１平坦化層７４が形成される。第１平坦化層７４上には、例えば、アンテナコイルＡＮＴＣの１巻目ループの終端部の配線１ＲＥとされるアンテナ金属配線７１６（１ＲＥ）が形成され、第１平坦化層７４とアンテナ金属配線７１６（１ＲＥ）の上には、第２平坦化層７７が形成される。電極層７２３はアンテナコイルＡＮＴＣの１巻目ループの終端部の配線１ＲＥとされるアンテナ金属配線７１６（１ＲＥ）に接続される。電極層７２４は、ゲート電極７２１（２）を介して、外部接続端子ＥＴ２とされる電極層７２４（２）に接続される。なお、外部接続端子ＥＴ２の部分には、第１平坦化層７４及び第２平坦化層７７は設けられておらず、外部接続端子ＥＴ２が露出するような構成とされており、図４に示すように、外部接続端子ＥＴ２は近距離通信用制御ＩＣ（ＮＦＣＩＣ）に金属配線Ｗ２を介して接続可能に構成される。

図１８は、実施形態に係るアンテナコイルを備える表示装置を含む近距離通信システムの概要を説明するための図である。図４で説明された様に、外部接続端子ＥＴ１、ＥＴ２には、ＦＰＣ５０に設けられた近距離通信用制御ＩＣ（ＮＦＣＩＣ）に、金属配線Ｗ１、Ｗ２などを用いて接続される。

近距離通信システム１００は、アンテナコイルＡＮＴＣを備える表示装置１とリーダ／ライタ２００とを含む。アンテナコイルＡＮＴＣを備える表示装置１は、例えば、携帯機器に内蔵されている。近距離通信システム１００において、リーダ／ライタ２００が電磁波を発生することにより、いわゆるＲＦフィールド（磁界）を形成する。そして、リーダ／ライタ２００に、アンテナコイルＡＮＴＣを備える表示装置１が近づくと、表示装置１は電磁誘導によって電源の供給を受けるとともに、リーダ／ライタ２００との間で、種々の情報（周波数情報や表示画像データ等）を含むデータの伝送を行う。この例では、近距離通信用制御ＩＣ（ＮＦＣＩＣ）は、リーダ／ライタ２００からの周波数情報を含むデータを受け取る。近距離通信用制御ＩＣ（ＮＦＣＩＣ）は、共振周波数を調整する動作（キャリブレーション動作）を行う場合、リーダ／ライタ２００から周波数情報を受け取り、その周波数情報に基づいて制御信号（ＣＴ１−ＣＴ６等）を生成し、共振周波数制御回路３００の形成された表示装置１の表示パネル２へ印加する。共振周波数制御回路３００は、図５Ａまたは図５ＢのＴＦＴ（Ｔ１，Ｔ２）及び容量素子（Ｃ１，Ｃ２）、図８のＴＦＴ（Ｔ３−Ｔ６）及び容量素子Ｃ０、図９のＴＦＴ（Ｔ１−Ｔ６）及び容量素子（Ｃ１，Ｃ２）等、共振周波数を調整するための回路を示している。前述の様に、バッファ回路ＢＦ（ＢＦ１およびＢＦ２）は、近距離通信用制御ＩＣ（ＮＦＣＩＣ）から出力される制御信号（ＣＴ１−ＣＴ６）の出力信号がＴＦＴ（スイッチトランジスタＴ１−Ｔ６）のゲート電極を十分に駆動できるように設けられる。

本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

１：表示装置、２：表示パネル、Ｓ：ソース線、Ｇ：ゲート線、ＣＯＭ：共通電極、ＰＥ：画素電極、１０：下側基板(アレイ基板)、１１：下部基板、７１１：透明基板（第１基板）、１３：反射電極層（ＰＥ）、２１：画素アレイ部（表示領域）、３０：液晶層、８０：上側基板（対向基板）、８２：共通電極（ＣＯＭ）、ＡＮＴＣ：アンテナコイル(第１電極)、ＥＴ１，ＥＴ２：外部接続端子、ＥＴＭ１，ＥＴＭ２：周波数測定用外部端子、ＮＦＣＩＣ：近距離通信制御ＩＣ、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６：スイッチトランジスタ（スイッチ用ＴＦＴ）、Ｃ０、Ｃ１、Ｃ２、Ｃ１１，Ｃ１２、Ｃ１３、Ｃ１４：容量素子(コンデンサ)、ＣＴ１、ＣＴ２、ＣＴ３、ＣＴ４、ＣＴ５、ＣＴ６：制御信号、ＢＦ，ＢＦ１，ＢＦ２：バッファ回路、ＰＴＦＴ１，ＰＴＦＴ２：バッファ用Ｐ型ＴＦＴ、ＮＴＦＴ１、ＮＴＦＴ２：バッファ用Ｎ型ＴＦＴ

Claims (11)

1. 表示装置は、アレイ基板と、対向基板と、を具備し、
   前記アレイ基板の上に、ＴＦＴ、画素電極、アンテナコイル、外部接続端子、コンデンサ、を有し、
   前記アンテナコイルの両端のおのおのは、前記外部接続端子に接続され、
   前記ＴＦＴは、スイッチ用ＴＦＴを含み、
   前記スイッチ用ＴＦＴと前記コンデンサとが１組ないし複数組設けられ、
   前記アンテナコイルには、前記１組ないし複数組の前記スイッチ用ＴＦＴと前記コンデンサが接続される、
   表示装置。
2. 請求項１において、
   少なくとも１組の前記スイッチ用ＴＦＴと前記コンデンサとは、前記表示装置の表示領域内で、前記アンテナコイルと接続される、
   表示装置。
3. 請求項１において、
   前記アンテナコイルのループ内に、前記スイッチ用ＴＦＴのソース、ドレインが接続される、
   表示装置。
4. 請求項１において、
   前記アンテナコイルの両端は、前記外部接続端子とは別の周波数測定用端子を備える、
   表示装置。
5. 請求項１において、
   前記画素電極は、金属で構成されている、
   表示装置。
6. 請求項１において、
   前記ＴＦＴは、さらに、バッファ用ＴＦＴを含み、
   前記バッファ用ＴＦＴにより形成されたバッファ回路を有し、
   前記バッファ回路は、前記スイッチ用ＴＦＴのゲート電極に接続される、
   表示装置。
7. 請求項６において、
   前記スイッチ用ＴＦＴ、前記バッファ用ＴＦＴの少なくとも一部は、前記画素電極あるいは前記アンテナコイルの少なくとも一方とオーバーラップする、
   表示装置。
8. 第１基板の上に、
   複数の表示素子と、
   前記複数の表示素子に各々接続された複数の第１トランジスタと、
   渦巻き状に形成された第１電極と、
   前記第１電極の第１の端部に接続された第１の端子と、
   前記第１電極の第２の端部に接続された第２の端子と、
   前記第１の端部または前記第２の端部に接続され容量値を変更可能に接続された複数の第２トランジスタと複数のコンデンサと、を有する、
   表示装置。
9. 請求項８において、
   前記複数の表示素子は各々画素電極を有し、
   前記画素電極と前記第１基板の間に前記第１電極の少なくとも一部が重畳するように配置された、
   表示装置。
10. 請求項９において、
    前記複数の第２トランジスタのうち少なくとも１つは前記画素電極と前記第１基板の間に配置された、
    表示装置。
11. 請求項８乃至１０のいずれか１項において、
    前記表示装置は制御部を有し、
    前記制御部は前記第１の端子を所定の周波数で駆動し、前記第２の端子の周波数を測定し、測定された周波数に基づいて前記複数の第２トランジスタの接続状態を切り替え可能に構成された、
    表示装置。

Images